JP2010021242A - 貼り合わせ用ウェーハの欠陥検出方法 - Google Patents
貼り合わせ用ウェーハの欠陥検出方法 Download PDFInfo
- Publication number
- JP2010021242A JP2010021242A JP2008178857A JP2008178857A JP2010021242A JP 2010021242 A JP2010021242 A JP 2010021242A JP 2008178857 A JP2008178857 A JP 2008178857A JP 2008178857 A JP2008178857 A JP 2008178857A JP 2010021242 A JP2010021242 A JP 2010021242A
- Authority
- JP
- Japan
- Prior art keywords
- dic
- defect
- wafer
- bonding
- defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】貼り合わせSOIウェーハにおいてボイドの発生原因となるウェーハの表面欠陥を的確に検出することにより、良品歩留まりの向上および製造コストの低減を可能ならしめた貼り合わせ用ウェーハの欠陥検出方法を提供する。
【解決手段】貼り合わせ前のウェーハ表面を、面検器により、差分干渉コントラスト(DIC)を利用して、スクラッチ、微小な突起もしくは凹みの有無を検出し、これらDIC欠陥の検出結果を総合してボイド発生の有無を判定する。
【選択図】図3
【解決手段】貼り合わせ前のウェーハ表面を、面検器により、差分干渉コントラスト(DIC)を利用して、スクラッチ、微小な突起もしくは凹みの有無を検出し、これらDIC欠陥の検出結果を総合してボイド発生の有無を判定する。
【選択図】図3
Description
本発明は、貼り合わせSOIウェーハの製造工程において、良品歩留まりを上げるために、貼り合わせ前にウェーハの表面欠陥を効果的に検出するための貼り合わせ用ウェーハの欠陥検出方法に関するものである。
従来から、貼り合わせSOIウェーハの品質において、貼り合わせ工程での貼り合わせ界面に発生するボイド不良の問題が重要視されている。ボイドの存在は、半導体デバイス製造プロセスにおけるトレンチ形成によって区分けされたパターンを、剥離、脱落させる原因となっており、剥離、脱落したパターンが内周ウェーハの他のパターン上に付着することや、装置チャンバー内へのパターン散乱が、デバイス製造工程において悪影響を及ぼしている。
このようなボイド不良を検出する方法として、超音波検査が実施されている。この超音波検査は、図1にフローチャートで示すように、貼り合わせ強度を強化するための貼り合わせアニール後に行われ、超音波検査でボイドが検出されたウェーハは不良品として除外される。
しかしながら、除外された、ボイドの存在するウェーハについては、貼り合わせ処理、さらには貼り合わせアニールという余分な処理を施したことになる。また、貼り合わせアニール後の貼り合わされた2枚のウェーハは、引き剥がして再使用することはできない。
従って、貼り合わせ後にボイドを検出するという従来の方法では、良品歩留まりの低下および製造コストの上昇が問題となる。
従って、貼り合わせ後にボイドを検出するという従来の方法では、良品歩留まりの低下および製造コストの上昇が問題となる。
本発明は、上記の現状に鑑み開発されもので、貼り合わせ前に、ボイドの発生原因となる貼り合わせ用ウェーハの表面欠陥を的確に検出することにより、良品歩留まりの向上および製造コストの低減を可能ならしめる貼り合わせ用ウェーハの欠陥検出方法を提案することを目的とする。
さて、発明者らは、上記の課題を解決すべく、貼り合わせる前のウェーハをレーザーパーティクル検査装置(面検器)で注意深く観察し、表面に生成した種々の欠陥がボイドの発生に及ぼす影響について綿密な検討を行った。
その結果、ウェーハ上に形成されたライン状の浅いキズはボイドの発生に関与せず、差分干渉コントラスト(DIC;Differential Interference Contrast)により検出された欠陥すなわちDIC欠陥でかつ、かかるDICがライン状に集中していた場合に、ボイド、さらには島飛びとなることが判明した。ここに、島飛びとは、SOIウェーハの活性層をトレンチ形成することにより、絶縁層上に活性層の島状のパターンをつくり、フッ酸浸漬することで、パターン形成された島状の活性層がボイドなどの異常状態が介在することによって、剥離、脱落する現象のことをいう。
本発明は、上記の知見に基づき開発されたもので、その要旨構成は次のとおりである。
1.貼り合わせ前のウェーハ表面を、面検器により、差分干渉コントラスト(DIC)を利用して、スクラッチ、微小な突起もしくは凹みの有無を検出し、これらDIC欠陥の検出結果を総合してボイド発生の有無を判定することを特徴とする、貼り合わせ用ウェーハの欠陥検出方法。
1.貼り合わせ前のウェーハ表面を、面検器により、差分干渉コントラスト(DIC)を利用して、スクラッチ、微小な突起もしくは凹みの有無を検出し、これらDIC欠陥の検出結果を総合してボイド発生の有無を判定することを特徴とする、貼り合わせ用ウェーハの欠陥検出方法。
2.前記DIC欠陥が、ライン状に集中している場合または一定領域に密集している場合に、ボイド発生のおそれありと判定することを特徴とする上記1記載の貼り合わせ用ウェーハの欠陥検出方法。
3.前記DIC欠陥が、隣接間距離:1350μm 以内で7個以上連続して存在する場合にボイド発生のおそれありと判定することを特徴とする上記1記載の貼り合わせ用ウェーハの欠陥検出方法。
4.前記DIC欠陥が、隣接間距離:1350μm 以内で3mmの範囲にわたって連続して存在する場合にボイド発生のおそれありと判定することを特徴とする上記1記載の貼り合わせ用ウェーハの欠陥検出方法。
5.前記DIC欠陥が、隣接間距離:1350μm 以内で2.5mm×2.5mmの領域にわたって存在する場合にボイド発生のおそれありと判定することを特徴とする上記1記載の貼り合わせ用ウェーハの欠陥検出方法。
本発明によれば、ウェーハ貼り合わせ前に、ボイドの発生原因となる貼り合わせ用ウェーハの表面欠陥を的確に検出することができるので、ボイドを原因とする不良品の発生を大幅に低減することができ、その結果、良品歩留まりの向上および製造コストの低減を達成することができる。
以下、本発明を具体的に説明する。
従来、ウェーハの表面欠陥は、主にウェーハ表面に1本のレーザー光を垂直方向または斜め方向から照射し、異物から発せられた散乱光をミラーやレンズで集光し、PMTにて電気信号に変化することで、異物の有無を検出していた。この検出方法は、暗視野系と呼ばれ、微少な異物や欠陥の検出が可能である。
これに対し、近年、差分干渉コントラスト(DIC)を利用して位相の差をとらえることによって、表面欠陥を検出する方法が開発された。この方法は、明視野系と呼ばれ、暗視野系では検出できない可能性のある、大きな欠陥や平坦な欠陥、または浅い欠陥を検出できるという利点がある。
従来、ウェーハの表面欠陥は、主にウェーハ表面に1本のレーザー光を垂直方向または斜め方向から照射し、異物から発せられた散乱光をミラーやレンズで集光し、PMTにて電気信号に変化することで、異物の有無を検出していた。この検出方法は、暗視野系と呼ばれ、微少な異物や欠陥の検出が可能である。
これに対し、近年、差分干渉コントラスト(DIC)を利用して位相の差をとらえることによって、表面欠陥を検出する方法が開発された。この方法は、明視野系と呼ばれ、暗視野系では検出できない可能性のある、大きな欠陥や平坦な欠陥、または浅い欠陥を検出できるという利点がある。
本発明では、貼り合わせ前のウェーハを、SP1またはSP2等の面検器で、差分干渉コントラスト(DIC)を利用して、スクラッチ、微小な突起もしくは凹みなどのDIC欠陥の有無を検出する。
ここに、SP1とは、KLA TENCOR社製パーティクルカウンタのことで、ウェーハ表面にレーザーを照射し、異物から発せられた散乱光をミラーもしくはレンズにて集光し、PMT(Photomultiplier)にて電気信号に変換することで異物の有無を検出し、光学系を複数配して、欠陥の分離を行うことによって欠陥を検出する面検器であり、またSP2とは、SP1と同様にKLA・TENCOR社製のパーティクルカウンタのことで、SP1よりも小径のパーティクルを検出することによって欠陥を検出する面検器である。
ここに、SP1とは、KLA TENCOR社製パーティクルカウンタのことで、ウェーハ表面にレーザーを照射し、異物から発せられた散乱光をミラーもしくはレンズにて集光し、PMT(Photomultiplier)にて電気信号に変換することで異物の有無を検出し、光学系を複数配して、欠陥の分離を行うことによって欠陥を検出する面検器であり、またSP2とは、SP1と同様にKLA・TENCOR社製のパーティクルカウンタのことで、SP1よりも小径のパーティクルを検出することによって欠陥を検出する面検器である。
図2に、DIC欠陥の測定要領について説明する。
同図に示したとおり、ウェーハの表面に2つのレーザー光を一定間隔(例えば50μm )で照射し、ウェーハ表面からの2つの正反射光の位相差を検出する。この位相差をADC(Analog to Digital Converter)値にしたものが検出サイズとなる。また、検出値のプラス/マイナスから表面形状(凸か凹か)を判定することができる。
同図に示したとおり、ウェーハの表面に2つのレーザー光を一定間隔(例えば50μm )で照射し、ウェーハ表面からの2つの正反射光の位相差を検出する。この位相差をADC(Analog to Digital Converter)値にしたものが検出サイズとなる。また、検出値のプラス/マイナスから表面形状(凸か凹か)を判定することができる。
さて、本発明では、上記のような差分干渉コントラストを利用してDIC欠陥が検出された場合、かかるDIC欠陥の存在状態から貼り合わせ後におけるボイド欠陥の発生の有無を推定する。
すなわち、DIC欠陥が、ライン状に集中している場合または一定領域に密集している場合に、ボイド発生のおそれありと判定するのである。
以下、この判定内容について具体的に説明する。
すなわち、DIC欠陥が、ライン状に集中している場合または一定領域に密集している場合に、ボイド発生のおそれありと判定するのである。
以下、この判定内容について具体的に説明する。
DIC欠陥が、ライン状に集中しているまたは一定領域に密集しているとは、DIC欠陥が近接してライン状に繋がっている状態またはDIC欠陥が近接して一定の領域に分散している状態をいう。
ここに、近接とは、隣接間距離であらわすものとし、本発明では隣接間距離が1350μm 以内の場合を近接した状態という。
ここに、近接とは、隣接間距離であらわすものとし、本発明では隣接間距離が1350μm 以内の場合を近接した状態という。
図3に、実際のDIC欠陥の検出結果を示す。
図3には、DIC欠陥が18個検出されているが、所定の隣接間距離で繋がっているのは13個であり、この繋がり長さを検出長さという。また、このライン状のDIC欠陥の下方に4個のDIC欠陥が所定の隣接間距離で存在しているが、これらの幅を検出幅という。なお、同図には、これらとは別に1個のDIC欠陥が検出されているが、このDIC欠陥は所定の隣接間距離で繋がっていないのでカウントしない。
図3には、DIC欠陥が18個検出されているが、所定の隣接間距離で繋がっているのは13個であり、この繋がり長さを検出長さという。また、このライン状のDIC欠陥の下方に4個のDIC欠陥が所定の隣接間距離で存在しているが、これらの幅を検出幅という。なお、同図には、これらとは別に1個のDIC欠陥が検出されているが、このDIC欠陥は所定の隣接間距離で繋がっていないのでカウントしない。
そして、上記した隣接間距離を利用して、以下に示す場合にボイド発生のおそれありと判定するのである。
(1)DIC欠陥が、隣接間距離:1350μm 以内で7個以上連続して存在する場合。
(2)DIC欠陥が、隣接間距離:1350μm 以内で3mmの範囲にわたって連続して存在する場合。
(3)DIC欠陥が、隣接間距離:1350μm 以内で2.5mm×2.5mmの領域にわたって存在する場合。
(1)DIC欠陥が、隣接間距離:1350μm 以内で7個以上連続して存在する場合。
(2)DIC欠陥が、隣接間距離:1350μm 以内で3mmの範囲にわたって連続して存在する場合。
(3)DIC欠陥が、隣接間距離:1350μm 以内で2.5mm×2.5mmの領域にわたって存在する場合。
上記のようにして、ボイドに繋がるであろうと判定されたDIC欠陥が検出されたウェーハは、再研磨工程に回され、再研磨後、ウェーハとして再利用する。ここに、再研磨処理は、0.1μm から0.2μm 程度の研磨で十分である。
このように、本発明では、ボイドに繋がるかどうかをウェーハの貼り合わせの前に判定することができるので、ウェーハの貼り合わせ工程および貼り合わせアニール工程の2工程を省略することができ、工程改善となる。
また、ボイドにつながるウェーハを再研磨し、再利用することにより、歩留まり改善に貢献する。
また、ボイドにつながるウェーハを再研磨し、再利用することにより、歩留まり改善に貢献する。
次に、図4に、本発明を実施に適用した場合の貼り合わせウェーハ製造工程フローを示す。
まず、SOIウェーハとなる支持側および活性側のウェーハを、それぞれ貼り合わせる前にSP1もしくはSP2の面検器で測定し、面状態を検査する。面状態を検査後、ボイドになると判定されたDIC欠陥が検出されたウェーハは、再研磨を施し、洗浄後、再びSP1もしくはSP2にて検査を行う。面検器での検査により、ボイドになるおそれのあるDIC欠陥が検出されなかったウェーハについては、酸化膜形成を介して、貼り合わせたのち、貼り合わせ強度を強化するための貼り合わせアニールを施して成品とする。
まず、SOIウェーハとなる支持側および活性側のウェーハを、それぞれ貼り合わせる前にSP1もしくはSP2の面検器で測定し、面状態を検査する。面状態を検査後、ボイドになると判定されたDIC欠陥が検出されたウェーハは、再研磨を施し、洗浄後、再びSP1もしくはSP2にて検査を行う。面検器での検査により、ボイドになるおそれのあるDIC欠陥が検出されなかったウェーハについては、酸化膜形成を介して、貼り合わせたのち、貼り合わせ強度を強化するための貼り合わせアニールを施して成品とする。
SP1にて、ボイド発生のおそれがあるDIC欠陥が検出されたウェーハを、図5(a)に示す。このウェーハを貼り合わせ、貼り合わせアニール後、ボイドになったマップを図5(b)に示す。このボイドになった貼り合わせウェーハをトレンチ形成によるパターンが剥がれたのを図5(c)に示す。
このように、ボイドが発生した場合には、半導体デバイス製造プロセスにおいて種々の弊害が生じるが、かようなボイドの発生を事前に把握し、ボイド発生のおそれがあるDIC欠陥が検出されたウェーハについては、再研磨して、かかるDIC欠陥を軽減または消滅させることにより、良品歩留まりを向上させることができる。
実際、本発明の欠陥検出方法を貼り合わせSOIウェーハの製造工程に適用することにより、従来よりも20%増しの良品を得ることができた。
実際、本発明の欠陥検出方法を貼り合わせSOIウェーハの製造工程に適用することにより、従来よりも20%増しの良品を得ることができた。
Claims (5)
- 貼り合わせ前のウェーハ表面を、面検器により差分干渉コントラスト(DIC)を利用して、スクラッチ、微小な突起もしくは凹みの有無を検出し、これらDIC欠陥の検出結果を総合してボイド発生の有無を判定することを特徴とする、貼り合わせ用ウェーハの欠陥検出方法。
- 前記DIC欠陥が、ライン状に集中している場合または一定領域に密集している場合に、ボイド発生のおそれありと判定することを特徴とする請求項1記載の貼り合わせ用ウェーハの欠陥検出方法。
- 前記DIC欠陥が、隣接間距離:1350μm 以内で7個以上連続して存在する場合にボイド発生のおそれありと判定することを特徴とする請求項1記載の貼り合わせ用ウェーハの欠陥検出方法。
- 前記DIC欠陥が、隣接間距離:1350μm 以内で3mmの範囲にわたって連続して存在する場合にボイド発生のおそれありと判定することを特徴とする請求項1記載の貼り合わせ用ウェーハの欠陥検出方法。
- 前記DIC欠陥が、隣接間距離:1350μm 以内で2.5mm×2.5mmの領域にわたって存在する場合にボイド発生のおそれありと判定することを特徴とする請求項1記載の貼り合わせ用ウェーハの欠陥検出方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008178857A JP2010021242A (ja) | 2008-07-09 | 2008-07-09 | 貼り合わせ用ウェーハの欠陥検出方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008178857A JP2010021242A (ja) | 2008-07-09 | 2008-07-09 | 貼り合わせ用ウェーハの欠陥検出方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010021242A true JP2010021242A (ja) | 2010-01-28 |
Family
ID=41705872
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008178857A Withdrawn JP2010021242A (ja) | 2008-07-09 | 2008-07-09 | 貼り合わせ用ウェーハの欠陥検出方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010021242A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013145622A1 (ja) * | 2012-03-28 | 2013-10-03 | 株式会社ニコン | 基板貼り合わせ装置および基板貼り合わせ方法 |
JP2015070116A (ja) * | 2013-09-30 | 2015-04-13 | 信越半導体株式会社 | ウエーハの評価方法 |
WO2018047501A1 (ja) * | 2016-09-07 | 2018-03-15 | 信越半導体株式会社 | 貼り合わせ用基板の表面欠陥の評価方法 |
US9978616B2 (en) | 2011-12-08 | 2018-05-22 | Nikon Corporation | Pressing apparatus, substrate bonding apparatus and stacked substrate |
CN111599709A (zh) * | 2020-05-29 | 2020-08-28 | 上海华力微电子有限公司 | 一种晶圆键合界面缺陷的检测方法及存储介质 |
CN112735964A (zh) * | 2020-12-23 | 2021-04-30 | 武汉新芯集成电路制造有限公司 | 晶圆表面缺陷检测及表面修复方法 |
DE112021000907T5 (de) | 2020-04-08 | 2022-11-17 | Shin-Etsu Handotai Co., Ltd. | Verfahren zur Messung der Form von DIC-Defekten auf Silicium-Wafern und Polierverfahren |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004087768A (ja) * | 2002-08-27 | 2004-03-18 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
JP2008066500A (ja) * | 2006-09-07 | 2008-03-21 | Sumco Corp | 貼り合わせウェーハおよびその製造方法 |
-
2008
- 2008-07-09 JP JP2008178857A patent/JP2010021242A/ja not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004087768A (ja) * | 2002-08-27 | 2004-03-18 | Shin Etsu Handotai Co Ltd | Soiウエーハの製造方法 |
JP2008066500A (ja) * | 2006-09-07 | 2008-03-21 | Sumco Corp | 貼り合わせウェーハおよびその製造方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9978616B2 (en) | 2011-12-08 | 2018-05-22 | Nikon Corporation | Pressing apparatus, substrate bonding apparatus and stacked substrate |
US20150083786A1 (en) * | 2012-03-28 | 2015-03-26 | Nikon Corporation | Substrate Bonding Apparatus and Substrate Bonding Method |
JPWO2013145622A1 (ja) * | 2012-03-28 | 2015-12-10 | 株式会社ニコン | 基板貼り合わせ装置および基板貼り合わせ方法 |
TWI595610B (zh) * | 2012-03-28 | 2017-08-11 | 尼康股份有限公司 | Substrate bonding apparatus and substrate bonding method |
WO2013145622A1 (ja) * | 2012-03-28 | 2013-10-03 | 株式会社ニコン | 基板貼り合わせ装置および基板貼り合わせ方法 |
JP2015070116A (ja) * | 2013-09-30 | 2015-04-13 | 信越半導体株式会社 | ウエーハの評価方法 |
EP3511976A4 (en) * | 2016-09-07 | 2020-04-22 | Shin-Etsu Handotai Co., Ltd. | METHOD FOR ASSESSING BONDING SUBSTRATE SURFACE DEFECTS |
KR20190043546A (ko) * | 2016-09-07 | 2019-04-26 | 신에쯔 한도타이 가부시키가이샤 | 접합용 기판의 표면결함의 평가방법 |
WO2018047501A1 (ja) * | 2016-09-07 | 2018-03-15 | 信越半導体株式会社 | 貼り合わせ用基板の表面欠陥の評価方法 |
US10707140B2 (en) | 2016-09-07 | 2020-07-07 | Shin-Etsu Handotai Co., Ltd. | Method for evaluating surface defects of substrate to be bonded |
KR102327328B1 (ko) | 2016-09-07 | 2021-11-17 | 신에쯔 한도타이 가부시키가이샤 | 접합용 기판의 표면결함의 평가방법 |
DE112021000907T5 (de) | 2020-04-08 | 2022-11-17 | Shin-Etsu Handotai Co., Ltd. | Verfahren zur Messung der Form von DIC-Defekten auf Silicium-Wafern und Polierverfahren |
KR20220164489A (ko) | 2020-04-08 | 2022-12-13 | 신에쯔 한도타이 가부시키가이샤 | 실리콘 웨이퍼의 dic결함의 형상측정방법 및 연마방법 |
CN111599709A (zh) * | 2020-05-29 | 2020-08-28 | 上海华力微电子有限公司 | 一种晶圆键合界面缺陷的检测方法及存储介质 |
CN111599709B (zh) * | 2020-05-29 | 2022-03-29 | 上海华力微电子有限公司 | 一种晶圆键合界面缺陷的检测方法及存储介质 |
CN112735964A (zh) * | 2020-12-23 | 2021-04-30 | 武汉新芯集成电路制造有限公司 | 晶圆表面缺陷检测及表面修复方法 |
CN112735964B (zh) * | 2020-12-23 | 2023-12-22 | 武汉新芯集成电路制造有限公司 | 晶圆表面缺陷检测及表面修复方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010021242A (ja) | 貼り合わせ用ウェーハの欠陥検出方法 | |
US10718722B2 (en) | Method of inspecting back surface of epitaxial wafer, epitaxial wafer back surface inspection apparatus, method of managing lift pin of epitaxial growth apparatus, and method of producing epitaxial wafer | |
TWI713638B (zh) | 缺陷檢測方法及相關裝置 | |
WO2010125747A1 (ja) | Soiウェーハの検査方法 | |
JP2002076082A (ja) | シリコンウエーハの検査方法及び製造方法、半導体デバイスの製造方法及びシリコンウエーハ | |
US10338005B2 (en) | Apparatus for inspecting back surface of epitaxial wafer and method of inspecting back surface of epitaxial wafer using the same | |
JP2012199374A (ja) | 半導体チップの製造方法 | |
JP2006208314A (ja) | シリコン単結晶ウエーハの結晶欠陥の評価方法 | |
US10707140B2 (en) | Method for evaluating surface defects of substrate to be bonded | |
CN102539448A (zh) | 显影残留检测方法 | |
US8461020B2 (en) | Device processing method | |
JP4761427B2 (ja) | 被処理体表面検査装置 | |
CN113227770A (zh) | 半导体晶片的评价方法和制造方法以及半导体晶片的制造工序管理方法 | |
JP5585438B2 (ja) | ウェーハの欠陥検出方法 | |
US20180247818A1 (en) | Automatic inspection device and method of laser processing equipment | |
JP6493136B2 (ja) | ウェーハ検査方法およびウェーハ検査装置 | |
JP2007324241A (ja) | 半導体素子の外観検査方法 | |
JP2011243783A (ja) | 半導体ウェーハ評価方法、半導体ウェーハ評価用標準試料およびその作製方法 | |
JP4617788B2 (ja) | 貼り合わせウェーハの評価方法及び貼り合わせウェーハの評価装置 | |
JP3620641B2 (ja) | 半導体ウェーハの検査方法 | |
JP2010203892A (ja) | 基板検査方法 | |
JPH08264605A (ja) | 積層基板の検査方法、およびこれを用いたsoiウェハ、このsoiウェハを用いた半導体集積回路装置、ならびに積層基板の検査装置 | |
JP2005043277A (ja) | 半導体ウエーハの品質評価方法 | |
JP2010157585A (ja) | 貼り合わせウェーハのボイド検査方法及び製造方法 | |
JP2005503671A (ja) | X線を用いて半導体材料のウェハを検査する方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20110629 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130418 |
|
A131 | Notification of reasons for refusal |
Effective date: 20130423 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A761 | Written withdrawal of application |
Effective date: 20130611 Free format text: JAPANESE INTERMEDIATE CODE: A761 |