JP2007324241A - 半導体素子の外観検査方法 - Google Patents

半導体素子の外観検査方法 Download PDF

Info

Publication number
JP2007324241A
JP2007324241A JP2006150563A JP2006150563A JP2007324241A JP 2007324241 A JP2007324241 A JP 2007324241A JP 2006150563 A JP2006150563 A JP 2006150563A JP 2006150563 A JP2006150563 A JP 2006150563A JP 2007324241 A JP2007324241 A JP 2007324241A
Authority
JP
Japan
Prior art keywords
defect
semiconductor element
protective film
appearance inspection
optical semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006150563A
Other languages
English (en)
Inventor
Ikuo Motonaga
郁夫 元永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006150563A priority Critical patent/JP2007324241A/ja
Publication of JP2007324241A publication Critical patent/JP2007324241A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

【課題】 表面に透明な保護膜が形成された半導体素子の外観検査方法を提供する。
【解決手段】 表面に透明な保護膜15が形成された光半導体素子10を撮像した画像データに基づいて、外周領域31と電極領域32とを除いて、光半導体素子10の外観検査領域33を設定するステップと、外観検査領域33内の画素信号の平均値を求め、平均値と所定の第1基準値とを比較し、比較結果に応じて第1の欠陥を抽出するステップと、平均値に1より大きい所定の係数を乗じて第2基準値を求め、外観検査領33域内の画素信号と第2基準値とを比較し、比較結果に応じて第2の欠陥を抽出するステップとを具備する。保護膜15の膜厚不良部(第1の欠陥)、膜剥離部(第2の欠陥)を検出する。
【選択図】 図4

Description

本発明は、半導体素子の外観検査方法に関する。
半導体装置、例えば光半導体装置において、光半導体チップと封止樹脂との密着性を向上させるために光半導体チップの表面に透明な保護膜が形成されているものがある。
そのため、光半導体チップの保護膜が剥がれるなどの欠陥が生じると、光半導体チップと封止樹脂との密着性が悪化し、光半導体装置の信頼性が低下する問題がある。
従来、表面に透明な保護膜が形成された光半導体チップの外観検査は、目視により行なわれており、例えば光半導体チップに光を照射し、光半導体チップの表面を顕微鏡で観察すること等により検査していた。
しかし、このような目視による検査では、検査能率が悪く、場合によっては欠陥の見落としが生じ、検査基準に対して良否の判定が安定しないという問題がある。
これに対して、2値化による検査手法を用いた外観検査方法が知られている(例えば特許文献1、または特許文献2参照。)。
特許文献1に開示された発光ダイオードの外観検査方法は、発光ダイオードペレットに検査光を照射し、得られた発光ダイオードの反射画像を形成する画素信号について、隣接する画素信号の間の変化率を算出し、算出された変化率を予め設定した判定基準値と比較することにより、光強度の違いとして現れる発光ダイオードの外観の欠陥部分を把握し、良否判定を行っている。
特許文献2に開示された表面検査装置は、撮像手段と、A/D変換手段と、微分手段と、2値化閾値演算手段と、2値化手段と、良否判定手段とを具備している。
表面が平らな物品、例えばプラスティッカードの表面を撮像した画像を微分し、撮像画像に基づいて所定の領域ごとの2値化閾値を算出し、所定の領域ごとの2値化閾値を用いて所定の領域ごとに微分画像の2値化画像を生成し、この2値化画像に基づいて、平らな物品の表面におけるキズやヘコミ等の欠陥を検査し、物品の良否判定を行っている。
然しながら、特許文献1、または特許文献2に開示された外観検査方法は、画素信号の変化率で良否を判定しているので、光半導体チップの表面に形成された透明な保護膜の膜厚不良や剥がれなどの欠陥を検出することが難しいという問題がある。
特開平5−308159号公報 特開2000−32538号公報
本発明は、表面に透明な保護膜が形成された半導体素子の外観検査方法を提供する。
本発明の一態様の半導体素子の外観検査方法は、表面に透明な保護膜が形成された半導体素子の外観検査方法であって、前記半導体素子を撮像した画像データに基づいて、前記半導体素子の外周領域と、前記半導体素子上に形成された電極領域とを除いて、前記半導体素子の外観検査領域を設定するステップと、前記外観検査領域内の画素信号の平均値を求め、前記平均値と所定の第1基準値とを比較し、比較結果に応じて第1の欠陥を抽出するステップと、前記平均値に1より大きい所定の係数を乗じて第2基準値を求め、前記外観検査領域内の画素信号と前記第2基準値とを比較し、比較結果に応じて第2の欠陥を抽出するステップとを具備することを特徴としている。
本発明によれば、表面に透明な保護膜が形成された半導体素子の外観検査方法が得られる。
以下、本発明の実施例について図面を参照しながら説明する。
本発明の実施例1に係る光半導体素子の外観検査方法について、図1乃至図8を用いて説明する。図1は表面に透明な保護膜が形成された光半導体素子を示す図で、図1(a)はその平面図、図1(b)は図1(a)のA―A線に沿って切断し矢印方向に眺めた断面図、図2は外観検査装置の構成を示すブロック図、図3は透明な保護膜の膜厚と光半導体素子の表面反射率の関係を示す図、図4は外観検査方法を示すフローチャート、図5は光半導体素子の概観検査領域を示す図である。
更に、図6は第1の欠陥を抽出する原理を示す図で、図6(a)は第1の欠陥を有する光半導体素子を示す平面図、図6(b)は図6(a)のB−B線に沿った画素信号を示す図、図6(c)は保護膜の膜厚と第1の欠陥との関係を示す図である。
図7は第2の欠陥を抽出する原理を示す図で、図7(a)は第2の欠陥を有する光半導体素子を示す平面図、図7(b)は図7(a)のC−C線に沿った画素信号を示す図である。
図8は第3の欠陥を抽出する原理を示す図で、図8(a)は第3の欠陥を有する光半導体素子を示す平面図、図8(b)は図8(a)のD−D線に沿った画素信号を示す図、図8(c)は隣接した画素信号間の変化率と第3の欠陥との関係を示す図である。
図1に示すように、光半導体素子10は、半導体基板11、例えばn型GaAs基板上に形成されたGaAsのpn接合を有する活性層12と、活性層12上に形成された電極13と、半導体基板11の下面に形成された電極14と、電極13を除く活性層12上に形成された透明な保護膜15、例えばシリコン酸化膜とを具備している。
保護膜15の形成は、光半導体素子10が複数形成されたGaAsウェーハ(図示せず)の全面に、例えばスパッタリング法によりシリコン酸化膜を形成し、フォトリソグラフィ法により、GaAsウェーハのダイシングライン(図示せず)および電極13を露出する開口を有するレジスト膜(図示せず)をマスクとして、シリコン酸化膜を、例えばフッ酸を含むエッチング液により除去することにより行われる。
従って、光半導体素子10の外周部および電極13の回りには保護膜15が形成されていない領域が存在している。
図2示すように、光半導体素子10の外観検査装置20は、ハーフミラー21により上方から光半導体素子10に光を照射する光源22と、光半導体素子10の反射像を撮像する撮像カメラ23と、得られた画像データに基づいて外観検査領域の設定し、外観検査領域内の画素信号の平均値および隣接する画素信号の間の変化率を求める演算部24と、得られた演算結果を処理して欠陥の有無を判定する判定部25と、判定結果を外部に出力する出力部26とを具備している。
図3に示すように、ハーフミラー21により上方から光を照射したときの光半導体素子10の反射率Rは、保護膜15の表面で反射した光と保護膜15を透過して活性層12の表面で反射した光の干渉により、保護膜15の膜厚によって周期的に変化する。
即ち、保護膜15の厚さtが(2m)λ/(4n)のときに反射率Rは最大値Rmaxを示し、(2m+1)λ/(4n)のときに反射率Rは最小値Rminを示す。
ここで、λは光源22の波長、nはシリコン酸化膜の屈折率、mは0または自然数である。
保護膜15の膜厚tが0〜λ/(4n)の間において、膜厚tが厚くなるほど反射率Rが低下するので、画像データの画素信号の強度も低下し、画像が暗くなる。以後の説明は、保護膜15の膜厚tが0〜λ/(4n)の間にあるものとする。
図4は表面に透明な保護膜15が形成された光半導体素子10の外観検査方法を示すフローチャートである。
図4に示すように、始めに、光源22により上方から光半導体素子10を照射し、撮像カメラ23により光半導体素子10を撮像し、画像データを取得する(ステップS01)。
次に、演算部24により、光半導体素子10の外周領域と、半導体素子10上に形成された電極領域とを除いて、光半導体素子10の外観検査領域を設定する(ステップS02)。
具体的には、図5に示すように、画像データに基づいて、光半導体素子10のエッジ30を検出し、エッジ30から所定幅W1、例えば10μm程度内側までを外周領域31とし、電極13と電極13から所定幅W2、例えば10μm程度外側までを電極領域32とし、外周領域31と、電極領域32とを除いた領域を外観検査領域33とする。
ここで、外周領域31および電極領域32は、光半導体素子10の設計上保護膜15が形成されない場合がある領域である。
次に、外観検査領域33内の全ての画素信号の平均値を求め(ステップS03)、得られた平均値と所定の第1基準値とを比較し、比較結果に応じて第1の欠陥か否かを判定する(ステップS04)。
平均値が所定の範囲を外れている場合に、光半導体素子10の表面に形成された保護膜15の膜厚が要求膜厚より薄いまたは厚い膜厚不良である第1の欠陥を有する不良品と判定する(ステップS04のYes)。
一方、平均値が所定の範囲にある場合に、光半導体素子10の表面に形成された保護膜15に膜厚不良である第1の欠陥はないと判定する(ステップS04のNo)。
具体的には、図6に示すように、保護膜15の要求膜厚がt0、要求膜厚t0の許容幅が±Δt、例えば±10%のときに、外観検査領域33の画素信号の平均値(以後、反射率ともいう)がR0であり、要求膜厚t0の許容幅±Δtに対応した反射率R0の許容幅が±ΔRであり、第1基準値Rref1が要求膜厚t0の反射率R0に設定されているとする。
保護膜15が形成された光半導体素子40の外観検査領域33の反射率Rが第1基準値Rref1±ΔRの範囲内にあれば、保護膜15の膜厚が要求膜厚t0を満たしている。
一方、反射率Rが第1基準値Rref1±ΔRの範囲外にあれば、保護膜15の膜厚が要求膜厚t0を満たしていない。
反射率Rが第1基準値Rref1−ΔRより小さければ、要求膜厚t0より厚い膜厚不良であり、反射率Rが第1基準値Rref1+ΔRより大きければ要求膜厚t0より薄い膜厚不良である。
ここでは、保護膜15の膜厚がt1、反射率がR1であり、第1基準値Rref1+ΔRより大きいので、光半導体素子40は保護膜15の厚さが要求膜厚t0より薄い膜厚不良部(第1の欠陥)41を有する不良品と判定する。
例えば、光半導体素子の製造工程の途中で光半導体素子40から保護膜15が全面剥離したか、あるいは始めから光半導体素子40に保護膜15が形成されなかった場合に、反射率R1がRmaxにほぼ等しくなるので、反射率がR1により保護膜15の有無が判定できる。
次に、得られた平均値に1より大きい所定の係数を乗じて第2基準値を求め(ステップS05)、外観検査領域33内の各画素信号と第2基準値とを比較して、第2の欠陥か否か判定する(ステップS06)。
画素信号が第2基準値より大きい画素を抽出し、抽出された画素に対して収縮・膨張処理によるノイズ除去処理を行った後、抽出された画素の合計数やサイズが所定の基準を満たす場合に、光半導体素子10の表面に形成された保護膜15の一部が剥離した第2の欠陥を有する不良品と判定する(ステップS06のYes)。
一方、抽出された画素の合計数やサイズが所定の基準を満たさない場合に、光半導体素子10の表面に形成された保護膜15の一部が剥離した第2の欠陥はないと判定する(ステップS06のNo)。
具体的には、図7に示すように、外観検査領域33の反射率がR2であり、第2基準値Rref2が反射率R2に1より大きい所定の係数k、例えば1.2を乗じた値に設定されているとする。
保護膜15が形成された光半導体素子50の外観検査領域33の各画素の画素信号が第2基準値Rref2より小さければ、保護膜15は正常である。
一方、反射率が第2基準値Rref2より大きい画素があれば、保護膜15の一部が剥離した膜剥離不良である。
ここでは、領域51の各画素の画素信号が第2基準値Rref2より大きいので、光半導体素子50は保護膜15の一部が剥離した膜剥離部(第2の欠陥)51を有する不良品と判定する。
次に、隣接する画素信号の間の変化率を求め(ステップS07)、求めた変化率と第3の基準値を比較して、第3の欠陥か否かを判定する(ステップS08)。
変化率が第3の基準値より大きい画素を抽出し、抽出された画素に対して収縮・膨張処理によるノイズ除去処理を行った後、抽出された画素の合計数やサイズが所定の基準を満たす場合に、保護膜15上に異物である第3の欠陥を有する不良品と判定する(ステップS08のYes)。
一方、抽出された画素の合計数やサイズが所定の基準を満たさない場合に、保護膜15上に異物である第3の欠陥はないと判定する(ステップS08のNo)。
具体的には、図8に示すように、光半導体素子60の外観検査領域33の上に異物61a、61bが付着している場合に、異物61a、61bの近傍で反射強度が大きく変化するので、隣接した画素信号間の変化率は、異物61a、61bと光半導体素子60の境界で大きくなる。
異物61aは反射強度が増大する異物、例えば金属片等であり、異物61bは反射強度が減少する異物、例えば樹脂片等である。
保護膜15が形成された光半導体素子60の外観検査領域33の隣接した画素信号間の変化率がほぼ0、即ち第3基準値±Rref3の範囲内にあれば、異物の付着が無い保護膜15である。
一方、画素信号間の変化率が第3基準値±Rref3の範囲外にある場合は、保護膜15に許容されない異物が付着している不良である。
ここでは、異物61aの変化率は第3基準値−Rref3より小さく、異物61bの変化率は第3基準値+Rref3より大きいので、いずれも許容されない異物(第3の欠陥)が付着した不良品と判定する。
次に、第1乃至第3のいずれの欠陥も有しない光半導体素子10を良品として確保し(ステップS09)、第1乃至第3のいずれかの欠陥を有する光半導体素子40、50、60を不良品として除去する(ステップS10)。
次に、全ての光半導体素子10の外観検査を終了したか否かをチェックし(ステップS11)、未検査の光半導体素子10がある場合に(ステップS11のNo)、ステップS01へ戻り検査を繰り返す。
一方、未検査の光半導体素子10がない場合に(ステップS11のYes)、光半導体素子10の外観検査を終了する。
これにより、保護膜15の膜厚不良部41(第1の欠陥)、膜剥離部51(第2の欠陥)、異物61a、61b(第3の欠陥)などが検出でき、表面に透明な保護膜15を有する光半導体素子10の外観検査を行うことが可能である。
以上説明したように、本実施例の外観検査方法は、透明な保護膜15の表面で反射した光と光半導体素子10の表面で反射した光との干渉による反射率を検出しているので、反射率の変化に応じた保護膜15の各種不良を検知することができる。
従って、表面に透明な保護膜15が形成された光半導体素子10の外観検査方法が得られる。
ここでは、保護膜15がスパッタリング法によるシリコン酸化膜である場合について説明したが、照射する光に対して透明な膜であれば特に限定されない。例えば、CVD(Chemical Vapor Deposition)法によるTEOS(Tetra Ethyl Ortho Silicate)膜やシリコン窒化膜などでも構わない。
また、活性層12が赤外域で発光するGaAsの場合について説明したが、可視域で発光するInGaAlPであっても構わない。その場合は、保護膜15を透過しInGaAlPを透過しない波長(〜500nm以下)の光を照射すればよい。
半導体素子が光半導体素子である場合について説明したが、表面に透明な保護膜が形成された半導体素子であれば、同様に適用することができる。
図9は本発明の実施例2に係る光半導体素子の外観検査方法の要部を示すフローチャートである。
本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。
本実施例が実施例1と異なる点は、外観検査領域内の画像信号の平均値を求めるに際し、欠陥部分の反射率の高い領域を予め除外するようにしたことにある。
即ち、図9に示すように、ステップS02において外観検査領域33を設定した後、画像データから画素信号を取り出し(ステップS031)。
次に、各画素信号が所定の値以下か否かを判定し(ステップS032)、所定の値以下の場合に(ステップS032のYes)、平均化する画素信号として抽出する(ステップS033)。
一方、所定の値以上の場合に(ステップS032のNo)、平均化する画素信号から除外する。
次に、画像データの全画素信号について終了したか否かを判定し(ステップS034)、終了した場合に(ステップS034のYes)、抽出された画素信号の平均値を求める(ステップS035)。
一方、終了していない場合に(ステップS034のNo)、ステップS031へ戻り、ステップS031からステップS034を繰り返す。
以上説明したように、本実施例の外観検査方法は画像信号の平均値を求めるに際し、欠陥部分の反射率の高い領域を予め除外するようにしたので、欠陥、例えば膜剥離部51(第2の欠陥)の抽出が容易になる利点がある。
本発明の実施例1に係る表面に透明な保護膜が形成された光半導体素子を示す図で、図1(a)はその平面図、図1(b)は図1(a)のA―A線に沿って切断し矢印方向に眺めた断面図。 本発明の実施例1に係る外観検査装置の構成を示すブロック図。 本発明の実施例1に係る透明な保護膜の膜厚と光半導体素子の表面反射率の関係を示す図。 本発明の実施例1に係る光半導体素子の外観検査方法を示すフローチャート。 本発明の実施例1に係る光半導体素子の外観検査領域を示す図。 本発明の実施例1に係る第1の欠陥を抽出する原理を示す図で、図6(a)は第1の欠陥を有する光半導体素子を示す平面図、図6(b)は図6(a)のB−B線に沿った画素信号を示す図、図6(c)は保護膜の膜厚と第1の欠陥との関係を示す図。 本発明の実施例1に係る第2の欠陥を抽出する原理を示す図で、図7(a)は第2の欠陥を有する光半導体素子を示す平面図、図7(b)は図7(a)のC−C線に沿った画素信号を示す図。 本発明の実施例1に係る第3の欠陥を抽出する原理を示す図で、図8(a)は第3の欠陥を有する光半導体素子を示す平面図、図8(b)は図8(a)のD−D線に沿った画素信号を示す図、図8(c)は隣接した画素信号間の変化率と第3の欠陥との関係を示す図。 本発明の実施例2に係る光半導体素子の外観検査方法の要部を示すフローチャート。
符号の説明
10、40、50、60 光半導体素子
11 半導体基板
12 活性層
13、14 電極
15 保護膜
20 外観検査装置
21 ハーフミラー
22 光源
23 撮像カメラ
24 演算部
25 処理部
26 判定部
30 エッジ
31 外周領域
32 電極領域
33 外観検査領域
41 膜厚不良部(第1の欠陥)
51 膜剥離部(第2の欠陥)
61a、61b 異物(第3の欠陥)
R 反射率
Rref1 第1基準値
Rref2 第2基準値
Rref3 第3基準値

Claims (5)

  1. 表面に透明な保護膜が形成された半導体素子の外観検査方法であって、
    前記半導体素子を撮像した画像データに基づいて、前記半導体素子の外周領域と、前記半導体素子上に形成された電極領域とを除いて、前記半導体素子の外観検査領域を設定するステップと、
    前記外観検査領域内の画素信号の平均値を求め、前記平均値と所定の第1基準値とを比較し、比較結果に応じて第1の欠陥を抽出するステップと、
    前記平均値に1より大きい所定の係数を乗じて第2基準値を求め、前記外観検査領域内の画素信号と前記第2基準値とを比較し、比較結果に応じて第2の欠陥を抽出するステップと、
    を具備することを特徴とする半導体素子の外観検査方法。
  2. 前記第1の欠陥が、前記保護膜の膜厚が所定の範囲を外れた膜厚不良部であり、前記第2の欠陥が、前記保護膜の一部が剥離した膜剥離部であることを特徴とする請求項1に記載の半導体素子の外観検査方法。
  3. 前記外観検査領域内の隣接する画素信号の間の変化率を求め、前記変化率と所定の第3基準値とを比較し、比較結果に応じて第3の欠陥を抽出するステップを更に具備することを特徴とする請求項1に記載の半導体素子の外観検査方法。
  4. 前記第3の欠陥が、前記保護膜上の異物であることを特徴とする請求項3に記載の半導体素子の外観検査方法。
  5. 前記外観検査領域内の画素信号の平均値を求めるステップは、所定の範囲内にある前記画素信号に対してのみの平均値を求めることを特徴とする請求項1に記載の半導体素子の外観検査方法。
JP2006150563A 2006-05-30 2006-05-30 半導体素子の外観検査方法 Pending JP2007324241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006150563A JP2007324241A (ja) 2006-05-30 2006-05-30 半導体素子の外観検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006150563A JP2007324241A (ja) 2006-05-30 2006-05-30 半導体素子の外観検査方法

Publications (1)

Publication Number Publication Date
JP2007324241A true JP2007324241A (ja) 2007-12-13

Family

ID=38856791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006150563A Pending JP2007324241A (ja) 2006-05-30 2006-05-30 半導体素子の外観検査方法

Country Status (1)

Country Link
JP (1) JP2007324241A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014206446A (ja) * 2013-04-12 2014-10-30 株式会社ニューフレアテクノロジー パターン検査方法
WO2017154319A1 (ja) * 2016-03-07 2017-09-14 東レエンジニアリング株式会社 欠陥検査装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014206446A (ja) * 2013-04-12 2014-10-30 株式会社ニューフレアテクノロジー パターン検査方法
WO2017154319A1 (ja) * 2016-03-07 2017-09-14 東レエンジニアリング株式会社 欠陥検査装置
KR20180118754A (ko) * 2016-03-07 2018-10-31 토레이 엔지니어링 컴퍼니, 리미티드 결함 검사 장치
TWI726977B (zh) * 2016-03-07 2021-05-11 日商東麗工程股份有限公司 缺陷檢查裝置
KR102636309B1 (ko) * 2016-03-07 2024-02-15 토레이 엔지니어링 컴퍼니, 리미티드 결함 검사 장치

Similar Documents

Publication Publication Date Title
US10718722B2 (en) Method of inspecting back surface of epitaxial wafer, epitaxial wafer back surface inspection apparatus, method of managing lift pin of epitaxial growth apparatus, and method of producing epitaxial wafer
US20090196489A1 (en) High resolution edge inspection
JP5907180B2 (ja) 太陽電池セルの検査装置および太陽電池セルの処理装置
JP2010175270A (ja) 欠陥検査装置及びその方法
CN103311146B (zh) 缺陷检查方法
JP2011108726A (ja) Euvマスクの欠陥検査方法、euvマスクの製造方法、euvマスク検査装置、および、半導体装置の製造方法
JP5030604B2 (ja) ウェハ外観検査装置
CN104851820B (zh) 半导体器件的针孔类缺陷检测方法
JP2010021242A (ja) 貼り合わせ用ウェーハの欠陥検出方法
JP2007324241A (ja) 半導体素子の外観検査方法
JP2002162729A (ja) パターン検査方法、パターン検査装置およびマスクの製造方法
US10770298B2 (en) Automatic inspection device and method of laser processing equipment
TW201727215A (zh) 具光學濾光之微光致發光影像
JP2012058206A (ja) マスクの欠陥検査方法及び欠陥検査装置
CN102062723B (zh) 检测铝连接线过热缺陷的方法
US20070025609A1 (en) Method of detecting defect of a pattern in a semiconductor device
KR100817082B1 (ko) 표면 균일도 평가 시스템 및 그 평가 방법
KR20070050803A (ko) 기판의 표면 결함 검사 방법
US7844099B2 (en) Inspection method for protecting image sensor devices with front surface protection
JP2006303487A (ja) ウェーハのエッジビード除去線を検出するための方法
US9123634B2 (en) Method for making semiconductor device and semiconductor device made thereby
TWI490482B (zh) 半導體元件之瑕疵檢測方法
JP2013084805A (ja) 半導体装置の製造方法
JP7400667B2 (ja) シリコンウェーハの検査方法、シリコンウェーハの製造方法
CN113594056B (zh) 薄膜的检测方法