WO2017154319A1 - 欠陥検査装置 - Google Patents

欠陥検査装置 Download PDF

Info

Publication number
WO2017154319A1
WO2017154319A1 PCT/JP2017/000016 JP2017000016W WO2017154319A1 WO 2017154319 A1 WO2017154319 A1 WO 2017154319A1 JP 2017000016 W JP2017000016 W JP 2017000016W WO 2017154319 A1 WO2017154319 A1 WO 2017154319A1
Authority
WO
WIPO (PCT)
Prior art keywords
element chip
defect
image
area
chip
Prior art date
Application number
PCT/JP2017/000016
Other languages
English (en)
French (fr)
Inventor
比佐史 山本
Original Assignee
東レエンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東レエンジニアリング株式会社 filed Critical 東レエンジニアリング株式会社
Priority to CN201780014814.2A priority Critical patent/CN108700531B/zh
Priority to KR1020187028451A priority patent/KR102636309B1/ko
Publication of WO2017154319A1 publication Critical patent/WO2017154319A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8887—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques

Definitions

  • the present invention relates to a defect inspection apparatus, and more particularly, to a defect inspection apparatus including a defect detection unit that detects a defect of an element chip by comparing with an image of a good element chip.
  • a defect inspection apparatus including a defect detection unit that detects a defect of an element chip by comparing with an image of a good element chip is known (for example, see Patent Document 1).
  • Patent Document 1 discloses a defect inspection method for obtaining a difference between a standard image and an inspection image and inspecting a workpiece for defects based on the difference between the standard image and the inspection image.
  • this inspection method a large number of non-defective workpieces are imaged during the teaching process, and an average value (standard image) of gray values for each pixel of the image is obtained.
  • the workpiece to be inspected is imaged.
  • the same portion as the imaged non-defective workpiece is imaged to be an inspection image. Then, the presence / absence of a defect is determined based on a comparison between the standard image of the non-defective workpiece and the inspection image of the workpiece to be inspected.
  • the present invention has been made in order to solve the above-described problems, and one object of the present invention is to provide a defect inspection apparatus capable of suppressing oversight of defects or erroneous detection of defects. It is to be.
  • a defect inspection apparatus includes an imaging unit that images an element chip including an effective area in which elements are formed and a peripheral area provided at the periphery of the effective area; An edge detection unit that detects an edge outside the peripheral region of the element chip based on the image of the element chip captured by the unit, and an effective area of the element chip based on the image of the element chip captured by the imaging unit An effective area detection unit for detecting, an inspection area determining unit for determining an inspection area for inspecting a defect of the element chip based on the outer edge and the effective area of the detected peripheral area, and an inspection area of the element chip And a defect detection unit for detecting a defect of the element chip by comparing the image of the non-defective element chip stored in advance.
  • a determination unit is provided.
  • the non-defective element chip image preferably includes a plurality of effective regions and a cutting region provided between the plurality of effective regions and a cutting region including a peripheral region. It is an image of a portion corresponding to one element chip including at least a peripheral area of the effective area and the peripheral area in the front element chip.
  • the inspection area was changed in accordance with the outer edge (element chip size) of the peripheral area of the element chip, the image of the element chip after cutting was used as an image of a good element chip.
  • the size of the inspection region (the size of the element chip to be inspected) may be different from the size of the element chip after cutting.
  • an image of a non-defective element chip is an image of a portion corresponding to one element chip including at least the peripheral area of the effective area and the peripheral area in the pre-cutting element chip before cutting. Accordingly, an image of the element chip before cutting that matches the size of the inspection area of the element chip to be inspected can be used as an image of a good element chip. As a result, the presence or absence of defects can be accurately determined.
  • an element chip image after cutting is used as an image of a non-defective element chip
  • a defect may be included in the element chip after cutting.
  • the position at which the element chip is cut may vary due to the accuracy of a cutting device (such as a dicing device). That is, when an image of a cut element chip is used as a non-defective element chip image, it may be inappropriate as a non-defective image compared with the element chip to be inspected. Therefore, by using the image of the element chip before cutting as the image of the non-defective element chip, an appropriate non-defective image can be easily obtained.
  • the defect type determination unit that determines the type of the defect based on the shape of the detected defect, the type of the defect determined by the defect type determination unit, and the effective area
  • a non-defective product determination unit for determining whether the element chip is a good product or a defective product based on the position of the defect with respect to
  • the device chip may be a good product. Therefore, by determining whether the element chip is non-defective or defective based on the type of defect and the position of the defect with respect to the effective area, the non-defective element chip is caused only by the presence of the defect. Can be determined to be defective.
  • the defect type determination unit determines that the defect is a chip defect of the element chip based on the shape of the defect
  • the non-defective product determination unit determines that the chip has reached the effective area. Is determined to be defective, and the chip is determined to be non-defective when the chipping does not reach the effective region.
  • the possibility that the chipping will increase in the future is relatively small. Therefore, when the chip does not reach the effective region, it is possible to suppress the determination of the non-defective element chip as a defective product only by determining that the element chip is a non-defective product. .
  • the defect inspection apparatus including the defect type determination unit
  • the defect type determination unit determines that the defect is a crack of the element chip based on the shape of the defect
  • the non-defective product determination unit determines that the crack is an effective area. Regardless of whether or not, the element chip is determined to be defective.
  • the possibility that the crack will increase in the future is relatively high. Therefore, regardless of whether or not the crack has reached the effective region, by determining the element chip as a defective product, it is possible to eliminate in advance the element chip that will be a defective product in the future even if it is currently a good product. .
  • FIG. 1 is an overall view of a defect inspection apparatus according to an embodiment of the present invention. It is a figure for demonstrating operation
  • FIG. 4 is a partially enlarged view of FIG. 3 (a diagram showing a non-defective element chip). It is a figure which shows the element chip
  • the defect inspection apparatus 100 includes a moving stage 10.
  • the moving stage 10 includes an X-axis slider 11 and a Y-axis slider 12.
  • the X-axis slider 11 is disposed on the base 20.
  • the Y-axis slider 12 is disposed on the X-axis slider 11.
  • the defect inspection apparatus 100 includes a mounting table 30.
  • the mounting table 30 is disposed on the Y-axis slider 12.
  • the mounting table 30 is configured to be moved in the X direction and the Y direction by the moving stage 10. Further, the mounting table 30 is configured to place the pre-cutting element chip 83 (see FIG. 4) or the post-cutting element chip 70 (see FIG. 5).
  • the defect inspection apparatus 100 includes an imaging unit 40.
  • the imaging unit 40 is configured to image an element chip 70 (see FIGS. 4 and 5) including an effective area 71 in which elements are formed and a peripheral area 72 provided at the periphery of the effective area 71.
  • the imaging unit 40 includes a lens barrel 41, a half mirror 42, an objective lens 43, and an imaging camera 44.
  • the imaging camera 44 includes a light receiving element 44a. The imaging camera 44 is configured to output the captured image of the element chip 70 to the control unit 50 described later.
  • the imaging unit 40 is configured to sequentially capture a plurality of element chips 70 that move relative to the imaging unit 40. Specifically, the element chip 70 is moved relative to the imaging unit 40 by the moving stage 10.
  • the defect inspection apparatus 100 includes a control unit 50.
  • the control unit 50 displays an image corresponding to the inspection region 75 of the element chip 70 (see FIG. 5) and an image of the good element chip 70 stored in advance (see FIG. 4). By comparing, the defect 90 of the element chip 70 is detected, and it is determined whether the element chip 70 is a good product or a defective product. The detailed operation of the control unit 50 will be described later.
  • the defect inspection apparatus 100 includes a storage unit 60.
  • the storage unit 60 stores an image of a non-defective element chip 70.
  • a film-like sheet member 81 having flexibility is disposed on the surface of a base 80 made of SUS or the like.
  • a substrate (wafer) 82 is disposed on the surface of the sheet member 81.
  • disconnection is comprised by forming the element which consists of semiconductors etc. on the surface of the board
  • the element is formed in a predetermined area (effective area 71) on the surface of the substrate 81.
  • a plurality of effective areas 71 are provided and arranged in a matrix.
  • region 71 is an area
  • the effective area 71 has a substantially rectangular shape.
  • the substrate 81 is cut (dicing step) along a cutting line (scribe line) C passing through the approximate center of the adjacent effective area 71 (substantially the center of the cutting area 73). Thereby, as shown in FIG. 5, element chips 70 (70a to 70d) are formed.
  • an effective area 71 in which an element is formed is arranged at the center.
  • a peripheral area 72 is disposed on the peripheral edge (outer periphery) of the effective area 71.
  • the peripheral region 72 is a portion other than the effective region 71 in the element chip 70.
  • the peripheral region 72 is a portion that remains without being cut in the cut region 73 cut (notched) by the dicing process.
  • the element chip 70 (the outer shape of the peripheral region 72) has a substantially rectangular shape.
  • the substrate 81 is cut with a blade or the like, so that a defect 90 may occur in the peripheral region 72 as in the element chip 70b (see the lower left in FIG. 5).
  • chipping 90a (chipping) or crack 90b (crack) occurs.
  • the chip 90a and the crack 90b indicated by the solid line are examples in which the effective area 71 is not reached.
  • tip 90a shown with the dotted line has shown the example which has reached the effective area
  • the width of the peripheral region 72 provided along each side of the substantially rectangular effective region 71 may be different from each other.
  • the width W2 along the Y direction of the portion 72b arranged on the Y2 direction side of the effective region 71 in the peripheral region 72 is the Y1 direction side of the effective region 71.
  • the width 72 is larger than the width W1 along the Y direction of the portion 72a disposed at the position. In other words, the width W2 becomes larger than the width W3 (the element chip 70a, see the upper left in FIG.
  • the width W4 along the Y direction of the portion 72c arranged on the Y1 direction side of the effective region 71 in the peripheral region 72 is the Y2 direction of the effective region 71. It becomes smaller than the width W5 along the Y direction of the portion 72d arranged on the side. That is, the width W4 is smaller than the width W3 (the element chip 70a, see the upper left in FIG. 5) of the peripheral region 72 that has been accurately cut.
  • the sheet member 81 is expanded to widen the space between the element chips 70 (expansion process).
  • the image of the non-defective element chip 70 includes a plurality of effective areas 71 and a cutting area 73 provided between the plurality of effective areas 71 and including a peripheral area 72 before cutting.
  • Image of element chip 70 surrounded by thick dotted line in FIG. 4 That is, the image of the non-defective element chip 70 is an image of the pre-cutting element chip 83 before the dicing process.
  • the pre-cutting element chip 83 includes a plurality of effective areas 71 and a cutting area 73 (peripheral area 72) between the effective areas 71. Then, as an image of the non-defective element chip 70, a portion corresponding to one element chip 70 including one effective area 71 and a cutting area 73 (cutting area 73 having a width W5) surrounding the outer periphery of the effective area 71. It is an image. That is, the peripheral area 72 of the image of the non-defective element chip 70 is an area from the effective area 71 included in the image of the non-defective element chip 70 to the adjacent effective area 71. That is, the peripheral area 72 of the image of the non-defective element chip 70 is the maximum width among the possible widths of the peripheral area 72.
  • step S ⁇ b> the pre-cutting element chip 83 is transported from a predetermined position onto the mounting table 30 of the defect inspection apparatus 100 (see FIG. 1).
  • step S2 global alignment of the element chip 83 before cutting is performed. That is, the angle and center position of the pre-cutting element chip 83 are determined.
  • step S3 an image of a non-defective element chip 70 is created. Specifically, as shown in FIG. 7, in step S ⁇ b> 31, the entire pre-cutting element chip 83 is imaged by the imaging unit 40. Next, in step S32, an effective area 71 in the entire image of the pre-cutting element chip 83 is set.
  • step S33 an entry prohibition area is set.
  • the entry prohibition area is substantially the same area as the effective area 71, and is an area where the defect 90 should not enter. That is, the element chip 70 in which the defect 90 has entered the entry prohibition region is a defective product.
  • step S34 the peripheral area 72 (cut area 73) is set.
  • step S35 an alignment mark such as an element in the effective area 71 for detecting the effective area 71 (entrance prohibited area) is set.
  • step S36 parameters for detecting the outer edge 74 of the peripheral region 72 and other parameters are set and stored.
  • step S4 an image of a non-defective element chip 70 is created. Specifically, as shown in FIG. 8, various parameters are called in step S41.
  • step S42 the imaging unit 40 is moved above the target element chip 70 (the effective area 71 and the peripheral area 72) in the element chip 83 before cutting.
  • step S43 the target element chip 70 (effective area 71, peripheral area 72) is imaged.
  • step S44 the effective region 71 and the peripheral region 72 are aligned based on the alignment marks such as elements in the registered effective region 71. Specifically, after the effective area 71 is detected based on the alignment mark, a peripheral area 72 (peripheral area having a width W5, see FIG. 4) is detected based on the coordinates of the detected effective area 71.
  • step S ⁇ b> 45 the image of the effective area 71 is stored in the storage unit 60.
  • step S ⁇ b> 46 the image of the peripheral area 72 is stored in the storage unit 60. Note that steps S42 to S46 are repeated for the number of target element chips 70 (effective region 71 and peripheral region 72).
  • step S47 an image of a non-defective effective area 71 is created. Specifically, in steps S42 to S46, the luminance of each pixel of the image of the effective area 71 stored in plural is averaged. Then, an image of the non-defective effective area 71 is created by the pixels having the average luminance.
  • step S48 an image of the non-defective peripheral area 72 is created. Specifically, in steps S42 to S46, the luminance of each pixel of the image of the peripheral area 72 stored in plural is averaged. Then, an image of the non-defective peripheral region 72 is created by the pixels having the average luminance.
  • step S49 the image of the non-defective effective area 71 and the image of the non-defective peripheral area 72 are stored in the storage unit 60 as an image of the non-defective element chip 70.
  • step S5 the pre-cutting element chip 83 is housed in a predetermined position.
  • control unit 50 includes “edge detection unit”, “effective region detection unit”, “inspection region determination unit”, “defect detection unit”, “defect type determination unit”, and “non-defective product determination unit” in claims. It is an example.
  • step S ⁇ b> 11 the element chip 70 (element chip 70 after the dicing process or the expansion process) to be inspected is placed on the mounting table 30 of the defect inspection apparatus 100 from a predetermined position. It is conveyed upward (see FIG. 1).
  • step S12 global alignment of the element chip 70 is performed. That is, the angle and center position of the element chip 70 are determined.
  • step S13 the element chip 70 is inspected. Specifically, as shown in FIG. 10, various parameters are called in step S131.
  • step S132 an image of the non-defective effective area 71 is read out.
  • step S133 an image of the non-defective peripheral area 72 is read out.
  • step S134 the imaging unit 40 is moved above the element chip 70 to be inspected.
  • step S1335 the image pickup unit 40 images the element chip 70 to be inspected.
  • step S136 the effective area 71 in the element chip 70 to be inspected is aligned based on the alignment mark of the element or the like in the registered effective area 71. That is, in the present embodiment, the peripheral area 72 and the effective area 71 serve as the inspection area 75 for inspecting the element chip 70 for defects.
  • step S137 the effective area 71 is inspected. Specifically, the luminance for each pixel of the image of the non-defective effective area 71 is compared with the luminance for each pixel of the image of the effective area 71 of the element chip 70 to be inspected.
  • step S138 the peripheral area 72 is inspected.
  • the outer edge 74 Is detected.
  • the luminance for each pixel in the image is obtained.
  • the luminance of the pixel is scanned along the X direction (and the Y direction), and the vicinity of the pixel in which the luminance has changed abruptly is detected as an edge 74 outside the peripheral region 72 of the element chip 70.
  • step S142 the noise of the edge 74 detected in step S141 is removed.
  • a chip 90a or a crack 90b may occur in the vicinity of the edge 74.
  • the detected edge 74 does not become linear at the portion of the chipped portion 90a or the crack 90b. Therefore, the chipped portions 90 a and cracks 90 b are removed from the data of the edge 74.
  • step S143 the edge 74 is re-detected from the data of the edge 74 after noise removal so that the edge 74 is substantially linear.
  • an inspection area 75 for inspecting a defect of the element chip 70 is determined based on the detected edge 74 and the effective area 71 of the peripheral area 72. For example, a pixel that is two or three pixels inside the pixel of the outer edge 74 of the peripheral region 72 of the element chip 70 detected in the pixel is determined as the inspection region 75 (see FIG. 5).
  • the inspection region 75 is determined based on the outer edge 74 of the peripheral region 72 of the element chip 70, so that a portion of the peripheral region 72 as in the element chip 70c shown in FIG. 5 (see upper right). Even when the width W2 of 72b is large, the substantially entire area of the element chip 70c becomes the inspection region 75. That is, as in the case where the inspection region 75 a is fixed (see the dotted line in FIG. 5), the end portion on the Y2 direction side of the portion 72 b of the peripheral region 72 is suppressed from being outside the inspection region 75. That is, the chipped portion 90 a and the crack 90 b are also in the inspection region 75.
  • the substantially entire region of the device chip 70d becomes the inspection region 75. That is, as in the case where the inspection region 75a is fixed (see the dotted line in FIG. 5), the inspection region 75 includes a portion beyond the end portion (edge 74) on the Y1 direction side of the portion 72c of the peripheral region 72. It is suppressed.
  • step S144 the defect 90 is detected. Specifically, the luminance for each pixel of the image of the non-defective peripheral region 72 is compared with the luminance for each pixel of the image of the peripheral region 72 of the element chip 70 to be inspected. Then, the defect 90 of the element chip 70 is detected. For example, the difference between the luminance of each pixel of the image of the non-defective peripheral region 72 and the luminance of each pixel of the image of the element chip 70 to be inspected is calculated, and this difference (absolute value) is calculated from a predetermined threshold value. Is larger, it is determined that the defect 90 is present. Note that the position (coordinates) of the defect 90 is also detected.
  • the image of the non-defective element chip 70 and the image of the element chip 70 to be inspected may be different in size.
  • the size of the effective area 71 is substantially the same in the image of the non-defective element chip 70 and the image of the element chip 70 to be inspected. That is, the peripheral areas 72 are different from each other. Therefore, in the image of the element chip 70 to be inspected, the size (range) of the peripheral area 72 is detected with the effective area 71 as a reference, and the non-defective element chip 70 corresponds to this size (range). The size (range) of the peripheral area 72 in the image is determined. Thereby, the size of the image of the non-defective element chip 70 can be matched with the size of the image of the element chip 70 to be inspected.
  • step S145 it is determined whether or not the detected defect 90 has entered the entry prohibited area (effective area 71). Further, it is determined whether or not the detected defect 90 is on the edge 74 (whether or not it extends from the edge 74).
  • step S146 the type of the defect 90 is determined based on the shape (length, aspect ratio, area, luminance, etc.) of the detected defect 90. For example, based on the shape of the detected defect 90, it is determined whether or not the defect 90a or the crack 90b.
  • the defect 90 is the chip 90a of the element chip 70
  • the chip 90a (the chip 90a extending from the edge 74) reaches the effective region 71 (the element at the lower left in FIG. 5).
  • the chip 90b indicated by the dotted line of the chip 70b) the element chip 70 is determined to be defective.
  • the chip 90a does not reach the effective area 71 (the chip 90a indicated by the solid line in the lower left element chip 70b in FIG. 5, the chip 90a in the upper right element chip 70c in FIG. 5)
  • the element chip 70 is determined to be a non-defective product. The This is because the lack 90a that has not reached the effective area 71 is unlikely to progress to the effective area 71 in the future.
  • the element chip 70 when it is determined that the defect 90 is the crack 90 b of the element chip 70, the element chip 70 is used regardless of whether or not the crack 90 b (crack 90 b extending from the edge 74) reaches the effective region 71. Is determined to be defective. That is, the element chip 70b in the lower left of FIG. 5 and the element chip 70c in the upper right of FIG. 5 are determined to be defective due to the occurrence of the crack 90b. This is because even if the crack 90 b does not reach the effective area 71, there is a high possibility that the crack 90 b will advance to the effective area 71 in the future.
  • the element chip 70d in the lower right of FIG. 5 is determined to be a non-defective product because the portion 72c on the Y1 direction side of the peripheral region 72 is cut so as to reduce the width W4, but the defect 90 does not occur.
  • the element chip 70 is determined to be a good product. That is, it is determined that the defect 90 is a foreign matter on the element chip 70.
  • step S139 the inspection result is stored in the storage unit 60.
  • step S15 the element chip 70 is stored in a predetermined position.
  • the control unit 50 that determines the inspection region 75 for inspecting the defect 90 of the element chip 70 based on the detected outer edge 74 of the peripheral region 72 and the effective region 71.
  • the inspection area 75 can be changed in accordance with the outer edge 74 (the size of the element chip 70) of the peripheral area 72 of the element chip 70, unlike the case where the inspection area 75 is fixed, The oversight of the defect 90 can be suppressed. Further, by changing the inspection region 75 according to the size of the element chip 70, the cut portion is outside the inspection region 75 even when the end of the element chip 70 is cut.
  • the image of the non-defective element chip 70 includes a plurality of effective regions 71 and a cutting region 73 that is provided between the plurality of effective regions 71 and includes the peripheral region 72.
  • the inspection region 75 is changed in accordance with the outer edge 74 (the size of the element chip 70) of the peripheral region 72 of the element chip 70, the element after cutting is obtained as an image of the non-defective element chip 70.
  • the size of the inspection region 75 (the size of the element chip 70 to be inspected) may be different from the size of the element chip 70 after cutting.
  • the image corresponding to the inspection region 75 of the element chip 70 to be inspected is compared with the image of the non-defective element chip 70 after cutting, it is difficult to accurately determine the presence or absence of the defect 90.
  • An image of the element chip 83 before cutting that matches the size of the inspection area 75 of the element chip 70 to be inspected (an image of a portion corresponding to one element chip 70 including the effective area 71 and the peripheral area 72), It can be used as an image of a non-defective element chip 70. As a result, the presence or absence of the defect 90 can be accurately determined.
  • the element chip 70 after cutting when used as the image of the non-defective element chip 70, the element chip 70 after cutting may include a defect 90.
  • the position at which the element chip 70 is cut may vary due to the accuracy of a cutting device (such as a dicing device). That is, when the image of the element chip 70 after cutting is used as the image of the non-defective element chip 70, the image may be inappropriate as a non-defective image to be compared with the element chip 70 to be inspected. Therefore, by using the image of the element chip 83 before cutting as the image of the non-defective element chip 70, an appropriate non-defective image can be easily obtained.
  • the control unit 50 determines the type of the defect 90 based on the detected shape of the defect 90, and determines the type of the detected defect 90 and the effective area 71. Based on the position of the defect 90, it is determined whether the element chip 70 is a good product or a defective product. Here, even if there is a defect 90, the element chip 70 may be a good product. Therefore, based on the type of the defect 90 and the position of the defect 90 with respect to the effective area 71, it is only due to the presence of the defect 90 by determining whether the element chip 70 is a good product or a defective product. Thus, it is possible to prevent the non-defective element chip 70 from being determined as a defective product.
  • the control unit 50 determines that the defect 90 is the chip 90 a of the element chip 70 based on the shape of the defect 90, the chip 90 a reaches the effective region 71. If the chip 90a is defective, the chip 90a is determined to be non-defective. Here, the possibility that the chipping 90a becomes large in the future (the chipping 90a gradually proceeds from the peripheral region 72 to the effective region 71) is relatively small. Therefore, when the chipped portion 90a does not reach the effective area 71, it is determined that the non-defective device chip 70 is determined as a defective product only by the presence of the chipped portion 90a by determining the device chip 70 as a non-defective product. Can be suppressed.
  • the crack 90b reaches the effective region 71. Regardless of whether or not it is present, the element chip 70 is determined to be defective.
  • the possibility that the crack 90b will become large in the future (the crack 90b gradually progresses from the peripheral area 72 to the effective area 71) is relatively high. Therefore, regardless of whether or not the crack 90b has reached the effective area 71, the element chip 70 is determined as a defective product, so that an element chip 70 that will be a defective product in the future even if it is currently good is excluded in advance. can do.
  • control unit performs edge detection, effective area detection, inspection area determination, defect detection, defect type determination, and non-defective product determination. It is not limited to this.
  • edge detection, effective area detection, inspection area determination, defect detection, defect type determination, and non-defective product determination may be performed in parts other than the control unit.
  • the present invention is not limited to this.
  • the defect of the element chip may be detected by a method other than comparing whether or not the difference in luminance is larger than a predetermined threshold value.
  • an element chip is determined to be defective regardless of whether or not a crack has reached an effective region.
  • the present invention is not limited to this.
  • the element chip may be determined as a non-defective product.
  • the entry prohibition area and the effective area are substantially the same, but the present invention is not limited to this.
  • the entry prohibition area and the effective area may be different.
  • the effective area 171 may not be used as the inspection area, and only the peripheral area 172 may be used as the inspection area 175 (the portion indicated by the oblique lines in FIG. 12).
  • the image of the non-defective element chip is an image of the element chip before cutting including only the peripheral region.
  • Control unit edge detection unit, effective region detection unit, inspection region determination unit, defect detection unit, defect type determination unit, non-defective product determination unit

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

欠陥の見逃し、または、欠陥の誤検出を抑制することが可能な欠陥検査装置を提供する。　具体的には、この欠陥検査装置１００は、撮像部４０によって撮像された素子チップ７０の画像に基づいて、素子チップ７０の周縁領域７２の外側のエッジ７４および有効領域７１を検出し、検出された周縁領域７２の外側のエッジ７４と有効領域７１とに基づいて、素子チップ７０の欠陥を検査するための検査領域７５を決定し、素子チップ７０の検査領域７５に対応する画像と、予め記憶されている良品の素子チップ７０の画像とを比較することにより、素子チップ７０の欠陥を検出する制御部５０を備える。

Description

欠陥検査装置
　この発明は、欠陥検査装置に関し、特に、良品の素子チップの画像と比較することにより素子チップの欠陥を検出する欠陥検出部を備える欠陥検査装置に関する。
　従来、良品の素子チップの画像と比較することにより素子チップの欠陥を検出する欠陥検出部を備える欠陥検査装置が知られている（たとえば、特許文献１参照）。
　上記特許文献１には、標準画像と検査画像との差を求め、標準画像と検査画像との差に基づいてワークの欠陥を検査する欠陥検査方法が開示されている。この検査方法では、教示過程において多数の良品のワークの撮像を行って、画像の画素毎の濃淡値の平均値（標準画像）が求められる。また、検査過程において、検査対象のワークの撮像が行われる。なお、検査対象のワークの撮像では、撮像された良品のワークと同一の部分が撮像されて検査画像とされる。そして、良品のワークの標準画像と、検査対象のワークの検査画像との比較に基づいて、欠陥の有無が判定される。
特開平１０－１２３０６４号公報
　しかしながら、上記特許文献１に記載の欠陥検査方法では、検査対象のワークの撮像では、撮像された良品のワークと同一の部分（以下、有効領域という）が撮像されて検査画像とされている。すなわち、撮像される検査対象のワークの部分（有効領域）は、標準画像に合わせて固定されている。このため、ワークの有効領域外に生じている欠陥が検出されないという不都合がある。なお、ワークの有効領域外に生じている欠陥は、欠陥が進行して（大きくなって）、将来的にワークの機能に悪影響を及ぼす場合がある。また、欠陥は含まれない一方、検査対象のワークの端部が切断されている場合、有効領域内に位置する切断された端部の画像と、標準画像との差異に基づいて、検査対象のワークに欠陥が生じていると誤認識されるという不都合がある。すなわち、上記特許文献１に記載の欠陥検査方法では、欠陥の見逃し、または、欠陥の誤検出が発生するという問題点がある。
　この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、欠陥の見逃し、または、欠陥の誤検出を抑制することが可能な欠陥検査装置を提供することである。
　上記目的を達成するために、この発明の一の局面による欠陥検査装置は、素子が形成された有効領域と有効領域の周縁に設けられる周縁領域とを含む素子チップを撮像する撮像部と、撮像部によって撮像された素子チップの画像に基づいて、素子チップの周縁領域の外側のエッジを検出するエッジ検出部と、撮像部によって撮像された素子チップの画像に基づいて、素子チップの有効領域を検出する有効領域検出部と、検出された周縁領域の外側のエッジと有効領域とに基づいて、素子チップの欠陥を検査するための検査領域を決定する検査領域決定部と、素子チップの検査領域に対応する画像と、予め記憶されている良品の素子チップの画像とを比較することにより、素子チップの欠陥を検出する欠陥検出部とを備える。
　この発明の一の局面による欠陥検査装置では、上記のように、検出された周縁領域の外側のエッジと有効領域とに基づいて、素子チップの欠陥を検査するための検査領域を決定する検査領域決定部を備える。これにより、素子チップの周縁領域の外側のエッジ（素子チップの大きさ）に合わせて、検査領域を変化させることができるので、検査領域が固定されている場合と異なり、欠陥の見逃しを抑制することができる。また、検査領域を素子チップの大きさに合わせて変化させることによって、素子チップの端部が切断されている場合でも、切断された部分は検査領域外になる。これにより、端部が切断された素子チップの画像と、予め記憶されている良品の素子チップの画像とが異なることに起因する欠陥の誤検出を抑制することができる。このように、欠陥の見逃し、または、欠陥の誤検出を抑制することができる。
　上記一の局面による欠陥検査装置において、好ましくは、良品の素子チップの画像は、複数の有効領域と、複数の有効領域の間に設けられ周縁領域を含む切断領域と、を有する切断前の切断前素子チップにおける、有効領域と周縁領域とのうちの少なくとも周縁領域を含む１つの素子チップに対応する部分の画像である。ここで、素子チップの周縁領域の外側のエッジ（素子チップの大きさ）に合わせて、検査領域を変化させた場合において、良品の素子チップの画像として、切断後の素子チップの画像を用いた場合には、検査領域の大きさ（検査対象となる素子チップの大きさ）と、切断後の素子チップの大きさとが異なる場合がある。この場合、検査対象となる素子チップの検査領域に対応する画像と、切断後の良品の素子チップの画像とを比較しても、欠陥の有無を正確に判断することが困難になる。そこで、上記のように、良品の素子チップの画像として切断前の切断前素子チップにおける、有効領域と周縁領域とのうちの少なくとも周縁領域を含む１つの素子チップに対応する部分の画像を用いることにより、検査対象となる素子チップの検査領域の大きさに合わせた切断前素子チップの画像を、良品の素子チップの画像として用いることができる。その結果、欠陥の有無を正確に判断することができる。
　また、良品の素子チップの画像として、切断後の素子チップの画像を用いた場合には、切断後の素子チップに欠陥が含まれる場合がある。また、切断前素子チップを切断する場合、切断装置（ダイシング装置など）の精度に起因して素子チップを切断する位置がばらつく場合がある。すなわち、良品の素子チップの画像として、切断後の素子チップの画像を用いた場合には、検査対象となる素子チップと比較する良品の画像として不適切な場合がある。そこで、切断前素子チップの画像を良品の素子チップの画像として用いることにより、容易に、適切な良品の画像を得ることができる。
　上記一の局面による欠陥検査装置において、好ましくは、検出された欠陥の形状に基づいて、欠陥の種類を判別する欠陥種類判別部と、欠陥種類判別部によって判別された欠陥の種類と、有効領域に対する欠陥の位置とに基づいて、素子チップが良品であるか不良品であるかを判定する良品判定部とをさらに備える。ここで、欠陥がある場合でも、素子チップとして良品の場合がある。そこで、欠陥の種類と、有効領域に対する欠陥の位置とに基づいて、素子チップが良品であるか不良品であるかを判定することによって、欠陥があることのみに起因して、良品の素子チップが不良品と判定されることを抑制することができる。
　この場合、好ましくは、欠陥種類判別部が、欠陥の形状に基づいて、欠陥が素子チップの欠けであると判別した場合において、良品判定部は、欠けが有効領域に達している場合、素子チップを不良品と判定し、欠けが有効領域に達していない場合、素子チップを良品と判定するように構成されている。ここで、欠けは、将来的に大きくなる（欠けが周縁領域から有効領域に徐々に進行する）可能性は比較的小さい。そこで、欠けが有効領域に達していない場合、素子チップを良品と判定することによって、欠けがあることのみに起因して、良品の素子チップが不良品と判定されることを抑制することができる。
　上記欠陥種類判別部を備える欠陥検査装置において、好ましくは、欠陥種類判別部が、欠陥の形状に基づいて、欠陥が素子チップの亀裂であると判別した場合、良品判定部は、亀裂が有効領域に達しているか否かにかかわらず、素子チップを不良品と判定するように構成されている。ここで、亀裂は、将来的に大きくなる（亀裂が周縁領域から有効領域に徐々に進行する）可能性は比較的大きい。そこで、亀裂が有効領域に達しているか否かにかかわらず、素子チップを不良品と判定することによって、現在良品であっても将来的に不良品となる素子チップを、予め排除することができる。
　本発明によれば、上記のように、欠陥の見逃し、または、欠陥の誤検出を抑制することができる。
本発明の一実施形態による欠陥検査装置の全体図である。 本発明の一実施形態による欠陥検査装置の撮像部の動作を説明するための図である。 切断前素子チップを示す図である。 図３の部分拡大図（良品の素子チップを示す図）である。 切断後の素子チップを示す図である。 本発明の一実施形態による欠陥検査装置の検査前の動作を説明するためのフロー図である。 良品の素子チップの画像の作成の準備を説明するためのフロー図である。 良品の素子チップの画像の作成を説明するためのフロー図である。 本発明の一実施形態による欠陥検査装置の検査時の動作を説明するためのフロー図である。 検査対象となる素子チップの検査を説明するためのフロー図である。 周縁領域の検査を説明するためのフロー図である。 本実施形態の変形例による検査領域を示す図である。
　以下、本発明を具体化した実施形態を図面に基づいて説明する。
　［本実施形態］
　（欠陥検査装置の構造）
　図１および図２を参照して、本実施形態による欠陥検査装置１００の構造について説明する。
　図１に示すように、欠陥検査装置１００は、移動ステージ１０を備えている。移動ステージ１０は、Ｘ軸スライダ１１とＹ軸スライダ１２とを含む。Ｘ軸スライダ１１は、台部２０上に配置されている。また、Ｙ軸スライダ１２は、Ｘ軸スライダ１１上に配置されている。
　また、欠陥検査装置１００は、載置テーブル３０を備えている。載置テーブル３０は、Ｙ軸スライダ１２上に配置されている。そして、載置テーブル３０は、移動ステージ１０によって、Ｘ方向およびＹ方向に移動されるように構成されている。また、載置テーブル３０は、切断前素子チップ８３（図４参照）、または、切断後の素子チップ７０（図５参照）を載置するように構成されている。
　また、欠陥検査装置１００は、撮像部４０を備えている。撮像部４０は、素子が形成された有効領域７１と有効領域７１の周縁に設けられる周縁領域７２とを含む素子チップ７０（図４および図５参照）を撮像するように構成されている。撮像部４０は、鏡筒４１と、ハーフミラー４２と、対物レンズ４３と、撮像カメラ４４とを含む。撮像カメラ４４は、受光素子４４ａを含んでいる。そして、撮像カメラ４４は、撮像した素子チップ７０の画像を後述する制御部５０に出力するように構成されている。
　また、図２に示すように、撮像部４０は、撮像部４０に対して相対的に移動する複数の素子チップ７０を、順次撮像するように構成されている。具体的には、素子チップ７０が、移動ステージ１０により、撮像部４０に対して相対的に移動される。
　また、図１に示すように、欠陥検査装置１００は、制御部５０を備えている。ここで、本実施形態では、制御部５０は、素子チップ７０の検査領域７５に対応する画像（図５参照）と、予め記憶されている良品の素子チップ７０の画像（図４参照）とを比較することにより、素子チップ７０の欠陥９０を検出するとともに、素子チップ７０が良品であるか不良品であるかを判定するように構成されている。なお、制御部５０の詳細な動作は、後述する。
　また、欠陥検査装置１００は、記憶部６０を備えている。記憶部６０には、良品の素子チップ７０の画像が記憶されている。
　（素子チップの製造方法）
　図３および図４を参照して、素子チップ７０の製造方法について説明する。
　まず、図３に示すように、ＳＵＳなどからなる台部８０の表面上に、柔軟性を有するフィルム状のシート部材８１が配置される。そして、シート部材８１の表面上に、基板（ウェハ）８２が配置される。なお、基板（ウェハ）８２の表面上に、半導体などからなる素子が形成されることにより、切断前素子チップ８３が構成される。
　また、図４に示すように、素子は、基板８１の表面上の所定の領域（有効領域７１）に形成されている。有効領域７１は、複数設けられており、マトリクス状に配置されている。なお、複数の有効領域７１の間は、素子が形成されない領域（周縁領域７２、切断領域７３）である。また、有効領域７１は、略矩形形状を有する。
　そして、隣接する有効領域７１の略中央（切断領域７３の略中央）を通る切断線（スクライブ線）Ｃに沿って基板８１が切断（ダイシング工程）される。これにより、図５に示すように、素子チップ７０（７０ａ～７０ｄ）が形成される。
　素子チップ７０ａ（図５の左上参照）では、中央部に素子が形成された有効領域７１が配置されている。また、有効領域７１の周縁（外周）には、周縁領域７２が配置されている。周縁領域７２は、素子チップ７０のうちの、有効領域７１以外の部分である。また、周縁領域７２は、ダイシング工程によって切断された（切り欠かれた）切断領域７３のうち、切断されずに残った部分である。なお、素子チップ７０（周縁領域７２の外形）は、略矩形形状を有する。
　また、ダイシング工程において、基板８１がブレードなどで切断されることにより、素子チップ７０ｂ（図５の左下参照）のように、周縁領域７２に欠陥９０が発生する場合がある。たとえば、欠け９０ａ（チッピング）や、亀裂９０ｂ（クラック）が発生する。なお、素子チップ７０ｂでは、実線で示された欠け９０ａや亀裂９０ｂは、有効領域７１に達していない例を示している。また、点線で示された欠け９０ａは、有効領域７１に達している例を示している。
　また、基板８１は切断線Ｃに沿って切断される一方、ダイシング装置の精度に起因して素子チップ７０を切断する位置がばらつく場合がある。このため、略矩形形状の有効領域７１の各辺に沿って設けられる周縁領域７２の幅が互いに異なる場合がある。たとえば、素子チップ７０ｃ（図５の右上参照）では、周縁領域７２のうち、有効領域７１のＹ２方向側に配置される部分７２ｂのＹ方向に沿った幅Ｗ２が、有効領域７１のＹ１方向側に配置される部分７２ａのＹ方向に沿った幅Ｗ１よりも大きくなる。すなわち、正確に切断された周縁領域７２の幅Ｗ３（素子チップ７０ａ、図５の左上参照）よりも、幅Ｗ２が大きくなる。また、素子チップ７０ｃでは、周縁領域７２に、欠け９０ａと亀裂９０ｂとが発生している例を示している。また、素子チップ７０ｃの欠け９０ａと亀裂９０ｂとは、有効領域７１には達していない。
　また、素子チップ７０ｄ（図５の右下参照）では、周縁領域７２のうち、有効領域７１のＹ１方向側に配置される部分７２ｃのＹ方向に沿った幅Ｗ４が、有効領域７１のＹ２方向側に配置される部分７２ｄのＹ方向に沿った幅Ｗ５よりも小さくなる。すなわち、正確に切断された周縁領域７２の幅Ｗ３（素子チップ７０ａ、図５の左上参照）よりも、幅Ｗ４が小さくなる。
　次に、ダイシング工程の後、シート部材８１が拡張されることにより、各素子チップ７０間の間隔が広げられる（拡張工程）。
　（良品の素子チップの画像）
　次に、図４を参照して、検査対象となる素子チップ７０と比較される良品の素子チップ７０の画像について説明する。
　ここで、本実施形態では、良品の素子チップ７０の画像は、複数の有効領域７１と、複数の有効領域７１の間に設けられ周縁領域７２を含む切断領域７３と、を有する切断前の切断前素子チップ８３における、有効領域７１と周縁領域７２とのうちの少なくとも周縁領域７２（本実施形態では有効領域７１と周縁領域７２との両方）を含む１つの素子チップ７０に対応する部分の画像（図４の太い点線で囲まれた素子チップ７０の画像）である。すなわち、良品の素子チップ７０の画像は、ダイシング工程の前の、切断前素子チップ８３の画像である。具体的には、切断前素子チップ８３は、複数の有効領域７１と、有効領域７１の間の切断領域７３（周縁領域７２）とを含む。そして、良品の素子チップ７０の画像として、１つの有効領域７１と、この有効領域７１の外周を取り囲む切断領域７３（幅Ｗ５を有する切断領域７３）とを含む１つの素子チップ７０に対応する部分の画像である。すなわち、良品の素子チップ７０の画像の周縁領域７２は、良品の素子チップ７０の画像に含まれる有効領域７１から隣接する有効領域７１までの領域である。つまり、良品の素子チップ７０の画像の周縁領域７２は、周縁領域７２が取り得る幅のうちの最大の幅である。
　（欠陥検査装置の検査前の動作）
　次に、図６～図８を参照して、欠陥検査装置１００（制御部５０）の検査前の動作について説明する。
　〈切断前素子チップの搬送〉
　まず、図６に示すように、ステップＳ１において、切断前素子チップ８３が所定の位置から欠陥検査装置１００の載置テーブル３０上（図１参照）に搬送される。
　〈グローバルアライメント〉
　次に、ステップＳ２において、切断前素子チップ８３のグローバルアライメントが行われる。すなわち、切断前素子チップ８３の角度と中心位置とが定められる。
　〈良品の素子チップの画像の作成準備〉
　次に、ステップＳ３において、良品の素子チップ７０の画像の作成が行われる。具体的には、図７に示すように、ステップＳ３１において、撮像部４０により、切断前素子チップ８３の全体が撮像される。次に、ステップＳ３２において、切断前素子チップ８３の全体の画像における有効領域７１が設定される。
　次に、ステップＳ３３において、進入禁止領域が設定される。なお、進入禁止領域とは、有効領域７１と略同じ領域であり、欠陥９０が進入してはいけない領域である。つまり、進入禁止領域に欠陥９０が侵入している素子チップ７０は不良品である。
　次に、ステップＳ３４において、周縁領域７２（切断領域７３）が設定される。
　次に、ステップＳ３５において、有効領域７１（進入禁止領域）の検出のための有効領域７１における素子などのアライメントマークが設定される。次に、ステップＳ３６において、周縁領域７２の外側のエッジ７４を検出するパラメータ、および、その他のパラメータが設定されるとともに、保存される。
　〈良品の素子チップの画像の作成〉
　次に、図６に示すように、ステップＳ４において、良品の素子チップ７０の画像の作成が行われる。具体的には、図８に示すように、ステップＳ４１において、各種のパラメータが呼び出される。
　次に、ステップＳ４２において、切断前素子チップ８３における目標の素子チップ７０（有効領域７１、周縁領域７２）の上方に撮像部４０が移動される。次に、ステップＳ４３おいて、目標の素子チップ７０（有効領域７１、周縁領域７２）が撮像される。
　次に、ステップＳ４４において、登録された有効領域７１における素子などのアライメントマークに基づいて、有効領域７１および周縁領域７２がアライメントされる。具体的には、アライメントマークに基づいて有効領域７１が検出された後、検出された有効領域７１の座標に基づいて周縁領域７２（幅Ｗ５を有する周縁領域、図４参照）が検出される。そして、ステップＳ４５において、有効領域７１の画像が記憶部６０に記憶される。また、ステップＳ４６において、周縁領域７２の画像が記憶部６０に記憶される。なお、ステップＳ４２～Ｓ４６は、目標の素子チップ７０（有効領域７１、周縁領域７２）の個数分、繰り返して行われる。
　次に、ステップＳ４７において、良品の有効領域７１の画像が作成される。具体的には、ステップＳ４２～Ｓ４６において、複数個記憶された有効領域７１の画像の各々の画素毎の輝度が平均される。そして、平均の輝度からなる画素によって、良品の有効領域７１の画像が作成される。
　次に、ステップＳ４８において、良品の周縁領域７２の画像が作成される。具体的には、ステップＳ４２～Ｓ４６において、複数個記憶された周縁領域７２の画像の各々の画素毎の輝度が平均される。そして、平均の輝度からなる画素によって、良品の周縁領域７２の画像が作成される。
　次に、ステップＳ４９において、良品の有効領域７１の画像、および、良品の周縁領域７２の画像が、良品の素子チップ７０の画像として記憶部６０に保存される。
　次に、図６に示すように、ステップＳ５において、切断前素子チップ８３が所定の位置に収納される。
　（欠陥検査装置の検査時の動作）
　次に、図９～図１１を参照して、欠陥検査装置１００（制御部５０）の検査時の動作について説明する。なお、制御部５０は、特許請求の範囲の「エッジ検出部」、「有効領域検出部」、「検査領域決定部」、「欠陥検出部」、「欠陥種類判別部」および「良品判定部」の一例である。
　〈素子チップの搬送〉
　まず、図９に示すように、ステップＳ１１において、検査対象となる素子チップ７０（ダイシング工程後、または、拡張工程後の素子チップ７０）が、所定の位置から欠陥検査装置１００の載置テーブル３０上（図１参照）に搬送される。
　〈グローバルアライメント〉
　次に、ステップＳ１２において、素子チップ７０のグローバルアライメントが行われる。すなわち、素子チップ７０の角度と中心位置とが定められる。
　〈素子チップの検査〉
　次に、ステップＳ１３において、素子チップ７０の検査が行われる。具体的には、図１０に示すように、ステップＳ１３１において、各種のパラメータが呼び出される。
　次に、ステップＳ１３２において、良品の有効領域７１の画像が読み出される。また、ステップＳ１３３において、良品の周縁領域７２の画像が読み出される。
　次に、ステップＳ１３４において、撮像部４０が、検査対象となる素子チップ７０の上方に移動される。次に、ステップＳ１３５おいて、撮像部４０により、検査対象となる素子チップ７０が撮像される。
　次に、ステップＳ１３６において、登録された有効領域７１における素子などのアライメントマークに基づいて、検査対象となる素子チップ７０における有効領域７１がアライメントされる。すなわち、本実施形態では、周縁領域７２と有効領域７１とが、素子チップ７０の欠陥を検査するための検査領域７５とされている。
　次に、ステップＳ１３７において、有効領域７１の検査が行われる。具体的には、良品の有効領域７１の画像の画素毎の輝度と、検査対象となる素子チップ７０の有効領域７１の画像の画素毎の輝度とが比較される。
　次に、ステップＳ１３８において、周縁領域７２の検査が行われる。具体的には、図１１に示すように、本実施形態では、ステップＳ１４１において、撮像部４０によって撮像された素子チップ７０の画像に基づいて、素子チップ７０の周縁領域７２の外側のエッジ７４（図５参照）が検出される。具体的には、画像における画素毎の輝度を求める。そして、画素において、Ｘ方向（およびＹ方向）に沿って輝度を走査して、輝度が急激に変化した画素近傍を素子チップ７０の周縁領域７２の外側のエッジ７４として検出する。
　次に、ステップＳ１４２において、ステップＳ１４１において検出されたエッジ７４のノイズが除去される。具体的には、ダイシング工程後の素子チップ７０では、エッジ７４近傍に欠け９０ａや亀裂９０ｂが発生する場合がある。この場合、検出されたエッジ７４は、欠け９０ａや亀裂９０ｂの部分において直線状にならない。そこで、欠け９０ａや亀裂９０ｂの部分がエッジ７４のデータから除去される。そして、ステップＳ１４３において、ノイズ除去後のエッジ７４のデータから、エッジ７４が略直線状になるように、エッジ７４が再検出される。
　そして、本実施形態では、検出された周縁領域７２の外側のエッジ７４と有効領域７１とに基づいて、素子チップ７０の欠陥を検査するための検査領域７５を決定する。たとえば、画素において検出された素子チップ７０の周縁領域７２の外側のエッジ７４の画素よりも２または３画素内側の画素を検査領域７５（図５参照）として決定する。
　このように、素子チップ７０の周縁領域７２の外側のエッジ７４に基づいて、検査領域７５が決定されることにより、図５（右上参照）に示す素子チップ７０ｃのように、周縁領域７２の部分７２ｂの幅Ｗ２が大きい場合でも、素子チップ７０ｃの略全域が検査領域７５となる。すなわち、検査領域７５ａが固定されている場合（図５の点線参照）のように、周縁領域７２の部分７２ｂのＹ２方向側の端部が検査領域７５の外になることが抑制される。すなわち、欠け９０ａおよび亀裂９０ｂの部分も検査領域７５内となる。
　また、図５（右下参照）に示す素子チップ７０ｄのように、周縁領域７２の部分７２ｃの幅Ｗ４が小さい場合でも、素子チップ７０ｄの略全域が検査領域７５となる。すなわち、検査領域７５ａが固定されている場合（図５の点線参照）のように、周縁領域７２の部分７２ｃのＹ１方向側の端部（エッジ７４）を超えた部分が検査領域７５に含まれることが抑制される。
　次に、ステップＳ１４４において、欠陥９０の検出が行われる。具体的には、良品の周縁領域７２の画像の画素毎の輝度と、検査対象となる素子チップ７０の周縁領域７２の画像の画素毎の輝度とが比較される。そして、素子チップ７０の欠陥９０が検出される。たとえば、良品の周縁領域７２の画像の画素毎の輝度と、検査対象となる素子チップ７０の画像の画素毎の輝度とを差を算出し、この差（絶対値）が所定のしきい値よりも大きければ、欠陥９０であると判定する。なお、欠陥９０の位置（座標）も検出される。
　ここで、良品の素子チップ７０の画像と、検査対象となる素子チップ７０の画像とは、互いに大きさが異なる場合がある。一方、良品の素子チップ７０の画像と、検査対象となる素子チップ７０の画像とにおいて、互いの有効領域７１の大きさは略同じである。すなわち、周縁領域７２が互いに異なる。そこで、検査対象となる素子チップ７０の画像において、有効領域７１を基準として周縁領域７２の大きさ（範囲）を検出し、この大きさ（範囲）に対応するように、良品の素子チップ７０の画像における周縁領域７２の大きさ（範囲）が決定される。これにより、良品の素子チップ７０の画像の大きさが、検査対象となる素子チップ７０の画像の大きさに合わすことが可能になる。
　次に、ステップＳ１４５において、検出された欠陥９０が、進入禁止領域（有効領域７１）に進入している否かが判断される。また、検出された欠陥９０が、エッジ７４に掛かっているか否か（エッジ７４から延びているか否か）が判断される。
　次に、ステップＳ１４６において、検出された欠陥９０の形状（長さ、縦横比、面積、輝度など）に基づいて、欠陥９０の種類が判別される。たとえば、検出された欠陥９０の形状に基づいて、欠け９０ａであるか否か、または、亀裂９０ｂであるか否かが判別される。
　ここで、本実施形態では、欠陥９０が素子チップ７０の欠け９０ａであると判別した場合において、欠け９０ａ（エッジ７４から延びる欠け９０ａ）が有効領域７１に達している場合（図５左下の素子チップ７０ｂの点線で示された欠け９０ａ）、素子チップ７０は不良品であると判定される。一方、欠け９０ａが有効領域７１に達していない場合（図５左下の素子チップ７０ｂの実線で示された欠け９０ａ、図５右上の素子チップ７０ｃの欠け９０ａ）、素子チップ７０は良品と判定される。有効領域７１に達していない欠け９０ａは、将来的に有効領域７１に進行する可能性が小さいからである。
　また、本実施形態では、欠陥９０が素子チップ７０の亀裂９０ｂであると判別した場合、亀裂９０ｂ（エッジ７４から延びる亀裂９０ｂ）が有効領域７１に達しているか否かにかかわらず、素子チップ７０は不良品であると判定される。すなわち、図５左下の素子チップ７０ｂおよび図５右上の素子チップ７０ｃは、亀裂９０ｂが発生していることにより、不良品であると判定される。亀裂９０ｂが有効領域７１に達していなくても、将来的に亀裂９０ｂが有効領域７１に進行する可能性が高いからである。
　また、図５右下の素子チップ７０ｄは、周縁領域７２のＹ１方向側の部分７２ｃが、幅Ｗ４が小さくなるように切断されている一方、欠陥９０が発生していないので、良品と判定される。
　なお、欠陥９０がエッジ７４から延びていない場合、素子チップ７０は良品であると判定される。すなわち、欠陥９０が素子チップ７０上の異物であると判別される。
　なお、ステップＳ１３４～ステップＳ１３８は、検査対象となる素子チップ７０の個数分、繰り返される。次に、ステップＳ１３９において、検査結果が記憶部６０に保存される。
　最後に、図９に示すように、ステップＳ１５において、素子チップ７０が所定の位置に収納される。
　（本実施形態の効果）
　次に、本実施形態の効果について説明する。
　本実施形態では、上記のように、検出された周縁領域７２の外側のエッジ７４と有効領域７１とに基づいて、素子チップ７０の欠陥９０を検査するための検査領域７５を決定する制御部５０を備える。これにより、素子チップ７０の周縁領域７２の外側のエッジ７４（素子チップ７０の大きさ）に合わせて、検査領域７５を変化させることができるので、検査領域７５が固定されている場合と異なり、欠陥９０の見逃しを抑制することができる。また、検査領域７５を素子チップ７０の大きさに合わせて変化させることによって、素子チップ７０の端部が切断されている場合でも、切断された部分は検査領域７５外になる。これにより、端部が切断された素子チップ７０の画像と、予め記憶されている良品の素子チップ７０の画像とが異なることに起因する欠陥９０の誤検出を抑制することができる。このように、欠陥９０の見逃し、または、欠陥９０の誤検出を抑制することができる。　
　また、本実施形態では、上記のように、良品の素子チップ７０の画像は、複数の有効領域７１と、複数の有効領域７１の間に設けられ周縁領域７２を含む切断領域７３と、を有する切断前の切断前素子チップ８３における、有効領域７１と周縁領域７２とのうちの少なくとも周縁領域７２（本実施形態では有効領域７１と周縁領域７２との両方）を含む１つの素子チップ７０に対応する部分の画像である。ここで、素子チップ７０の周縁領域７２の外側のエッジ７４（素子チップ７０の大きさ）に合わせて、検査領域７５を変化させた場合において、良品の素子チップ７０の画像として、切断後の素子チップ７０の画像を用いた場合には、検査領域７５の大きさ（検査対象となる素子チップ７０の大きさ）と、切断後の素子チップ７０の大きさとが異なる場合がある。この場合、検査対象となる素子チップ７０の検査領域７５に対応する画像と、切断後の良品の素子チップ７０の画像とを比較しても、欠陥９０の有無を正確に判断することが困難になる。そこで、上記のように、良品の素子チップ７０の画像として切断前の切断前素子チップ８３における、有効領域７１と周縁領域７２とを含む１つの素子チップ７０に対応する部分の画像を用いることにより、検査対象となる素子チップ７０の検査領域７５の大きさに合わせた切断前素子チップ８３の画像（有効領域７１と周縁領域７２とを含む１つの素子チップ７０に対応する部分の画像）を、良品の素子チップ７０の画像として用いることができる。その結果、欠陥９０の有無を正確に判断することができる。
　また、良品の素子チップ７０の画像として、切断後の素子チップ７０の画像を用いた場合には、切断後の素子チップ７０に欠陥９０が含まれる場合がある。また、切断前素子チップ８３を切断する場合、切断装置（ダイシング装置など）の精度に起因して素子チップ７０を切断する位置がばらつく場合がある。すなわち、良品の素子チップ７０の画像として、切断後の素子チップ７０の画像を用いた場合には、検査対象となる素子チップ７０と比較する良品の画像として不適切な場合がある。そこで、切断前素子チップ８３の画像を良品の素子チップ７０の画像として用いることにより、容易に、適切な良品の画像を得ることができる。
　また、本実施形態では、上記のように、制御部５０は、検出された欠陥９０の形状に基づいて、欠陥９０の種類を判別するとともに、判別された欠陥９０の種類と、有効領域７１に対する欠陥９０の位置とに基づいて、素子チップ７０が良品であるか不良品であるかを判定する。ここで、欠陥９０がある場合でも、素子チップ７０として良品の場合がある。そこで、欠陥９０の種類と、有効領域７１に対する欠陥９０の位置とに基づいて、素子チップ７０が良品であるか不良品であるかを判定することによって、欠陥９０があることにのみに起因して、良品の素子チップ７０が不良品と判定されることを抑制することができる。
　また、本実施形態では、上記のように、制御部５０が、欠陥９０の形状に基づいて、欠陥９０が素子チップ７０の欠け９０ａであると判別した場合において、欠け９０ａが有効領域７１に達している場合、素子チップ７０を不良品と判定し、欠け９０ａが有効領域７１に達していない場合、素子チップ７０を良品と判定する。ここで、欠け９０ａは、将来的に大きくなる（欠け９０ａが周縁領域７２から有効領域７１に徐々に進行する）可能性は比較的小さい。そこで、欠け９０ａが有効領域７１に達していない場合、素子チップ７０を良品と判定することによって、欠け９０ａがあることのみに起因して、良品の素子チップ７０が不良品と判定されることを抑制することができる。
　また、本実施形態では、上記のように、制御部５０が、欠陥９０の形状に基づいて、欠陥９０が素子チップ７０の亀裂９０ｂであると判別した場合、亀裂９０ｂが有効領域７１に達しているか否かにかかわらず、素子チップ７０を不良品と判定する。ここで、亀裂９０ｂは、将来的に大きくなる（亀裂９０ｂが周縁領域７２から有効領域７１に徐々に進行する）可能性は比較的大きい。そこで、亀裂９０ｂが有効領域７１に達しているか否かにかかわらず、素子チップ７０を不良品と判定することによって、現在良品であっても将来的に不良品となる素子チップ７０を、予め排除することができる。
　［変形例］
　なお、今回開示された実施形態および実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態および実施例の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更（変形例）が含まれる。
　たとえば、上記実施形態では、制御部が、エッジの検出、有効領域の検出、検査領域の決定、欠陥の検出、欠陥種類の判別、および、良品の判定を行う例を示したが、本発明はこれに限られない。たとえば、エッジの検出、有効領域の検出、検査領域の決定、欠陥の検出、欠陥種類の判別、および、良品の判定を、それぞれ、制御部以外の部分で行ってもよい。
　また、上記実施形態では、素子チップの検査領域に対応する画像（輝度）と、良品の素子チップの画像（輝度）との差が所定のしきい値よりも大きいか否かを比較することにより、素子チップの欠陥を検出する例を示したが、本発明はこれに限られない。たとえば、輝度の差が所定のしきい値よりも大きいか否かを比較すること以外の方法により、素子チップの欠陥を検出してもよい。
　また、上記実施形態では、欠陥として、欠けおよび亀裂を検出する例を示したが、本発明はこれに限られない。たとえば、欠けおよび亀裂以外の欠陥（膜はがれなど）を検出するようにしてもよい。
　また、上記実施形態では、亀裂が有効領域に達しているか否かにかかわらず、素子チップを不良品と判定する例を示したが、本発明はこれに限られない。たとえば、亀裂の延長線が有効領域に掛からなければ、素子チップを良品と判定するようにしてもよい。
　また、上記実施形態では、進入禁止領域と有効領域とが略同じである例を示したが、本発明はこれに限られない。たとえば、進入禁止領域と有効領域とを異ならせてもよい。
　また、上記実施形態では、有効領域と周縁領域との両方が検査領域とされる例を示したが、本発明はこれに限られない。たとえば、図１２に示すように、有効領域１７１を検査領域とせずに、周縁領域１７２のみを検査領域１７５（図１２の斜線で示す部分）としてもよい。この場合、良品の素子チップの画像は、周縁領域のみを含む切断前の切断前素子チップの画像となる。
　４０　撮像部
　５０　制御部（エッジ検出部、有効領域検出部、検査領域決定部、欠陥検出部、欠陥種類判別部、良品判定部）
　７０、７０ａ～７０ｄ　素子チップ
　７１、１７１　有効領域
　７２、１７２　周縁領域
　７３　切断領域
　７４　エッジ
　７５、１７５　検査領域
　８３　切断前素子チップ
　９０　欠陥
　９０ａ　欠け
　９０ｂ　亀裂
　１００　欠陥検査装置

Claims (5)

  1. 　素子が形成された有効領域と前記有効領域の周縁に設けられる周縁領域とを含む素子チップを撮像する撮像部と、
    　前記撮像部によって撮像された前記素子チップの画像に基づいて、前記素子チップの前記周縁領域の外側のエッジを検出するエッジ検出部と、
    　前記撮像部によって撮像された前記素子チップの画像に基づいて、前記素子チップの前記有効領域を検出する有効領域検出部と、
    　検出された前記周縁領域の外側のエッジと前記有効領域とに基づいて、前記素子チップの欠陥を検査するための検査領域を決定する検査領域決定部と、
    　前記素子チップの前記検査領域に対応する画像と、予め記憶されている良品の前記素子チップの画像とを比較することにより、前記素子チップの欠陥を検出する欠陥検出部とを備える、欠陥検査装置。
  2. 　良品の前記素子チップの画像は、複数の前記有効領域と、複数の前記有効領域の間に設けられ前記周縁領域を含む切断領域と、を有する切断前の切断前素子チップにおける、前記有効領域と前記周縁領域とのうちの少なくとも前記周縁領域を含む１つの前記素子チップに対応する部分の画像である、請求項１に記載の欠陥検査装置。
  3. 　検出された前記欠陥の形状に基づいて、前記欠陥の種類を判別する欠陥種類判別部と、
    　前記欠陥種類判別部によって判別された前記欠陥の種類と、前記有効領域に対する前記欠陥の位置とに基づいて、前記素子チップが良品であるか不良品であるかを判定する良品判定部とをさらに備える、請求項１または２に記載の欠陥検査装置。
  4. 　前記欠陥種類判別部が、前記欠陥の形状に基づいて、前記欠陥が前記素子チップの欠けであると判別した場合において、前記良品判定部は、前記欠けが前記有効領域に達している場合、前記素子チップを不良品と判定し、前記欠けが前記有効領域に達していない場合、前記素子チップを良品と判定するように構成されている、請求項３に記載の欠陥検査装置。
  5. 　前記欠陥種類判別部が、前記欠陥の形状に基づいて、前記欠陥が前記素子チップの亀裂であると判別した場合、前記良品判定部は、前記亀裂が前記有効領域に達しているか否かにかかわらず、前記素子チップを不良品と判定するように構成されている、請求項３または４に記載の欠陥検査装置。
PCT/JP2017/000016 2016-03-07 2017-01-04 欠陥検査装置 WO2017154319A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201780014814.2A CN108700531B (zh) 2016-03-07 2017-01-04 缺陷检查装置
KR1020187028451A KR102636309B1 (ko) 2016-03-07 2017-01-04 결함 검사 장치

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016043273A JP6752593B2 (ja) 2016-03-07 2016-03-07 欠陥検査装置
JP2016-043273 2016-03-07

Publications (1)

Publication Number Publication Date
WO2017154319A1 true WO2017154319A1 (ja) 2017-09-14

Family

ID=59789179

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/000016 WO2017154319A1 (ja) 2016-03-07 2017-01-04 欠陥検査装置

Country Status (5)

Country Link
JP (1) JP6752593B2 (ja)
KR (1) KR102636309B1 (ja)
CN (1) CN108700531B (ja)
TW (1) TWI726977B (ja)
WO (1) WO2017154319A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112204384A (zh) * 2018-07-06 2021-01-08 东丽工程株式会社 切割芯片检查装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7157580B2 (ja) * 2018-07-19 2022-10-20 東京エレクトロン株式会社 基板検査方法及び基板検査装置
CN109596639A (zh) * 2018-11-30 2019-04-09 德淮半导体有限公司 缺陷检测系统及缺陷检测方法
EP3971948A4 (en) * 2019-05-31 2022-06-08 Huawei Technologies Co., Ltd. DEVICE FOR DETECTING CHIP CRACKS
JP7324116B2 (ja) * 2019-10-15 2023-08-09 キヤノン株式会社 異物検査装置および異物検査方法
JP2022061127A (ja) * 2020-10-06 2022-04-18 東レエンジニアリング株式会社 外観検査装置および方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308159A (ja) * 1992-04-30 1993-11-19 Toshiba Corp 発光ダイオードの外観検査方法
JP2002323310A (ja) * 2001-04-26 2002-11-08 Asia Electronics Inc 方向判別装置
WO2005001456A1 (ja) * 2003-06-30 2005-01-06 Tokyo Seimitsu Co., Ltd. パターン比較検査方法およびパターン比較検査装置
JP2005024565A (ja) * 2004-08-02 2005-01-27 Lintec Corp ウェハ外観検査装置およびウェハ外観検査方法
JP2007324241A (ja) * 2006-05-30 2007-12-13 Toshiba Corp 半導体素子の外観検査方法
JP2009506339A (ja) * 2005-08-30 2009-02-12 カムテック エルティーディー． 検査システム、及び基準フレームに基づいて欠陥を検査する方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3625236B2 (ja) * 1996-01-29 2005-03-02 株式会社ルネサステクノロジ 被検査パターンの欠陥検査方法および半導体製造プロセス評価方法
JPH09293761A (ja) * 1996-04-24 1997-11-11 Rohm Co Ltd 半導体チップの製造方法
JPH10123064A (ja) 1996-10-24 1998-05-15 Hitachi Metals Ltd 外観検査方法
JP2004212221A (ja) * 2002-12-27 2004-07-29 Toshiba Corp パターン検査方法及びパターン検査装置
KR100567625B1 (ko) * 2004-10-19 2006-04-04 삼성전자주식회사 결함 검사 방법 및 이를 수행하기 위한 장치
CN100499057C (zh) * 2006-06-12 2009-06-10 中芯国际集成电路制造(上海)有限公司 晶片检测方法
JP5349742B2 (ja) * 2006-07-07 2013-11-20 株式会社日立ハイテクノロジーズ 表面検査方法及び表面検査装置
US7616804B2 (en) * 2006-07-11 2009-11-10 Rudolph Technologies, Inc. Wafer edge inspection and metrology
JP2008091476A (ja) * 2006-09-29 2008-04-17 Olympus Corp 外観検査装置
JP2010008149A (ja) * 2008-06-25 2010-01-14 Panasonic Corp 検査領域設定方法
CN102053093A (zh) * 2010-11-08 2011-05-11 北京大学深圳研究生院 一种晶圆表面切割芯片的表面缺陷检测方法
CN202676612U (zh) * 2012-07-19 2013-01-16 华南师范大学 一种用于测试led电路芯片的装置
US8948495B2 (en) * 2012-08-01 2015-02-03 Kla-Tencor Corp. Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer
JP2014035326A (ja) * 2012-08-10 2014-02-24 Toshiba Corp 欠陥検査装置
CN103674965B (zh) * 2013-12-06 2017-06-06 大族激光科技产业集团股份有限公司 一种晶圆外观缺陷的分类以及检测方法
TWI524079B (zh) * 2014-10-15 2016-03-01 旺宏電子股份有限公司 晶片對資料庫的接觸窗檢測方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05308159A (ja) * 1992-04-30 1993-11-19 Toshiba Corp 発光ダイオードの外観検査方法
JP2002323310A (ja) * 2001-04-26 2002-11-08 Asia Electronics Inc 方向判別装置
WO2005001456A1 (ja) * 2003-06-30 2005-01-06 Tokyo Seimitsu Co., Ltd. パターン比較検査方法およびパターン比較検査装置
JP2005024565A (ja) * 2004-08-02 2005-01-27 Lintec Corp ウェハ外観検査装置およびウェハ外観検査方法
JP2009506339A (ja) * 2005-08-30 2009-02-12 カムテック エルティーディー． 検査システム、及び基準フレームに基づいて欠陥を検査する方法
JP2007324241A (ja) * 2006-05-30 2007-12-13 Toshiba Corp 半導体素子の外観検査方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112204384A (zh) * 2018-07-06 2021-01-08 东丽工程株式会社 切割芯片检查装置

Also Published As

Publication number Publication date
CN108700531A (zh) 2018-10-23
KR20180118754A (ko) 2018-10-31
KR102636309B1 (ko) 2024-02-15
JP2017161236A (ja) 2017-09-14
TW201805620A (zh) 2018-02-16
CN108700531B (zh) 2021-03-16
TWI726977B (zh) 2021-05-11
JP6752593B2 (ja) 2020-09-09

Similar Documents

Publication Publication Date Title
WO2017154319A1 (ja) 欠陥検査装置
JP3092892B2 (ja) 半導体チップの外観検査方法および装置
JP4946668B2 (ja) 基板位置検出装置及び基板位置検出方法
US7590280B2 (en) Position detection apparatus and exposure apparatus
JP5500414B2 (ja) ウェーハの微小割れを検出する検査方法および検査装置
JP4644210B2 (ja) パターン欠陥検査方法
KR20200010058A (ko) 기판 검사 방법 및 기판 검사 장치
JP2010117132A (ja) ウェハのパターン検査方法及び装置
JP2007093330A (ja) 欠陥抽出装置及び欠陥抽出方法
US20080205746A1 (en) Method of inspecting an identification mark, method of inspecting a wafer using the same, and apparatus for performing the method
US8055056B2 (en) Method of detecting defects of patterns on a semiconductor substrate and apparatus for performing the same
JP2006234554A (ja) パターン検査方法およびパターン検査装置
JP2561193B2 (ja) 印刷パターン検査装置
JP2006226792A (ja) パターン欠陥検査方法
KR102177329B1 (ko) 피듀셜 마크 인식 방법
KR102350548B1 (ko) 웨이퍼 검사 방법
KR100833740B1 (ko) 패턴 윤곽을 이용한 포토마스크 결함검사방법
JP2009145161A (ja) 欠陥検出方法および欠陥検出装置
JP5044953B2 (ja) 半導体装置の検査装置及び検査方法
JP2014038425A (ja) 印刷物の検査方法
JP2003296733A (ja) チップ認識方法
CN117529653A (zh) 碎屑判定方法
KR102583036B1 (ko) 기판 검사 방법
TWM601821U (zh) 液晶玻璃基板之分割位置檢查裝置
KR100340294B1 (ko) 광반사식 반사경 검사장치

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20187028451

Country of ref document: KR

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17762666

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17762666

Country of ref document: EP

Kind code of ref document: A1