CN108700531A - 缺陷检查装置 - Google Patents

缺陷检查装置 Download PDF

Info

Publication number
CN108700531A
CN108700531A CN201780014814.2A CN201780014814A CN108700531A CN 108700531 A CN108700531 A CN 108700531A CN 201780014814 A CN201780014814 A CN 201780014814A CN 108700531 A CN108700531 A CN 108700531A
Authority
CN
China
Prior art keywords
element chip
defect
image
effective coverage
peripheral edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780014814.2A
Other languages
English (en)
Other versions
CN108700531B (zh
Inventor
山本比佐史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Publication of CN108700531A publication Critical patent/CN108700531A/zh
Application granted granted Critical
Publication of CN108700531B publication Critical patent/CN108700531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G01N21/95607—Inspecting patterns on the surface of objects using a comparative method
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/8851—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges
    • G01N2021/8887—Scan or image signal processing specially adapted therefor, e.g. for scan signal adjustment, for detecting different kinds of defects, for compensating for structures, markings, edges based on image processing techniques

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

提供一种能够抑制缺陷的漏检或缺陷的误检的缺陷检查装置。具体地说，所述缺陷检查装置(100)具有控制部(50)，所述控制部(50)根据由摄像部(40)拍摄的元件芯片(70)的图像来检测元件芯片(70)的周缘区域(72)的外侧的边缘(74)和有效区域(71)，并根据所检测出的周缘区域(72)的外侧的边缘(74)和有效区域(71)来决定用于检查元件芯片(70)的缺陷的检查区域(75)，通过比较与元件芯片(70)的检查区域(75)相对应的图像和预先存储的合格的元件芯片(70)的图像来检测元件芯片(70)的缺陷。

Description

缺陷检查装置
技术领域
本发明涉及缺陷检查装置，特别涉及具有缺陷检测部的缺陷检查装置，所述缺陷检测部通过与合格的元件芯片的图像进行比较来检测元件芯片的缺陷。
背景技术
以往，公知具有缺陷检测部的缺陷检查装置，所述缺陷检测部通过与合格的元件芯片的图像进行比较来检测元件芯片的缺陷(例如参照专利文献1)。
在上述专利文献1中公开了如下的缺陷检查方法：求出标准图像与检查图像的差，并根据标准图像与检查图像的差来检查工件的缺陷。在该检查方法中，在示教过程中对多个合格工件进行摄像，并求出图像的每个像素的灰度值的平均值(标准图像)。另外，在检查过程中，对作为检查对象的工件进行摄像。此外，在作为检查对象的工件的摄像中，对与所拍摄的合格工件相同的部分进行拍摄而作为检查图像。然后，根据合格工件的标准图像与作为检查对象的工件的检查图像的比较，来判定是否有缺陷。
现有技术文献
专利文献
专利文献1：日本特开平10-123064号公报
发明内容
发明要解决的课题
但是，在上述专利文献1所记载的缺陷检查方法中，在作为检查对象的工件的拍摄中，对与所拍摄的合格工件相同的部分(以下称为有效区域)进行拍摄来作为检查图像。即，所拍摄的作为检查对象的工件的部分(有效区域)与标准图像相对应地被固定。因此，存在如下不良情况：在工件的有效区域外产生的缺陷未被检测出来。此外，对于在工件的有效区域外产生的缺陷，存在如下情况：缺陷发展(变大)而在将来对工件的功能带来恶劣影响。另外，另一方面，对于不包含缺陷的情况，在作为检查对象的工件的端部被切断的情况下，存在如下不良状况：根据位于有效区域内的被切断的端部的图像与标准图像的差异，错误地识别为在作为检查对象的工件中产生有缺陷。即，在上述专利文献1所记载的缺陷检查方法中，存在发生缺陷的漏检或缺陷的误检的问题。
本发明就是为了解决上述问题而完成的，本发明的一个目的在于提供一种能够抑制缺陷的漏检或缺陷的误检的缺陷检查装置。
用于解决课题的手段
为了实现上述目的，本发明的一个方面的缺陷检查装置具有：摄像部，其拍摄元件芯片，元件芯片包含形成有元件的有效区域和设置于有效区域的周缘的周缘区域；边缘检测部，其根据由摄像部拍摄的元件芯片的图像来检测元件芯片的周缘区域的外侧的边缘；有效区域检测部，其根据由摄像部拍摄的元件芯片的图像来检测元件芯片的有效区域；检查区域决定部，其根据检测出的周缘区域的外侧的边缘和有效区域来决定用于检查元件芯片的缺陷的检查区域；以及缺陷检测部，其通过比较与元件芯片的检查区域对应的图像和预先存储的合格的元件芯片的图像来检测元件芯片的缺陷。
在本发明的一个方面的缺陷检查装置中，如上述所述，具有检查区域决定部，其根据所检测出的周缘区域的外侧的边缘和有效区域来决定用于检查元件芯片的缺陷的检查区域。由此，能够对应于元件芯片的周缘区域的外侧的边缘(元件芯片的大小)使检查区域变化，因此，与检查区域被固定的情况不同，能够抑制缺陷的漏检。另外，通过使检查区域对应于元件芯片的大小变化，由此，即使在元件芯片的端部被切断的情况下，被切断的部分也在检查区域外。由此，能够抑制因端部被切断的元件芯片的图像与预先存储的合格的元件芯片的图像不同所导致的缺陷的误检。这样，能够抑制缺陷的漏检和缺陷的误检。
在上述一个方面的缺陷检查装置中，优选的是，合格的元件芯片的图像是切断前的切断前元件芯片中的、与一个元件芯片对应的部分的图像，其中，所述切断前元件芯片具有：多个有效区域；和设置于多个有效区域之间并包含周缘区域的切断区域，该一个元件芯片包含有效区域和周缘区域中的至少周缘区域。在此，在对应于元件芯片的周缘区域的外侧的边缘(元件芯片的大小)使检查区域变化的情况下，在使用切断后的元件芯片的图像作为合格的元件芯片的图像的情况下，有时检查区域的大小(作为检查对象的元件芯片的大小)与切断后的元件芯片的大小不同。在这种情况下，即使比较与作为检查对象的元件芯片的检查区域相对应的图像、和切断后的合格的元件芯片的图像，也难以准确地判断出缺陷的有无。因此，如上述所述，通过使用切断前的切断前元件芯片中的、与包含有效区域和周缘区域中的至少周缘区域的一个元件芯片相对应的部分的图像来作为合格的元件芯片的图像，能够将与作为检查对象的元件芯片的检查区域的大小相对应的切断前元件芯片的图像用作合格的元件芯片的图像。其结果是能够准确地判断是否有缺陷。
另外，在使用切断后的元件芯片的图像作为合格的元件芯片的图像的情况下，有时在切断后的元件芯片中包含有缺陷。另外，在对切断前元件芯片进行切断的情况下，有时因切断装置(切割装置等)的精度而导致切断元件芯片的位置发生偏离。即，在使用切断后的元件芯片的图像作为合格的元件芯片的图像的情况下，有时不适合作为与成为检查对象的元件芯片进行比较的合格图像。因此，通过将切断前元件芯片的图像用作合格的元件芯片的图像，能够容易获得恰当的合格图像。
在上述一个方面的缺陷检查装置中，优选的是，还具有：缺陷种类判别部，其根据检测出的缺陷的形状来判别缺陷的种类；和合格判定部，其根据由缺陷种类判别部判别出的缺陷的种类和缺陷相对于有效区域的位置来判定元件芯片是否合格。在此，即使在有缺陷的情况下，有时元件芯片也合格。因此，通过根据缺陷的种类和缺陷相对于有效区域的位置来判定元件芯片是否合格，能够抑制如下情况：仅由于存在缺陷就将合格的元件芯片判定为不合格。
在这种情况下，优选构成为，在缺陷种类判别部根据缺陷的形状判别为缺陷是元件芯片的缺口的情况下，如果缺口到达了有效区域，则合格判定部将元件芯片判定为不合格，如果缺口未到达有效区域，则合格判定部将元件芯片判定为合格。在此，缺口将来变大(缺口从周缘区域逐渐地向有效区域发展)的可能性比较小。因此，在缺口未到达有效区域的情况下，将元件芯片判定为合格，由此能够抑制仅由于存在缺口就将合格的元件芯片判定为不合格的情况。
在具有上述缺陷种类判别部的缺陷检查装置中，优选构成为，在缺陷种类判别部根据缺陷的形状判别为缺陷是元件芯片的龟裂的情况下，不管龟裂是否到达了有效区域，合格判定部都将元件芯片判定为不合格。在此，龟裂将来变大(龟裂从周缘区域逐渐地向有效区域发展)的可能性比较大。因此，不管龟裂是否到达有效区域，都将元件芯片判定为不合格，由此能够预先排除当前合格但将来变为不合格的元件芯片。
发明效果
根据本发明，如上所述，能够抑制缺陷的漏检或缺陷的误检。
附图说明
图1是本发明的一个实施方式的缺陷检查装置的整体图。
图2是用来说明本发明的一个实施方式的缺陷检查装置的摄像部的动作的图。
图3是示出切断前元件芯片的图。
图4是图3的局部放大图(示出合格的元件芯片的图)。
图5是示出切断后的元件芯片的图。
图6是用来说明本发明的一个实施方式的缺陷检查装置的检查前的动作的流程图。
图7是用来说明合格的元件芯片的图像的制作准备的流程图。
图8是用来说明合格的元件芯片的图像的制作的流程图。
图9是用来说明本发明的一个实施方式的缺陷检查装置的检查时的动作的流程图。
图10是用来说明作为检查对象的元件芯片的检查的流程图。
图11是用来说明周缘区域的检查的流程图。
图12是示出本实施方式的变形例的检查区域的图。
具体实施方式
下面基于附图来说明将本发明具体化的实施方式。
[本实施方式]
(缺陷检查装置的结构)
参照图1和图2来对本实施方式的缺陷检查装置100的结构进行说明。
如图1所示，缺陷检查装置100具有移动工件台10。移动工件台10包括X轴滑块11和Y轴滑块12。X轴滑块11配置于座部20上。另外，Y轴滑块12配置于X轴滑块11上。
另外，缺陷检查装置100具有载置工作台30。载置工作台30配置于Y轴滑块12上。并且，载置工作台30构成为通过移动工件台10在X方向和Y方向上移动。另外，载置工作台30构成为载置切断前元件芯片83(参照图4)和切断后的元件芯片70(参照图5)。
另外，缺陷检查装置100具有摄像部40。摄像部40构成为拍摄元件芯片70，其中，所述元件芯片70包括形成有元件的有效区域71和设置于有效区域71的周缘处的周缘区域72(参照图4和图5)。摄像部40包括镜筒41、半反射镜42、物镜43以及摄像照相机44。摄像照相机44包括受光元件44a。并且，摄像照相机44构成为将所拍摄的元件芯片70的图像输出至后述的控制部50。
另外，如图2所示，摄像部40以依次拍摄相对于摄像部40相对移动的多个元件芯片70的方式构成。具体地说，元件芯片70通过移动工件台10相对于摄像部40相对移动。
另外，如图1所示，缺陷检查装置100具有控制部50。在此，在本实施方式中，控制部50构成为，通过比较与元件芯片70的检查区域75相对应的图像(参照图5)、和预先存储的合格的元件芯片70的图像(参照图4)，来检测元件芯片70的缺陷90，并且判定元件芯片70是否合格。此外，后面将会说明控制部50的详细动作。
另外，缺陷检查装置100具有存储部60。在存储部60中存储有合格的元件芯片70的图像。
(元件芯片的制造方法)
参照图3和图4，对元件芯片70的制造方法进行说明。
首先，如图3所示，在由SUS等构成的座部80的表面上配置有具有柔性的膜状的片部件81。并且，在片部件81的表面上配置有基板(晶圆)82。此外，在基板(晶圆)82的表面上形成有由半导体等构成的元件，从而构成切断前元件芯片83。
另外，如图4所示，元件形成于基板81的表面上的规定区域(有效区域71)。有效区域71设置有多个，并配置成矩阵状。此外，多个有效区域71之间是未形成有元件的区域(周缘区域72、切断区域73)。另外，有效区域71具有大致矩形形状。
并且，沿着通过相邻的有效区域71的大致中央(切断区域73的大致中央)的切断线(划线)C将基板81切断(切割工序)。由此，如图5所示，形成元件芯片70(70a～70d)。
在元件芯片70a(参照图5的左上)中，形成有元件的有效区域71配置在中央部。另外，在有效区域71的周缘(外周)配置有周缘区域72。周缘区域72是元件芯片70中的除有效区域71以外的部分。另外，周缘区域72是通过切割工序切断的(切开的)切断区域73中的、未被切断而残留的部分。此外，元件芯片70(周缘区域72的外形)具有大致矩形形状。
另外，在切割工序中，由于基板81被刀具等切断，因此，如元件芯片70b(参照图5的左下)那样，有时在周缘区域72产生缺陷90。例如，产生缺口90a(碎片)或龟裂90b(裂纹)。此外，在元件芯片70b中，以实线表示的缺口90a、龟裂90b示出了未到达有效区域71的例子。另外，以虚线表示的缺口90a示出了到达有效区域71的例子。
另外，沿着切断线C将基板81切断，另一方面，有时会因切割装置的精度而导致切断元件芯片70的位置发生偏离。因此，存在如下情况：沿着大致矩形形状的有效区域71的各边设置的周缘区域72的宽度互不相同。例如，在元件芯片70c(参照图5的右上)中，周缘区域72中的配置于有效区域71的Y2方向侧的部分72b的沿Y方向的宽度W2比配置于有效区域71的Y1方向侧的部分72a的沿Y方向的宽度W1大。即，与被准确地切断的周缘区域72的宽度W3(元件芯片70a，参照图5的左上)相比，宽度W2变大。另外，在元件芯片70c中，示出了在周缘区域72产生有缺口90a和龟裂90b的例子。另外，元件芯片70c的缺口90a和龟裂90b未到达有效区域71。
另外，在元件芯片70d(参照图5的右下)中，周缘区域72中的配置于有效区域71的Y1方向侧的部分72c的沿Y方向的宽度W4比配置于有效区域71的Y2方向侧的部分72d的沿Y方向的宽度W5小。即，与被准确地切断的周缘区域72的宽度W3(元件芯片70a，参照图5的左上)相比，宽度W4变小。
接着，在切割工序后，通过扩展片部件81，从而各元件芯片70间的间隔扩展(扩展工序)。
(合格的元件芯片的图像)
接着，参照图4，对与作为检查对象的元件芯片70进行比较的合格的元件芯片70的图像进行说明。
在此，在本实施方式中，合格的元件芯片70的图像是切断前的切断前元件芯片83中的、与一个元件芯片70对应的部分的图像(图4的被粗虚线包围的元件芯片70的图像)，其中，所述切断前元件芯片83具有多个有效区域71、和设置于多个有效区域71之间并包含周缘区域72的切断区域73，所述一个元件芯片70包含有效区域71和周缘区域72中的至少周缘区域72(在本实施方式中是有效区域71和周缘区域72双方)。即，合格的元件芯片70的图像是切割工序前的切断前元件芯片83的图像。具体地说，切断前元件芯片83包含多个有效区域71、以及有效区域71间的切断区域73(周缘区域72)。并且，作为合格的元件芯片70的图像，是与包含有一个有效区域71、以及包围该有效区域71的外周的切断区域73(具有宽度W5的切断区域73)的一个元件芯片70相对应的部分的图像。即，合格的元件芯片70的图像的周缘区域72是从合格的元件芯片70的图像所包含的有效区域71至相邻的有效区域71为止的区域。即，合格的元件芯片70的图像的周缘区域72是周缘区域72所能够取得的宽度中的最大宽度。
(缺陷检查装置的检查前的动作)
接着，参照图6～图8对缺陷检查装置100(控制部50)的检查前的动作进行说明。
〈切断前元件芯片的输送〉
首先，如图6所示，在步骤S1中，切断前元件芯片83被从规定的位置输送至缺陷检查装置100的载置工作台30上(参照图1)。
〈全局校准〉
接着，在步骤S2中进行切断前元件芯片83的全局校准。即，确定切断前元件芯片83的角度和中心位置。
〈合格的元件芯片的图像的制作准备〉
接着，在步骤S3中进行合格的元件芯片70的图像制作。具体地说，如图7所示，在步骤S31中，利用摄像部40拍摄切断前元件芯片83的整体。接着，在步骤S32中，设定切断前元件芯片83整体的图像中的有效区域71。
接着，在步骤S33中设定进入禁止区域。此外，进入禁止区域是与有效区域71大致相同的区域，是不允许缺陷90进入的区域。即，在进入禁止区域中侵入有缺陷90的元件芯片70不合格。
接着，在步骤S34中设定周缘区域72(切断区域73)。
接着，在步骤S35中，设定用于检测有效区域71(进入禁止区域)的、有效区域71中的元件等校准标记。接着，在步骤S36中，设定用于检测周缘区域72的外侧的边缘74的参数、以及其它参数并保存。
〈合格的元件芯片的图像的制作〉
接着，如图6所示，在步骤S4中，制作合格的元件芯片70的图像。具体地说，如图8所示，在步骤S41中调用各种参数。
接着，在步骤S42中，使摄像部40移动到切断前元件芯片83中的目标元件芯片70(有效区域71、周缘区域72)的上方。接着，在步骤S43中，拍摄目标元件芯片70(有效区域71、周缘区域72)。
接着，在步骤S44中，根据所登记的有效区域71中的元件等校准标记来校准有效区域71和周缘区域72。具体地说，在根据校准标记检测出有效区域71后，根据所检测出的有效区域71的坐标来检测周缘区域72(具有宽度W5的周缘区域，参照图4)。并且，在步骤S45中，将有效区域71的图像存储于存储部60。另外，在步骤S46中，将周缘区域72的图像存储于存储部60。此外，以与目标的元件芯片70(有效区域71、周缘区域72)的个数对应的次数重复执行步骤S42～S46。
接着，在步骤S47中，制作合格的有效区域71的图像。具体地说，在步骤S42～S46中存储有多个的有效区域71图像各自的每个像素的亮度被平均。并且，利用由平均的亮度构成的像素，制作合格的有效区域71的图像。
接着，在步骤S48中制作合格的周缘区域72的图像。具体地说，在步骤S42～S46中存储有多个的周缘区域72图像各自的每个像素的亮度被平均。并且，利用由平均的亮度构成的像素，制作合格的周缘区域72的图像。
接着，在步骤S49中，将合格的有效区域71的图像和合格的周缘区域72的图像作为合格的元件芯片70的图像存储于存储部60。
接着，如图6所示，在步骤S5中，将切断前元件芯片83收纳于规定的位置。
(缺陷检查装置的检查时的动作)
接着，参照图9～图11对缺陷检查装置100(控制部50)的检查时的动作进行说明。此外，控制部50是权利要求中的“边缘检测部”、“有效区域检测部”、“检查区域决定部”、“缺陷检测部”、“缺陷种类判别部”以及“合格判定部”的一例。
〈元件芯片的输送〉
首先，如图9所示，在步骤S11中，作为检查对象的元件芯片70(切割工序后或扩展工序后的元件芯片70)被从规定的位置输送到缺陷检查装置100的载置工作台30上(参照图1)。
〈全局校准〉
接着，在步骤S12中进行元件芯片70的全局校准。即，确定元件芯片70的角度和中心位置。
〈元件芯片的检查〉
接着，在步骤S13中进行元件芯片70的检查。具体地说，如图10所示，在步骤S131中调用各种参数。
接着，在步骤S132中，读出合格的有效区域71的图像。另外，在步骤S133中读出合格的周缘区域72的图像。
接着，在步骤S134中，使摄像部40移动到作为检查对象的元件芯片70的上方。接着，在步骤S135中，通过摄像部40拍摄作为检查对象的元件芯片70。
接着，在步骤S136中，根据所登记的有效区域71中的元件等校准标记，来校准作为检查对象的元件芯片70中的有效区域71。即，在本实施方式中，周缘区域72和有效区域71被作为用于检查元件芯片70的缺陷的检查区域75。
接着，在步骤S137中进行有效区域71的检查。具体地说，比较合格的有效区域71的图像的每个像素的亮度与作为检查对象的元件芯片70的有效区域71的图像的每个像素的亮度。
接着，在步骤S138中进行周缘区域72的检查。具体地说，如图11所示，在本实施方式中，在步骤S141中，根据摄像部40所拍摄的元件芯片70的图像来检测元件芯片70的周缘区域72的外侧的边缘74(参照图5)。具体地说，求出图像中的每个像素的亮度。并且，在像素中，沿着X方向(和Y方向)扫描亮度，并将亮度急剧变化的像素附近检测为元件芯片70的周缘区域72的外侧的边缘74。
接着，在步骤S142中，将在步骤S141中检测出的边缘74的噪点除去。具体地说，在切割工序后的元件芯片70中，有时在边缘74附近产生缺口90a、龟裂90b。在这种情况下，检测出的边缘74在缺口90a、龟裂90b的部分处不成直线状。因此，将缺口90a、龟裂90b的部分从边缘74的数据中除去。并且，在步骤S143中，根据除去噪点后的边缘74的数据，重新检测边缘74以使边缘74成为大致直线状。
然后，在本实施方式中，根据所检测出的周缘区域72的外侧的边缘74和有效区域71来决定用于检查元件芯片70的缺陷的检查区域75。例如，在像素中，将比所检测出的元件芯片70的周缘区域72的外侧的边缘74的像素靠内侧2或3个像素的像素决定为检查区域75(参照图5)。
这样，通过根据元件芯片70的周缘区域72的外侧的边缘74来决定检查区域75，由此，即使如图5(参照右上)所示的元件芯片70c那样是周缘区域72的部分72b的宽度W2较大的情况，元件芯片70c的大致整个区域也成为检查区域75。即，如检查区域75a被固定的情况(参照图5的虚线)那样，抑制了周缘区域72的部分72b的Y2方向侧的端部处于检查区域75以外的情况。即，缺口90a和龟裂90b的部分也在检查区域75内。
另外，即使如图5(参照右下)所示的元件芯片70d那样是周缘区域72的部分72c的宽度W4较小的情况，元件芯片70d的大致整个区域也成为检查区域75。即，如检查区域75a被固定的情况(参照图5的虚线)那样，超过周缘区域72的部分72c的Y1方向侧的端部(边缘74)的部分包含在检查区域75中的情况被抑制。
接着，在步骤S144中进行缺陷90的检测。具体地说，比较合格的周缘区域72的图像的每个像素的亮度与作为检查对象的元件芯片70的周缘区域72的图像的每个像素的亮度。然后，检测元件芯片70的缺陷90。例如，计算出合格的周缘区域72的图像的每个像素的亮度与作为检查对象的元件芯片70的图像的每个像素的亮度之差，如果该差(绝对值)比规定的阈值大，则判定为是缺陷90。此外，也检测缺陷90的位置(坐标)。
在此，存在如下情况：合格的元件芯片70的图像与作为检查对象的元件芯片70的图像的大小互不相同。另一方面，在合格的元件芯片70的图像和作为检查对象的元件芯片70的图像中，彼此的有效区域71的大小大致相同。即，周缘区域72互不相同。因此，在作为检查对象的元件芯片70的图像中，以有效区域71为基准来检测周缘区域72的大小(范围)，并以与该大小(范围)对应的方式决定合格的元件芯片70的图像中的周缘区域72的大小(范围)。由此，能够使合格的元件芯片70的图像大小与作为检查对象的元件芯片70的图像的大小一致。
接着，在步骤S145中判断所检测出的缺陷90是否进入了进入禁止区域(有效区域71)。另外，判断所检测出的缺陷90是否陷入边缘74(是否从边缘74延伸)。
接着，在步骤S146中，根据所检测出的缺陷90的形状(长度、纵横比、面积、亮度等)判别缺陷90的种类。例如，根据所检测出的缺陷90的形状判别是否是缺口90a、以及是否是龟裂90b。
在此，在本实施方式中，在判别出缺陷90是元件芯片70的缺口90a的情况下，在缺口90a(从边缘74延伸的缺口90a)到达有效区域71的情况下(图5左下的元件芯片70b的用虚线表示的缺口90a)，判定元件芯片70不合格。另一方面，在缺口90a未到达有效区域71的情况下(图5左下的元件芯片70b的用实线表示的缺口90a、图5右上的元件芯片70c的缺口90a)，判定元件芯片70合格。这是因为，未到达有效区域71的缺口90a将来发展到有效区域71的可能性较小。
另外，在本实施方式中，在判别缺陷90是元件芯片70的龟裂90b的情况下，不管龟裂90b(从边缘74延伸的龟裂90b)是否到达有效区域71，都判定元件芯片70不合格。即，图5左下的元件芯片70b和图5右上的元件芯片70c由于产生了龟裂90b而被判定为不合格。这是因为，即使龟裂90b未到达有效区域71，将来龟裂90b发展到有效区域71的可能性也较高。
另外，关于图5右下的元件芯片70d，周缘区域72的Y1方向侧的部分72c以宽度W4变小的方式被切断，另一方面，由于未产生缺陷90，因此判定为合格。
此外，在缺陷90未从边缘74延伸的情况下，判定元件芯片70合格。即，缺陷90被判别为元件芯片70上的异物。
此外，以与作为检查对象的元件芯片70的个数相当的次数重复执行步骤S134～步骤S138。接着，在步骤S139中，将检查结果保存于存储部60。
最后，如图9所示，在步骤S15中，元件芯片70被收纳于规定的位置。
(本实施方式的效果)
接着，对本实施方式的效果进行说明。
在本实施方式中，如上述所述，具有控制部50，所述控制部50根据所检测出的周缘区域72的外侧的边缘74和有效区域71，来决定用于检查元件芯片70的缺陷90的检查区域75。由此，能够对应于元件芯片70的周缘区域72的外侧的边缘74(元件芯片70的大小)而使检查区域75变化，因此与检查区域75固定的情况不同，能够抑制缺陷90的漏检。另外，通过对应于元件芯片70的大小而使检查区域75变化，即使在元件芯片70的端部被切断的情况下，被切断的部分也处于检查区域75外。由此，能够抑制因端部被切断的元件芯片70的图像和预先存储的合格的元件芯片70的图像不同所引起的缺陷90的误检。这样，能够抑制缺陷90的漏检或缺陷90的误检。
另外，在本实施方式中，如上述所述，合格的元件芯片70的图像是切断前的切断前元件芯片83中的、与一个元件芯片70对应的部分的图像，其中，所述切断前元件芯片83具有多个有效区域71、和设置于多个有效区域71之间并包含周缘区域72的切断区域73，所述一个元件芯片70包含有效区域71和周缘区域72中的至少周缘区域72(在本实施方式中是有效区域71和周缘区域72双方)。在此，在对应于元件芯片70的周缘区域72的外侧的边缘74(元件芯片70的大小)使检查区域75变化的情况下，在使用切断后的元件芯片70的图像作为合格的元件芯片70的图像的情况下，有时检查区域75的大小(作为检查对象的元件芯片70的大小)与切断后的元件芯片70的大小不同。在这种情况下，即使比较与作为检查对象的元件芯片70的检查区域75相对应的图像、和切断后的合格的元件芯片70的图像，也难以准确地判断是否有缺陷90。因此，如上述所述，通过使用切断前的切断前元件芯片83中的、与包含有效区域71和周缘区域72的一个元件芯片70相对应的部分的图像，来作为合格的元件芯片70的图像，由此，能够将与作为检查对象的元件芯片70的检查区域75的大小相对应的切断前元件芯片83的图像(与包含有效区域71和周缘区域72的一个元件芯片70相对应的部分的图像)用作合格的元件芯片70的图像。其结果是，能够准确地判断是否有缺陷90。
另外，在使用切断后的元件芯片70的图像作为合格的元件芯片70的图像的情况下，有时在切断后的元件芯片70中包含有缺陷90。另外，在对切断前元件芯片83进行切断的情况下，有时因切断装置(切割装置等)的精度而导致切断元件芯片70的位置发生偏离。即，在使用切断后的元件芯片70的图像作为合格的元件芯片70的图像的情况下，有时不适合作为与成为检查对象的元件芯片70进行比较的合格图像。因此，通过将切断前元件芯片83的图像用作合格的元件芯片70的图像，能够容易获得恰当的合格图像。
另外，在本实施方式中，如上述所述，控制部50根据所检测出的缺陷90的形状来判别缺陷90的种类，并且根据所判别出的缺陷90的种类和缺陷90相对于有效区域71的位置来判定元件芯片70是否合格。在此，存在如下可能：即使在缺陷90存在的情况下，元件芯片70也合格。因此，通过根据缺陷90的种类和缺陷90相对于有效区域71的位置来判定元件芯片70是合格还是不合格，能够抑制如下情况：仅由于存在缺陷90就将合格的元件芯片70判定为不合格。
另外，在本实施方式中，如上述所述，在控制部50根据缺陷90的形状判别缺陷90是元件芯片70的缺口90a的情况下，在缺口90a到达有效区域71的情况下，将元件芯片70判定为不合格，在缺口90a未到达有效区域71的情况下，将元件芯片70判定为合格。在此，缺口90a将来变大(缺口90a从周缘区域72逐渐地向有效区域71发展)的可能性比较小。因此，通过在缺口90a未到达有效区域71的情况下将元件芯片70判定为合格，能够抑制如下情况：仅由于存在缺口90a就将合格的元件芯片70判定为不合格。
另外，在本实施方式中，如上述所述，在控制部50根据缺陷90的形状判别缺陷90是元件芯片70的龟裂90b的情况下，不管龟裂90b是否到达有效区域71，都将元件芯片70判定为不合格。在此，龟裂90b将来变大(龟裂90b从周缘区域72逐渐地向有效区域71发展)的可能性比较大。因此，不管龟裂90b是否到达有效区域71，通过将元件芯片70判定为不合格，由此，能够预先将当前合格但将来变为不合格的元件芯片70排除。
[变形例]
此外，应该意识到本次公开的实施方式以及实施例的所有的点都是例示而不是限制性内容。本发明的范围并不是由上述实施方式以及实施例的说明表示，而是由权利要求表示，而且包括在与权利要求同等的意义和范围内的所有的变更(变形例)。
例如，在上述实施方式中，示出了控制部进行边缘的检测、有效区域的检测、检查区域的确定、缺陷的检测、缺陷种类的判别、以及合格判定的例子，但本发明不限于此。例如，也可以通过控制部以外的部分分别进行边缘的检测、有效区域的检测、检查区域的决定、缺陷的检测、缺陷种类的判别、以及合格判定。
另外，在上述实施方式中，示出了如下例子：通过比较与元件芯片的检查区域相对应的图像(亮度)、和合格的元件芯片的图像(亮度)之差是否比规定的阈值大，由此来检测元件芯片的缺陷，但本发明不限于此。例如，也可以通过对亮度的差是否比规定的阈值大进行比较之外的方法来检测元件芯片的缺陷。
另外，在上述实施方式中，示出了检测缺口和龟裂作为缺陷的例子，但本发明不限于此。例如，也可以检测缺口和龟裂以外的缺陷(脱膜等)。
另外，在上述实施方式中，示出了如下例子：不管龟裂是否到达有效区域都将元件芯片判定为不合格，但本发明不限于此。例如，也可以是：如果龟裂的延长线没有陷入有效区域，则将元件芯片判定为合格。
另外，在上述实施方式中，示出了进入禁止区域和有效区域大致相同的例子，但本发明不限于此。例如，也可以使进入禁止区域和有效区域不同。
另外，在上述实施方式中，示出了将有效区域和周缘区域双方作为检查区域的例子，但本发明不限于此。例如，如图12所示，也可以不将有效区域171作为检查区域，而仅将周缘区域172作为检查区域175(图12的斜线所示的部分)。在这种情况下，合格的元件芯片的图像为仅包含周缘区域的切断前的切断前元件芯片的图像。
标号说明
40：摄像部；
50：控制部(边缘检测部、有效区域检测部、检查区域决定部、缺陷检测部、缺陷种类判别部、合格判定部)；
70、70a～70d：元件芯片；
71、171：有效区域；
72、172：周缘区域；
73：切断区域；
74：边缘；
75、175：检查区域；
83：切断前元件芯片；
90：缺陷；
90a：缺口；
90b：龟裂；
100：缺陷检查装置。

Claims (5)

1.一种缺陷检查装置，其具有：
摄像部，其拍摄元件芯片，所述元件芯片包含形成有元件的有效区域和设置于所述有效区域的周缘的周缘区域；
边缘检测部，其根据由所述摄像部拍摄的所述元件芯片的图像来检测所述元件芯片的所述周缘区域的外侧的边缘；
有效区域检测部，其根据由所述摄像部拍摄的所述元件芯片的图像来检测所述元件芯片的所述有效区域；
检查区域决定部，其根据检测出的所述周缘区域的外侧的边缘和所述有效区域来决定用于检查所述元件芯片的缺陷的检查区域；以及
缺陷检测部，其通过比较与所述元件芯片的所述检查区域对应的图像和预先存储的合格的所述元件芯片的图像来检测所述元件芯片的缺陷。
2.根据权利要求1所述的缺陷检查装置，其中，
合格的所述元件芯片的图像是切断前的切断前元件芯片中的、与一个所述元件芯片对应的部分的图像，其中，所述切断前元件芯片具有：多个所述有效区域；和设置于多个所述有效区域之间并包含所述周缘区域的切断区域，该一个所述元件芯片包含所述有效区域和所述周缘区域中的至少所述周缘区域。
3.根据权利要求1或2所述的缺陷检查装置，其中，
所述缺陷检查装置还具有：
缺陷种类判别部，其根据检测出的所述缺陷的形状来判别所述缺陷的种类；和合格判定部，其根据由所述缺陷种类判别部判别出的所述缺陷的种类和所述缺陷相对于所述有效区域的位置来判定所述元件芯片是否合格。
4.根据权利要求3所述的缺陷检查装置，其中，
所述缺陷检查装置构成为，在所述缺陷种类判别部根据所述缺陷的形状判别为所述缺陷是所述元件芯片的缺口的情况下，如果所述缺口到达了所述有效区域，则所述合格判定部将所述元件芯片判定为不合格，如果所述缺口未到达所述有效区域，则所述合格判定部将所述元件芯片判定为合格。
5.根据权利要求3或4所述的缺陷检查装置，其中，
所述缺陷检查装置构成为，在所述缺陷种类判别部根据所述缺陷的形状判别为所述缺陷是所述元件芯片的龟裂的情况下，不管所述龟裂是否到达了所述有效区域，所述合格判定部都将所述元件芯片判定为不合格。
CN201780014814.2A 2016-03-07 2017-01-04 缺陷检查装置 Active CN108700531B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016043273A JP6752593B2 (ja) 2016-03-07 2016-03-07 欠陥検査装置
JP2016-043273 2016-03-07
PCT/JP2017/000016 WO2017154319A1 (ja) 2016-03-07 2017-01-04 欠陥検査装置

Publications (2)

Publication Number Publication Date
CN108700531A true CN108700531A (zh) 2018-10-23
CN108700531B CN108700531B (zh) 2021-03-16

Family

ID=59789179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014814.2A Active CN108700531B (zh) 2016-03-07 2017-01-04 缺陷检查装置

Country Status (5)

Country Link
JP (1) JP6752593B2 (zh)
KR (1) KR102636309B1 (zh)
CN (1) CN108700531B (zh)
TW (1) TWI726977B (zh)
WO (1) WO2017154319A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109596639A (zh) * 2018-11-30 2019-04-09 德淮半导体有限公司 缺陷检测系统及缺陷检测方法
CN110739240A (zh) * 2018-07-19 2020-01-31 东京毅力科创株式会社 基板检查方法和基板检查装置
WO2020237683A1 (zh) * 2019-05-31 2020-12-03 华为技术有限公司 一种检测芯片裂缝的装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7007993B2 (ja) * 2018-07-06 2022-01-25 東レエンジニアリング株式会社 ダイシングチップ検査装置
JP7324116B2 (ja) * 2019-10-15 2023-08-09 キヤノン株式会社 異物検査装置および異物検査方法
KR20210152075A (ko) * 2020-06-05 2021-12-15 삼성디스플레이 주식회사 표시 기판 검사 방법 및 이를 수행하는 표시 기판 검사 장치
JP2022061127A (ja) * 2020-10-06 2022-04-18 東レエンジニアリング株式会社 外観検査装置および方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09203621A (ja) * 1996-01-29 1997-08-05 Hitachi Ltd 被検査パターンの欠陥検査方法およびその方法を用いた半導体製造プロセス評価方法並びに複数画像の位置合わせ方法
JPH09293761A (ja) * 1996-04-24 1997-11-11 Rohm Co Ltd 半導体チップの製造方法
CN1512169A (zh) * 2002-12-27 2004-07-14 株式会社东芝 图形检查方法和图形检查装置
US20060082766A1 (en) * 2004-10-19 2006-04-20 Kim Joung-Soo Method of inspecting defects and apparatus for performing the same
CN101090083A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 晶片检测方法
US20080007727A1 (en) * 2006-07-07 2008-01-10 Hitachi High-Technologies Corporation Surface inspection method and surface inspection apparatus
CN101153852A (zh) * 2006-09-29 2008-04-02 奥林巴斯株式会社 外观检查装置
JP2010008149A (ja) * 2008-06-25 2010-01-14 Panasonic Corp 検査領域設定方法
CN102053093A (zh) * 2010-11-08 2011-05-11 北京大学深圳研究生院 一种晶圆表面切割芯片的表面缺陷检测方法
CN202676612U (zh) * 2012-07-19 2013-01-16 华南师范大学 一种用于测试led电路芯片的装置
US20130022260A1 (en) * 2006-07-11 2013-01-24 Rudolph Technologies, Inc. Wafer edge inspection and metrology
CN103674965A (zh) * 2013-12-06 2014-03-26 深圳市大族激光科技股份有限公司 一种晶圆外观缺陷的分类以及检测方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3090776B2 (ja) * 1992-04-30 2000-09-25 株式会社東芝 発光ダイオードの外観検査方法
JPH10123064A (ja) 1996-10-24 1998-05-15 Hitachi Metals Ltd 外観検査方法
JP3481605B2 (ja) * 2001-04-26 2003-12-22 アジアエレクトロニクス株式会社 方向判別装置
JPWO2005001456A1 (ja) * 2003-06-30 2006-08-10 株式会社東京精密 パターン比較検査方法およびパターン比較検査装置
JP3826146B2 (ja) * 2004-08-02 2006-09-27 リンテック株式会社 ウェハ外観検査装置およびウェハ外観検査方法
WO2007026351A2 (en) * 2005-08-30 2007-03-08 Camtek Ltd. An inspection system and a method for inspecting a diced wafer
JP2007324241A (ja) * 2006-05-30 2007-12-13 Toshiba Corp 半導体素子の外観検査方法
US8948495B2 (en) * 2012-08-01 2015-02-03 Kla-Tencor Corp. Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer
JP2014035326A (ja) * 2012-08-10 2014-02-24 Toshiba Corp 欠陥検査装置
TWI524079B (zh) * 2014-10-15 2016-03-01 旺宏電子股份有限公司 晶片對資料庫的接觸窗檢測方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09203621A (ja) * 1996-01-29 1997-08-05 Hitachi Ltd 被検査パターンの欠陥検査方法およびその方法を用いた半導体製造プロセス評価方法並びに複数画像の位置合わせ方法
JPH09293761A (ja) * 1996-04-24 1997-11-11 Rohm Co Ltd 半導体チップの製造方法
CN1512169A (zh) * 2002-12-27 2004-07-14 株式会社东芝 图形检查方法和图形检查装置
US20060082766A1 (en) * 2004-10-19 2006-04-20 Kim Joung-Soo Method of inspecting defects and apparatus for performing the same
CN101090083A (zh) * 2006-06-12 2007-12-19 中芯国际集成电路制造(上海)有限公司 晶片检测方法
US20080007727A1 (en) * 2006-07-07 2008-01-10 Hitachi High-Technologies Corporation Surface inspection method and surface inspection apparatus
US20130022260A1 (en) * 2006-07-11 2013-01-24 Rudolph Technologies, Inc. Wafer edge inspection and metrology
CN101153852A (zh) * 2006-09-29 2008-04-02 奥林巴斯株式会社 外观检查装置
JP2010008149A (ja) * 2008-06-25 2010-01-14 Panasonic Corp 検査領域設定方法
CN102053093A (zh) * 2010-11-08 2011-05-11 北京大学深圳研究生院 一种晶圆表面切割芯片的表面缺陷检测方法
CN202676612U (zh) * 2012-07-19 2013-01-16 华南师范大学 一种用于测试led电路芯片的装置
CN103674965A (zh) * 2013-12-06 2014-03-26 深圳市大族激光科技股份有限公司 一种晶圆外观缺陷的分类以及检测方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110739240A (zh) * 2018-07-19 2020-01-31 东京毅力科创株式会社 基板检查方法和基板检查装置
CN109596639A (zh) * 2018-11-30 2019-04-09 德淮半导体有限公司 缺陷检测系统及缺陷检测方法
WO2020237683A1 (zh) * 2019-05-31 2020-12-03 华为技术有限公司 一种检测芯片裂缝的装置
CN113748495A (zh) * 2019-05-31 2021-12-03 华为技术有限公司 一种检测芯片裂缝的装置
US11733289B2 (en) 2019-05-31 2023-08-22 Huawei Technologies Co., Ltd. Chip crack detection apparatus

Also Published As

Publication number Publication date
KR102636309B1 (ko) 2024-02-15
WO2017154319A1 (ja) 2017-09-14
CN108700531B (zh) 2021-03-16
TWI726977B (zh) 2021-05-11
JP6752593B2 (ja) 2020-09-09
JP2017161236A (ja) 2017-09-14
TW201805620A (zh) 2018-02-16
KR20180118754A (ko) 2018-10-31

Similar Documents

Publication Publication Date Title
CN108700531A (zh) 缺陷检查装置
KR100744212B1 (ko) 인쇄회로기판상의 결함을 검출하기 위한 시스템 및 방법
KR101298444B1 (ko) 패턴의 라인폭 및/또는 위치 에러에 대한 검사 시스템 및 방법
JP5660861B2 (ja) 基板上の異物検査方法および異物検査装置
JP2020187696A (ja) 異物マーク判別方法、シート検査装置及びプログラム
US8055056B2 (en) Method of detecting defects of patterns on a semiconductor substrate and apparatus for performing the same
JP2009236760A (ja) 画像検出装置および検査装置
JP3757755B2 (ja) 円弧に沿って所定ピッチで同一形状の突出部を形成された物品の突出部の欠陥検出方法および欠陥検出装置
JP2005283267A (ja) 貫通穴計測装置及び方法並びに貫通穴計測用プログラム
JP4382447B2 (ja) 誤欠品検査装置
US20090136115A1 (en) Device and method for inspecting rechargeable battery connection structure
JP2003279319A (ja) 寸法検査方法及びその装置並びにマスクの製造方法
JP2006234554A (ja) パターン検査方法およびパターン検査装置
JP2007156262A (ja) フォトマスク検査方法およびフォトマスク検査装置
JP6595800B2 (ja) 欠損検査装置、及び欠損検査方法
KR102177329B1 (ko) 피듀셜 마크 인식 방법
JP4220333B2 (ja) 外観検査装置
EP4343710A1 (en) Mark detection method and computer program
JP3996568B2 (ja) 画像処理方法、誤欠品検査方法、画像処理装置及び誤欠品検査装置
TW202433048A (zh) 外觀檢查方法及外觀檢查裝置
JP2023142887A (ja) 欠陥検査装置及び欠陥検査方法
KR101916105B1 (ko) 스크린마스크 검사 장치
KR101661023B1 (ko) 패턴의 결함 검사 방법
JPS5991584A (ja) 円形パタ−ンの良否判定方法
JP2010078438A (ja) 欠陥検出方法および欠陥検出装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant