JP5044953B2 - 半導体装置の検査装置及び検査方法 - Google Patents

半導体装置の検査装置及び検査方法 Download PDF

Info

Publication number
JP5044953B2
JP5044953B2 JP2006081481A JP2006081481A JP5044953B2 JP 5044953 B2 JP5044953 B2 JP 5044953B2 JP 2006081481 A JP2006081481 A JP 2006081481A JP 2006081481 A JP2006081481 A JP 2006081481A JP 5044953 B2 JP5044953 B2 JP 5044953B2
Authority
JP
Japan
Prior art keywords
semiconductor
image data
determined
ink mark
semiconductor chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006081481A
Other languages
English (en)
Other versions
JP2007258482A (ja
Inventor
孝一 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2006081481A priority Critical patent/JP5044953B2/ja
Publication of JP2007258482A publication Critical patent/JP2007258482A/ja
Application granted granted Critical
Publication of JP5044953B2 publication Critical patent/JP5044953B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、半導体装置の表面検査に好適な半導体装置の検査装置及び検査方法に関する。
一般的な半導体装置の製造過程では、所定の成膜が終了した後に、モニタ試験として、スクライブ内に配置されたモニタの検査を実行している。このモニタ試験では、一般的に、1枚のウェハ内の5箇所(例えば、オリエンテーションフラットを基準として、ウェハの上部、下部、左部、右部、中心部)において検査を実行する。モニタ試験の終了後には、デバイス試験として、図9に示すように、ウェハ101内の全チップ102に対する動作試験を実行する。そして、デバイス試験において不良と判断されたチップに対し、インクマーク処理を行っている。このインクマーク処理では、不良チップの上にインクにより黒丸印(●)等のインクマーク103を付して、このインクを乾燥させる。
その後、人間が手作業により光学顕微鏡を用いて、ウェハ表面の検査を行う。この表面検査では、インクマーク103が付されていないチップ102の表面に、異常があるか否かを観察する。そして、この表面検査では、最表面に位置するパッシベーション膜の亀裂等の疵の有無が検出される。即ち、疵等の異常な箇所が存在する場合には、その部分で光の屈折状態が変化するため、グラデーション模様等が観察されるのである。
しかしながら、従来の表面検査は手作業によるものであるため、スループット等の関係上、1ロットを構成する20枚〜50枚程度のウェハから数枚を抜き出し、これらの観察のみが行われている。また、抜き出したウェハについても、そのオリエンテーションフラットを基準として、上下左右の十字方向に沿って観察が行われているのみである。即ち、すべてのウェハについて表面観察が行われておらず、また、抜き出したウェハにおいても、すべてのチップについて表面観察が行われているのではない。
このように、スループット等の関係上、手作業では、製造したチップのすべての表面検査を行うことが困難である。そこで、最近では、光学欠陥解析装置等を用いて、ウェハの全面にわたって表面の欠陥を検出しようとする試みが行われている。
従来の光学欠陥解析装置を用いた検査方法では、各チップ102を仮想的に複数の矩形の領域に区画し、隣り合うチップ102の間で、同じ位置にある領域同士を比較し、これらの間に相違があれば、一方に異常(異物又は欠陥等)があると判断する。例えば、図10aに示す異常箇所がないチップ102aと、図10bに示す異常箇所が存在するチップ102bとが隣り合っている場合、チップ102bの異常箇所105が存在する領域104bと、これに対応するチップ102aの領域104aとを比較すると、光学的に相違があることが検出される。そして、このような比較を全チップ102の全領域に対して行い、異常箇所の数を数えていく。
しかし、このような検査方法では、インクマーク103が存在する領域はすべて異常箇所が存在すると検出されてしまう。このため、異常箇所と検出される数が数万個レベルに達して、スループットが低下してしまう。また、その数万個レベルの異常箇所から、インクマーク103が付されておらず、真に表面異常がある箇所のみを割り出す作業には、相当な時間が必要とされる。従って、容易には真に表面異常がある箇所を見つけ出すことができない。
仮想的に区画する矩形の領域を大きくすることにより、不必要なインクマーク103の検出を低減することはできるが、この場合には、真に表面異常がある箇所も検出されなくなって、検査の信頼度が低下してしまう。そこで、このような問題を解決することを目的とした検査装置が提案されている(特許文献1及び2)。
特許文献1には、プローブ装置を用いた電気的試験において不良と判断された半導体チップの半導体ウェハ上での位置を示すデータ(マップ)を記録媒体に記録しておき、表面検査において、制御装置がこのマップを用いて不良の半導体チップを検査対象から外すという技術が記載されている。
しかしながら、この技術では、予め電気的試験の後にマップを作成する必要があり、また、表面検査の際にそのマップを読み出す必要がある。このため、十分なスループットを得ることができない。
特許文献2には、半導体装置の製造過程において異物の存在を複数回検出し、異物が存在する位置を示すマップを作成し、表面検査において、内部に異物が存在するチップを検査対象から外すという技術が記載されている。
しかしながら、内部に異物が存在していても、当該チップが不良であるとはいえない。即ち、チップの動作に影響を及ぼさない異物も存在する。それにも拘らず、特許文献2に記載の技術では、異物が存在しても正常に動作するチップも、不良であるとして検査対象から外されてしまう。また、特許文献1に記載の技術と同様に、マップの作成及び読み出しが必要とされる。
特開平1−236640号公報 特開2005−93552号公報 特開2003−86641号公報
本発明の目的は、インクマークが付された半導体ウェハに対しても容易に信頼性の高い検査を行うことができる半導体装置の検査装置及び検査方法を提供することにある。
本願発明者は、前記課題を解決すべく鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
本発明に係る半導体装置の検査装置には、複数の半導体チップが形成された半導体ウェハの全面の画像データを取得する画像取得手段と、前記画像データ及び前記複数の半導体チップのレイアウト情報に基づいて、前記複数の半導体チップが夫々前記半導体ウェハ内のどこに位置するかを認識する認識手段と、が設けられている。更に、この検査装置には、前記複数の半導体チップの各々について、前記画像データに基づいて、インクマークの有無を判定する判定手段と、前記複数の半導体チップのうちで、前記判定手段により前記インクマークが有ると判定されたものを除外し、前記インクマークが無いと判定されたものに対して光学的表面検査を行う検査手段と、が設けられている。前記検査手段は、前記光学的表面検査の際に、前記インクマークが無いと判定された複数の半導体チップの間で同じ位置にある領域同士を比較し、これらの間の相違の有無を判断する判断手段を有する。
本発明に係る半導体装置の検査方法では、複数の半導体チップが形成された半導体ウェハの全面の画像データを取得した後、前記画像データ及び前記複数の半導体チップのレイアウト情報に基づいて、前記複数の半導体チップが夫々前記半導体ウェハ内のどこに位置するかを認識する。次に、前記複数の半導体チップの各々について、前記画像データに基づいて、インクマークの有無を判定する。そして、前記複数の半導体チップのうちで、前記インクマークが有ると判定したものを除外し、前記インクマークが無いと判定したものに対して光学的表面検査を行う。但し、インクマークの有無の判定では、前記複数の半導体チップの各々について、当該半導体チップ内で、前記画像データのグレーレベルが予め与えられた第1の値より大きい領域の面積を求め、当該半導体チップの面積に対する前記第1の値より大きい領域の面積の割合を求め、この割合が予め与えられた第2の値より大きい場合に、当該半導体チップに前記インクマークが有ると判定する。また、前記複数の半導体チップの各々について、当該半導体チップ内で、前記画像データに、予め与えられた基準画像データと一定の範囲内で類似するものが存在するか探索し、前記一定の範囲内で類似するものが存在する場合に、当該半導体チップに前記インクマークが有ると判定してもよい。前記光学的表面検査の際に、前記インクマークが無いと判定された複数の半導体チップの間で同じ位置にある領域同士を比較し、これらの間の相違の有無を判断する。
なお、半導体チップとは、厳密には、ダイシング等により半導体ウェハから切り出されたものをいうが、本願においては、切り出し前のものも含むこととする。
本発明によれば、インクマークが付された半導体チップを容易に光学的な表面検査の対象から除外することができるので、信頼性の高い検査を容易に実行することができる。
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。
(第1の実施形態)
先ず、本発明の第1の実施形態について説明する。図1は、本発明の第1の実施形態に係る半導体装置の検査装置の構成を示す機能構成図である。
第1の実施形態に係る検査装置には、検査対象の半導体ウェハの表面の画像データを取得する画像取得部1が設けられている。この画像取得部1は、ウェハの表面を仮想的に複数の領域に細分化し、各領域の撮影を実行する。そして、これらの各領域の画像データを組み合わせることにより、ウェハ全面の画像データを取得する。
また、この検査装置には、ウェハに形成されている集積回路を備えた半導体チップのレイアウト情報を記憶したレイアウト情報記憶部2が設けられている。このレイアウト情報としては、例えば、集積回路を形成する際に用いるステップ式投影露光装置又はスキャナ装置用に作成された情報を用いることができる。
更に、レイアウト情報記憶部2からレイアウト情報を取得するレイアウト情報取得部3、及びレイアウト情報取得部3が取得したレイアウト情報を画像取得部1が取得した画像データに重ね合わせるデータ重ね合わせ部4が設けられている。
また、データ重ね合わせ部4による重ね合わせの結果に基づいて、半導体チップがウェハ内のどの範囲に存在するかを認識するチップ範囲認識部5が設けられている。チップ範囲認識部5は、ウェハ内に存在する半導体チップの総数の認識も行う。
更に、ウェハ内に存在する半導体チップ毎に、画像データの2値化処理を行う2値化処理部6が設けられている。2値化処理部6は、画像データのグレーレベルが所定値以上の領域をデータ「1」で表し、所定値未満の領域をデータ「0」で表す。
また、2値化処理部6による処理結果に基づいて、各半導体チップのインクマークの有無を判定し、各半導体チップの良否を判定する良否判定部7が設けられている。良否判定部7は、半導体チップ毎に、データ「1」の領域の総面積を当該半導体チップの面積で除算し、この値(データ「1」の占有面積率)を予め定められた所定値と比較する。比較の結果、占有面積率が所定値よりも小さければ良品チップと判定し、所定値以上であれば不良チップと判定する。そして、良品チップの配列を示すマップを作成する。
更に、良否判定部7により作成されたマップに基づいて、良品チップのみに対して光学的な表面検査を行う欠陥検査部8が設けられている。欠陥検査部8は、良品チップを仮想的に複数の矩形の領域に区画し、隣り合う良品チップの間で、同じ位置にある領域同士を比較し、これらの間に相違があるか否かを判断する。そして、相違があれば、一方の良品チップの表面に異常(異物又は欠陥等)があると判断する。この欠陥検査部8による判断は、図10a及び図10bに示す従来の判断と同様である。
これらの各部は、例えば、ROMに記憶されたプログラム及びこれを実行するCPU等により実現される。
次に、上述のように構成された半導体装置の検査装置の動作について説明する。図2は、本発明の第1の実施形態に係る半導体装置の検査装置の動作を示すフローチャートである。
先ず、ステップS11において、本実施形態に係る検査装置とは異なるデバイス試験装置を用いて、図3aに示すように、ウェハ51の全半導体チップ52に対して動作試験(デバイス試験)を行う。例えば、書き込んだデータが正確に読み出されるか等の試験を行う。
次に、ステップS12において、図3bに示すように、動作試験において不良であった半導体チップ52に対してインクマーク53を付する。このインクマーク処理では、インクを当該半導体チップの表面に付着させた後、その乾燥を行う。そして、インクの乾燥後にウェハを本実施形態に係る検査装置に搬送する。
ステップS13において、画像取得部1が、図3cに示すように、ウェハ51及びその周辺(ステージ等)を仮想的に複数の撮影領域54に区画し、各撮影領域54の撮影を行うことにより、複数の画像データを取得する。そして、各撮影領域54の画像データを組み合わせることにより、少なくともウェハ51の全面を含む領域の画像データを取得する。なお、撮影領域54の撮影は、検出する必要がある表面疵等が認識できる程度の倍率で行うが、各半導体チップ52を区別できるほどにする必要はない。
次に、ステップS14において、レイアウト情報取得部3がレイアウト情報記憶部2から、ウェハ51内の全半導体チップ52のレイアウト情報を取得する。次いで、データ重ね合わせ部4が、図3dに示すように、ウェハ51の全面の画像データに全半導体チップ52のレイアウト情報を重ね合わせる。
その後、ステップS15において、チップ範囲認識部5が、レイアウト情報に基づいて、ウェハ51の画像データのうちでどの範囲に半導体チップ52が存在しているかを認識する。この結果、図3eに示すように、ウェハ51の全面の画像データのうちで半導体チップ52が写っている部分が抽出される。更に、チップ範囲認識部5は、ステップS16において、ウェハ51内に存在する半導体チップ52の総数を認識する。
続いて、ステップS17において、2値化処理部6が、ウェハ51内の1個の半導体チップ52の画像データの2値化処理を行う。この2値化処理では、当該半導体チップ52を仮想的に複数の領域に区画し、各領域についてそのグレーレベルを取得する。そして、グレーレベルが所定値以上の領域をデータ「1」で表し、所定値未満の領域をデータ「0」で表す。例えば、図4aに示すように、半導体チップ52にインクマーク53等の汚れが全く存在しなければ、全領域をデータ「0」(図4a中の□)で表す。一方、図4bに示すように、インクマーク53が存在すれば、インクマーク53に相当する領域をデータ「1」(図4b中の■)で表す。また、図4cに示すように、僅かな汚れ56があれば、それに相当する領域をデータ「1」で表す。
次に、ステップS18において、良否判定部7がデータ「1」の面積を算出する。図4aに示す半導体チップ52では、面積を0とし、図4bに示す半導体チップ52では、32個のデータ「1」に相当する面積を求め、図4cに示す半導体チップ52では、4個のデータ「1」に相当する面積を求める。次いで、ステップS19において、良否判定部7は、データ「1」の領域の総面積を当該半導体チップ52の面積で除算することにより、データ「1」の占有面積率を求める。図4aに示す半導体チップ52では、「0/100」を占有面積率とし、図4bに示す半導体チップ52では、「32/100」を占有面積率とし、図4cに示す半導体チップでは、「4/100」を占有面積率とする。
その後、ステップS20において、良否判定部7は、データ「1」の占有面積率を予め定められた所定値と比較する。比較の結果、占有面積率が所定値よりも小さければ良品チップと判定し(ステップS21)、所定値以上であれば不良チップと判定する(ステップS22)。ステップS20で良否判定部7が用いる所定値は、ステップS12において半導体チップ52に付するインクマーク53の設計上の大きさに基づく値である。常にインクマーク53が設計通りの大きさで付されるのであれば、当該大きさ(面積)を半導体チップ52の面積で除算したものを用いればよい。但し、インクの量及び乾燥の程度に変動があることも十分に考えられる。このため、若干のマージンを確保すべく、設計上の大きさ(面積)を半導体チップ52の面積で除算したものに0.8乃至1.0(例えば0.9)を乗算したものを所定値とすることが好ましい。
例えば、所定値が「30/100」である場合には、図4a又は図4cに示す半導体チップ52は良品チップであると判定され、図4bに示す半導体チップ52は不良チップであると判定される。つまり、若干の汚れ56があったとしても、インクマーク53ほどの大きさでなければ、不良チップとは判定されない。
ステップS21又はS22の判定の後、ステップS23において、良否判定部7は、ウェハ51内の全ての半導体チップ52に対する良否判定が終了したか否かを判断し、終了していなければ2値化処理部6に処理が終了していない半導体チップ52の2値化処理を行わせる。一方、終了していれば、良否判定部7は、ステップS24において、図3fに示すように、良品チップ55の配列を示すマップ(良品チップ55を不良チップから区別したマップ)を作成する。
そして、ステップS25において、欠陥検査部8が、良否判定部7により作成されたマップに基づいて、ウェハ51内の良品チップの全てについて光学的な表面検査を行う。この光学的な表面検査において疵等が見つかった場合には、欠陥検査部8は、その場所及びその画像データを記録する。この場所及び画像データは、その後のオペレータによる確認等に用いられる。
このような第1の実施形態によれば、スキャナ等を用いて予めマップを作成せずとも、インクマーク53が付された不良チップに基づくノイズを除去しながら、全半導体チップ52に対して表面検査を実行することができる。従って、1ロットを構成する全てのウェハに対して表面検査を行っても、十分なスループットを得ることができ、高いスループットで信頼性の高い検査が実現される。
(第2の実施形態)
次に、本発明の第2の実施形態について説明する。図5は、本発明の第2の実施形態に係る半導体装置の検査装置の構成を示す機能構成図である。
第2の実施形態に係る検査装置には、第1の実施形態と同様に、画像取得部1、レイアウト情報記憶部2、レイアウト情報取得部3、データ重ね合わせ部4及びチップ範囲認識部5が設けられている。
また、ウェハ内に存在する半導体チップ毎に、インクマークを探索するインクマーク探索部9が設けられている。本実施形態では、RAM又はROM等のインクマーク画像記憶部10に、図7に示すように、半導体チップに付されるインクマークの画像データを2値化した2値化データ61を予め記憶させておき、インクマーク探索部9は、この2値化データ61を読み出し、半導体チップ内を走査しながら、これと一定の範囲内で類似する画像データが含まれているか否かを判断する。
本実施形態にも、良否判定部7及び欠陥検査部8が含まれている。但し、本実施形態では、良否判定部7は、インクマーク探索部9による探索結果に基づいて、各半導体チップのインクマークの有無を判定し、各半導体チップの良否を判定する。良否判定部7は、半導体チップ毎にインクマークと同等の印の有無を判断し、同等の印がなければ良品チップと判定し、同等の印があれば不良チップと判定する。そして、良品チップの配列を示すマップを作成する。
これらの各部は、例えば、ROMに記憶されたプログラム及びこれを実行するCPU等により実現される。
次に、上述のように構成された半導体装置の検査装置の動作について説明する。図6は、本発明の第2の実施形態に係る半導体装置の検査装置の動作を示すフローチャートである。
先ず、ステップS31〜S36において、第1の実施形態におけるステップS11〜S16と同様の処理を行う。
次に、ステップS37において、インクマーク検索部9がインクマーク画像記憶部10から、図7に示すような2値化データ61を読み出し、ウェハ51内の1個の半導体チップ52に対し、これに一定の範囲内で類似する画像データ、即ちインクマークと同等の印を探索する。例えば、図8a〜図8cに示すように、半導体チップ52の内部を走査し、2値化データ61に一定の範囲内で類似する画像データを検索する。なお、類似の一定の範囲は任意に設定することができる。
次いで、ステップS38において、良否判定部7は、インクマーク探索部9による探索の結果がインクマークと同等の印があることを示しているか否かを判定する。例えば、図8a〜図8cに示す半導体チップ52のうちでは、図8bに示す半導体チップ52にインクマークと同等の印があることを示していると判定する。そして、インクマークと同等の印が存在していなければ良品チップと判定し(ステップS39)、インクマークと同等の印が存在していれば不良チップと判定する(ステップS40)。
ステップS39又はS40の判定の後、ステップS41において、良否判定部7は、ウェハ51内の全ての半導体チップ52に対する良否判定が終了したか否かを判断し、終了していなければ、インクマーク探索部9に処理が終了していない半導体チップ52におけるインクマークの探索を行わせる。一方、終了していれば、良否判定部7は、ステップS42において、図3fに示すように、良品チップ55の配列を示すマップ(良品チップ55を不良チップから区別したマップ)を作成する。
そして、ステップS43において、欠陥検査部8が、良否判定部7により作成されたマップに基づいて、ウェハ51内の良品チップの全てについて光学的な表面検査を行う。この光学的な表面検査において疵等が見つかった場合には、欠陥検査部8は、その場所及びその画像データを記録する。この場所及び画像データは、その後のオペレータによる確認等に用いられる。
このような第2の実施形態によっても、第1の実施形態と同様の効果が得られる。
なお、本発明の実施形態は、例えばコンピュータがプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したCD−ROM等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びプログラムプロダクトは、本発明の範疇に含まれる。
また、特許文献3には、ボンディング装置において適切にインクマークの位置を認識できるようにすることを目的として、スキャナを用いてインクマークの位置を示すマップを作成すること等が記載されている。しかしながら、特許文献3には、表面検査に関する記載はない。また、仮に表面検査に適用するとしても、特許文献1及び2に記載の技術と同様に、マップの作成及び読み出しが必要とされる。
以下、本発明の諸態様を付記としてまとめて記載する。
(付記1)
複数の半導体チップが形成された半導体ウェハの全面の画像データを取得する画像取得手段と、
前記画像データのうちで前記複数の半導体チップが夫々どこに位置するかを認識する認識手段と、
前記複数の半導体チップの各々について、前記画像データに基づいて、インクマークの有無を判定する判定手段と、
前記複数の半導体チップのうちで、前記判定手段により前記インクマークが有ると判定されたものを除外し、前記インクマークが無いと判定されたものに対して光学的表面検査を行う検査手段と、
を有することを特徴とする半導体装置の検査装置。
(付記2)
前記判定手段は、前記複数の半導体チップの各々について、
当該半導体チップ内で、前記画像データのグレーレベルが予め与えられた第1の値より大きい領域の面積を求め、
当該半導体チップの面積に対する前記第1の値より大きい領域の面積の割合を求め、
この割合が予め与えられた第2の値より大きい場合に、当該半導体チップに前記インクマークが有ると判定することを特徴とする付記1に記載の半導体装置の検査装置。
(付記3)
前記判定手段は、前記第2の値として、当該半導体チップの面積に対する前記インクマークの設計上の面積の割合に0.8乃至1.0を乗じて得られる値を用いることを特徴とする付記2に記載の半導体装置の検査装置。
(付記4)
前記判定手段は、前記複数の半導体チップの各々について、
当該半導体チップ内で、前記画像データに、予め与えられた基準画像データと一定の範囲内で類似するものが存在するか探索し、
前記一定の範囲内で類似するものが存在する場合に、当該半導体チップに前記インクマークが有ると判定することを特徴とする付記1に記載の半導体装置の検査装置。
(付記5)
前記判定手段は、前記基準画像データとして、前記インクマークの設計上の画像データを用いることを特徴とする付記4に記載の半導体装置の検査装置。
(付記6)
複数の半導体チップが形成された半導体ウェハの全面の画像データを取得する画像取得ステップと、
前記画像データのうちで前記複数の半導体チップが夫々どこに位置するかを認識する認識ステップと、
前記複数の半導体チップの各々について、前記画像データに基づいて、インクマークの有無を判定する判定ステップと、
前記複数の半導体チップのうちで、前記判定ステップにおいて前記インクマークが有ると判定したものを除外し、前記インクマークが無いと判定したものに対して光学的表面検査を行う検査ステップと、
を有することを特徴とする半導体装置の検査方法。
(付記7)
前記判定ステップにおいて、前記複数の半導体チップの各々について、
当該半導体チップ内で、前記画像データのグレーレベルが予め与えられた第1の値より大きい領域の面積を求め、
当該半導体チップの面積に対する前記第1の値より大きい領域の面積の割合を求め、
この割合が予め与えられた第2の値より大きい場合に、当該半導体チップに前記インクマークが有ると判定することを特徴とする付記6に記載の半導体装置の検査方法。
(付記8)
前記判定ステップにおいて、前記第2の値として、当該半導体チップの面積に対する前記インクマークの設計上の面積の割合に0.8乃至1.0を乗じて得られる値を用いることを特徴とする付記7に記載の半導体装置の検査方法。
(付記9)
前記判定ステップにおいて、前記複数の半導体チップの各々について、
当該半導体チップ内で、前記画像データに、予め与えられた基準画像データと一定の範囲内で類似するものが存在するか探索し、
前記一定の範囲内で類似するものが存在する場合に、当該半導体チップに前記インクマークが有ると判定することを特徴とする付記6に記載の半導体装置の検査方法。
(付記10)
前記判定ステップにおいて、前記基準画像データとして、前記インクマークの設計上の画像データを用いることを特徴とする付記9に記載の半導体装置の検査方法。
(付記11)
コンピュータに、
複数の半導体チップが形成された半導体ウェハの全面の画像データを取得する画像取得手順と、
前記画像データのうちで前記複数の半導体チップが夫々どこに位置するかを認識する認識手順と、
前記複数の半導体チップの各々について、前記画像データに基づいて、インクマークの有無を判定する判定手順と、
前記複数の半導体チップのうちで、前記判定ステップにおいて前記インクマークが有ると判定したものを除外し、前記インクマークが無いと判定したものに対して光学的表面検査を行う検査手順と、
を実行させることを特徴とする半導体装置の検査用プログラム。
(付記12)
前記判定手順において、前記複数の半導体チップの各々について、
当該半導体チップ内で、前記画像データのグレーレベルが予め与えられた第1の値より大きい領域の面積を求め、
当該半導体チップの面積に対する前記第1の値より大きい領域の面積の割合を求め、
この割合が予め与えられた第2の値より大きい場合に、当該半導体チップに前記インクマークが有ると判定することを特徴とする付記11に記載の半導体装置の検査用プログラム。
(付記13)
前記判定手順において、前記第2の値として、当該半導体チップの面積に対する前記インクマークの設計上の面積の割合に0.8乃至1.0を乗じて得られる値を用いることを特徴とする付記12に記載の半導体装置の検査用プログラム。
(付記14)
前記判定手順において、前記複数の半導体チップの各々について、
当該半導体チップ内で、前記画像データに、予め与えられた基準画像データと一定の範囲内で類似するものが存在するか探索し、
前記一定の範囲内で類似するものが存在する場合に、当該半導体チップに前記インクマークが有ると判定することを特徴とする付記11に記載の半導体装置の検査用プログラム。
(付記15)
前記判定手順において、前記基準画像データとして、前記インクマークの設計上の画像データを用いることを特徴とする付記14に記載の半導体装置の検査用プログラム。
本発明の第1の実施形態に係る半導体装置の検査装置の構成を示す機能構成図である。 本発明の第1の実施形態に係る半導体装置の検査装置の動作を示すフローチャートである。 動作試験の対象を示す図である。 インクマークを示す図である。 撮影領域を示す図である。 レイアウト情報を示す図である。 画像データのうちで半導体チップが写っている部分を示す図である。 良品チップの配列を示すマップの例を示す図である。 インクマーク等の汚れがない半導体チップを示す図である。 インクマークが存在する半導体チップを示す図である。 汚れが存在する半導体チップを示す図である。 本発明の第2の実施形態に係る半導体装置の検査装置の構成を示す機能構成図である。 本発明の第2の実施形態に係る半導体装置の検査装置の動作を示すフローチャートである。 2値化データの例を示す図である。 インクマーク等の汚れがない半導体チップを示す図である。 インクマークが存在する半導体チップを示す図である。 汚れが存在する半導体チップを示す図である。 動作試験の対象を示す図である。 インクマークを示す図である。 異常箇所がないチップを示す図である。 異常箇所があるチップを示す図である。
符号の説明
1:画像取得部
2:レイアウト情報記憶部
3:レイアウト情報取得部
4:データ重ね合わせ部
5:チップ範囲認識部
6:2値化処理部
7:良否判定部
8:欠陥検査部
9:インクマーク探索部
10:インクマーク画像記憶部

Claims (5)

  1. 複数の半導体チップが形成された半導体ウェハの全面の画像データを取得する画像取得手段と、
    前記画像データ及び前記複数の半導体チップのレイアウト情報に基づいて、前記複数の半導体チップが夫々前記半導体ウェハ内のどこに位置するかを認識する認識手段と、
    前記複数の半導体チップの各々について、前記画像データに基づいて、インクマークの有無を判定する判定手段と、
    前記複数の半導体チップのうちで、前記判定手段により前記インクマークが有ると判定されたものを除外し、前記インクマークが無いと判定されたものに対して光学的表面検査を行う検査手段と、
    を有し、
    前記検査手段は、前記光学的表面検査の際に、前記インクマークが無いと判定された複数の半導体チップの間で同じ位置にある領域同士を比較し、これらの間の相違の有無を判断する判断手段を有することを特徴とする半導体装置の検査装置。
  2. 前記判定手段は、前記複数の半導体チップの各々について、
    当該半導体チップ内で、前記画像データのグレーレベルが予め与えられた第1の値より大きい領域の面積を求め、
    当該半導体チップの面積に対する前記第1の値より大きい領域の面積の割合を求め、
    この割合が予め与えられた第2の値より大きい場合に、当該半導体チップに前記インクマークが有ると判定することを特徴とする請求項1に記載の半導体装置の検査装置。
  3. 前記判定手段は、前記複数の半導体チップの各々について、
    当該半導体チップ内で、前記画像データに、予め与えられた基準画像データと一定の範囲内で類似するものが存在するか探索し、
    前記一定の範囲内で類似するものが存在する場合に、当該半導体チップに前記インクマークが有ると判定することを特徴とする請求項1に記載の半導体装置の検査装置。
  4. 複数の半導体チップが形成された半導体ウェハの全面の画像データを取得する画像取得ステップと、
    前記画像データ及び前記複数の半導体チップのレイアウト情報に基づいて、前記複数の半導体チップが夫々前記半導体ウェハ内のどこに位置するかを認識する認識ステップと、
    前記複数の半導体チップの各々について、前記画像データに基づいて、インクマークの有無を判定する判定ステップと、
    前記複数の半導体チップのうちで、前記判定ステップにおいて前記インクマークが有ると判定したものを除外し、前記インクマークが無いと判定したものに対して光学的表面検査を行う検査ステップと、
    を有し、
    前記判定ステップにおいて、前記複数の半導体チップの各々について、
    当該半導体チップ内で、前記画像データのグレーレベルが予め与えられた第1の値より大きい領域の面積を求め、
    当該半導体チップの面積に対する前記第1の値より大きい領域の面積の割合を求め、
    この割合が予め与えられた第2の値より大きい場合に、当該半導体チップに前記インクマークが有ると判定し、
    前記検査ステップにおいて、前記光学的表面検査の際に、前記インクマークが無いと判定された複数の半導体チップの間で同じ位置にある領域同士を比較し、これらの間の相違の有無を判断する判断ステップを有することを特徴とする半導体装置の検査方法。
  5. 複数の半導体チップが形成された半導体ウェハの全面の画像データを取得する画像取得ステップと、
    前記画像データ及び前記複数の半導体チップのレイアウト情報に基づいて、前記複数の半導体チップが夫々前記半導体ウェハ内のどこに位置するかを認識する認識ステップと、
    前記複数の半導体チップの各々について、前記画像データに基づいて、インクマークの有無を判定する判定ステップと、
    前記複数の半導体チップのうちで、前記判定ステップにおいて前記インクマークが有ると判定したものを除外し、前記インクマークが無いと判定したものに対して光学的表面検査を行う検査ステップと、
    を有し、
    前記判定ステップにおいて、前記複数の半導体チップの各々について、
    当該半導体チップ内で、前記画像データに、予め与えられた基準画像データと一定の範囲内で類似するものが存在するか探索し、
    前記一定の範囲内で類似するものが存在する場合に、当該半導体チップに前記インクマークが有ると判定し、
    前記検査ステップにおいて、前記光学的表面検査の際に、前記インクマークが無いと判定された複数の半導体チップの間で同じ位置にある領域同士を比較し、これらの間の相違の有無を判断する判断ステップを有することを特徴とする半導体装置の検査方法。
JP2006081481A 2006-03-23 2006-03-23 半導体装置の検査装置及び検査方法 Expired - Fee Related JP5044953B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006081481A JP5044953B2 (ja) 2006-03-23 2006-03-23 半導体装置の検査装置及び検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006081481A JP5044953B2 (ja) 2006-03-23 2006-03-23 半導体装置の検査装置及び検査方法

Publications (2)

Publication Number Publication Date
JP2007258482A JP2007258482A (ja) 2007-10-04
JP5044953B2 true JP5044953B2 (ja) 2012-10-10

Family

ID=38632412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006081481A Expired - Fee Related JP5044953B2 (ja) 2006-03-23 2006-03-23 半導体装置の検査装置及び検査方法

Country Status (1)

Country Link
JP (1) JP5044953B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014132358A1 (ja) * 2013-02-27 2014-09-04 富士機械製造株式会社 不良部材判定装置及びその方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55125641A (en) * 1979-03-22 1980-09-27 Nec Corp Automatic chip selection apparatus
JPS5944778B2 (ja) * 1980-11-29 1984-11-01 日本電気ホームエレクトロニクス株式会社 半導体ペレツト外観検査方法
JPH01236640A (ja) * 1988-03-17 1989-09-21 Tokyo Electron Ltd 半導体チップの外観検査装置
JP2503898B2 (ja) * 1993-07-16 1996-06-05 日本電気株式会社 ダイボンド認識装置
JP3887193B2 (ja) * 2001-09-14 2007-02-28 東光株式会社 ウェハマッピングシステム
JP2005093552A (ja) * 2003-09-12 2005-04-07 Sharp Corp 半導体検査管理システム

Also Published As

Publication number Publication date
JP2007258482A (ja) 2007-10-04

Similar Documents

Publication Publication Date Title
KR102233050B1 (ko) 결함 특유적 정보를 이용한 웨이퍼 상의 결함 검출
KR102019534B1 (ko) 결함 특유의, 다중 채널 정보를 이용한 웨이퍼 상의 결함 검출
KR102110634B1 (ko) 자유형의 주의 영역들을 사용한 웨이퍼 검사
US8462352B2 (en) Surface inspection tool and surface inspection method
JP2011047724A (ja) 欠陥検査装置およびその方法
KR101372995B1 (ko) 결함 검사방법
JP3645547B2 (ja) 試料検査装置
JP7151426B2 (ja) 管ガラス検査方法、学習方法及び管ガラス検査装置
JP2009074952A (ja) 外観検査方法
US20080205746A1 (en) Method of inspecting an identification mark, method of inspecting a wafer using the same, and apparatus for performing the method
JP2023536597A (ja) ノイズのあるパターン化フィーチャの検査
JP5044953B2 (ja) 半導体装置の検査装置及び検査方法
US7855088B2 (en) Method for manufacturing integrated circuits by guardbanding die regions
JP4074624B2 (ja) パターン検査方法
JP4243268B2 (ja) パターン検査装置、及びパターン検査方法
US7382450B2 (en) Method of detecting an edge bead removal line on a wafer
JP5067049B2 (ja) 端部検査装置、及び被検査体の端部検査方法
JP3618589B2 (ja) 欠陥検査方法及びその装置
JP2010019561A (ja) 欠陥検査装置および欠陥検査方法
JP2008026072A (ja) 欠陥検査装置及び欠陥検査方法
JP2001281178A (ja) 欠陥検出方法、半導体装置の製造方法および欠陥検出装置
JP2010091319A (ja) 外観検査装置および外観検査方法
KR20090074552A (ko) 포토마스크 결함 검사방법
JP4450720B2 (ja) 欠陥検査方法
JP4886981B2 (ja) チップ検査装置及びチップ検査方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080731

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111028

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120524

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5044953

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees