JP4450720B2 - 欠陥検査方法 - Google Patents

欠陥検査方法 Download PDF

Info

Publication number
JP4450720B2
JP4450720B2 JP2004315076A JP2004315076A JP4450720B2 JP 4450720 B2 JP4450720 B2 JP 4450720B2 JP 2004315076 A JP2004315076 A JP 2004315076A JP 2004315076 A JP2004315076 A JP 2004315076A JP 4450720 B2 JP4450720 B2 JP 4450720B2
Authority
JP
Japan
Prior art keywords
wafer
image data
defect
manufacturing apparatus
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004315076A
Other languages
English (en)
Other versions
JP2006128423A (ja
Inventor
一弘 吉田
一彦 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2004315076A priority Critical patent/JP4450720B2/ja
Publication of JP2006128423A publication Critical patent/JP2006128423A/ja
Application granted granted Critical
Publication of JP4450720B2 publication Critical patent/JP4450720B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体基板の欠陥検査方法に関する。
近年、LSI(Large Scale Integrator)をはじめとする各種半導体装置は、その高集積化に伴い、パターンの微細化や多層化が進んでいる。そのため、半導体装置の製造過程でウェーハ上に生じることのあるパターン欠陥やパーティクル付着等(単に「欠陥」という。)は、半導体装置の歩留まりに大きく影響してくる。特にパーティクルは、その発生源を特定しにくく、また、付着する箇所を予測することが困難であるため、その発生を未然に防ぐための対策をいかに講じるかが重要な課題になっている。しかし最近では、そのようなパーティクルが、例えばその外縁から若干内側に入った領域のようなウェーハ端部を発生源としている場合が少なくないことがわかってきた。
ウェーハ表面の検査は、これまでのところ、マクロ検査用顕微鏡を用いたものやSEM(Scanning Electron Microscope)を用いてマニュアル操作で行うもの等が主流である。最近ではこのほかにも、レーザー散乱方式の検査装置や画像認識を行う検査装置等、半導体製造装置とは別の専用の表面検査装置(「専用検査装置」という。)も用いられるようになってきている。
また、従来の専用検査装置の中には、面取りされたウェーハ端を異なる角度から捉える複数の撮像カメラを配置し、撮像カメラを逐一移動させることなく、ウェーハ端の厚さ方向全部を明瞭にそして同時に撮像することができるようにしたものも提案されている(特許文献1参照。)。これにより、ウェーハ端の欠陥を検出する際の装置の操作性と撮像精度の向上を図る試みがなされている。
特開2003−243465号公報
しかし、従来の各検査方法においては次のような問題点があった。
まず、顕微鏡等をマニュアル操作して検査する方法では、通常半導体装置の製造工程は非常に多数に上るため、各工程あるいは数工程を経るたびにそのような検査を行っていると、ウェーハの検査に多大な労力と時間を費やさなければならなくなってしまう。これはウェーハのサイズが大きくなればいっそう顕著になり、半導体装置の生産性を低下させてしまう。また、その検査結果を製造条件の変更等に素早く反映させることが困難であるため、生産性の低下に加え、歩留まり低下を招くおそれもある。
さらに、検査をマニュアル操作で行う際には、オペレータによる欠陥であるか否かの判定が困難な場合があったり、またそれによって検査を行うオペレータによる差が生じたりすることも起こりかねない。また、マニュアル操作によって欠陥を検出しても、その座標データを取得することができず、検出結果をその後の解析に活かしていくことは容易でない。
一方、専用検査装置を使って検査する場合、マニュアル操作で行う場合に比べれば欠陥検出自体は効率的に行えるものの、専用検査装置の操作や監視が必要になるため、検査全体に要する手間は却って増えてしまうこともある。さらに、現行の専用検査装置は、製品になり得るチップが形成されるような領域(「有効チップ領域」という。)の情報を取得することを目的としているため、そのようなチップが形成されることの少ないウェーハ端部の情報を高精度で取得することを想定した構成にはなっていない。
さらにまた、現行の専用検査装置の中には、欠陥箇所のイメージデータを得ることはできても、それがモノクロであるために膜厚異常等として認識する感度が低いものもある。そして、専用検査装置で検出された異常が本当にそのウェーハの欠陥であるか否かの最終的な判断はやはりオペレータに委ねられることになる。
従来、ウェーハ端の撮像精度を向上させる専用検査装置も提案されてはいるが、さらなる欠陥検出精度の向上を図るためには、ウェーハ上の有効チップ領域は勿論のこと、パーティクル発生源となる可能性のあるウェーハ端からより内側に入った領域を含むウェーハ端部をも、高精度で撮像して検査する必要がある。
本発明の一観点によれば、半導体基板を回転台に搭載する工程と、前記回転台を少なくとも1回転させて、前記半導体基板の回転位置合わせを行うと共に、前記半導体基板の表面画像を前記半導体基板の円周に沿って取得する工程と、前記表面画像に基づいて、前記半導体基板の表面の欠陥を検出する工程と、を有する欠陥検査方法が提供される。
開示の欠陥検査方法によれば、半導体装置の生産性を低下させることなく、半導体基板上を効率的にかつ精度良く検査することができ、信頼性の高い半導体装置を歩留まり良く製造することが可能になる。
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず、第1の実施の形態について説明する。
図1は第1の実施の形態の半導体製造装置の概略図である。
この図1に示す半導体製造装置1は、その処理前にローダ2にロードされたウェーハ10に形成されているノッチ11の位置合わせ(「ノッチ合わせ」という。)を行うためのノッチセンサ部3を有すると共に、ウェーハ10上、例えば端部を撮像するためのイメージセンサ部4を有している。
ここで、ノッチセンサ部3は、ローダ2上で一定速度で回転させられるウェーハ10の表面に光を照射し、例えば、ノッチ11での透過光をウェーハ10の裏面側で検出し、あるいはノッチ11以外の部分からの反射光をウェーハ10の表面側で検出して、ノッチ合わせを行う。
また、イメージセンサ部4は、例えばCCD(Charge Coupled Device)等を用いて構成される。イメージセンサ部4は、イメージプロセッサ5に接続され、これによりウェーハ10上のイメージデータが取得される。半導体製造装置1は、このようにして取得されるイメージデータを用いて欠陥の有無を検査するようになっている。半導体製造装置1における欠陥検出の流れについては後述する。
なお、この第1の実施の形態の半導体製造装置1は、エッチング装置、CMP(Chemical Mechanical Polishing)装置、成膜装置等、各種半導体装置の所定の製造工程に用いる装置であって、従来上記ノッチセンサ部3のようなウェーハ10のノッチ合わせ機構を備えたものであれば、その種類は特に限定されない。すなわち、この半導体製造装置1は、そのようなノッチ合わせ機構を備えた装置に、さらにウェーハ10上のイメージデータを取得することのできる機構を付加して構成されている。
図2はイメージセンサ部の構成例である。
上記半導体製造装置1のイメージセンサ部4には、ラインスキャンカメラ41が用いられており、ウェーハ10上の撮像が行えるように配置される。ラインスキャンカメラ41には2.5倍光学系42が取り付けられている。さらに、その先にはリング照明43が取り付けられていて、ラインスキャンカメラ41の撮像領域に光を上方から照射するようになっている。
図3はリング照明のウェーハへの照射状態の模式図である。
ウェーハ10は、その端部に、中央部から続く平坦面10aと、この平坦面10aに続く傾斜面10b,10c、および端面10dが形成されている。ラインスキャンカメラ41の撮像方向が平坦面10a垂直方向に一致していて、その撮像領域がウェーハ10の端部である場合にも、リング照明43は、平坦面10aと傾斜面10b,10cのいずれの領域に対しても光を照射することができる。
また、図2に示したイメージセンサ部4には、このようなリング照明43のほかにも、ラインスキャンカメラ41の撮像領域に光を斜め方向から照射する斜方照明44が用いられている。この斜方照明44によって撮像領域の光量、特に傾斜面10b,10cに対する光量が補われる。
なお、ここではウェーハ10をその一方の面側から撮像しその端部のイメージデータを取得する場合を例にして述べているが、イメージデータの取得は、イメージセンサ部4を移動してその撮像領域を変更したり、イメージセンサ部4の撮像方向の角度を変えて撮像領域を変更したり、あるいはイメージセンサ部4を複数箇所に配置したりすることにより、原理的にはウェーハ10の中央から端面に至るその全面に対して可能である。
図4はイメージセンサ部の配置例を示す図である。
この図4には、ウェーハ10上の異なる4箇所を撮像領域とするようにイメージセンサ部4a,4b,4c,4dを配置した状態を示している。イメージセンサ部4aは、ウェーハ10の表面側の平坦面10aを撮像することができるように配置されている。また、イメージセンサ部4bは表面側の傾斜面10b,10cを、イメージセンサ部4cは端面10dを、イメージセンサ部4dは裏面側の傾斜面10e,10fを、それぞれ撮像することができるように配置されている。
このようにイメージセンサ部4a,4b,4c,4dをウェーハ10上の異なる領域に配置すれば、ウェーハ10上の様々な欠陥を検出することが可能になる。例えば、その半導体製造装置1の種類(処理)に応じ、図4に示したイメージセンサ部4aでは平坦面10aにおけるパターン焼き付け部分の剥がれや傷等を、イメージセンサ部4bでは表面側の傾斜面10b,10cの傷や膜剥がれ等を、イメージセンサ部4cでは端面10dの傷等を、また、イメージセンサ部4dでは裏面側の傾斜面10e,10fへのレジストの回り込み等を、それぞれ検出することが可能になる。
このように、イメージセンサ部4を所定数、所定領域に配置してイメージデータの取得が行われる。
図5は取得されるイメージデータの模式図である。この図5には、ウェーハ端部のイメージデータを示している。但し、実際のイメージデータは、カラーで取得されるようになっている。
半導体製造装置1は、ノッチ合わせ時に回転するウェーハ10からイメージセンサ部4によってイメージデータを取得すると、それをこの図5に示すような帯状イメージデータ20に加工するようになっている。このとき生成される帯状イメージデータ20は、例えば、ウェーハ10がノッチからノッチまで1回転したときのデータである。
帯状イメージデータ20には、イメージセンサ部4の撮像方向をウェーハ10の平坦面10a垂直方向に一致させた場合、例えば、イメージセンサ部4からウェーハ10までの距離に応じた領域ごと、すなわち平坦面10aや傾斜面10b,10cといった領域ごとに、異なるカラーが付与される。このように、半導体製造装置1は、ウェーハ10が回転したときに撮像され取得されるイメージデータを、連続する帯状イメージデータ20に加工し、欠陥の有無を検査するのに用いる。
例えば、帯状イメージデータ20の両端間を一定の幅で複数の領域に分割し、分割後に隣接する領域のデータ同士を比較し、両者に一定のレベルを超えるような違いがあるか否かを判定することによって欠陥の可能性のある部分を抽出する。あるいは、帯状イメージデータ20を、全く欠陥のないウェーハ(ゴールデンサンプル)について取得したイメージデータと比較し、両者に一定のレベルを超えるような違いがあるか否かを判定することによって欠陥の可能性のある部分を抽出するようにしてもよい。
ただし、半導体製造装置1の稼動状態は刻々と変化するため、帯状イメージデータ20を取得する都度ゴールデンサンプルのイメージデータを取得するのでなければ、帯状イメージデータ20をゴールデンサンプルのデータと比較するよりは、その帯状イメージデータ20内の複数分割領域間のデータ同士を比較した方が、そのような稼動状態の変動による影響を回避することができる。
なお、帯状イメージデータ20を用いて欠陥の可能性のある部分を抽出する方法は、ここに例示したような方法に限られず、その他の方法を用いても構わない。
また、図1に示した半導体製造装置1の異常サンプルデータベース6には、あらかじめ過去の異常サンプルの特徴、例えば、形状、大きさ、色、濃淡等に関して異常があったサンプルのデータを基に設けられたレベル値が記憶されている。具体的には、異常があったサンプル(または領域)のイメージデータと異常のないサンプル(または領域)のイメージデータとの差分が求められ、その値が以降の製造工程に及ぼす影響の程度等を考慮してレベル値として設定され、異常サンプルデータベース6に記憶される。
図6は過去の異常サンプルの一例を示すウェーハ平面図、図7はウェーハ端部の一部拡大図である。
この図6および図7はそれぞれ、半導体装置の製造過程で一定の処理に続いてCMP処理を行った後のウェーハ30表面の模式図と、CMP処理前のウェーハ30表面端部のSEM写真である。図6に示したように、これまでCMP処理後には、ウェーハ30表面にハードスクラッチ31が発生してしまう場合があった。ハードスクラッチ31は、チップ32が形成されている中央部よりは、ウェーハ30の端部に近い領域に多く見られていた。このようなハードスクラッチ31が発生したウェーハ30の端部を検査したところ、図7に示したように、有効チップ領域外に膜剥がれ33が発生していた。このような過去の異常サンプルにおける膜剥がれ33等の欠陥を基に、適当なレベル値が設定され、異常サンプルデータベース6に記憶される。
半導体製造装置1は、欠陥を検出する際には、帯状イメージデータ20を取得して欠陥の可能性のある部分を抽出した後に、異常サンプルデータベース6を参照し、欠陥の可能性のある部分が一定のレベル値を超えるか否かを判定し、レベル値を超えたときにはその部分を欠陥として検出するようになっている。
以下に上記半導体製造装置1における欠陥検出の流れを説明する。
図8は第1の実施の形態の半導体製造装置における欠陥検出の流れを示す図である。また、図9は欠陥検出の概略模式図である。
半導体製造装置1において欠陥を検出する際には、図8に示すように、まず、半導体製造装置1所定のカセット等に複数枚のウェーハがセットされ(ステップS1)、セットされた複数枚のウェーハの中から1枚がアーム等で搬送され、ローダ2にロードされる(ステップS2)。
このローダ2にロードされたウェーハ10に対し、これを一定速度で回転させながらノッチセンサ部3によるノッチ合わせが行われる(ステップS3)。さらに、このノッチ合わせと同時に、回転するウェーハ10のイメージデータがイメージセンサ部4によって取得される(ステップS4)。
このようにして取得されたイメージデータから欠陥の可能性のある部分が抽出される(ステップS5)。その際、半導体製造装置1では、例えば図9に示すように、帯状イメージデータ50が生成され、それが一定の幅で分割される。そして、分割後に得られる分割領域Aとその隣りの分割領域B、分割領域Bとその隣りの分割領域C、というように、帯状イメージデータ50の始点から終点に向かって分割領域A〜Sのイメージデータが順次比較され(図9上図)、差分が求められる(図9下図)。そして、その結果、差分がピークとなって得られる箇所の座標や差分の値が欠陥の可能性のある部分として抽出される。この図9の例では、差分が大きくなる2つのピーク51,52が認められ(図9下図)、これらが欠陥の可能性のある部分として抽出されるようになる。
その後、半導体製造装置1では、異常サンプルデータベース6が参照され(ステップS6)、欠陥の可能性があるとして抽出された部分の差分の値が、あらかじめ設定されているレベル値(図9下図点線)を上回るか否かが判定される(ステップS7)。差分の値がレベル値を上回る場合には、その部分が欠陥であると判定される。図9の例では、2つのピーク51,52共にレベル値を上回っており、それらが生じる原因となった分割領域J,Lにそれぞれ欠陥53,54が存在すると判定されるようになる。
ウェーハ10について、この図9の例のように欠陥が存在すると判定された場合には、そのウェーハ10は半導体製造装置1の処理には進められずローダ2から再びカセット等に戻され(ステップS8)、そのことが関係スタッフに通知される(ステップS9)。
また、ステップS7において、差分の値がレベル値を下回り欠陥が存在しないと判定された場合には、そのまま半導体製造装置1の処理が実行される(ステップS10)。
以上説明したように、第1の実施の形態の半導体製造装置1では、ノッチセンサ部3によるノッチ合わせと同時に、イメージセンサ部4によるウェーハ10上のイメージデータが取得される。このように半導体製造装置1のノッチ合わせと同時にイメージデータを取得するため、工程間で顕微鏡を用いたり専用検査装置を用いたりせずに、その半導体製造装置1における処理前に、効率的に欠陥の検出が行える。そして、欠陥が検出されたウェーハ10については処理を行わないようにしたため、無駄な処理を行わなくて済むようになる。さらに、欠陥箇所を特定することができ、それを欠陥発生原因の解析に利用することが可能である。また、カラーのイメージデータを用いることで、膜厚異常等の従来見過ごされることがあった欠陥についても精度良く検出することができる。このような半導体製造装置1を用いることにより、欠陥判定基準の統一化が図られ、欠陥を高精度に検出することができ、信頼性の高い半導体装置を効率的に歩留まり良く製造することが可能になる。
次に、第2の実施の形態について説明する。
図10は第2の実施の形態の半導体製造装置の概略図である。ただし、図1に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
上記図1に示した第1の実施の形態の半導体製造装置1では、ノッチセンサ部3に加えてイメージセンサ部4を設け、ノッチセンサ部3によるノッチ合わせを行いながらイメージセンサ部4によるイメージデータの取得を行うこととしたが、イメージセンサ部4のみでノッチ合わせとイメージデータの取得を行うようにすることも可能である。図10に示す第2の実施の形態の半導体製造装置60は、この点で第1の実施の形態の半導体製造装置1と相違する。その他の構成は第1の実施の形態の半導体製造装置1と同様である。
図11は第2の実施の形態の半導体製造装置における欠陥検出の流れを示す図である。
半導体製造装置60において欠陥を検出する際には、まず、セットされた複数枚のウェーハ中から1枚がローダ2にロードされる(ステップS20,S21)。そして、ロードされたウェーハ10が一定速度で回転され、イメージセンサ部4によってウェーハ10のイメージデータが取得される(ステップS22)。取得されるイメージデータにはノッチ部分のデータも含まれるので、ノッチを識別することが可能であり、それにより、イメージデータの取得と同時にノッチ合わせを行うことができる。
以降は第1の実施の形態の場合と同様に、取得されたイメージデータから欠陥の可能性のある部分の座標や差分の値が抽出され(ステップS23)、異常サンプルデータベース6が参照されて(ステップS24)、差分の値がレベル値を上回るか否かが判定される(ステップS25)。差分の値がレベル値を上回り欠陥が存在すると判定された場合には、そのウェーハ10は半導体製造装置60の処理には進められず戻され(ステップS26)、関係スタッフに通知される(ステップS27)。また、ステップS25において、差分の値がレベル値を下回り欠陥が存在しないと判定された場合には、そのまま半導体製造装置60の処理が実行される(ステップS28)。
このように第2の実施の形態の半導体製造装置60では、イメージセンサ部4によってイメージデータの取得とノッチ合わせを行うようにしたため、第1の実施の形態の半導体製造装置1の場合のようなノッチセンサ部3が不要になる。それにより、効率的に精度良く欠陥を検出することのできる装置の簡素化を図ることができる。
なお、以上の説明では、主に、ウェーハ10の端部の欠陥を検出する場合を例にして述べたが、前述のように、イメージセンサ部4の配置、撮像方向、配置数等を適当に設定することにより、ウェーハ全面すなわちウェーハ上のすべての領域について欠陥の有無を検査することが可能である。
また、以上の説明では半導体製造装置1,60を枚様式としたが、バッチ式の半導体製造装置の場合であっても、その前段で1バッチ分のウェーハをセットするための移載機に通常ノッチ合わせ機構が設けられているため、そのノッチ合わせ機構と共にあるいはそのノッチ合わせ機構に代えて、イメージデータを取得するための機構を付加すれば、上記半導体製造装置1,60の場合と同様にウェーハ上の欠陥の有無を検査することが可能である。
本発明の特徴は、ウェーハの回転動作を伴う半導体製造装置であれば、ウェーハのオリフラ合わせと同時に実行されてもよく、一般に、ウェーハの回転機構を伴う位置合わせ動作と同時に用いて好ましい。
(付記1) 半導体装置の製造過程で所定の処理を行う半導体製造装置において、
前記所定の処理前にウェーハの位置合わせと前記ウェーハ上のイメージデータの取得とを同時に行うようにしたことを特徴とする半導体製造装置。
(付記2) 取得されたイメージデータを帯状に加工し、加工されたイメージデータを一定の幅に分割し、分割されたイメージデータ同士を比較することによって欠陥の有無を判定することを特徴とする付記1記載の半導体製造装置。
(付記3) 取得されたイメージデータを、あらかじめ用意されたイメージデータと比較することによって欠陥の有無を判定することを特徴とする付記1記載の半導体製造装置。
(付記4) 欠陥が存在しないと判定されたウェーハについてのみ前記所定の処理を行うことを特徴とする付記2および3記載の半導体製造装置。
(付記5) 前記ウェーハのノッチの位置合わせに用いるノッチセンサ部と、前記ウェーハ上のイメージデータの取得に用いるイメージセンサ部と、を有することを特徴とする付記1記載の半導体製造装置。
(付記6) 異なる領域のイメージデータの取得に用いる複数のイメージセンサ部を有していることを特徴とする付記1記載の半導体製造装置。
(付記7) イメージデータの取得に用いるイメージセンサ部を有し、前記イメージセンサ部の前記ウェーハに対する角度を変化させることができるようにしたことを特徴とする付記1記載の半導体製造装置。
(付記8) 半導体装置の製造方法において、
ウェーハの位置合わせと前記ウェーハ上のイメージデータの取得とを同時に行うようにしたことを特徴とする半導体装置の製造方法。
(付記9) 取得されたイメージデータを帯状に加工し、加工されたイメージデータを一定の幅に分割し、分割されたイメージデータ同士を比較することによって欠陥の有無を判定することを特徴とする付記8記載の半導体装置の製造方法。
(付記10) 取得されたイメージデータを、あらかじめ用意されたイメージデータと比較することによって欠陥の有無を判定することを特徴とする付記8記載の半導体装置の製造方法。
(付記11) 欠陥が存在しないと判定されたウェーハについてのみ所定の処理を行うことを特徴とする付記9および10記載の半導体装置の製造方法。
第1の実施の形態の半導体製造装置の概略図である。 イメージセンサ部の構成例である。 リング照明のウェーハへの照射状態の模式図である。 イメージセンサ部の配置例を示す図である。 取得されるイメージデータの模式図である。 過去の異常サンプルの一例を示すウェーハ平面図である。 ウェーハ端部の一部拡大図である。 第1の実施の形態の半導体製造装置における欠陥検出の流れを示す図である。 欠陥検出の概略模式図である。 第2の実施の形態の半導体製造装置の概略図である。 第2の実施の形態の半導体製造装置における欠陥検出の流れを示す図である。
符号の説明
1,60 半導体製造装置
2 ローダ
3 ノッチセンサ部
4,4a,4b,4c,4d イメージセンサ部
41 ラインスキャンカメラ
42 2.5倍光学系
43 リング照明
44 斜方照明
5 イメージプロセッサ
6 異常サンプルデータベース
10,30 ウェーハ
10a 平坦面
10b,10c,10e,10f 傾斜面
10d 端面
11 ノッチ
20,50 帯状イメージデータ
31 ハードスクラッチ
32 チップ
51,52 ピーク
53,54 欠陥
A〜S 分割領域

Claims (4)

  1. 半導体基板を回転台に搭載する工程と、
    前記回転台を少なくとも1回転させて、前記半導体基板の回転位置合わせを行うと共に、前記半導体基板の表面画像を前記半導体基板の円周に沿って取得する工程と、
    前記表面画像に基づいて、前記半導体基板の表面の欠陥を検出する工程と、
    を有することを特徴とする欠陥検査方法。
  2. 前記欠陥を検出する工程は、前記半導体基板の第1の部分の前記表面画像を、前記第1の部分とは異なる第2の部分の前記表面画像と比較することにより行われることを特徴とする請求項1に記載の欠陥検査方法。
  3. 前記第1の部分の前記表面画像を、前記第2の部分の前記表面画像と比較することにより、前記第1の部分と前記第2の部分との差分を求め、前記差分が、あらかじめ設定された値を上回る場合に、前記第1の部分に欠陥が含まれると判定することを特徴とする請求項2に記載の欠陥検査方法。
  4. 前記表面画像に基づいて前記欠陥が検出されなかった場合に、前記回転台に搭載されている前記半導体基板に半導体装置の製造が行われることを特徴とする請求項1乃至3のいずれかに記載の欠陥検査方法。
JP2004315076A 2004-10-29 2004-10-29 欠陥検査方法 Expired - Fee Related JP4450720B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004315076A JP4450720B2 (ja) 2004-10-29 2004-10-29 欠陥検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004315076A JP4450720B2 (ja) 2004-10-29 2004-10-29 欠陥検査方法

Publications (2)

Publication Number Publication Date
JP2006128423A JP2006128423A (ja) 2006-05-18
JP4450720B2 true JP4450720B2 (ja) 2010-04-14

Family

ID=36722798

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004315076A Expired - Fee Related JP4450720B2 (ja) 2004-10-29 2004-10-29 欠陥検査方法

Country Status (1)

Country Link
JP (1) JP4450720B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220415690A1 (en) * 2021-06-24 2022-12-29 Kawasaki Jukogyo Kabushiki Kaisha Aligner apparatus

Also Published As

Publication number Publication date
JP2006128423A (ja) 2006-05-18

Similar Documents

Publication Publication Date Title
JP5318784B2 (ja) エッジビード除去プロセスを含む、ウェハ製造モニタリング・システム及び方法
TWI502187B (zh) 基板檢查裝置及基板檢查方法
US7822260B2 (en) Edge inspection
US20070237385A1 (en) Defect inspection apparatus
US7728965B2 (en) Systems and methods for inspecting an edge of a specimen
US8254663B2 (en) Ultrafine lithography pattern inspection using multi-stage TDI image sensors with false image removability
JP5225297B2 (ja) ウエハー上に形成されたダイに於けるアレイ領域の認識方法、ならびに係る方法の設定方法
TWI648534B (zh) 磊晶晶圓之裏面檢查方法、磊晶晶圓裏面檢查裝置、磊晶成長裝置之升降銷管理方法以及磊晶晶圓之製造方法
KR102313347B1 (ko) 화상 검사 장치 및 화상 검사 방법
TWI477764B (zh) 影像製作方法、基板檢查方法、記錄有用以執行該影像製作方法及該基板檢查方法之程式的記錄媒體與基板檢查裝置
JP2011047724A (ja) 欠陥検査装置およびその方法
JP2008128651A (ja) パターン位置合わせ方法、パターン検査装置及びパターン検査システム
US7477370B2 (en) Method of detecting incomplete edge bead removal from a disk-like object
JP2016145887A (ja) 検査装置および検査方法
JPWO2009031612A1 (ja) 観察装置および観察方法、並びに検査装置および検査方法
JPH04107946A (ja) 自動外観検査装置
JP2007093330A (ja) 欠陥抽出装置及び欠陥抽出方法
JP4450720B2 (ja) 欠陥検査方法
JP2009145307A (ja) 表面検査装置および表面検査方法
TW202225675A (zh) 雜訊圖案化特徵之檢測
TWI564981B (zh) 製造半導體裝置之方法
JP2007294815A (ja) 外観検査方法および外観検査装置
JP2006303487A (ja) ウェーハのエッジビード除去線を検出するための方法
JP5067049B2 (ja) 端部検査装置、及び被検査体の端部検査方法
JP5106202B2 (ja) 半導体ウェハの外観検査方法およびそれを備えた装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070906

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100126

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees