JP2011243783A - 半導体ウェーハ評価方法、半導体ウェーハ評価用標準試料およびその作製方法 - Google Patents

半導体ウェーハ評価方法、半導体ウェーハ評価用標準試料およびその作製方法 Download PDF

Info

Publication number
JP2011243783A
JP2011243783A JP2010115206A JP2010115206A JP2011243783A JP 2011243783 A JP2011243783 A JP 2011243783A JP 2010115206 A JP2010115206 A JP 2010115206A JP 2010115206 A JP2010115206 A JP 2010115206A JP 2011243783 A JP2011243783 A JP 2011243783A
Authority
JP
Japan
Prior art keywords
evaluation
standard sample
defect
semiconductor wafer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010115206A
Other languages
English (en)
Inventor
Sumio Miyazaki
澄夫 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2010115206A priority Critical patent/JP2011243783A/ja
Publication of JP2011243783A publication Critical patent/JP2011243783A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】半導体ウェーハの欠陥を銅デポジション法により光学的に評価する評価方法において、長期間安定して使用可能な標準試料を用いて信頼性の高い評価を行う手段を提供すること。
【解決手段】半導体ウェーハの欠陥を銅デポジション法により光学的に評価する半導体ウェーハの評価方法。表面にレーザー痕(群)が形成された半導体基板である標準試料上の該レーザー痕(群)を散乱光画像において擬似欠陥として光学的に検出し、検出された擬似欠陥を評価基準として、前記評価を行う。
【選択図】図4

Description

本発明は、シリコンウェーハ等の半導体ウェーハ(以下、単に「ウェーハ」ともいう)の欠陥を銅デポジション法により光学的に評価する半導体ウェーハ評価方法に関するものである。
更に本発明は、上記評価方法に使用される標準試料およびその作製方法に関するものである。
半導体デバイスの微細化および高集積化に伴い、シリコンウェーハ等の半導体ウェーハにおける結晶欠陥が製品歩留まりや信頼性に与える影響が大きくなってきている。そのため、結晶欠陥が低減されたウェーハを提供するための製造工程の改良とともに、製品出荷前にウェーハの結晶欠陥を正確に評価するための評価方法の確立も求められている。
近年、結晶欠陥の評価方法として銅(Cu)デポジション法が提案されている(例えば特許文献1、2参照)。銅デポジション法とは、Cuイオンが溶存する液体の中で、ウェーハ表面に形成した酸化膜に電位を印加すると、酸化膜が劣化しやすい部分に電流が流れ、CuイオンがCuとなって析出することを利用した評価法である。この酸化膜が劣化しやすい部分にはCOPなどの欠陥が存在していることが知られている。銅デポジション法によれば、通常の結晶検査に用いられるパーティクルカウンターでは検出できない微小な結晶欠陥(例えば直径0.2μm程度)を、当該結晶欠陥よりも大きな銅析出物(例えば10μm以上)としてウェーハ表面上に顕在化させることができる。つまり、銅デポジション法は、微小な結晶欠陥を容易に検出可能とする優れた方法である。また、結晶欠陥の大きさは結晶欠陥上に析出するCu析出物の大きさとほぼ比例し、結晶欠陥が大きいほど、その上に析出するCu析出物も大きくなる。したがってCu析出物の大きさから、結晶欠陥の大きさを把握することができる。また、Cu析出物の個数および面内分布は、結晶欠陥の個数および面内分布と対応するため、Cu析出物の個数や面内分布を求めることにより、結晶欠陥の個数や面内分布の情報を得ることができる。
特許第4380141号明細書 特許第3968768号明細書
銅デポジション法では、散乱光を利用する光学的手法によってウェーハ表面上のCu析出物のサイズ、個数、面内分布といった情報を得ることができる。Cu析出物の有無やそのサイズにより面内各部からの散乱光強度は変化するため、散乱光画像や強度分布の情報によりウェーハ表面のCu析出物の有無やそのサイズ、更には個数や面内分布を評価することができる。通常、上記評価に使用する標準試料としては、評価対象ウェーハと同様にCuデポジションしたウェーハが使用される。これは、市販の標準ウェーハの多くは、パーティクルカウンターにより検出可能な欠陥が形成されたものであるため、Cuデポジション法による評価では欠陥サイズが小さすぎ標準試料として使用できないからである。
しかしCuデポジションした標準試料は、
(i)時間経過によりCu析出物の剥がれが起こる、
(ii)Cu析出物の酸化により反射率が変化し測定される散乱光強度が経時変化する、
(iii)洗浄によりCu析出物が脱落するおそれがあるため、繰り返し使用により表面に異物が付着しても洗浄できず、この異物により散乱光画像や強度分布が変化する、
といった現象が発生し散乱特性が変化するため、長期間安定して標準試料として使用することができず、このような標準試料を長期間することは、評価の信頼性低下の原因となる。
そこで本発明の目的は、半導体ウェーハの欠陥を銅デポジション法により光学的に評価する評価方法において、長期間安定して使用可能な標準試料を用いて信頼性の高い評価を行う手段を提供することである。
本発明者らは、上記目的を達成するために鋭意検討を重ねた結果、レーザービームを照射することにより表面にレーザー痕(または複数のレーザー痕が密集して形成され光学的に1ドットとして検出されるレーザー痕群)を形成した半導体基板が、長期間散乱特性が変化せず標準試料として好適であることを見出すに至った。更に、レーザービーム照射によれば、所望のサイズの擬似欠陥(レーザー痕(群))を所望の位置に、所望の分布で形成できるため、検出すべき欠陥に応じた標準試料を容易に作製することができる。
本発明は、以上の知見に基づき完成された。
即ち、上記目的は、下記手段により達成された。
[1]半導体ウェーハの欠陥を銅デポジション法により光学的に評価する半導体ウェーハの評価方法であって、
表面にレーザー痕(群)が形成された半導体基板である標準試料上の該レーザー痕(群)を散乱光画像において擬似欠陥として光学的に検出し、
検出された擬似欠陥を評価基準として、前記評価を行うことを特徴とする、前記評価方法。
[2]同一の標準試料を使用して複数回の評価を行い、前記複数回の評価の間に標準試料を洗浄することを含む、[1]に記載の評価方法。
[3]前記標準試料は、表面にレーザー痕(群)が形成されたシリコン基板である、[1]または[2]に記載の評価方法。
[4]半導体ウェーハのDSOD欠陥を評価する、[1]〜[3]のいずれかに記載の評価方法。
[5]検出された擬似欠陥を欠陥サイズの評価基準とする、[1]〜[3]のいずれかに記載の評価方法。
[6]表面にレーザー痕(群)を有する半導体基板であることを特徴とする、半導体ウェーハの欠陥を銅デポジション法により光学的に評価する評価方法において使用される半導体ウェーハ評価用標準試料。
[7]表面にレーザー痕(群)を有するシリコン基板である、[6]に記載の標準試料。
[8]DSOD欠陥を評価する評価方法において使用される、[6]または[7]に記載の標準試料。
[9]欠陥サイズの評価基準を決定するための標準試料である、[6]〜[8]のいずれかに記載の標準試料。
[10]半導体ウェーハの欠陥を銅デポジション法により光学的に評価する半導体ウェーハの評価方法に使用される半導体ウェーハ評価用標準試料の作製方法であって、
半導体基板表面にレーザービームを照射することにより、評価すべき欠陥に基づき設定したサイズのレーザー痕(群)を形成することを特徴とする、前記作製方法。
[11]前記半導体基板はシリコン基板である、[10]に記載の標準試料の作製方法。
本発明によれば、銅デポジション法による半導体ウェーハの光学的評価において、長期間安定に使用可能な標準試料を提供することができ、この標準試料を用いることにより高い信頼性をもって半導体ウェーハを評価することができる。
銅デポジション法における半導体ウェーハ処理工程の一例を示すフローチャートである。 銅デポジション装置の構成を示す概略図である。 比較例1で作製した比較標準試料の欠陥マップ(上図)および散乱光強度のヒストグラム(下図)を示す。 実施例1で作製した標準試料の欠陥マップ(上図)および散乱光強度のヒストグラム(下図)を示す。 レーザー痕個数と散乱強度との相関を示すグラフである。
本発明は、
半導体ウェーハの欠陥を銅デポジション法により光学的に評価する半導体ウェーハの評価方法であって、前記評価を、表面にレーザー痕(群)が形成された半導体基板である標準試料上の該レーザー痕(群)を散乱光画像において擬似欠陥として光学的に検出し、検出された擬似欠陥を評価基準として、前記評価を行うことを特徴とする、前記評価方法;
表面にレーザー痕(群)を有する半導体基板であることを特徴とする、半導体ウェーハの欠陥を銅デポジション法により光学的に評価する評価方法において使用される半導体ウェーハ評価用標準試料;
半導体ウェーハの欠陥を銅デポジション法により光学的に評価する半導体ウェーハの評価方法に使用される半導体ウェーハ評価用標準試料の作製方法であって、半導体基板表面にレーザービームを照射することにより、評価すべき欠陥に基づき設定したサイズのレーザー痕(群)を形成することを特徴とする、前記作製方法
に関するものである。
以下、本発明の評価方法、評価用標準試料およびその作製方法について、更に詳細に説明する。
本発明における評価対象は半導体ウェーハであり、通常はシリコンウェーハである。シリコンウェーハは、シリコン単結晶インゴットをスライスして作製されるが、シリコン単結晶育成時に結晶内部に導入される欠陥(グローイン欠陥(grown-in defect)は、シリコンウェーハの表層に集積回路を形成した際にその特性に大きな影響を与える。グローイン欠陥を抑制した低欠陥結晶を育成するには、原料融液から引き上げられた単結晶の冷却速度を、欠陥形成抑制効果が顕著となる領域において、極力一定に保ちながら結晶育成を行うことが有効である。更に、グローイン欠陥が発生するV−リッチ領域とL−SEPD(Large-Secco Etch Pit Defect)が発生するI−リッチ領域の境界にあり、これらの結晶欠陥が存在しないニュートラルな領域で結晶を成長させることで、高品質なシリコン単結晶を得ることができる。
しかし、上記のように結晶欠陥を抑制すべくニュートラルな領域で結晶成長させたシリコン単結晶でも、極微小な結晶欠陥が存在することが知られている。この結晶欠陥は欠陥のサイズが非常に小さいため、通常の結晶検査に用いられるパーティクルカウンターでは検出することができない。これらの欠陥は、DSOD(Direct Surface Oxide Defect)と呼ばれる。上記銅デポジション法は、ウェーハ表層に存在する欠陥に対する検出限界を向上させ、より微細な欠陥に対しても正確に評価を行うことができるため、DSOD欠陥の評価方法として好適である。
以下に、銅デポジション法におけるCu析出物(析出銅)の形成方法について、図1に基づき説明する。
図1は、銅デポジション法における半導体ウェーハ処理工程の一例を示すフローチャートである。まず、評価の対象となる被評価ウェーハWを準備する(図1の工程100)。このウェーハWに対して、適宜必要な前処理が行われる。例えば、前処理として、ウェーハWを洗浄して(図1の工程102)、続いてウェーハWを酸化炉に投入し、熱酸化を行ってウェーハ上に酸化膜Fを形成する(図1の工程104)。この酸化膜の厚さは特に限定されるものではないが、通常25〜50nm程度である。
次に、表面が熱酸化膜(絶縁膜)Fで覆われた上記ウェーハWに対して、ウェーハと下部電極との間に電気的な通路を確保するために、ウェーハのバックサイドの一部をエッチングする(図1の工程106)。ウェーハのバックサイド全体をエッチングしてもよいが、最小の電気的な通路を確保するだけで十分である。なお、通常このエッチングは、フッ化水素(HF)の蒸気を用いて行われる。
上記ウェーハは次にエッチングガス等の残留物を除去するために純水で洗浄される(図1の工程108)。その後、この酸化膜が形成された評価対象ウェーハに対してCuデポジションが実施される(図1の工程112)。
上記Cuデポジションは、図2に概略的に示されたCuデポジション装置10によって行われる。Cuデポジション装置10は、処理容器12を有している。処理容器12には、銅に金メッキした下部電極(プレート)14および銅でできた上部電極(プレート)16が所定の間隔において配置されている。表面が酸化膜Fで覆われたウェーハWは、その面を上部電極側にし、下部電極14と上部電極16との間に位置するようにウェーハ保持部18にセットされる。
下部電極14及び上部電極16には各々接続端子14a及び16aが接続されている。接続端子14a、16aは、直流外部電源20に接続されている。外部電源20によって変動可能状態で電圧が下部及び上部電極14、16に印加され、これらの電極14、16間で一定の電界が形成されるようになっている。
処理容器12には、溶媒(電解剤)22が注入されている。溶媒22としては、通常メタノールが用いられる。
通常、Cuデポジションを開始する段階で、ダミーウェーハでシーズニングを行う。シーズニングは通常1時間程度行われる(図1の工程110)。このようにシーズニングを行う理由は、電極を清掃するためや、銅がイオン化するために十分な時間を確保するためである。具体的には、溶媒としてメタノールを注入し、メタノールに浸されている銅のプレート(上部プレート)に負のバイアスを加え、銅をイオン化する。
その次にダミーウェーハを脱着した後、目的のウェーハ(被評価ウェーハ)Wをウェーハ保持部18に装着する。次に前記下部電極14及び上部電極16に外部電圧を印加して銅のイオンを目的のウェーハWの欠陥部位上にデポジションさせる(図1の工程112)。前記銅をデポジションさせる段階で印加する電界の強度は、通常3〜10MV/cmの範囲内である。
このようなCuデポジションを行ったウェーハを洗浄、乾燥することにより(図1の工程114)、評価前処理が完了する。
次に、上記処理を行ったウェーハを光学的評価に付すことにより、析出銅のサイズ、数、面内分布等を評価する。ウェーハ表面に検査光を入射させると、析出銅の有無やその程度(大きさや個数)により面内各部からの散乱光強度は変化するため、散乱光画像や強度分布の情報によりウェーハ表面の析出銅の有無やその程度を評価することができる。前述の通り、ここで得られる析出銅に関する情報から、ウェーハの結晶欠陥の情報(サイズや個数)を得ることができ、この情報からウェーハの結晶欠陥を評価することができる。評価装置としては、パーティクルカウンター等の散乱光を利用して欠陥評価を行うことができる各種光学式装置を用いることができる。
上記評価では、以下のように標準試料を用いることにより析出銅の評価を行う。
光学的手法による欠陥評価は、原理的に欠陥サイズを直接測定するものではなく、既知サイズの欠陥を有する標準試料の散乱光強度を測定することにより、散乱光強度から欠陥サイズを求める検量線を作成する。その後、実評価を行い散乱光強度を求めると、求められた散乱光強度から上記検量線によって評価対象ウェーハ上の欠陥サイズを求めることができる。または、既知サイズの欠陥を有する標準試料からの散乱光強度を指標として、例えば、当該散乱光強度を超える強度の散乱光を発する散乱箇所は許容範囲を超える欠陥に対応する部分であると判定することも可能である。更には、標準試料の散乱箇所を、評価対象ウェーハ上の析出銅(即ち欠陥)の位置や分布を決定する際の指標とすることもできる。
そして本発明では、前記標準試料として、表面にレーザー痕(群)が形成された半導体基板を使用する。ここで本発明において「レーザー痕(群)」とは、レーザー照射により形成された1つの凹み(レーザー痕)と、複数のレーザー痕が密集して散乱光画像上で一塊(1ドット)として検出されるレーザー痕群とを含むものとする。半導体基板に対してレーザービームを照射すると、基板自体がレーザービームの熱により局部的に溶解されることによって基板表面に凹状のレーザー痕(クレーター状の凹み)が形成される。このようなレーザー痕(群)を有する基板表面に光照射を行うと、レーザー痕(群)の有無やその程度(大きさや個数)により面内各部からの散乱光強度は変化するため、散乱光画像や強度分布の情報により基板表面の凹み(レーザー痕(群))の有無やその程度を評価することができる。即ち本発明は、基板上のレーザー痕(群)を擬似欠陥として光学的に検出し、検出された擬似欠陥を評価基準として、実評価を行う。従来は標準試料として使用可能でありそうなウェーハ(検出対象となる欠陥と同程度の大きさの欠陥が適度な分布で含まれていると予想されるウェーハ)を製造工程から抽出しCuデポジションを行い標準試料として使用していた。しかし、このような標準試料では欠陥のサイズ、位置および分布を制御することは不可能である。これに対しレーザービームによれば、レーザーパワーやドット数、レーザービームの走査条件を変えることで所望のサイズ、個数、分布で凹みを形成することができる。また、擬似欠陥は基板表面を局部的に溶解することによる凹みであって、従来使用されていた標準試料のようにウェーハ表面上の付着物(析出銅)ではないため、洗浄による形状や個数の変化はない。したがって、繰り返し使用した際に異物が付着した場合には、洗浄することにより付着物を除去することができる。
前記レーザー痕(群)は、レーザービーム照射によって半導体基板表面に識別マークを形成するために通常使用される公知のレーザーマーカーによって行うことができる。前述のように、擬似欠陥は、1つのレーザー痕から形成されてもよく、レーザー痕が密集したレーザー痕群であって光学的に1ドットとして検出されるものでもよい。所望の形状および分布でレーザー痕(群)を形成するために、特開平11−238656号公報に記載の方法等を用いることもできる。レーザー痕(群)を形成する半導体基板は特に限定されるものではないが、レーザービームによる加工精度等の点からシリコン基板が好適である。
以下、本発明を実施例により更に説明する。但し、本発明は実施例に示す態様に限定されるものではない。
[比較例1]
比較標準試料の作製
直径8インチで両面を鏡面加工したシリコンウェーハに図1に示す工程100〜114を経て50nmの熱酸化膜形成からCuデポジションおよびその後の洗浄、乾燥までの処理を行った。処理後のウェーハ表面をパーティクルカウンター(光散乱により欠陥計測を行う装置)により測定して得られた欠陥マップを図3上図に、同装置により測定された散乱光強度のヒストグラムを図3下図に示す。
[実施例1]
標準試料の作製
レーザー痕形成前に予備実験を行い、比較例1で作製した比較標準試料と同様の散乱強度が得られるレーザー痕(群)サイズを特定した。その後、直径8インチで両面を鏡面加工したシリコンウェーハに、市販のレーザーマーカーをウェーハ上に走査することによって、特定したサイズのレーザー痕群(凹みが密集したもの)を合計13個、面内等間隔に形成した。レーザー痕群形成後のウェーハ表面をパーティクルカウンターにより測定して得られた欠陥マップを図4上図に、同装置により測定された散乱光強度のヒストグラムを図4下図に示す。
上記で得た欠陥マップは、装置組み込みの検出器によりウェーハサイズとエッジを検出し、エッジからの距離と移動速度(サンプル走査速度)により欠陥位置を決定することによって作成した。また、測定前に、スポットライト下での目視測定と同程度の感度となるように照射光強度、散乱光検出カメラ位置、サンプル走査速度などの条件を決定し、この決定された条件にて測定を行った。使用した計測装置は、鉛直方向から若干(0°超〜10°程度)斜めに入射された帯状の照射光の中をウェーハが移動し、正反射した反射光は検出器には入らず欠陥で散乱された光のみが検出される構成となっている。これにより、散乱光による欠陥検出が可能となる。検出される散乱光強度と実測した欠陥サイズから、散乱光強度から欠陥サイズを求める検量線を作成することができる。また、標準試料の欠陥個数は散乱箇所の数に対応する。
シリコンウェーハにCuデポジションを行い作製した比較標準試料では、図3上図に示すようにウェーハ面内で欠陥が偏在し、図3下図に示すように各欠陥による散乱強度もばらつきが大きかった。光学的評価における散乱光のばらつきは、欠陥自体からの散乱光ばらつき、照射光のばらつき(照射部の不良)、検出部分のばらつき(検出部の不良)、の3つが主な要因となって発生すると考えられる。Cuデポジションを行い作製した標準試料では、欠陥の大きさや形状を制御することは困難であるため、欠陥自体からの散乱光ばらつきは大きくなる。この点が、比較標準試料において、各欠陥による散乱強度に大きなばらつきが生じた理由であると考えられる。このような標準試料では、その他のばらつき要因(評価装置の照射部、検出部の不良)が、欠陥自体からの散乱光ばらつきに埋もれてしまう可能性がある。標準試料は、評価装置の管理(校正および点検)にも利用され得るものであるが、評価装置に起因するばらつきが埋もれてしまうことは、装置管理の点では不利である。
これに対し、レーザーマーカーを利用してレーザー照射によりレーザー痕群を形成した標準試料では、ウェーハ面内の所望の位置に擬似欠陥(レーザー痕群)を形成することができた(図4上図参照)。また、図4下図に示すように、各擬似欠陥からの散乱強度のばらつきも小さかった。このような標準試料を用いることにより、評価装置の不良を容易に検出することが可能となり、装置管理をより良く行うことができる。
レーザー痕個数と散乱強度との相関
実施例1と同じレーザーマーカーを使用し、レーザーパワー一定の下でレーザー照射により作製したレーザー痕群を構成するレーザー痕の個数を変えて、個数の違いによる散乱光強度の変化を確認した。結果を図5に示す。
図5に示すように、レーザー痕個数、即ち擬似欠陥サイズと散乱強度は一次相関があるため、レーザー痕個数を調整することにより、所望の散乱強度、即ち所望サイズの擬似欠陥の作製が可能であることが確認できる。
本発明の評価方法は、半導体ウェーハの品質管理方法として好適である。

Claims (11)

  1. 半導体ウェーハの欠陥を銅デポジション法により光学的に評価する半導体ウェーハの評価方法であって、
    表面にレーザー痕(群)が形成された半導体基板である標準試料上の該レーザー痕(群)を散乱光画像において擬似欠陥として光学的に検出し、
    検出された擬似欠陥を評価基準として、前記評価を行うことを特徴とする、前記評価方法。
  2. 同一の標準試料を使用して複数回の評価を行い、前記複数回の評価の間に標準試料を洗浄することを含む、請求項1に記載の評価方法。
  3. 前記標準試料は、表面にレーザー痕(群)が形成されたシリコン基板である、請求項1または2に記載の評価方法。
  4. 半導体ウェーハのDSOD欠陥を評価する、請求項1〜3のいずれか1項に記載の評価方法。
  5. 検出された擬似欠陥を欠陥サイズの評価基準とする、請求項1〜3のいずれか1項に記載の評価方法。
  6. 表面にレーザー痕(群)を有する半導体基板であることを特徴とする、半導体ウェーハの欠陥を銅デポジション法により光学的に評価する評価方法において使用される半導体ウェーハ評価用標準試料。
  7. 表面にレーザー痕(群)を有するシリコン基板である、請求項6に記載の標準試料。
  8. DSOD欠陥を評価する評価方法において使用される、請求項6または7に記載の標準試料。
  9. 欠陥サイズの評価基準を決定するための標準試料である、請求項6〜8のいずれか1項に記載の標準試料。
  10. 半導体ウェーハの欠陥を銅デポジション法により光学的に評価する半導体ウェーハの評価方法に使用される半導体ウェーハ評価用標準試料の作製方法であって、
    半導体基板表面にレーザービームを照射することにより、評価すべき欠陥に基づき設定したサイズのレーザー痕(群)を形成することを特徴とする、前記作製方法。
  11. 前記半導体基板はシリコン基板である、請求項10に記載の標準試料の作製方法。
JP2010115206A 2010-05-19 2010-05-19 半導体ウェーハ評価方法、半導体ウェーハ評価用標準試料およびその作製方法 Pending JP2011243783A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010115206A JP2011243783A (ja) 2010-05-19 2010-05-19 半導体ウェーハ評価方法、半導体ウェーハ評価用標準試料およびその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010115206A JP2011243783A (ja) 2010-05-19 2010-05-19 半導体ウェーハ評価方法、半導体ウェーハ評価用標準試料およびその作製方法

Publications (1)

Publication Number Publication Date
JP2011243783A true JP2011243783A (ja) 2011-12-01

Family

ID=45410137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010115206A Pending JP2011243783A (ja) 2010-05-19 2010-05-19 半導体ウェーハ評価方法、半導体ウェーハ評価用標準試料およびその作製方法

Country Status (1)

Country Link
JP (1) JP2011243783A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349583A (zh) * 2020-10-27 2021-02-09 西安奕斯伟硅片技术有限公司 硅片刻蚀方法、dosd检测方法及硅片刻蚀装置
KR20220109270A (ko) * 2021-01-28 2022-08-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 원자 레벨 검사를 사용하는 제조 공정

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112349583A (zh) * 2020-10-27 2021-02-09 西安奕斯伟硅片技术有限公司 硅片刻蚀方法、dosd检测方法及硅片刻蚀装置
KR20220109270A (ko) * 2021-01-28 2022-08-04 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 원자 레벨 검사를 사용하는 제조 공정
KR102595715B1 (ko) * 2021-01-28 2023-10-27 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 원자 레벨 검사를 사용하는 제조 공정

Similar Documents

Publication Publication Date Title
JP5024865B2 (ja) 半導体基板の評価方法
JP4560013B2 (ja) 光起電積層体の効率を高める方法
JP5519305B2 (ja) 炭化珪素単結晶の欠陥検出方法
US7718446B2 (en) Evaluation method for crystal defect in silicon single crystal wafer
TW201500595A (zh) 晶圓夾持設備上之電鍍的偵測
US10513798B2 (en) Method for determining defect region
JP2010021242A (ja) 貼り合わせ用ウェーハの欠陥検出方法
WO2016147510A1 (ja) 半導体基板の評価方法及び半導体基板の製造方法
JP2011243783A (ja) 半導体ウェーハ評価方法、半導体ウェーハ評価用標準試料およびその作製方法
JP2008135716A (ja) 太陽電池を製造する際のウェハの評価方法と装置
KR101246493B1 (ko) 웨이퍼의 결함 평가방법
JP5590002B2 (ja) 金属汚染評価方法及びエピタキシャルウェーハの製造方法
JP7204436B2 (ja) 欠陥除去方法及びSiCエピタキシャルウェハの製造方法
JP2010048795A (ja) シリコン単結晶ウエーハの結晶欠陥の検出方法
KR102661941B1 (ko) 웨이퍼의 결함 영역의 평가 방법
KR101339624B1 (ko) 단결정 실리콘 웨이퍼 및 반도체 웨이퍼
JP2012079932A (ja) シリコン単結晶の結晶欠陥の評価方法
JP2002083853A (ja) 半導体ウェーハの評価方法及び装置
JP2004303973A (ja) 半導体基板の検査方法および製造方法並びに半導体基板
KR100901925B1 (ko) 웨이퍼의 게터링 평가 방법
KR20020031905A (ko) 반도체 웨이퍼 결함 검출 방법
KR20130072771A (ko) 웨이퍼의 석출 결함 평가방법
JP5152165B2 (ja) シリコンウェーハの検査方法
JP2005019600A (ja) ウエーハの評価方法及びウエーハ製造工程の管理方法
JP3968768B2 (ja) 半導体ウェーハの評価装置および評価方法