KR101339624B1

KR101339624B1 - 단결정 실리콘 웨이퍼 및 반도체 웨이퍼

Info

Publication number: KR101339624B1
Application number: KR1020120099116A
Authority: KR
Inventors: 함호찬
Original assignee: 주식회사 엘지실트론
Priority date: 2012-09-07
Filing date: 2012-09-07
Publication date: 2013-12-09

Abstract

실시예의 웨이퍼는 결함 평가의 대상이 되는 웨이퍼로서, 상기 웨이퍼 상에는 산화막이 형성되어 있고, 상기 웨이퍼에 LDP(Loop Dominant Point defect zone) 영역이 포함되고, 표면 광전압으로 측정되는 소수 캐리어의 확산 거리가 450㎛ 이상인 경우, Pi 영역은 440㎛ 이상, LDP는 290~440㎛이다.

Description

단결정 실리콘 웨이퍼 및 반도체 웨이퍼{Silicon single crystal wafer and semiconductor device}

실시예는 결함 평가에 사용되는 웨이퍼에 대한 것이다.

일반적으로 실리콘 웨이퍼를 제조하는 방법으로 초크랄스키(CZochralski: 이하 CZ) 방법을 많이 이용하고 있으며, CZ 방법에서는 석영 도가니에 다결정 실리콘을 장입하고, 이를 흑연 발열체에 의해 가열하여 용융시킨 후, 용융 결과 형성된 실리콘 용융액에 씨드 결정을 담그고 계면에서 결정화가 일어나도록 하여 씨드 결정을 회전하면서 인상시킴으로써 단결정의 실리콘 잉곳을 성장시킨다. 그런 다음, 실리콘 잉곳을 슬라이싱(slicing), 에칭(etching) 및 폴리싱(polishing)하여 웨이퍼 형태로 만들게 된다.

이러한 방법으로 제조된 단결정 실리콘 잉곳 또는 실리콘 웨이퍼는 COP(Crystal Originated Particles), FPD(Flow Pattern Defect), OISF(Oxygen induced Stacking Fault), BMD(Bulk Micro Defect) 등의 결정 결함이 나타나고 있으며, 이와 같은 성장 중에 도입되는 결함(grown-in defect)의 밀도와 크기의 감소가 요구되고 있으며, 상기 결정 결함은 소자 수율 및 품질에 영향을 미치는 것으로 확인되고 있다. 따라서, 결정 결함을 완전히 제거시킴과 동시에 이런 결함을 쉽고 빠르게 평가하는 기술은 아주 중요하다.

또한, 단결정 실리콘 잉곳 또는 실리콘 웨이퍼는 그 결정의 성장 조건에 따라서 베이컨시형 점결함이 우세하여 과포화된 베이컨시(Vacancy)가 응집된 결함을 갖는 V-rich 영역, 베이컨시형 점결함이 우세하나 응집된 결함이 없는 Pv 영역, 베이컨시/인터스티셜 경계(V/I boundary), 인터스티셜(Interstitial) 점결함이 우세하나 응집된 결함이 없는 Pi 영역, 인터스티셜 점결함이 우세하여 과포화된 인터스티셜 실리콘이 응집된 결함을 갖는 I-rich 영역 등이 존재한다.

그리고, 이러한 영역이 발생하는 위치와 단결정 실리콘 잉곳의 결정 길이별로 이러한 영역들이 어떻게 변화해 가는지 확인하는 것은 결정의 품질 수준을 평가함에 있어서 중요하다.

종래기술에 의하면 CZ 방법으로 제조되는 단결정 잉곳에 있어서, V/G로 일컬어지는 보론코프 이론에 따라 V/G의 임계치 이상으로 성장할 경우(고속 성장)에는 보이드(Void) 결함이 존재하는 V-rich 영역이 발생하고, V/G의 임계치 이하로 성장할 경우(저속 성장)에는 OISF(Oxidation Induced Stacking Fault)결함이 에지(Edge) 또는 센터(Center)영역에 링(Ring) 형태로 발생하며, 더욱 저속으로 할 경우 격자간 실리콘이 집합한 전위 루프(Dislocation Loop)가 엉켜서 LDP(Loop Dominant Point defect zone) 결함영역인 I-rich 영역이 발생한다.

이러한 V영역과 I영역의 경계 사이에는 V-rich도 I-rich도 아닌 무결함 영역이 존재한다. 무결함 영역 내에서도 VDP(Vacancy Dominant Point defect zone) 무결함 영역인 Pv 영역과, IDP(Interstitial Dominant Point defect zone) 무결함 영역인 Pi 영역으로 구분이 되며 무결함 웨이퍼를 제조하기 위해서는 상기 영역을 제조하는 마진으로 인식하고 있다.

한편, 종래기술에 의한 실리콘 웨이퍼 평가방법은 아래와 같다.

첫째, 실리콘 웨이퍼 표면 결함 평가 방법으로 65nm 크기 이하의 COP결함이 존재하는 웨이퍼를 이용하여 RTP 처리를 진행한 후, 표면 광 전압 법(SPV: Surface Photovoltage)을 이용하여 웨이퍼상의 소수캐리어의 확산 거리를 계산하며, COP는 소수캐리어의 재결합 센터(Recombination Center)로 작용하여 입자 카운터 장비에 의해 검출되지 못하는 COP를 검출할 수 있는 방법이 있다.

한편, RTP를 이용하여 SPV법으로 측정할 경우, 65nm 크기 혹은 이하의 결정 결함을 확인할 수 있으나 현재의 입자 카운터 장비의 경우, 50nm 이하 혹은 20~30nm 수준의 결함의 수준 및 분포 등을 확인할 수 있으므로 더욱 정밀한 측정방법이 요구된다.

둘째, V-Rich 영역, OISF 영역, 그리고 구리 데코레이션(Cu decoration)법에 의해 검출되는 영역에도 속하지 않으면서 TZDB(Time zero dielectric breakdown) 특성이 향상된 영역을 RIE(Reactive Ion Etching: 반응성 이온 에칭법)방법을 이용하여 검출하는 방법이 있으며, 이 방법으로 RIE 결함이 검출되지 않을 경우, 이 영역에서 소자(Device)를 제작해도 산화막의 파괴 특성이 떨어지지 않는 고 품질의 실리콘 웨이퍼임을 확인하는 방법이다.

한편, RIE 방법의 경우, TZDB 열위 영역을 검출하는데 좋은 방법이지만 별도의 이온에칭을 위한 장비가 보유되어야 하는 문제와 실제 결과물인 RIE가 완료된 웨이퍼를 나타내기 위해서는 별도의 장비가 필요한 문제가 있다.

셋째, 상기 두번째 방법으로 확인할 수 없었던 결정 열위 영역을 TZDB방법을 개선하여 확인할 수 있는 방법이 있다. 한편, 이러한 방법은 기존의 TZDB방법을 개선하여 RIE영역을 확인할 수 있으나 추가 열처리 및 어닐링(Annealing) 과정이 필요하기 때문에 시간이 많이 소비되고, TZDB를 측정하기 위한 샘플 제작 과정에서 샘플 제작의 실패 가능성이 존재할 수 있다.

넷째, 구리 헤이즈를 이용한 단결정 실리콘의 결정 결함 영역구분 방법 및 결정 결함 영역 평가용 구리 오염 용액으로서, 일정 농도의 구리(Cu)용액을 이용하여 웨이퍼의 한쪽면을 오염시킨 뒤, 특정한 온도와 시간 동안 열처리하면 특정한 결정 영역에서 발생하는 구리 헤이즈(Cu haze)를 눈(visual)으로 관찰하여 결정 결함 영역을 구분할 수 있다.

한편, 구리 헤이즈 평가 방법은 TZDB 열위 영역 외에 다른 결정 결함 영역까지 파악할 수 있다는 장점을 가지나, 이 방법의 경우, 정확한 구리 농도 수준을 유지하기 위한 노력이 필요하며 정확한 결정 영역, 예를 들어 TZDB 열위 영역 혹은 RIE 검출 영역을 확인하기 위해서는 별도의 2개의 열처리 과정을 거쳐야 하는 문제가 있다.
(특허문헌 1) KR10-838350 B
(특허문헌 2) KR2010-0137492 A
(특허문헌 3) KR10-763834 B

실시예는 TZDB(Time zero dielectric breakdown)의 특성이 열위되지 않는 영역을 SPV(Surface Photovoltage)방법을 이용하여 평가할 수 있는 웨이퍼에 대한 것이다.

또한, 실시예는 LDP(Loop Dominant Point defect zone) 영역, 퓨어(Pure) 영역, Pv 영역, Pi 영역 등의 결정 영역의 구분이 가능한 웨이퍼를 제공하고자 한다.

실시예의 단결정 실리콘 웨이퍼는 결함 평가의 대상이 되는 웨이퍼로서, 상기 웨이퍼 상에는 산화막이 형성되어 있고, 상기 웨이퍼에 LDP(Loop Dominant Point defect zone) 영역이 포함되고, 표면 광전압으로 측정되는 소수 캐리어의 확산 거리가 450㎛ 이상인 경우, Pi 영역은 440㎛ 이상, LDP는 290~440㎛이다.

또한, 단결정 실리콘 실시예의 웨이퍼는 결함 평가의 대상이 되는 웨이퍼로서, 상기 웨이퍼 상에는 산화막이 형성되어 있고, 상기 웨이퍼에 LDP(Loop Dominant Point defect zone) 영역이 포함되지 않고, 표면 광전압으로 측정되는 소수 캐리어의 확산 거리가 450㎛ 이상인 경우, Pi 및 Pv 영역은 420㎛, O-band 영역은 380㎛이하이다.

또한, 단결정 실리콘 실시예의 웨이퍼는 결함 평가의 대상이 되는 웨이퍼로서, 상기 웨이퍼 상에는 산화막이 형성되어 있고, 표면 광전압으로 측정되는 소수 캐리어의 확산 거리가 450㎛ ~ 400㎛인 경우, Pi 및 Pv 영역은 340㎛, O-band 영역은 240㎛이하이다. 그리고, 표면 광전압으로 측정되는 소수 캐리어의 확산 거리가 400㎛ ~ 350㎛인 경우에는, Pi 및 Pv 영역은 340㎛, O-band 영역은 120㎛이하인 웨이퍼이며, 측정되는 소수 캐리어의 확산 거리가 350㎛ ~ 300㎛인 경우, Pi 및 Pv 영역은 280㎛, P-band(O-band) 영역은 120㎛이하이다.

실시예에 의하면 간단하면서 짧은 시간에 웨이퍼 또는 잉곳의 오염 여부를 확인할 수 있고, 실리콘 결함의 영역을 구분하는데 필요한 기준이 명확하여 누구나 쉽게 적용할 수 있는 장점이 있다.

또한, 실시예는 SPV방법을 이용하기 때문에 결과물의 확인도 기존의 방법과 비교할 때, 작업자의 기술(Skill)에 의존하지 않고, SPV 측정 전 수행하는 전처리 과정이 객관적인 프로세스(Process)로 진행될 수 있어서 객관적인 결함 평가방법을 제공할 수 있다.

또한, 실시예에 의하면 LDP(Loop Dominant Point defect zone) 영역, 퓨어(Pure) 영역, Pv 영역, Pi 영역 등의 결정 영역의 구분이 가능한 웨이퍼를 제공할 수 있다.

도 1은 실시예에 따른 웨이퍼결함 평가방법의 순서도.
도 2 내지 4는 실리콘 웨이퍼 점 결함 평가 방법을 이용하여 평가한 비교예의 결과 예시도.
도 5 및 도 6은 실시예에 따른 실리콘 웨이퍼 점 결함 평가 방법을 이용한 실리콘 결함영역을 구분하는 방법으로 관찰한 샘플에서 각각의 결정영역별 소수 캐리어의 확산 거리를 나타낸 결과 예시도.
도 7은 보통의 폴리싱된 웨이퍼(Normal Polished Wafer)를 이용하여 실시예에 따른 실리콘 웨이퍼 점 결함 평가 방법을 좀 더 구체적으로 적용한 예.
도 8 내지 도 13은 SPV를 이용하여 실시예에 따른 소수 캐리어의 확산 거리 결과 예시도, 구리 헤이즈를 이용하여 결정 영역을 구분한 맵 및 구리 헤이즈를 이용하여 구분한 결정 영역을 도식화한 상태에서 가로 방향의 소수 캐리어 확산 거리를 나타낸 예시도.

실시예는 TZDB(Time zero dielectric breakdown)의 특성이 열위되지 않는 영역을 SPV(Surface Photovoltage)방법을 이용하여 평가할 수 있는 웨이퍼의 결함 평가방법을 제공하고자 한다.

도 1은 실시예에 따른 웨이퍼결함 평가방법의 순서도이다.

실시예에 따른 웨이퍼결함 평가방법은 웨이퍼 샘플을 준비하는 단계(S110)와, 상기 웨이퍼 샘플 상에 산화막(Oxidation layer)을 형성하는 단계(S120)와, 표면 광전압법(SPV: Surface Photo voltage Method)으로 소수 캐리어의 확산거리를 측정하는 단계(S130) 및 오염정도의 결과를 판정하는 단계(S140)를 포함할 수 있다.

실시예에 따른 웨이퍼의 결함 평가방법에 의하면, 결정 영역의 구분, 특히 기존의 V-rich 영역 및 OISF 영역, 그리고 구리 데코레이션(Cu decoration)법으로 검출되지 않으면서도 TZDB의 특성이 열위되지 않는 영역을 SPV방법을 이용하여 웨이퍼 내의 소수 캐리어의 확산거리를 측정한 후 간단하게 평가하는 방법을 제공할 수 있다.

특히, TZDB(Time zero dielectric breakdown) 특성 또는 TDDB(Time dependent dielectric breakdown) 특성이 열위되지 않는 영역 검출 외에도 실리콘 점 결함이 응집된 형태의 결함을 갖지 않는 무결함 영역인 Pv 영역 및 Pi 영역도 구분이 가능한 실리콘 웨이퍼 점 결함 평가 방법을 제공할 수 있다.

또한, 실시예에 의하면 간단하면서 짧은 시간에 웨이퍼 또는 잉곳의 오염 여부를 확인할 수 있고, 실리콘 결함의 영역을 구분하는데 필요한 기준이 명확하여 누구나 쉽게 적용할 수 있는 장점이 있다.

이하, 실시예에 따른 웨이퍼의 결함 평가방법을 도면을 참조하여 상세히 설명한다.

먼저 실시예에 따른 웨이퍼의 결함 평가방법은 평가 샘플을 준비하고(S110) 일정 이상의 온도에서 일정 두께의 건식 산화 막(Dry Oxidation layer)를 형성(S120)한다.

산화막을 형성하는 온도 및 두께는 웨이퍼의 산소 농도 및 기타 웨이퍼의 결정 결함 분포에 따라 달라질 수 있으며, 각 조건에 따른 소수 캐리어의 확산거리는 달라질 수 있기 때문에 평가 기준은 달라질 수 있다.

상기 산화막은 건식 산화막 또는 습식 산화막일 수 있으며, 상기 산화막의 두께는 약 100Å 내지 수만 Å 일 수 있다. 예를 들어, 상기 산화막의 두께는 약 100 Å~약 12000Å 두께일 수 있으며, 상기 산화막의 두께가 100 Å 미만인 경우 소수 캐리어가 검출(detecting) 되지 않을 수 있으며, 12000Å을 초과하는 경우 소수 캐리어의 과도한 확산이 발생할 수 있다.

예를 들어, 실시예에서 상기 산화막의 형성은 약 900℃~약 1000℃의 온도에서 약 60분에서 140분의 산화막 형성공정에 의해 약 100 Å~약 1000Å 두께의 건식산화막을 형성할 수 있으나 이에 한정되는 것은 아니다.

실시예에 의하면 상기 산화막의 형성에 의해 웨이퍼의 전체 결정영역에 대해 결함여부를 검출할 수 있다.

다음으로, 실시예는 건식방법으로 일정한 두께의 산화막이 증착되어 있는 웨이퍼를 이용하여 SPV(Surface Photo voltage Method)방법을 이용하여 웨이퍼의 소수 캐리어 확산 거리를 측정(S130)한다.

이때 SPV 방식을 이용하여 소수 캐리어의 확산 거리를 측정할 때는 웨이퍼에 가해지는 빛의 파장은 약 450nm ~ 약 1200 nm 일 수 있으며, 실시예에 의하면 SPV를 이용하여 벌크(Bulk) Fe 농도를 측정할 때처럼 별도의 사전 전처리는 거치지 않는 장점이 있다. 빛의 파장이 상기 빛의 파장범위를 초과하는 경우 1㎛ 두께의 웨이퍼 두께를 벗어날 수 있다.

실시예에서 SPV의 측정 조건은 샘플의 조건 및 크기에 따라 달라질 수 있으나 동일한 기준으로 측정을 진행하고, 그에 따른 결정 결함이 존재할 수 있는 영역에서의 확산 거리를 기준으로 영역을 구분하여 오염정도의 결과를 판정(S140)할 수 있다.

실시예에 의하면 SPV 측정 전 수행하는 전처리 과정이 객관적인 프로세스(Process)로 진행될 수 있어서 객관적인 결함 평가방법을 제공할 수 있다.

또한, 실시예에 따른 웨이퍼의 결함 평가방법에 의하면, 결정 영역의 구분, 특히 기존의 V-rich 영역 및 OISF 영역, 그리고 구리 데코레이션(Cu decoration)법으로 검출되지 않으면서도 TZDB의 특성이 열위되지 않는 영역을 SPV방법을 이용하여 웨이퍼 내의 소수 캐리어의 확산거리를 측정한 후 간단하게 평가하는 방법을 제공할 수 있다.

특히, 실시예는 TZDB(Time zero dielectric breakdown) 특성 또는 TDDB(Time dependent dielectric breakdown) 특성이 열위되지 않는 영역 검출 외에도 실리콘 점 결함이 응집된 형태의 결함을 갖지 않는 무결함 영역인 Pv 영역 및 Pi 영역도 구분이 가능한 실리콘 웨이퍼 점 결함 평가 방법을 제공할 수 있다.

도 2 내지 5는 실리콘 웨이퍼 점 결함 평가 방법을 이용하여 평가한 비교예와 실시예의 결과 예시도이다.

(비교예)

도 2 내지 도 4는 상기에서 종래기술에서 언급한 방법들을 이용하여 V-rich 영역부터 실리콘 점 결함이 응집된 형태의 결함을 갖지 않는 무결함 영역, 예를 들어 Pv 영역(VDP: Vacancy Dominant Point defect zone), Pi 영역(IDP : Interstitial Dominant Point defect zone)까지 포함된 V-test 샘플을 이용하여 상기에서 언급한 평가 방법을 적용한 결과이다.

한편, 종래에서 언급한 RTP 적용 후, COP를 검출하는 방법은 진행하지 않았다.

도 2와 같이 50nm 혹은 그 이하의 COP(Crystal Originated Particles) 또는 작은 보이드(Small Void) 형태의 결정 결함을 측정할 수 있는 MAGCIS라는 장비를 이용하여 평가한 샘플의 결과에서는 좌측 상단(A)에 미세한 크기의 COP 결함이 존재하는 것을 확인할 수 있다.

다음으로, 도 3과 같이 구리 헤이즈(Cu haze) 방법을 이용하여 평가한 결과를 보면 무결함(Perfection) 영역이라 불리는 Pv 영역(VDP)과 Pi 영역(IDP)을 완벽하게 구분한 것을 확인할 수 있다.

이 결과를 바탕으로 첫 번째 TZDB 평가 결과(도 4)를 보면 기존의 COP영역에서만 TZDB Fail이 B 모드(mode) 기준으로 발생한 것을 관찰할 수 있다.

그러나 TZDB가 열위한 영역, 즉, 소자(Device)를 제작해도 산화막의 파괴 특성이 떨어지기 어려운 고 품질의 실리콘 웨이퍼임을 확인하는 방법에서 GOI fail이 나타나지 않는 영역을 확인할 수 있는 방법을 적용할 경우, 기존의 방법에서는 확인되지 않는 TZDB 열위 영역에서 C & C+ 모드 페일(mode fail)이 발생한 결과를 확인할 수 있다(도 4 참조, 두 번째 TZDB map). 특히 이러한 영역은 RIE 방법을 적용했을 경우, 동일한 위치에서 RIE 결함이 나타난 것을 확인할 수 있다.

(실시예 1)

도 5 및 도 6은 실시예에 따른 실리콘 웨이퍼 점 결함 평가 방법을 이용한 실리콘 결함영역을 구분하는 방법으로 관찰한 샘플에서 각각의 결정영역별 소수 캐리어의 확산 거리를 나타낸 결과이다.

동일한 샘플을 이용하여 실시예에서 제시하고자 하는 산화막 형성 이후, 표면 광전압법을 이용하여 평가한 결과(MCDL map)를 보면 기존의 방법들과 동일한 영역으로 독립되게 구분할 수 있다는 사실을 확인할 수 있다.

본 결과는 LDP(Loop Dominant Point defect zone) 영역이 포함되지 않는 V-test 샘플을 이용한 평가 결과이지만 LDP 결함이 검출되는 Interstitial Rich 영역이 포함된 V-test 샘플에서도 구분이 가능하다.

먼저, 도 5의 경우, V-rich 영역에서 Pi 영역(IDP)으로의 소수 캐리어의 확산거리를 프로파일(profile) 형태로 나타냈을 때, 가운데 부분에서 가장 낮은 값을 나타낸다.

또한 도 6의 경우, TZDB 열위 영역과 Pv 영역(VDP)이 혼재되어 있는 영역에서도 새로 개발한 실시예가 적용된 결과에서는 TZDB 열위 영역과 Pv 영역(VDP)의 구분이 가능함을 확인할 수 있다.

소수 캐리어의 확산거리가 가장 낮은 구간을 기준으로 할 경우, 열위 영역은 약 270 ㎛ 이하의 확산 거리를 나타내고 있으며 이러한 기준은 향후 맵(map)만을 이용한 확인 외에도 수치상의 정량화가 가능함을 확인할 수 있다. 물론 LDP 영역이 포함된 샘플을 이용할 경우에는 이러한 기준은 변경될 수 있다.

상기의 다양한 결정 영역이 포함되어 있는 샘플 외, 일반적인 폴리싱된 웨이퍼(Polished Wafer)를 이용하여 평가할 경우에도 상기와 동일한 방법으로 영역 확인 및 추가 영역 구분이 가능하다.

도 7은 보통의 폴리싱된 웨이퍼(Normal Polished Wafer)를 이용하여 실시예에 따른 실리콘 웨이퍼 점 결함 평가 방법을 좀 더 구체적으로 적용한 예이다.

도 8 내지 도 13은 SPV를 이용하여 실시예에 따른 소수 캐리어의 확산 거리 결과 예시도, 구리 헤이즈를 이용하여 결정 영역을 구분한 맵 및 구리 헤이즈를 이용하여 구분한 결정 영역을 도식화한 상태에서 가로 방향의 소수 캐리어 확산 거리를 나타낸 예시도이며, 도 8 내지 도 13에서 P-band는 O-band와 같은 의미로 도시되고 있다.

도 8은 LDP(Loop Dominant Point defect zone) 영역이 포함되는 경우에 소수캐리어의 확산거리가 약 450㎛ 이상인 경우의 결과 샘플로서, 가장 위쪽에 있는 결과는 SPV를 이용하여 실시예에 따른 소수 캐리어의 확산 거리 결과 예시도이고, 중간의 결과는 구리 헤이즈를 이용하여 결정 영역을 구분한 맵이고, 맨 아래에 있는 결과는 구리 헤이즈를 이용하여 구분한 결정 영역을 도식화한 상태에서 가로 방향의 소수 캐리어 확산 거리를 나타낸 예시도이다.

LDP 결함의 경우, V-rich와는 다르게 칩입형 점결함(Interstitial point defect)이 우세한 I-rich 영역에 존재하기 때문에 대부분이 Pi 영역과 인접하게 나타나며 전면에 LDP 결함이 분포하는 경우를 제외하고는 B-band 영역까지 포함하여 센터(center) 영역에 도넛 형태의 튜브(tube) 또는 원형태(circle type)로 존재하는 경우가 대부분이다.

도 8과 같이 LDP가 존재하는 샘플의 경우, MCDL(Minority Carrier Diff. Length)값은 모두 450㎛ 이상으로 관찰된다. 한편, 도 12와 같이 LDP 결함이 없는 샘플(MCDL_Pure 450㎛ 이상)의 경우, 결정 영역이 센터(center) 영역에 도넛 형태의 튜브(tube) 또는 원형태(circle type)로 존재하지 않을 수 있다.

도 8에서 Pi 영역은 440㎛ 이상, LDP는 290~440㎛로 지정할 수 있으나 이에 한정되는 것은 아니다.

실시예에 의하면 결정 영역 상, 에지(edge) 부분에 Pv가 발생할 수 있으며 이 경우 MCDL 값은 380㎛이하로 일 수 있고, 이 경우 380㎛라는 기준은 에지(edge) 부분에만 한정하여 적용할 수 있다.

도 9는 LDP(Loop Dominant Point defect zone) 영역이 포함되지 않는 경우(pure)에 소수캐리어 확산거리가 약 450㎛ 이상인 경우의 결과 샘플로서, 가장 위쪽에 있는 결과는 SPV를 이용하여 실시예에 따른 소수 캐리어의 확산 거리 결과 예시도이고, 중간의 결과는 구리 헤이즈를 이용하여 결정 영역을 구분한 맵이고, 맨 아래에 있는 결과는 구리 헤이즈를 이용하여 구분한 결정 영역을 도식화한 상태에서 가로 방향의 소수 캐리어 확산 거리를 나타낸 예시도이다.

실시예에 의하면 도 9와 같이, LDP(Loop Dominant Point defect zone) 영역이 포함되지 않는 경우에 상기 소수 캐리어의 확산 거리가 450㎛ 이상인 경우 Pi 및 Pv 영역은 420㎛, P-band(O-band) 영역은 약 380㎛이하로 설정할 수 있다.

도 9와 같이 LDP 결함이 없는 샘플(MCDL_Pure 450㎛ 이상)의 경우, 결정 영역이 센터(center) 영역에 도넛 형태의 튜브(tube) 또는 원형태(circle type)로 존재하지 않을 수 있다.

도 9와 같이 MCDL 값이 450㎛ 이상일 경우, Pi 및 Pv가 우세한 영역으로 판정할 수 있으며 에지(Edge) 부분에서 P-band 영역이 검출될 수 있다. 따라서, 이러한 경우 래디얼(radial) 방향(wafer 기준, -150mm ~ +150mm)의 MCDL 프로파일(profile)을 확인하면 wafer의 - R/2 ~ +R/2 지점은 플랫(flat)하게 관찰되며, 에지(edge) 부분에 P-band가 포함되어 있을 경우에 에지의 MCDL 처짐 현상이 더욱 두드러지게 관찰될 수 있다.

도 10은 소수캐리어 확산거리가 약 450㎛ ~ 약 400㎛인 경우의 결과 샘플로서, 가장 위쪽에 있는 결과는 SPV를 이용하여 실시예에 따른 소수 캐리어의 확산 거리 결과 예시도이고, 중간의 결과는 구리 헤이즈를 이용하여 결정 영역을 구분한 맵이고, 맨 아래에 있는 결과는 구리 헤이즈를 이용하여 구분한 결정 영역을 도식화한 상태에서 가로 방향의 소수 캐리어 확산 거리를 나타낸 예시도이다.

실시예에 의하면 도 10과 같이, 소수캐리어 확산거리가 약 450㎛ ~ 약 400㎛인 경우 Pi 및 Pv 영역은 약 340㎛, P-band(O-band) 영역은 약 240㎛이하로 설정할 수 있다.

도 11은 소수캐리어 확산거리가 약 400㎛ ~ 약 350㎛인 경우의 결과 샘플로서, 가장 위쪽에 있는 결과는 SPV를 이용하여 실시예에 따른 소수 캐리어의 확산 거리 결과 예시도이고, 중간의 결과는 구리 헤이즈를 이용하여 결정 영역을 구분한 맵이고, 맨 아래에 있는 결과는 구리 헤이즈를 이용하여 구분한 결정 영역을 도식화한 상태에서 가로 방향의 소수 캐리어 확산 거리를 나타낸 예시도이다.

실시예에 의하면 도 11과 같이, 소수캐리어 확산거리가 약 400㎛ ~ 약 350㎛인 경우 Pi 및 Pv 영역은 약 340㎛, P-band(O-band) 영역은 약 120㎛이하로 설정할 수 있다.

도 12는 소수캐리어 확산거리가 약 350㎛ ~ 약 300㎛인 경우의 결과 샘플로서, 가장 위쪽에 있는 결과는 SPV를 이용하여 실시예에 따른 소수 캐리어의 확산 거리 결과 예시도이고, 중간의 결과는 구리 헤이즈를 이용하여 결정 영역을 구분한 맵이고, 맨 아래에 있는 결과는 구리 헤이즈를 이용하여 구분한 결정 영역을 도식화한 상태에서 가로 방향의 소수 캐리어 확산 거리를 나타낸 예시도이다.

실시예에 의하면 도 12와 같이, 소수캐리어 확산거리가 약 350㎛ ~ 약 300㎛인 경우 Pi 및 Pv 영역은 약 280㎛, P-band(O-band) 영역은 약 120㎛이하로 설정할 수 있다.

도 13은 소수캐리어 확산거리가 약 300㎛ 이하인 경우의 결과 샘플로서, 가장 위쪽에 있는 결과는 SPV를 이용하여 실시예에 따른 소수 캐리어의 확산 거리 결과 예시도이고, 중간의 결과는 구리 헤이즈를 이용하여 결정 영역을 구분한 맵이고, 맨 아래에 있는 결과는 구리 헤이즈를 이용하여 구분한 결정 영역을 도식화한 상태에서 가로 방향의 소수 캐리어 확산 거리를 나타낸 예시도이다.

도 13에 의하면 소수캐리어 확산거리가 약 300㎛ 이하인 경우 P-band (Small Void 포함) 및 Pv만 존재하며, MCDL 값은 최고점(max. peak)와 최저점(min. peak)의 상대적인 높고, 낮음을 이용한 판별이 가능하다.

이상에서 실시예들에 설명된 특징, 구조, 효과 등은 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의해 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 실시예의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims

결함 평가의 대상이 되는 웨이퍼로서,
상기 웨이퍼 상에는 산화막이 형성되어 있고,
상기 웨이퍼에 LDP(Loop Dominant Point defect zone) 영역이 포함되고, 표면 광전압으로 측정되는 소수 캐리어의 확산 거리가 450㎛ 이상인 경우, Pi 영역은 440㎛ 이상, LDP는 290~440㎛인 단결정 실리콘 웨이퍼.
결함 평가의 대상이 되는 웨이퍼로서,
상기 웨이퍼 상에는 산화막이 형성되어 있고,
상기 웨이퍼에 LDP(Loop Dominant Point defect zone) 영역이 포함되지 않고, 표면 광전압으로 측정되는 소수 캐리어의 확산 거리가 450㎛ 이상인 경우, Pi 및 Pv 영역은 420㎛, O-band 영역은 380㎛이하인 단결정 실리콘 웨이퍼.
결함 평가의 대상이 되는 웨이퍼로서,
상기 웨이퍼 상에는 산화막이 형성되어 있고,
표면 광전압으로 측정되는 소수 캐리어의 확산 거리가 450㎛ ~ 400㎛인 경우, Pi 및 Pv 영역은 340㎛, O-band 영역은 240㎛이하인 단결정 실리콘 웨이퍼.
결함 평가의 대상이 되는 웨이퍼로서,
상기 웨이퍼 상에는 산화막이 형성되어 있고,
표면 광전압으로 측정되는 소수 캐리어의 확산 거리가 400㎛ ~ 350㎛인 경우, Pi 및 Pv 영역은 340㎛, O-band 영역은 120㎛이하인 단결정 실리콘 웨이퍼.
결함 평가의 대상이 되는 웨이퍼로서,
상기 웨이퍼 상에는 산화막이 형성되어 있고,
표면 광전압으로 측정되는 소수 캐리어의 확산 거리가 350㎛ ~ 300㎛인 경우, Pi 및 Pv 영역은 280㎛, P-band(O-band) 영역은 120㎛이하인 단결정 실리콘 웨이퍼.
제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 산화막의 두께는 100 Å~12000Å인 단결정 실리콘 웨이퍼.
제 6 항에 있어서,
상기 산화막은 900℃ 내지 1000℃ 범위의 온도에서 60분 내지 140분 동안 산화막 형성공정에 의하여 형성된 단결정 실리콘 웨이퍼.
청구항 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 단결정 실리콘 웨이퍼가 이용되는 반도체 웨이퍼.