KR20080027554A - 금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법 - Google Patents

금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법 Download PDF

Info

Publication number
KR20080027554A
KR20080027554A KR1020060092730A KR20060092730A KR20080027554A KR 20080027554 A KR20080027554 A KR 20080027554A KR 1020060092730 A KR1020060092730 A KR 1020060092730A KR 20060092730 A KR20060092730 A KR 20060092730A KR 20080027554 A KR20080027554 A KR 20080027554A
Authority
KR
South Korea
Prior art keywords
sample
heat treatment
metal
region
treatment step
Prior art date
Application number
KR1020060092730A
Other languages
English (en)
Other versions
KR100818670B1 (ko
Inventor
배기만
위상욱
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020060092730A priority Critical patent/KR100818670B1/ko
Priority to US11/858,313 priority patent/US7901132B2/en
Priority to DE102007044924A priority patent/DE102007044924A1/de
Priority to CN2007101516313A priority patent/CN101187065B/zh
Priority to JP2007245845A priority patent/JP5268314B2/ja
Priority to SG200708591-3A priority patent/SG141383A1/en
Publication of KR20080027554A publication Critical patent/KR20080027554A/ko
Application granted granted Critical
Publication of KR100818670B1 publication Critical patent/KR100818670B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biochemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함 영역 구분 방법에 관한 것이다. 본 발명에서는 단결정 실리콘 잉곳의 조각 또는 실리콘 웨이퍼로 된 샘플 한쪽 면에 금속을 오염시켜서, 베이컨시형 점결함이 우세하나 응집된 결함이 없는 Pv 영역에서는 금속의 석출물을 샘플 내부에 주로 발생시키고, 인터스티셜 점결함이 우세하나 응집된 결함이 없는 Pi 영역에서는 금속의 석출물을 샘플 표면에 헤이즈(haze) 형태로 발생시켜, 육안으로 결정 결함 영역을 구분한다. 본 발명에 의하면 단결정 실리콘의 산소 농도에 의존하지 않고 결정 결함 영역을 추가의 검사 장비 없이 정확하고 간편하게 빠른 시간에 분석할 수 있다.
웨이퍼, 열처리, 결정 결함, 헤이즈

Description

금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함 영역 구분 방법 {Method of identifying crystal defect region in crystalline silicon using metal contamination and heat treatment}
도 1은 본 발명에 의한 결정 결함 영역 구분 방법을 예시한 공정 흐름도,
도 2는 본 발명에 의한 결정 결함 영역 구분 방법에 포함된 열 사이클(heat cycle) 그래프,
도 3은 본 발명에 의한 결정 결함 영역 구분 방법에 포함된 금속 오염 과정을 예시한 공정 흐름도,
도 4는 산소 농도에 따른 열처리 영역 구분 불가 사례,
도 5는 본 발명에 의하여 실리콘 산소 농도에 따른 열처리 후의 구리 헤이즈 패턴,
도 6은 본 발명에 의하여 실리콘 웨이퍼의 결함 영역을 구분한 결과 사진과 종래의 결함 영역 구분 방법으로 실리콘 웨이퍼의 결함 영역을 측정한 결과를 함께 보여주는 도면이다.
본 발명은 반도체 소자에 사용되는 웨이퍼 제조 방법에 관한 것으로, 더욱 상세하게는 단결정 실리콘 잉곳 또는 실리콘 웨이퍼에 내재하는 여러 가지 결함들의 영역을 구분하여 평가하기 위한 방법에 관한 것이다.
일반적으로 실리콘 웨이퍼를 제조하는 방법으로 플로우팅존(Floating Zone : FZ, 이하 FZ) 방법 또는 초크랄스키(CZochralski : CZ, 이하 CZ) 방법을 많이 이용하고 있으며, 이 중에서 가장 일반화되어 있는 방법이 CZ 방법이다. CZ 방법에서는 석영 도가니에 다결정 실리콘을 장입하고, 이를 흑연 발열체에 의해 가열하여 용융시킨 후, 용융 결과 형성된 실리콘 용융액에 씨드 결정을 담그고 계면에서 결정화가 일어나도록 하여 씨드 결정을 회전하면서 인상시킴으로써 단결정의 실리콘 잉곳을 성장시킨다. 그런 다음, 실리콘 잉곳을 슬라이싱(slicing), 에칭(etching) 및 폴리싱(polishing)하여 웨이퍼 형태로 만들게 된다.
이러한 방법으로 제조된 단결정 실리콘 잉곳 또는 실리콘 웨이퍼는 COP(Crystal Originated Particles), FPD(Flow Pattern Defect), OiSF(Oxygen induced Stacking Fault), BMD(Bulk Micro Defect) 등의 결정 결함이 나타나고 있으며, 이와 같은 성장 중에 도입되는 결함(grown-in defect)의 밀도와 크기의 감소가 요구되어 오고 있다. 상기 결정 결함은 소자 수율 및 품질에 영향을 미치는 것으로 확인되고 있다. 따라서, 결정 결함을 완전히 제거시킴과 동시에 이런 결함을 쉽고 빠르게 평가하는 기술은 아주 중요하다.
또한, 단결정 실리콘 잉곳 또는 실리콘 웨이퍼는 그 결정의 성장 조건에 따라서 베이컨시형 점결함이 우세하여 과포화된 베이컨시가 응집된 결함을 갖는 V- rich 영역, 베이컨시형 점결함이 우세하나 응집된 결함이 없는 Pv 영역, 베이컨시/인터스티셜 경계(V/I boundary), 인터스티셜 점결함이 우세하나 응집된 결함이 없는 Pi 영역, 인터스티셜 점결함이 우세하여 과포화된 인터스티셜 실리콘이 응집된 결함을 갖는 I-rich 영역 등이 존재한다. 그리고, 이러한 영역이 발생하는 위치와 단결정 실리콘 잉곳의 결정 길이별로 이러한 영역들이 어떻게 변화해 가는지 확인하는 것은 결정의 품질 수준을 평가함에 있어서 가장 기초적인 것이다.
이러한 단결정 실리콘의 결함 영역을 확인하기 위한 종래의 방법으로는 첫째, 폴리싱 처리를 한 웨이퍼 세정 후의 COP의 분포를 입자계수기(particle counter)를 이용하여 평가하는 방법, 둘째, 세코 에칭(Secco etching) 등 습식 부식액을 이용한 FPD 평가, 셋째, 고온/장시간의 열처리를 통해 산소 석출물을 형성시킨 후 각각 다른 결함 영역의 석출 거동의 차이를 이용한 평가, 넷째 전이금속을 저농도로 오염시켜 확산 열처리를 한 다음 재결합 라이프 타임을 측정하는 방법 등이 있다.
그러나, 첫째 평가 방법은 평가를 위해서는 반드시 웨이퍼의 상태가 폴리싱과 세정을 통해 깨끗한 상태라야 한다. 따라서 평가를 위해서는 단결정을 성장시킨 후 여러 후속 공정을 거쳐야 하며, 이에 따른 소요 시간이 길어지며, 평가를 위해 입자계수기라는 고가의 장비가 필요하다.
두 번째 방법인 습식 부식액을 이용한 FPD 평가에서는 적당한 부식속도를 가지고, 모든 결정면에 적용할 수 있으며, 환경 유해 물질을 포함하지 않는 결정 결함 평가용 선택적 부식제를 마련하는 것이 문제이다.
세 번째 방법은 평가에 소요되는 시간이나 고온 열처리 등에 소요되는 비용, 기타 고가의 장비 면에서 여러 가지 단점을 가지고 있다. 또한, 샘플 내의 산소 농도가 10 ppma(new ASTM 기준) 이하의 샘플에서는 결정 결함 영역 구분이 불가능하다는 한계가 있다.
네 번째 방법으로는 한국 공개 특허 제2005-0067417호가 있는데, 단결정 잉곳의 점결함 분포를 측정하기 위한 방법으로서 잉곳 상태에 대해서만 평가법의 적용을 언급하고 있다. 구체적으로 설명하면, 잉곳을 축 방향으로 절단하여 가공한 다음, 낮은 오염 범위로 2 가지 이상의 금속 원소(Cu, Ni, Fe, Co)를 2개의 시료에 나누어 오염시킨 후, 열처리를 하여 실리콘 내부에 재결합 중심을 형성하여, 재결합 라이프 타임을 측정하여 점결함 분포를 측정하는 방법이다. 이 방법은 금속 2종의 오염 결과를 중합하여 결정 결함을 해석해야 하며 표면에 금속의 석출물이나 헤이즈(haze)가 발생할 경우는 측정이 되지 않기 때문에 금속 오염의 양과 열처리 시간의 제약이 있어 오염의 농도가 1× 1012 ~ 1× 1014 atoms/㎠ 사이로 낮으며 석출물이 발생한 경우에는 추가적인 에칭 작업과 추가 분석 장비가 필요하다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 산소 농도에 의존하지 않고 단결정 실리콘의 결정 결함 영역을 정확하고 간편하면서도 단시간 내에 평가할 수 있는 결정 결함 영역 구분 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한, 본 발명에 따른 결정 결함 영역 구분 방법에서는, 단결정 실리콘 잉곳의 조각 또는 실리콘 웨이퍼로 된 샘플 한쪽 면에 금속을 오염시켜서, 베이컨시형 점결함이 우세하나 응집된 결함이 없는 Pv 영역에서는 상기 금속의 석출물을 상기 샘플 내부에 주로 발생시키고, 인터스티셜 점결함이 우세하나 응집된 결함이 없는 Pi 영역에서는 상기 금속의 석출물을 상기 샘플 표면에 헤이즈(haze) 형태로 발생시켜, 육안으로 결정 결함 영역을 구분한다.
상기 기술적 과제를 달성하기 위한, 본 발명에 따른 결정 결함 영역 구분 방법에서는 또한, 단결정 실리콘 잉곳의 조각 또는 실리콘 웨이퍼로 된 샘플을 준비한 다음, 상기 샘플의 한쪽 면에 금속을 1× 1014 ~ 5× 1016 atoms/㎠ 농도로 오염시키고, 상기 오염된 샘플을 열처리하여, 상기 열처리된 샘플에서 오염된 면 또는 오염된 면의 반대면을 관찰하여 결정 결함 영역을 구분한다.
바람직한 실시예에 있어서, 상기 샘플은 Cu로 오염시킨다.
상기 열처리 단계는 헬륨, 질소, 아르곤, 산소, 수소 및 암모니아 중에서 선택된 적어도 어느 하나의 분위기 하에서 실시한다. 바람직하게, 상기 열처리 단계는 Pv 영역에서는 상기 금속의 석출물을 상기 샘플 내부에 주로 발생시키고, Pi 영역에서는 상기 금속의 석출물을 상기 샘플 표면에 헤이즈 형태로 발생시키도록 한다.
이를 위하여, 상기 열처리 단계는 600~950℃에서 0.01~10시간 진행하는 1차 열처리 단계와 1000~1150℃에서 0.01~10시간 진행하는 2차 열처리 단계를 포함할 수 있고, 상기 열처리 단계 후 강온 속도는 200℃/min 이하로 하는 것이 바람직하다. 한편, 상기 샘플 안의 산소 농도가 11 ppma(new ASTM 기준) 이하인 경우에 상기 열처리 단계는 600~950℃에서 0.01~10시간 진행하는 1차 열처리 단계와 1000~1150℃에서 0.01~10시간 진행하는 2차 열처리 단계를 포함하고, 상기 샘플 안의 산소 농도가 11 ppma 이상인 경우에 상기 열처리 단계는 1000~1150℃에서 0.01~10시간 진행하는 것이 가장 바람직하다.
바람직한 실시예에서 상기 샘플의 한쪽 면에 금속을 오염시키는 단계는, 상기 샘플의 양쪽 면을 HF 세정하는 단계, 상기 샘플을 시료대에 장착하는 단계, 상기 샘플의 한쪽 면에 BOE(Buffered Oxide Etchant) 용액과 Cu의 혼합 용액인 Cu 오염 용액을 도포하는 단계, 상기 샘플의 한쪽 면이 Cu 오염되도록 일정 시간 방치하는 단계, 상기 샘플 위의 Cu 오염 용액을 폐기하고 세척하는 단계 및 상기 샘플을 건조시키는 단계를 포함하며, 상기 Cu 오염 용액은 Cu 농도가 1-15ppm인 것이 바람직하다.
이하 첨부한 도면을 참조하여 본 발명에 관한 바람직한 실시예를 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
도 1은 본 발명에 의한 결정 결함 영역 구분 방법을 예시한 공정흐름도이고, 도 2는 본 발명에 의한 결정 결함 영역 구분 방법에 포함된 열 사이클(heat cycle) 그래프이다.
본 발명의 주요 특징은 단결정 실리콘 잉곳의 조각 또는 실리콘 웨이퍼로 된 샘플 한쪽 면에 금속 오염을 시킨 후 특정 열처리를 통해 금속이 실리콘 결정 결함 영역에 따라 선택적으로 석출되는 위치를 다르게 하여 오염된 면 또는 오염된 면의 반대면을 집광등 하에서 육안으로 관찰하여 결정 결함 영역을 구분할 수 있다는 것이다. 단결정 실리콘의 결함이 없는 영역 중 인터스티셜 실리콘이 우세하나 응집된 결함이 없는 영역인 Pi 영역과 베이컨시가 우세하나 응집된 결함이 없는 영역인 Pv 영역을 금속 원소, 예컨대 구리를 사용하여 Pv와 Pi에서의 구리 석출물 생성 거동 위치를 다르게 하는 열처리를 하여 표면에 발생되는 헤이즈 패턴으로 결정 결함 영역을 구분할 수 있다. 특히, 본 발명에서는 Pv 영역에서는 상기 금속의 석출물을 샘플 내부에 주로 발생시키고, Pi 영역에서는 상기 금속의 석출물을 샘플 표면에 헤이즈(haze) 형태로 발생시켜, 육안으로 결정 결함 영역을 구분한다.
본 발명의 또 다른 주요 특징은 육안으로 헤이즈 패턴을 구분하므로 적정 수준의 표면 거칠기를 갖는 샘플이면 가능하기 때문에 단결정 실리콘 잉곳을 축 방향으로 수직으로 절단한 버티컬 샘플과 표면 폴리싱을 하지 않은 에칭 면의 샘플을 포함하여 실리콘 웨이퍼 등 모든 형태의 단결정 실리콘 샘플에 적용할 수 있다는 점이다.
먼저 도 1을 참조하면, 본 발명에 따른 결정 결함 영역 구분 방법에서는, 단결정 실리콘 잉곳의 조각 또는 실리콘 웨이퍼로 된 샘플을 준비한다(단계 s1).
실험예에서는 단결정 실리콘 잉곳을 슬라이싱하고 슬라이싱에 의해 형성된 표면결함을 제거하기 위해 그라인딩을 수행한 웨이퍼를 샘플로 이용한다. 그러나, 본 발명은 이에 한정되는 것이 아니며, 슬라이싱 공정만이 수행된 웨이퍼, 그라인딩 공정이나 랩핑 공정이 수행된 웨이퍼에도 적용가능하며, 폴리싱을 수행한 웨이퍼에 대해서도 적용하는 것이 가능하다. 뿐만 아니라, 실리콘 잉곳의 중심을 지나고 축 방향으로 사각형 모양으로 절단한 단결정 실리콘 잉곳의 조각에 대해서도 적용하는 것이 가능하다. 이와 같이, 본 발명은 실리콘 잉곳을 축 방향으로 절단한 시료 및 완제품인 웨이퍼의 결정 결함 영역 평가에 모두 적용할 수 있다.
샘플을 준비한 다음, 샘플의 한쪽 면에 금속을 오염시킨다(단계 s2). 이 때 오염시키는 금속으로는 Cu를 선정함이 바람직하며, 금속의 헤이즈 패턴을 보고자 하는 면을 앞면으로 기준했을 때 샘플의 뒷면에 균일하게 금속을 오염시킨다. 또한, 금속은 헤이즈를 발생시키기에 충분한 농도로 오염시켜야 하며, 바람직하게 샘플의 한쪽 면에 금속을 1× 1014 ~ 5× 1016 atoms/㎠ 농도로 오염시킨다.
금속을 오염시키는 방법은 금속 오염 용액을 샘플의 한쪽 면에 도포하여 일정시간 방치한 후 건조시키는 것이 가능하다. 이렇게 금속 오염이 된 샘플은 본 발명에서 제안하는 방법에 따라 열처리한다(단계 s3).
이 때, 열처리 단계는 Pv 영역에서는 금속의 석출물을 샘플 내부에 주로 발생시키고, Pi 영역에서는 금속의 석출물을 샘플 표면에 헤이즈 형태로 발생시키도록 한다. 자세한 열처리 방법은 도 2를 참조한다.
도 2를 참조하면, 노 내에 헬륨, 질소, 아르곤, 산소, 수소, 암모니아 또는 이들의 혼합 가스 분위기를 조성한다. 생산적인 면에 있어서, 통상 열처리 노의 온도는 열처리 단계를 제외하고는 소정 온도로 유지되며, 보통 400~800℃로 유지된다. 이러한 노 내에 샘플이 적재된 보트를 장입한다(도 2의 단계 I).
다음으로 1~50℃/min의 속도로 노 내의 온도를 승온시켜 600~950℃에서 0.01~10시간 1차 열처리를 진행한다(도 2의 Ⅱ). 여기서, 승온 속도를 1℃/min 이상으로 한 것은 검사에 소요되는 시간을 고려해야 하기 때문이며, 50℃/min 이하로 한것은 급격한 온도 변화로 인한 응력 발생 등을 방지하기 위해서이다.
이와 같은 1차 열처리는 Pv 영역에서 베이컨시의 응집 공간을 만들어 주는 역할을 하여 베이컨시의 응집 공간에 금속의 석출물, 바람직하게는 구리 석출물이 생성되도록 한다.
좀 더 자세히 설명하면, 이러한 열처리를 통해, 샘플의 내부를 통과하여 금속 오염 용액이 도포되지 않은 다른 쪽 면으로 금속이 확산(diffusion)될 수 있도록 하는 것이다. 이 때, 샘플의 한쪽 면에만 도포된 금속 오염 용액 중의 금속은 샘플 내부의 단결정 실리콘 또는 단결정 실리콘의 내부에 형성되어 있는 각종 결함 영역, 즉 Pv 영역, Pi 영역 등으로 확산되며, 각종 결함 영역에서 그 양상을 달리하면서 확산된다. 그리고 이 과정에서 금속의 화합물이 석출되게 된다. 즉, Si 내의 금속 이온은 결함 영역에서 환원되어 석출물이 형성되게 된다.
1차 열처리 후에는 다시 1~50℃/min의 속도로 노 내의 온도를 승온시켜 1000~1150℃에서 0.01~10시간 2차 열처리를 진행한다(도 2의 Ⅲ). 여기서도, 승온 속도를 1℃/min 이상으로 한 것은 검사에 소요되는 시간을 고려해야 하기 때문이며, 50℃/min 이하로 한것은 급격한 온도 변화로 인한 응력 발생 등을 방지하기 위해서이다.
2차 열처리는 1차 열처리를 통하여 석출된 금속 석출물이 성장하는 단계와 금속이 샘플 전체에 확산될 수 있도록 하는 역할을 한다. 그러나, 후술하는 바와 같이 샘플 안의 산소 농도에 따라 1차 열처리를 생략하고 2차 열처리로 바로 진행하기도 한다.
2차 열처리 단계 이후에는 200℃/min 이하의 강온 속도로 노의 온도를 강온한다(도 2의 Ⅳ). 이와 같이 천천히 냉각시킴으로써 Pv와 Pi 영역에서의 석출물 발생된 영역의 차이를 더욱 뚜렷하게 만든다.
마지막으로, 이러한 열처리 과정을 거친 샘플을 꺼내어 오염된 면 또는 오염된 면의 반대면을 관찰하여 결정 결함 영역을 구분한다(도 1의 단계 s4). 오염된 면보다 오염된 면의 반대면에서 헤이즈 패턴을 더욱 뚜렷하게 구분할 수 있다. 이 때 별도의 에칭 작업이나 별도의 검사 장비가 특별히 필요하지는 않다. 열처리된 샘플을 집광등 하에서 육안으로 금속 오염된 면의 반대면을 검사하면 금속 석출된 헤이즈를 관찰할 수 있어 단결정 실리콘의 결정 결함 영역(Pv, Pi)을 구분할 수 있다. 즉, 상기와 같은 열처리를 이용해 열처리된 샘플 표면에서 헤이즈가 발생된 영역은 Pi 영역으로, 표면에서 헤이즈가 발생되지 않은 영역은 Pv 영역으로 해석한다.
기존에 결정 결함을 구분하기 위해서는 고온/장시간의 산소 석출 열처리를 통하여 재결합 라이프 타임을 측정하거나 X-선 토포그래프 이미지 분석을 통하여 결함 영역을 구분하였으나, 본 발명은 단결정 실리콘의 산소 농도에 의존하지 않고, 금속이 실리콘 결정 결함 영역에서의 다른 석출 거동을 일으키는 열처리를 통해 표면에 나타난 금속 헤이즈 현상을 이용하여 추가 검사 없이 간단히 결정 결함 영역을 구분할 수 있다.
또한 본 발명은 한 가지 금속 원소만을 사용하여 결정 결함을 구분할 수 있다. 뿐만 아니라 종래 기술은 금속의 석출물이나 헤이즈가 발생할 경우 재결합 라이프 타임을 측정할 수가 없기 때문에 금속 오염의 양과 열처리 시간의 제약이 있었다. 그러나, 본 발명은 헤이즈를 발생시켜 결정 결함 영역을 구분케 된다.
한편, 금속, 특히 Cu 오염 과정은 도 3을 참조하여 설명하는 다음과 같은 방법을 이용하면 더욱 고농도로 오염시킬 수 있어 열처리 시간이 단축된다.
도 3에 도시된 바와 같이, 먼저 샘플의 양쪽 면을 HF 세정한다(단계 s21).
그런 다음, 샘플을 시료대에 장착한다(단계 s22).
시료대의 수평을 조절한 후, 샘플의 한쪽 면에 Cu 오염 용액을 도포한다(단계 s23). 이 때, BOE 용액과 Cu의 혼합 용액인 Cu 오염 용액을 사용한다.
실험예에서 Cu 오염 용액은 구리 용액을 0.67% BOE 용액( 0.24%HF+19.5%NH4F)에 혼합하여 그 용액 안에 Cu의 농도가 1ppm에서 15ppm 사이가 되게 하였다. 이러한 Cu 오염 용액을 이용하면 약염기 안에서 Cu2+ 이온 상태로 존재하는 Cu가 이온 상태로 샘플 위에 균일하게 도포되어, 단결정 실리콘에 오염되는 Cu 양을 1× 1014 ~ 5× 1016 atoms/㎠이 되게 할 수 있다. 그 아래의 농도 범위가 될 경우에는 구리 헤이즈 현상이 발생하지 않고 그 이상의 농도가 될 경우에는 구리 헤이즈가 과하게 발생하여 단결정 실리콘의 결정 결함 영역을 집광등하에서 육안 검사로 구분할 수가 없게 된다. 바람직하기로는 8.83× 1014 ~ 1.33× 1016 atoms/㎠ 범위로 오염시킨다.
Cu 오염 용액을 도포한 후에는 일정시간 방치하여 상기 샘플의 한쪽 면이 Cu 오염되도록 한다(단계 s24). 처리 온도는 상온이고, 처리 압력은 상압(1 atm)으로 할 수 있다.
일정시간 지난 후 상기 샘플 위의 Cu 오염 용액을 폐기하고 세척한다(단계 s25). 세척은 예컨대 초순수로 샘플을 린스하는 공정을 이용할 수 있다. 이러한 단계들을 통하여 Cu 오염 용액이 샘플에 머무르는 시간은 1분 ~ 10분 정도가되게 할 수 있다. 실험예에서는 4분 정도로 하였다.
그런 다음, 샘플을 건조시킨다(단계 s26). 예컨대 샘플을 핫플레이트(hot plate)에 놓고 100℃ 전후, 예컨대 80 내지 120℃의 열을 가하여 건조시키거나, 상온에서 스핀 드라이어(spin dryer)로 건조시키거나, 질소로 불어서 건조 시킨다.
그러나, 본 발명에서 샘플을 Cu 오염시키는 데에 상기의 방법을 반드시 적용해야 하는 것은 아니다. 헤이즈를 일으키기에 적당한 농도로 금속 오염을 시킬 수 있기만 하면 오염 방법에 제한이 있는 것은 아니다.
도 4는 샘플 내 산소 농도에 따른 열처리 영역 구분 불가 사례를 보여준다.
먼저, 산소 농도 [Oi]가 11 ppma 이하 샘플에 Cu를 오염시킨 후 1차 열처리를 제외하고 2차 열처리만 적용한 결과, 전면에 헤이즈 패턴이 발생되어 결정 결함 영역을 구분할 수 없게 된 것을 보여준다. 한편, 산소 농도 11 ppma 이상의 샘플에 Cu를 오염시킨 후 1차 열처리와 2차 열처리를 전부 적용한 경우에는 헤이즈 패턴이 전혀 발생되지 않아 결정 결함 영역을 구분할 수 없게 된 것을 보여준다.
산소 농도가 11 ppma 이하로 낮은 경우 1차 열처리를 제외하면 구리 석출물이 Pv 영역 내에서 석출될 수 있는 베이컨시 응집 공간을 제공할 수 없어 전면 헤이즈 패턴이 발생되는 것이다. 또한, 산소 농도가 11 ppma 이상으로 높은 경우 1차 열처리와 2차 열처리를 전부 적용하면, 실리콘 내부에 산소 석출이 발생되어 구리를 게터링(gettering)하여 구리 석출물이 내부에 발생이 되며 샘플 표면에는 헤이즈 패턴이 발생되지 않아 결정 결함 영역을 구분할 수가 없다.
따라서, 본 발명은 샘플 내 산소 농도를 기준으로 2 가지로 열처리를 나눈다.
다음 표 1에 정리한 바와 같이, [Oi]가 11 ppma 이상의 경우 1차 열처리 단계는 제외하고, 2차 열처리 단계를 바로 적용한다. [Oi]가 11 ppma 이하의 경우 1차 열처리 단계와 2차 열처리 단계를 모두 진행한다.
Figure 112006069101513-PAT00001
도 5는 Cu를 오염시킨 후 본 발명에 따른 특정 열처리에 의하여 샘플 내 산소 농도에 따른 열처리 후의 구리 헤이즈 패턴을 보여준다. 본 발명에서와 같이 구리 이온의 확산에 따른 결함 영역의 구분은 도 5에 나타난 사진에서와 같이 Pv 영역, Pi 영역 등 각 영역별로 다른 색을 나타내면서 육안으로 직접 확인할 수 있다.
도 6은 본 발명에 의하여 실리콘 웨이퍼의 결함 영역을 구분한 결과 사진과 종래의 결함 영역 구분 방법으로 실리콘 웨이퍼의 결함 영역을 측정한 결과를 함께 보여준다.
도 6에 나타낸 바와 같이, 샘플의 [Oi]가 11.5 ppma와 8.5 ppma인 샘플의 구리 오염 후 열처리한 샘플의 구리 헤이즈 패턴에 의한 Pv와 Pi 결정 결함 영역 구분과 금속 오염 없이 전통적인 산소 석출 열처리(800℃에서 4시간 + 1000℃ 16시간)를 하여 산소 석출에 의한 재결합 라이프 타임에 의한 Pv와 Pi의 결정 결함 영역 구분을 보여 주고 있다. 산소의 농도가 높은 경우(11.5 ppma) 기존의 전통적인 방법으로도 결정 결함 영역이 구분 가능하나, 낮은 산소 농도의 경우(8.5 ppma) 기존의 방법으로는 불가하고, 본 발명에서와 같은 금속 오염을 통한 열처리 진행을 해야만 결정 결함 영역 구분이 가능함을 확인하였다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
상술한 바와 같이 본 발명은, 실리콘 내의 산소 석출을 이용한 결정 결함 영역 구분 방법과 무관하게 Pv와 Pi의 점결함 특성을 이용하여 Pv 영역에서는 금속 석출물을 실리콘 내부에 주로 발생시키고, Pi 영역에서는 금속 석출물을 실리콘 표면에 헤이즈 형태로 발생시켜 추가적인 분석 없이 육안으로 결정 결함 영역을 구분하도록 한다.
또한, 실리콘 산소의 농도가 10 ppma 이하의 경우 기존의 산소 석출물에 의한 방법으로 결정 결함 영역 구분을 할 수 없으나, 본 발명의 경우 산소 석출을 배제하므로 산소 농도가 낮을수록 결정 결함 영역 구분에 이로움을 준다.
따라서, 본 발명에 의하면 단결정 실리콘의 산소 농도에 의존하지 않고 결정 결함 영역을 정확하고 간편하게 빠른 시간에 분석할 수 있다.
뿐만 아니라 본 발명은 고가의 장비를 사용하지 않고서도 결함 영역을 구분하여 육안으로 직접 확인할 수 있으며, 그 적용 분야는 단결정 실리콘 잉곳을 축 방향으로 수직 절단한 샘플 및 표면 폴리싱을 하지 않은 에칭 면의 웨이퍼를 포함하여 실리콘 웨이퍼 등 모든 형태의 단결정 실리콘 샘플의 결정 결함 영역 평가에 모두 적용할 수 있다.
따라서, 향후 반도체 업계에서 꾸준히 요구하고 있는 낮은 산소 농도의 Pv와 Pi 영역을 갖는 단결정 실리콘 샘플의 결정 결함 영역 확인 및 결함 없는 단결정 실리콘 개발의 핵심 도구로 활용할 수 있다.

Claims (10)

  1. 단결정 실리콘 잉곳의 조각 또는 실리콘 웨이퍼로 된 샘플 한쪽 면에 금속을 오염시켜서, 베이컨시형 점결함이 우세하나 응집된 결함이 없는 Pv 영역에서는 상기 금속의 석출물을 상기 샘플 내부에 주로 발생시키고, 인터스티셜 점결함이 우세하나 응집된 결함이 없는 Pi 영역에서는 상기 금속의 석출물을 상기 샘플 표면에 헤이즈(haze) 형태로 발생시켜, 육안으로 결정 결함 영역을 구분하는 것을 특징으로 하는 결정 결함 영역 구분 방법.
  2. 단결정 실리콘 잉곳의 조각 또는 실리콘 웨이퍼로 된 샘플을 준비하는 단계;
    상기 샘플의 한쪽 면에 금속을 1× 1014 ~ 5× 1016 atoms/㎠ 농도로 오염시키는 단계;
    상기 오염된 샘플을 열처리하는 단계; 및
    상기 열처리된 샘플에서 오염된 면 또는 오염된 면의 반대면을 관찰하여 결정 결함 영역을 구분하는 단계를 포함하는 것을 특징으로 하는 결정 결함 영역 구분 방법.
  3. 제2항에 있어서, 상기 샘플은 Cu로 오염시키는 것을 특징으로 하는 결정 결함 영역 구분 방법.
  4. 제2항에 있어서, 상기 열처리 단계는 헬륨, 질소, 아르곤, 산소, 수소 및 암모니아 중에서 선택된 적어도 어느 하나의 분위기 하에서 실시하는 것을 특징으로 하는 결정 결함 영역 구분 방법.
  5. 제2항에 있어서, 상기 열처리 단계는 베이컨시형 점결함이 우세하나 응집된 결함이 없는 Pv 영역에서는 상기 금속의 석출물을 상기 샘플 내부에 주로 발생시키고, 인터스티셜 점결함이 우세하나 응집된 결함이 없는 Pi 영역에서는 상기 금속의 석출물을 상기 샘플 표면에 헤이즈 형태로 발생시키는 것을 특징으로 하는 결정 결함 영역 구분 방법.
  6. 제5항에 있어서, 상기 열처리 단계는 600~950℃에서 0.01~10시간 진행하는 1차 열처리 단계와 1000~1150℃에서 0.01~10시간 진행하는 2차 열처리 단계를 포함하는 것을 특징으로 하는 결정 결함 영역 구분 방법.
  7. 제5항에 있어서, 상기 열처리 단계 후 강온 속도는 200℃/min 이하로 하는 것을 특징으로 하는 결정 결함 영역 구분 방법.
  8. 제5항에 있어서, 상기 샘플 안의 산소 농도가 11 ppma 이하인 경우에 상기 열처리 단계는 600~950℃에서 0.01~10시간 진행하는 1차 열처리 단계와 1000~1150 ℃에서 0.01~10시간 진행하는 2차 열처리 단계를 포함하고, 상기 샘플 안의 산소 농도가 11 ppma 이상인 경우에 상기 열처리 단계는 1000~1150℃에서 0.01~10시간 진행하는 것을 특징으로 하는 결정 결함 영역 구분 방법.
  9. 제2항에 있어서, 상기 샘플의 한쪽 면에 금속을 오염시키는 단계는,
    상기 샘플의 양쪽 면을 HF 세정하는 단계;
    상기 샘플을 시료대에 장착하는 단계;
    상기 샘플의 한쪽 면에 BOE(Buffered Oxide Etchant) 용액과 Cu의 혼합 용액인 Cu 오염 용액을 도포하는 단계;
    상기 샘플의 한쪽 면이 Cu 오염되도록 일정시간 방치하는 단계;
    상기 샘플 위의 Cu 오염 용액을 폐기하고 세척하는 단계; 및
    상기 샘플을 건조시키는 단계를 포함하는 것을 특징으로 하는 결정 결함 영역 구분 방법.
  10. 제9항에 있어서, 상기 Cu 오염용액은 Cu 농도가 1-15ppm인 것을 특징으로 하는 결정 결함 영역 구분 방법.
KR1020060092730A 2006-09-25 2006-09-25 금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법 KR100818670B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060092730A KR100818670B1 (ko) 2006-09-25 2006-09-25 금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법
US11/858,313 US7901132B2 (en) 2006-09-25 2007-09-20 Method of identifying crystal defect region in monocrystalline silicon using metal contamination and heat treatment
DE102007044924A DE102007044924A1 (de) 2006-09-25 2007-09-20 Verfahren des Identifizierens von Kristalldefektbereichen in monokristallinem Silizium unter Verwendung von Metalldotierung und Wärmebehandlung
CN2007101516313A CN101187065B (zh) 2006-09-25 2007-09-21 使用金属污染及热处理识别单晶硅中的晶体缺陷区的方法
JP2007245845A JP5268314B2 (ja) 2006-09-25 2007-09-21 金属汚染と熱処理を利用した単結晶シリコンの結晶欠陥領域の区分方法
SG200708591-3A SG141383A1 (en) 2006-09-25 2007-09-24 Method of identifying crystal defect region in monocrystalline silicon using metal contamination and heat treatment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060092730A KR100818670B1 (ko) 2006-09-25 2006-09-25 금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법

Publications (2)

Publication Number Publication Date
KR20080027554A true KR20080027554A (ko) 2008-03-28
KR100818670B1 KR100818670B1 (ko) 2008-04-01

Family

ID=39414422

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060092730A KR100818670B1 (ko) 2006-09-25 2006-09-25 금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법

Country Status (1)

Country Link
KR (1) KR100818670B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013005975A2 (en) * 2011-07-06 2013-01-10 Lg Siltron Inc. Method of evaluating quality of wafer or single crystal ingot and method of controlling quality of single crystal ingot by using the same
KR101525657B1 (ko) * 2013-01-08 2015-06-03 주식회사 엘지실트론 실리콘 단결정 웨이퍼 및 그 제조 방법
US9406528B2 (en) 2013-01-08 2016-08-02 Lg Siltron Incorporated Silicon single crystal wafer, manufacturing method thereof and method of detecting defects
WO2020040364A1 (ko) * 2018-08-20 2020-02-27 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법
KR20210122459A (ko) * 2020-04-01 2021-10-12 에스케이실트론 주식회사 웨이퍼의 결정 결함 평가 장치 및 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1559812B1 (en) * 2002-10-18 2010-12-15 Sumco Corporation Method of measuring point defect distribution of silicon single crystal ingot
KR20050002036A (ko) * 2003-06-30 2005-01-07 주식회사 하이닉스반도체 반도체 소자의 결함 검사방법
KR20050059910A (ko) * 2003-12-15 2005-06-21 주식회사 하이닉스반도체 실리콘 웨이퍼의 결함을 검출하는 방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013005975A2 (en) * 2011-07-06 2013-01-10 Lg Siltron Inc. Method of evaluating quality of wafer or single crystal ingot and method of controlling quality of single crystal ingot by using the same
WO2013005975A3 (en) * 2011-07-06 2013-03-14 Lg Siltron Inc. Method of evaluating quality of wafer or single crystal ingot and method of controlling quality of single crystal ingot by using the same
KR101252404B1 (ko) * 2011-07-06 2013-04-08 주식회사 엘지실트론 웨이퍼나 단결정 잉곳의 품질평가 방법 및 이를 이용한 단결정 잉곳의 품질 제어방법
KR101525657B1 (ko) * 2013-01-08 2015-06-03 주식회사 엘지실트론 실리콘 단결정 웨이퍼 및 그 제조 방법
US9406528B2 (en) 2013-01-08 2016-08-02 Lg Siltron Incorporated Silicon single crystal wafer, manufacturing method thereof and method of detecting defects
US9917022B2 (en) 2013-01-08 2018-03-13 Sk Siltron Co., Ltd. Silicon single crystal wafer, manufacturing method thereof and method of detecting defects
WO2020040364A1 (ko) * 2018-08-20 2020-02-27 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법
US11955386B2 (en) 2018-08-20 2024-04-09 Sk Siltron Co., Ltd. Method for evaluating defective region of wafer
KR20210122459A (ko) * 2020-04-01 2021-10-12 에스케이실트론 주식회사 웨이퍼의 결정 결함 평가 장치 및 방법

Also Published As

Publication number Publication date
KR100818670B1 (ko) 2008-04-01

Similar Documents

Publication Publication Date Title
JP5268314B2 (ja) 金属汚染と熱処理を利用した単結晶シリコンの結晶欠陥領域の区分方法
KR100763834B1 (ko) 구리 헤이즈를 이용한 단결정 실리콘의 결정 결함 영역구분 방법 및 결정 결함 영역 평가용 구리 오염 용액
JP4743010B2 (ja) シリコンウェーハの表面欠陥評価方法
KR100369760B1 (ko) 실리콘 웨이퍼의 제조 방법
JP5998225B2 (ja) 結晶関連欠陥の位置を示す方法
JP2005033217A (ja) シリコン半導体ウエハの製造方法
JP5682471B2 (ja) シリコンウェーハの製造方法
KR100818670B1 (ko) 금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법
KR101349736B1 (ko) 실리콘 단결정의 검사 방법 및 제조 방법
JP4537643B2 (ja) シリコン単結晶ウェーハの製造方法
JP6802243B2 (ja) ウエハーの欠陥領域を評価する方法
CN111624460B (zh) 一种单晶硅缺陷分布区域的检测方法
KR101246493B1 (ko) 웨이퍼의 결함 평가방법
KR100763833B1 (ko) 단결정 실리콘의 결정 결함 영역 구분 방법
KR102661941B1 (ko) 웨이퍼의 결함 영역의 평가 방법
JP3717691B2 (ja) シリコンウェーハの評価方法
JP2004119446A (ja) アニールウエーハの製造方法及びアニールウエーハ
JP4675542B2 (ja) ゲッタリング能力の評価方法
KR101064801B1 (ko) 실리콘 웨이퍼의 결정결함 평가방법
KR100384680B1 (ko) 반도체 웨이퍼 결함 검출 방법
JP4888632B2 (ja) 結晶欠陥の評価方法
JP2006278892A (ja) シリコン単結晶ウェーハの品質評価方法
JP2018186195A (ja) シリコン単結晶の欠陥領域特定方法
KR20070066328A (ko) 무결함 실리콘웨이퍼의 순수베이컨시와 순수인터스티셜영역 구분방법
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 13