JP4743010B2 - シリコンウェーハの表面欠陥評価方法 - Google Patents

シリコンウェーハの表面欠陥評価方法 Download PDF

Info

Publication number
JP4743010B2
JP4743010B2 JP2006169888A JP2006169888A JP4743010B2 JP 4743010 B2 JP4743010 B2 JP 4743010B2 JP 2006169888 A JP2006169888 A JP 2006169888A JP 2006169888 A JP2006169888 A JP 2006169888A JP 4743010 B2 JP4743010 B2 JP 4743010B2
Authority
JP
Japan
Prior art keywords
region
wafer
silicon
defects
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006169888A
Other languages
English (en)
Other versions
JP2007088421A (ja
Inventor
亘 伊藤
健 長谷川
孝明 塩多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2006169888A priority Critical patent/JP4743010B2/ja
Priority to MYPI20063974A priority patent/MY137864A/en
Priority to EP06017556A priority patent/EP1758158B1/en
Priority to SG200605807-7A priority patent/SG130168A1/en
Priority to US11/467,411 priority patent/US7632349B2/en
Priority to KR1020060081243A priority patent/KR100768378B1/ko
Priority to CN2006101219172A priority patent/CN1932496B/zh
Publication of JP2007088421A publication Critical patent/JP2007088421A/ja
Application granted granted Critical
Publication of JP4743010B2 publication Critical patent/JP4743010B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Description

本発明は、シリコン単結晶インゴット(以下、インゴットという。)から切出されたシリコンウェーハの表面欠陥を評価する方法に関する。更に詳しくは、チョクラルスキー法(Czochralski Method、以下、CZ法という。)により育成されたインゴットから切り出された無欠陥領域シリコンウェーハの製造を容易にするシリコンウェーハの表面欠陥評価方法に関するものである。
近年の半導体集積回路の超微細化に伴い、デバイスの歩留まりを低下させる要因として、シリコン単結晶インゴットの結晶成長中に形成される結晶成長時導入欠陥である結晶に起因したパーティクル(Crystal Originated Particle、以下、COPという。)や、酸化誘起積層欠陥(Oxidation Induced Stacking Fault、以下、OISFという。)の核となる酸素析出物の微小欠陥や、或いは侵入型転位(Interstitial-type Large Dislocation、以下、L/Dという。)の存在が挙げられている。
COPは、鏡面研磨されたシリコンウェーハをアンモニアと過酸化水素の混合液でSC−1洗浄すると、ウェーハ表面に出現する結晶起因のピットである。このウェーハをパーティクルカウンタで測定すると、このピットがパーティクル(Light Point Defect、LPD)として検出される。COPは電気的特性、例えば酸化膜の経時絶縁破壊特性(Time Dependent dielectric Breakdown、TDDB)、酸化膜耐圧特性(Time Zero Dielectric Breakdown、TZDB)等を劣化させる原因となる。またCOPがウェーハ表面に存在するとデバイスの配線工程において段差を生じ、断線の原因となり得る。そして素子分離部分においてもリーク等の原因となり、製品の歩留りを低くする。
OISFは、結晶成長時に形成される微小な酸素析出が核となっていると考えられ、半導体デバイスを製造する際の熱酸化工程等で顕在化する積層欠陥である。このOISFは、デバイスのリーク電流を増加させる等の不良原因になる。L/Dは、転位クラスタとも呼ばれたり、或いはこの欠陥を生じたシリコンウェーハをフッ酸を主成分とする選択エッチング液に浸漬すると方位を持ったエッチングピットを生じることから転位ピットとも呼ばれる。このL/Dも、電気的特性、例えばリーク特性、アイソレーション特性等を劣化させる原因となる。
以上のことから、半導体集積回路を製造するために用いられるシリコンウェーハからCOP、OISF及びL/Dを減少させることが必要となっている。これらの結晶欠陥を評価する方法としては様々な方法があるが、特に微小な欠陥を評価する方法として、試料表面を銅で汚染し、熱処理によって銅を試料中に拡散させた後、試料を急冷することによって結晶表面の欠陥を顕在化させる銅デコレーション法を用いたシリコン単結晶の結晶欠陥評価方法が開示されている(例えば、特許文献1参照。)。この特許文献1に示される方法ではOISF又はOISFとなる核が存在する領域を検出している。
また、ベアウェーハに所定の厚さの絶縁膜を形成することによりウェーハの欠陥部位に対して厚さが変化した絶縁膜を形成する段階と、ウェーハの表面近くに形成され、欠陥部位上で厚さが変化した絶縁膜の部分を電解によって破壊するとともに欠陥部位に銅をデコレーティングする段階とを備えたウェーハの欠陥分析方法が開示されている(例えば、特許文献2参照。)。上記特許文献2に示される方法では、結晶成長された半導体ウェーハの欠陥を肉眼で直接分析できるとある。
特開2001−81000号公報(請求項1) 特許第3241296号(請求項1、段落[0015])
しかしながら、上記特許文献1や特許文献2に示される銅デコレーション方法を用いた評価方法は、パーティクルカウンタの検出下限未満の大きさのCOPを検出することはできるが、測定に多くの工程が必要であるため煩雑であり、評価スループットが悪く、コストもかかるという問題があった。
本発明の目的は、簡便に微小な結晶欠陥の存在する領域を検出することが可能なシリコンウェーハの表面欠陥評価方法を提供することにある。
本発明の別の目的は、無欠陥領域からなるシリコンウェーハの製造を容易にするシリコンウェーハの表面欠陥評価方法を提供することにある
請求項1に係る発明は、シリコン単結晶インゴットから切出されたシリコンウェーハに対して窒化雰囲気下、10〜150℃/秒の昇温速度で室温から1170℃以上シリコン融点未満の温度まで加熱処理し、処理温度で1〜120秒間保持した後に、10〜100℃/秒の降温速度で室温まで冷却する急速熱処理工程と、ウェーハ表面を表面光起電力法(Surface Photo voltage Method、以下、SPV法という。)を用いて少数キャリア拡散長を算出することにより、ウェーハ表面の少なくともパーティクルカウンタでは検出することができない小さなCOPが存在する領域を検出する工程とを含むことを特徴とするシリコンウェーハの表面欠陥評価方法である。
請求項1に係る発明では、上記条件で窒化雰囲気下での急速熱処理を施すことにより、ウェーハ表層に窒化膜が生成されると、ウェーハ表面からウェーハ内部に空孔が注入される。この空孔注入と同時に、微小なCOPが存在する領域にある欠陥と、注入された空孔とが熱により結合し、少数キャリアの再結合中心として有効に働く形態になる。その結果、ウェーハ面内で少なくともパーティクルカウンタでは検出することができない小さなCOPが存在する領域において、拡散長が短く検出される。この状態のウェーハにおける少数キャリア拡散長をSPV法を用いて算出すると、COPがキャリアの再結合中心としてより有効に働くため、ウェーハ表面の少なくともパーティクルカウンタでは検出することができない小さなCOPが存在する領域を簡便に検出することができる。
請求項2に係る発明は、請求項1に係る発明であって、シリコンウェーハがp型半導体であるとき、ウェーハ表面の少なくともパーティクルカウンタでは検出することができない小さなCOPが存在する領域を検出する工程の前に、ウェーハ表面に対してHF処理を行う工程を更に含む方法である。
請求項2に係る発明では、ウェーハがp型半導体であるときはウェーハ表面にHF処理を行うことで、ウェーハ表層のシリコンを水素で終端させることができるため、SPV法による少数キャリア拡散長測定によってウェーハ表面のパーティクルカウンタでは検出することができない小さなCOPが存在する領域が検出し易くなる。
請求項3に係る発明は、請求項1に係る発明であって、シリコン単結晶インゴット内での格子間シリコン型点欠陥の凝集体が存在する領域を[I]とし、空孔型点欠陥の凝集体が存在する領域を[V]とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を[P]とし、領域[P]に隣接する側の領域[V]との境界に存在しOISF核を形成する領域をPバンド領域とし、Pバンド領域に隣接する側の領域[V]との境界に存在しパーティクルカウンタでは検出することができない小さなCOPを有する領域を[Vs]領域とするとき、シリコン単結晶インゴットから切出されたウェーハがパーフェクト領域[P]、Pバンド領域及び領域[Vs]からなるウェーハである方法である。
請求項4に係る発明は、請求項3に係る発明であって、領域[I]に隣接しかつパーフェクト領域[P]に属し侵入型転位を形成し得る最低の格子間シリコン濃度未満の領域を[Pi]とし、領域[V]に隣接しかつパーフェクト領域[P]に属しCOP又はFPDを形成し得る空孔濃度以下の領域を[Pv]とするとき、シリコン単結晶インゴットから切出されたウェーハが領域[Pv]と領域[Pi]の混合領域、Pバンド領域及び領域[Vs]からなるウェーハである方法である。
請求項5に係る発明は、請求項1に係る発明であって、格子間シリコンが優勢であって格子間シリコンが凝集した欠陥を有する領域を[I]とするとき、領域[I]を含まないウェーハを窒化雰囲気下、10〜150℃/秒の昇温速度で室温から1170℃以上シリコン融点未満の温度まで加熱処理し、処理温度で1〜120秒間保持した後に、10〜100℃/秒の降温速度で室温まで冷却したウェーハの表面をSPV法を用いて少数キャリア拡散長を算出したときに、ウェーハの全面における少数キャリア拡散長が500〜800μmの範囲内であるか否かを基準に熱処理前のウェーハを評価する方法である。
請求項5に係る発明では、領域[I]を含まないウェーハを、上記条件で急速熱処理を施した後に、SPV法により少数キャリア拡散長を算出したときに、ウェーハの全面における少数キャリア拡散長が500〜800μmの範囲内であるか否かを基準に熱処理前のウェーハを評価する。少数キャリア拡散長が上記範囲内であれば、評価対象となった領域[I]を含まないウェーハは、無欠陥領域からなるウェーハであると判断することができる。
本発明のシリコンウェーハの表面欠陥評価方法では、所定の加熱条件で窒化雰囲気下での急速熱処理を施すことにより、ウェーハ表層に窒化膜が生成されると、ウェーハ表面からウェーハ内部に空孔が注入される。この空孔注入と同時に、微小なCOPが存在する領域にある欠陥と、注入された空孔とが熱により結合し、少数キャリアの再結合中心として有効に働く形態になる。その結果、ウェーハ面内で少なくともパーティクルカウンタでは検出することができない小さなCOPが存在する領域において、拡散長が短く検出される。この状態のウェーハにおける少数キャリア拡散長をSPV法を用いて算出すると、COPがキャリアの再結合中心としてより有効に働くため、ウェーハ表面の少なくともパーティクルカウンタでは検出することができない小さなCOPが存在する領域を簡便に検出することができる。また、ウェーハ上の結晶欠陥に対する分布等の情報が正確に分かるので、これらの情報を基礎として、ウェーハの作製の最初の時から結晶欠陥の発生を抑制できるように検討することができるため、無欠陥領域からなるシリコンウェーハの製造が容易となる。
次に本発明を実施するための最良の形態を説明する。
本発明のシリコンウェーハの表面欠陥評価方法は、シリコン単結晶インゴットから切出されたシリコンウェーハに対して窒化雰囲気下、10〜150℃/秒の昇温速度で室温から1170℃以上シリコン融点未満の温度まで加熱処理し、処理温度で1〜120秒間保持した後に、10〜100℃/秒の降温速度で室温まで冷却する急速熱処理工程と、ウェーハ表面を表面光起電力法を用いて少数キャリア拡散長を算出することにより、ウェーハ表面の少なくともパーティクルカウンタでは検出することができない小さなCOPが存在する領域を検出する工程とを含むことを特徴とする。
本発明の評価方法における評価対象となるシリコンウェーハは、シリコン単結晶インゴット内での格子間シリコン型点欠陥の凝集体が存在する領域を[I]とし、空孔型点欠陥の凝集体が存在する領域を[V]とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を[P]とし、領域[P]に隣接する側の領域[V]との境界に存在しOISF核を形成する領域をPバンド領域とし、Pバンド領域に隣接する側の領域[V]との境界に存在しパーティクルカウンタでは検出することができない小さなCOPを有する領域を[Vs]領域とするとき、シリコン単結晶インゴットから切出されたウェーハがパーフェクト領域[P]、Pバンド領域及び領域[Vs]からなるウェーハが好ましい。このようなウェーハは、パーティクルカウンタによってCOPが検出されない、即ちパーティクルカウンタの検出下限未満の大きさのCOPしか存在しないため本発明の表面欠陥評価方法に好適である。ここで、「パーティクルカウンタでは検出することができない」とは、0.065μm以上のCOPの検出数が実質的に0個であることをいう。本明細書において「0.065μmのCOP」とは、KLA−Tencor社製のSP1、並びにこの装置と同等性能を有するようなパーティクルカウンタで0.065μmの値を示すCOPをいう。
特に、評価対象となるシリコンウェーハが、領域[I]に隣接しかつパーフェクト領域[P]に属し侵入型転位を形成し得る最低の格子間シリコン濃度未満の領域を[Pi]とし、領域[V]に隣接しかつパーフェクト領域[P]に属しCOP又はFPDを形成し得る空孔濃度以下の領域を[Pv]とするとき、シリコン単結晶インゴットから切出されたウェーハが領域[Pv]と領域[Pi]の混合領域、Pバンド領域及び領域[Vs]からなるウェーハであることが好ましい。
このようなシリコンウェーハは、CZ法によりホットゾーン炉内のシリコン融液からインゴットをボロンコフ(Voronkov)の理論に基づいた所定の引上げ速度プロファイルで引上げた後、このインゴットをスライスして作製される。
一般的に、CZ法又はMCZ法によりホットゾーン炉内のシリコン融液からシリコン単結晶のインゴットを引上げたときには、シリコン単結晶における欠陥として、点欠陥(point defect)と点欠陥の凝集体(agglomerates:三次元欠陥)が発生する。点欠陥は空孔型点欠陥と格子間シリコン型点欠陥という二つの一般的な形態がある。空孔型点欠陥は一つのシリコン原子がシリコン結晶格子で正常的な位置の一つから離脱したものである。このような空孔が空孔型点欠陥になる。一方、原子がシリコン結晶の格子点以外の位置(インタースチシャルサイト)で発見されるとこれが格子間シリコン点欠陥になる。
点欠陥は一般的にシリコン融液(溶融シリコン)とインゴット(固状シリコン)の間の接触面で導入される。しかし、インゴットを継続的に引上げることによって接触面であった部分は引上げとともに冷却していく。冷却の間、空孔又は格子間シリコンは拡散や対消滅反応をする。約1100℃まで冷却した時点での過剰な点欠陥が空孔型点欠陥の凝集体(vacancy agglomerates)又は格子間シリコン型点欠陥の凝集体(interstitial agglomerates)を形成する。言い換えれば、過剰な点欠陥が凝集体を形成して発生する三次元構造である。
空孔点型欠陥の凝集体は前述したCOPの他に、LSTD(Laser Scattering Tomograph Defects)又はFPD(Flow Pattern Defects)と呼ばれる欠陥を含み、格子間シリコン型点欠陥の凝集体は前述したL/Dと呼ばれる欠陥を含む。FPDとは、インゴットをスライスして作製されたシリコンウェーハを30分間セコエッチング(Secco etching、HF:K2Cr27(0.15mol/l)=2:1の混合液によるエッチング)したときに現れる特異なフローパターンを呈する痕跡の源であり、LSTDとは、シリコン単結晶内に赤外線を照射したときにシリコンとは異なる屈折率を有し散乱光を発生する源である。
ボロンコフの理論は、欠陥の数が少ない高純度インゴットを成長させるために、インゴットの引上げ速度をV(mm/分)、シリコン融液とシリコンインゴットの固液界面近傍の温度勾配をG(℃/mm)とするときに、V/G(mm2/分・℃)を制御することである。この理論では、図1に示すように、V/Gをよこ軸にとり、空孔型点欠陥濃度と格子間シリコン型点欠陥濃度を同一のたて軸にとって、V/Gと点欠陥濃度との関係を図式的に表現し、空孔領域と格子間シリコン領域の境界がV/Gによって決定されることを説明している。より詳しくは、V/G比が臨界点(V/G)c以上では空孔濃度が上昇したインゴットが形成される反面、V/G比が臨界点(V/G)c以下では格子間シリコン濃度が上昇したインゴットが形成される。図1において、[I]は格子間シリコンが優勢であって格子間シリコンが凝集した欠陥を有する領域((V/G)1以下)を示し、[V]は空孔が優勢であって空孔が凝集した欠陥を有する領域((V/G)2以上)を示し、[P]は空孔型点欠陥の凝集体及び格子間シリコン型点欠陥の凝集体が存在しないパーフェクト領域((V/G)1〜(V/G)2)を示す。領域[P]に隣接する側の領域[V]との境界にはOISF核を形成するPバンド領域((V/G)2〜(V/G)3)が存在する。Pバンド領域は微小な板状析出物が存在し、酸化性雰囲気下での熱処理でOISF(積層欠陥)が形成される。具体的には、酸素雰囲気下、1000℃±30℃の温度で2〜5時間熱処理し、引続き1130℃±30℃の温度で1〜16時間熱処理することにより、OISFを顕在化させることができる。更にこのPバンド領域に隣接する側の領域[V]との境界にはパーティクルカウンタでは検出することができない小さなCOPが存在する[Vs]領域((V/G)3〜(V/G)4)が存在する。また領域[P]に隣接する側の領域[I]の境界にはBバンド領域((V/G)5〜(V/G)1)が存在する。Bバンド領域とは、格子間シリコンの凝集体が核となり熱処理によって酸素析出が高濃度に発生している領域である。
このパーフェクト領域[P]は更に領域[Pi]と領域[Pv]に分類される。[Pi]はV/G比が上記(V/G)1から臨界点までの領域であり、格子間シリコンが優勢であって凝集した欠陥を有しない領域である。[Pv]はV/G比が臨界点から上記(V/G)2までの領域であり、空孔が優勢であって凝集した欠陥を有しない領域である。即ち、[Pi]は領域[I]に隣接し、かつ侵入型転位を形成し得る最低の格子間シリコン濃度未満の格子間シリコン濃度を有する領域であり、[Pv]は領域[V]に隣接し、かつOISF核を形成し得る最低の空孔濃度未満の空孔濃度を有する領域である。
従って、パーフェクト領域[P]、Pバンド領域及び領域[Vs]からなるシリコンウェーハは、V/G比が上記(V/G)1から(V/G)2の範囲内を含み、(V/G)2から(V/G)3の範囲内を含み、更に(V/G)3から(V/G)4の範囲内を含み、かつこの3つの範囲のみからなるように制御されて引上げられたインゴットから切り出されたものである。また、領域[Pv]と領域[Pi]の混合領域、Pバンド領域及び領域[Vs]からなるシリコンウェーハは、V/G比が上記(V/G)1から臨界点(V/G)cの範囲内を含み、臨界点(V/G)cから(V/G)2の範囲内を含み、(V/G)2から(V/G)3の範囲内を含み、更に(V/G)3から(V/G)4の範囲内を含み、かつこの4つの範囲のみからなるように制御されて引上げられたインゴットから切り出されたものである。しかしながら、上記範囲を含みかつ上記範囲のみからなるように制御しながらインゴットを引上げるような操業しても、操業時における様々な要因に起因して、引上げたインゴットの一部には、上記範囲以外の領域が含まれるように引上げられてしまうインゴットもごく僅かながら存在する。本発明の評価方法では、そのような制御し切れなかったウェーハの評価についても簡便に行うことができる。
本発明の評価対象となるシリコンウェーハは、インゴットから切出して機械研磨を施したウェーハを用いてもよいし、機械研磨を施したウェーハに更にエッチングを施したウェーハを用いてもよい。
本発明の表面欠陥評価方法では、シリコンウェーハに対して窒化雰囲気下、10〜150℃/秒の昇温速度で室温から1170℃以上シリコン融点未満の温度まで加熱処理し、処理温度で1〜120秒間保持した後に、10〜100℃/秒の降温速度で室温まで冷却する。上記高温での加熱条件でシリコンウェーハに対して窒化雰囲気下での急速熱処理を施すことにより、ウェーハ表層に窒化膜が生成されると、ウェーハ表面からウェーハ内部に空孔が注入される。この空孔注入と同時に、微小なCOPが存在する領域にある欠陥と、注入された空孔とが熱により結合し、少数キャリアの再結合中心として有効に働く形態になる。その結果、ウェーハ面内で少なくともパーティクルカウンタでは検出することができない小さなCOPが存在する領域において、拡散長が短く検出される。
本発明における窒化雰囲気下とは上記条件における急速熱処理によってウェーハ表層に窒化膜が生成される程度であればよい。具体的な窒化雰囲気としてはNH3ガス、N2ガス、N2Oガス、NOガスやこれらのガスと不活性ガスとの混合ガス雰囲気が挙げられる。昇温速度を10〜150℃/秒に規定したのは、10℃/秒未満では生産性に劣る不具合を生じ、150℃/秒までは速度を確実に制御することができるためである。処理温度は1170℃〜シリコン融点未満である。1170℃未満では窒化膜生成によるウェーハ内部への空孔の注入が十分ではない。保持時間は1〜120秒である。1秒未満ではウェーハ表層に窒化膜が十分に生成されず、120秒を越えると生産性に劣る。降温速度は10〜100℃/秒、好ましくは70〜100℃/秒である。降温速度を10〜100℃/秒に規定したのは、10℃/秒未満では一旦ウェーハ内部に注入された空孔が表面拡散してしまうためであり、100℃/秒までは速度を確実に制御することができるためである。
シリコンウェーハがp型半導体であるときは、後に続くウェーハ表面の少なくともパーティクルカウンタでは検出することができない小さなCOPが存在する領域を検出する工程の前に、ウェーハ表面に対してHF処理を行うことが好ましい。p型ウェーハ表面にHF処理を行うことで、ウェーハ表層のシリコンが水素で終端されるため、後に続くSPV法による少数キャリア拡散長測定によってパーティクルカウンタでは検出することができない小さなCOPの存在する領域が検出し易くなる。
続いて、ウェーハ表面をSPV法を用いて少数キャリア拡散長を算出することにより、ウェーハ表面の少なくともパーティクルカウンタでは検出することができない小さなCOPが存在する領域を検出する。SPV法とは、シリコンウェーハ表面を光照射又は加熱により活性化させ、この活性化による少数キャリアの拡散長の変化を測定する方法である。前述した急速熱処理工程を施したシリコンウェーハに存在する表面欠陥は、上記急速熱処理工程を施さないウェーハの表面欠陥に比べて、キャリアの再結合中心としてより有効に働くため、SPV法を用いて少数キャリア拡散長を算出することにより、ウェーハ表面のCOPが存在する領域として検出することができる。本発明で行うSPV法に使用する装置としては、SDI社製のFAaST330が好適であり、同等機能を有する装置であれば適応可能である。また、ウェーハ上の結晶欠陥に対する分布等の情報が正確に分かるので、これらの情報を基礎として、ウェーハの作製の最初の時から結晶欠陥の発生を抑制できるように検討することができるため、無欠陥領域からなるシリコンウェーハの製造が容易となる。なお、無欠陥領域からなるシリコンウェーハとは、領域[I]、Bバンド領域、Pバンド領域、[Vs]領域及び領域[V]を含まず、領域[Pv]、領域[Pi]又は領域[Pv]と領域[Pi]の混合領域からなるウェーハをいう。
また、領域[I]を含まないウェーハを窒化雰囲気下、10〜150℃/秒の昇温速度で室温から1170℃以上シリコン融点未満の温度まで加熱処理し、処理温度で1〜120秒間保持した後に、10〜100℃/秒の降温速度で室温まで冷却したウェーハの表面をSPV法を用いて少数キャリア拡散長を算出したときに、ウェーハの全面における少数キャリア拡散長が500〜800μmの範囲内であるか否かを基準に熱処理前のウェーハを評価したとき、少数キャリア拡散長が上記範囲内であれば、評価対象となった領域[I]を含まないウェーハは、無欠陥領域からなるウェーハであると判断することができる。
本発明のシリコンウェーハは、格子間シリコンが優勢であって格子間シリコンが凝集した欠陥を有する領域を[I]とするとき、シリコンウェーハが領域[I]を含まないウェーハであって、ウェーハを窒化雰囲気下、10〜150℃/秒の昇温速度で室温から1170℃以上シリコン融点未満の温度まで加熱処理し、処理温度で1〜120秒間保持した後に、10〜100℃/秒の降温速度で室温まで冷却したシリコンウェーハの表面を表面光起電力法を用いて少数キャリア拡散長を算出したときに、ウェーハの全面における少数キャリア拡散長が500〜800μmの範囲内であることを特徴とする。領域[I]を含まないウェーハであって、ウェーハの全面における少数キャリア拡散長が500〜800μmの範囲内であれば、無欠陥領域からなるウェーハが得られる。このようなウェーハは、半導体集積回路を製造するために用いられるシリコンウェーハとして好適である。
このようなシリコンウェーハは、CZ法又はMCZ法によりホットゾーン炉内のシリコン融液からシリコン単結晶のインゴットを引上げる際に、V/G(mm2/分・℃)が図1に示すような(V/G)1から臨界点(V/G)cの範囲内からなるように制御されて引上げるか、臨界点(V/G)cから(V/G)2の範囲内からなるように制御されて引上げるか、又は、(V/G)1から臨界点(V/G)cの範囲内及び臨界点(V/G)cから(V/G)2の範囲内の双方からなるように制御されて引上げられたインゴットから切り出されたウェーハを上記条件で急速熱処理を施した後に、SPV法により少数キャリア拡散長を算出したとき、500〜800μmの範囲内となっているウェーハである。
次に本発明の実施例を比較例とともに詳しく説明する。
<実施例1>
先ず図1に示すように、V/G比が(V/G)1から臨界点(V/G)cの範囲内を含み、また臨界点(V/G)cから(V/G)2の範囲内も含み、かつ上記範囲内のみからなるように制御して直胴部の直径が300mmのp型シリコン単結晶インゴットを引上げた。このインゴットをブロック切断、外径研削し、オリエンテーションノッチ加工を施した後、所定の厚さでスライスすることにより直径が300mmのp型シリコンウェーハを切り出した。このウェーハの表面を機械研磨して平行度を高めたものを評価対象のウェーハとした。
次いで、急速熱処理工程として、NH3ガス及びArガスを20:80の割合とした混合ガスを流して内部を窒化雰囲気とした熱処理炉にウェーハを入れ、50℃/秒の昇温速度で室温から1175℃まで加熱処理し、1175℃で10秒間保持した後に、10℃/秒の降温速度で室温まで冷却した。続いて、急速熱処理したウェーハをHF水溶液に接触させてウェーハ表層のシリコンを水素で終端させた。次に、SPV装置(SDI社製;モデル名FAaST330)を用いてウェーハ表面における少数キャリア拡散長を算出した。拡散長の測定範囲は、1〜ウェーハ厚みの2.5倍(約1900μm)である。ウェーハ表面における少数キャリア拡散長は、ウェーハ表面の領域を15×15の大きさに細分化した小領域に区分けし、この各小領域において少数キャリア拡散長が300μm以上400μm未満、400μm以上500μm未満、500μm以上600μm未満、600μm以上700μm未満及び700μm以上800μm未満のどの範囲に含まれるか分類することにより算出した。
<実施例2>
実施例1で使用したウェーハとは異なるロットから切出したウェーハを測定サンプルとして用いた以外は実施例1と同様にしてウェーハ表面の表面欠陥を検出した。即ち、この実施例2の評価対象となるウェーハは、実施例1で引上げたインゴットとは異なるロットで引上げたインゴットから切出したウェーハであり、インゴットの引上げ条件は、実施例1で引上げたインゴットと同様、図1に示すように、V/G比が(V/G)1から臨界点(V/G)cの範囲内を含み、また臨界点(V/G)cから(V/G)2の範囲内も含み、かつ上記範囲内のみからなるように制御した直胴部の直径が300mmのp型シリコン単結晶インゴットである。
<実施例3>
実施例1並びに実施例2で使用したウェーハとは異なるロットから切出したウェーハを測定サンプルとして用いた以外は実施例1と同様にしてウェーハ表面の表面欠陥を検出した。即ち、この実施例3の評価対象となるウェーハは、実施例1及び実施例2で引上げたインゴットとは異なるロットで引上げたインゴットから切出したウェーハであり、インゴットの引上げ条件は、実施例1並びに実施例2で引上げたインゴットと同様、図1に示すように、V/G比が(V/G)1から臨界点(V/G)cの範囲内を含み、また臨界点(V/G)cから(V/G)2の範囲内も含み、かつ上記範囲内のみからなるように制御した直胴部の直径が300mmのp型シリコン単結晶インゴットである。
<比較例1>
実施例1で使用したウェーハと同一のロットから切出したウェーハを2枚用意し、一方のウェーハをダミーウェーハとし、他方のウェーハを測定ウェーハとした。先ず、SC1とHFとを混合した洗浄剤を用いてウェーハ洗浄して表面に存在するパーティクル等の外部汚染源を除去した。次いで、ウェーハを熱酸化して、厚さ1000Åの熱酸化膜を形成した。次に、ウェーハ裏面をフッ化水素の蒸気に接触させることによりエッチングして裏面の熱酸化膜の一部を除去した。次に、銅製の上部及び下部プレートと側壁とで所定の空間を構成するデコレーション装置を用意した。この装置の上部及び下部プレートには接続端子が連結され、外部電源によって可変可能に電圧が印加され、プレート間で一定な電界が形成されるように構成されている。この装置内の下部プレートにダミーウェーハを装着した。続いて、装置の空間内に電解物質としてメタノールを注入し、上部及び下部プレートに5MV/cmの電圧を1時間印加してプレートの銅を酸化し、メタノール中にイオン化させた。次にダミーウェーハを脱着した後、測定ウェーハを装置内に装着した。上部及び下部プレートに5MV/cmの電圧を1時間印加して銅のイオンをウェーハの欠陥部位上にデコレーションさせた。デコレーションを終えたウェーハを装置から取出し、ウェーハを目視により観察し、ウェーハ表面に存在する表面欠陥をカウントした。
<比較例2>
実施例2で使用したウェーハと同一のロットから切出したウェーハを2枚用意し、一方のウェーハをダミーウェーハとし、他方のウェーハを測定ウェーハとして用いた以外は比較例1と同様にして銅デコレーション法によりウェーハ表面の表面欠陥を検出した。
<比較例3>
実施例3で使用したウェーハと同一のロットから切出したウェーハを2枚用意し、一方のウェーハをダミーウェーハとし、他方のウェーハを測定ウェーハとして用いた以外は比較例1と同様にして銅デコレーション法によりウェーハ表面の表面欠陥を検出した。
<比較試験1>
実施例1〜3における算出結果を図2、図4及び図6に、比較例1〜3の結果を図3、図5及び図7にそれぞれ示す。
図2〜図5から明らかなように、比較例1及び比較例2の銅デコレーション方法による検出分布ではウェーハ外周近辺に欠陥が集まっていた。一方、実施例1及び実施例2の結果では、少数キャリア拡散長の短い領域がウェーハ外周近辺に、少数キャリア拡散長の長い領域がウェーハ中心に集まっており、実施例1の少数キャリア拡散長の分布と比較例1の検出分布、実施例2の少数キャリア拡散長の分布と比較例2の検出分布はよく対応していることが判った。
また、図6及び図7から明らかなように、比較例3の銅デコレーション方法による検出分布では表面欠陥がウェーハ全面に点在していた。一方、実施例3の結果では、少数キャリア拡散長の短い領域が存在しておらず、ウェーハ全面が少数キャリア拡散長の長い領域で覆われており、実施例3の少数キャリア拡散長の分布と比較例3の検出分布はよく対応していることが判った。
この結果から、実施例1及び実施例2で評価対象としたウェーハは、ウェーハ外周近辺にキャリア拡散長の短い領域が検出されており、V/G比が(V/G)1から臨界点(V/G)cの範囲内を含み、また臨界点(V/G)cから(V/G)2の範囲内も含み、かつ上記範囲内のみからなるように制御して引上げたインゴットから切り出したウェーハであるが、領域[Pi]及び領域[Pv]の他に、ウェーハ外周近辺にPバンド領域、領域[Vs]が存在していることが確認された。一方、実施例3で評価対象としたウェーハは、キャリア拡散長の短い領域が検出されておらず、COPやパーティクルカウンタでは検出することができない小さなCOPがウェーハ全面に存在しないことを裏付ける結果であり、引上げ時の制御の通りにウェーハが製造されていることを確認できた。
<実施例4>
先ず、領域[I]、Bバンド領域、領域[Pi]、領域[Pv]、Pバンド領域及び領域[Vs]がインゴットの軸方向に含むように、V/G比が(V/G)5から臨界点(V/G)cの範囲内を含み、また臨界点(V/G)cから(V/G)4の範囲内も含むように制御して直胴部の直径が300mmのp型シリコン単結晶インゴットを引上げた。このインゴットをブロック切断、外径研削し、軸方向に、即ち縦割りにスライスすることにより、直径が300mmのp型シリコンウェーハを切り出した。このウェーハの表面を機械研磨して平行度を高めたものを評価対象のウェーハとした。
次いで、急速熱処理工程として、NH3ガス及びArガスを20:80の割合とした混合ガスを流して内部を窒化雰囲気とした熱処理炉に測定サンプルを入れ、50℃/秒の昇温速度で室温から1175℃まで加熱処理し、1175℃で10秒間保持した後に、10℃/秒の降温速度で室温まで冷却した。続いて、急速熱処理した測定サンプルをHF水溶液に接触させて測定サンプル表層のシリコンを水素で終端させた。
次に、SPV装置(SDI社製;モデル名FAaST330)を用いて測定サンプル表面における少数キャリア拡散長を算出した。拡散長の測定範囲は、1〜ウェーハ厚みの2.5倍(約1900μm)である。測定サンプル表面における少数キャリア拡散長は、測定サンプル表面の領域を15×15の大きさに細分化した小領域に区分けし、この各小領域において少数キャリア拡散長が300μm以上400μm未満、400μm以上500μm未満、500μm以上600μm未満、600μm以上700μm未満及び700μm以上800μm未満のどの範囲に含まれるか分類することにより算出した。
<比較例4>
実施例4で使用した測定サンプルと同一のロットから切出した測定サンプルを2枚用意し、一方の測定サンプルをダミーサンプルとし、他方の測定サンプルを測定サンプルとして用いた以外は比較例1と同様にして銅デコレーション法により測定サンプル表面の表面欠陥を検出した。
<比較例5>
実施例4で使用した測定サンプルと同一のロットから切出した測定サンプルを用意し、μ−PCD法(Microwave Detected Photoconductive Decay Method;マイクロ波光導電率減衰法)によりライフタイムを評価し、各欠陥分布領域を評価した。
<比較試験2>
実施例4における算出結果を図8に、比較例4、5の結果を図9、図10にそれぞれ示す。
図10から明らかなように、比較例5のμ−PCD法による検出分布では、領域[I]、Bバンド領域、領域[Pi]、領域[Pv]、Pバンド領域及び領域[Vs]がウェーハ面内をどのように分布しているのか明確に示されていた。図9に示すように、比較例4の銅デコレーション方法による検出分布ではウェーハ左側の外周近辺に顕在化された欠陥が集まっており、図10に示されるCOPが存在する領域[Vs]の位置と一致する結果となった。一方、図8に示すように、実施例4の結果では、少数キャリア拡散長の短い領域がウェーハ左側の外周近辺に、少数キャリア拡散長の長い領域が左側以外の領域に集まっており、実施例4の少数キャリア拡散長の分布と比較例4及び5の検出分布はよく対応していることが判った。この結果から、本発明の評価方法により、パーティクルカウンタでは検出することができない小さなCOPのある領域を簡便に検出することができることを確認した。本発明の評価方法で、ウェーハ上の結晶欠陥に対する分布等の情報が正確に分かるので、これらの情報を基礎として、ウェーハの作製の最初の時から結晶欠陥の発生を抑制できるように検討することができるため、無欠陥領域からなるシリコンウェーハの製造が容易となる。また、ウェーハが領域[I]を含まないウェーハである場合、パーティクルカウンタでは検出することができない小さなCOPのある領域が検出されなければ、ウェーハの全面が無欠陥領域となっていることを確認できるため、無欠陥領域からなるシリコンウェーハの製造がより一層容易となる。
ボロンコフの理論を基づいた、V/Gをよこ軸にとり、空孔型点欠陥濃度と格子間シリコン型点欠陥濃度を同一のたて軸にとって、V/Gと点欠陥濃度との関係を示す図。 実施例1における少数キャリア拡散長のウェーハ面内分布図。 比較例1の銅デコレーション方法を用いた表面欠陥分布図。 実施例2における少数キャリア拡散長のウェーハ面内分布図。 比較例2の銅デコレーション方法を用いた表面欠陥分布図。 実施例3における少数キャリア拡散長のウェーハ面内分布図。 比較例3の銅デコレーション方法を用いた表面欠陥分布図。 実施例4の少数キャリア拡散長のウェーハ面内分布図。 比較例4の銅デコレーション方法を用いた表面欠陥分布図。 比較例5のμ−PCD法を用いたウェーハ面内分布図。

Claims (5)

  1. シリコン単結晶インゴットから切出されたシリコンウェーハに対して窒化雰囲気下、10〜150℃/秒の昇温速度で室温から1170℃以上シリコン融点未満の温度まで加熱処理し、前記処理温度で1〜120秒間保持した後に、10〜100℃/秒の降温速度で室温まで冷却する急速熱処理工程と、
    前記ウェーハ表面を表面光起電力法を用いて少数キャリア拡散長を算出することにより、前記ウェーハ表面の少なくともパーティクルカウンタでは検出することができない小さなCOPが存在する領域を検出する工程と
    を含むことを特徴とするシリコンウェーハの表面欠陥評価方法。
  2. シリコンウェーハがp型半導体であるとき、前記ウェーハ表面の少なくともパーティクルカウンタでは検出することができない小さなCOPが存在する領域を検出する工程の前に、前記ウェーハ表面に対してHF処理を行う工程を更に含む請求項1記載の方法。
  3. シリコン単結晶インゴット内での格子間シリコン型点欠陥の凝集体が存在する領域を[I]とし、空孔型点欠陥の凝集体が存在する領域を[V]とし、格子間シリコン型点欠陥の凝集体及び空孔型点欠陥の凝集体が存在しないパーフェクト領域を[P]とし、前記領域[P]に隣接する側の前記領域[V]との境界に存在しOISF核を形成する領域をPバンド領域とし、前記Pバンド領域に隣接する側の領域[V]との境界に存在しパーティクルカウンタでは検出することができない小さなCOPを有する領域を[Vs]領域とするとき、
    シリコン単結晶インゴットから切出されたウェーハが前記パーフェクト領域[P]、前記Pバンド領域及び前記領域[Vs]からなるウェーハである請求項1記載の方法。
  4. 領域[I]に隣接しかつパーフェクト領域[P]に属し侵入型転位を形成し得る最低の格子間シリコン濃度未満の領域を[Pi]とし、領域[V]に隣接しかつ前記パーフェクト領域[P]に属しCOP又はFPDを形成し得る空孔濃度以下の領域を[Pv]とするとき、
    シリコン単結晶インゴットから切出されたウェーハが前記領域[Pv]と前記領域[Pi]の混合領域、前記Pバンド領域及び前記領域[Vs]からなるウェーハである請求項3記載の方法。
  5. 格子間シリコンが優勢であって格子間シリコンが凝集した欠陥を有する領域を[I]とするとき、
    前記領域[I]を含まないウェーハを窒化雰囲気下、10〜150℃/秒の昇温速度で室温から1170℃以上シリコン融点未満の温度まで加熱処理し、
    前記処理温度で1〜120秒間保持した後に、10〜100℃/秒の降温速度で室温まで冷却した前記ウェーハの表面を表面光起電力法を用いて少数キャリア拡散長を算出したときに、
    前記ウェーハの全面における少数キャリア拡散長が500〜800μmの範囲内であるか否かを基準に前記熱処理前のウェーハを評価する請求項1記載の方法。
JP2006169888A 2005-08-26 2006-06-20 シリコンウェーハの表面欠陥評価方法 Active JP4743010B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006169888A JP4743010B2 (ja) 2005-08-26 2006-06-20 シリコンウェーハの表面欠陥評価方法
MYPI20063974A MY137864A (en) 2005-08-26 2006-08-18 Silicon wafer surface defect evaluation method
EP06017556A EP1758158B1 (en) 2005-08-26 2006-08-23 Silicon wafer surface defect evaluation method
SG200605807-7A SG130168A1 (en) 2005-08-26 2006-08-24 Silicon wafer surface defect evaluation method
US11/467,411 US7632349B2 (en) 2005-08-26 2006-08-25 Silicon wafer surface defect evaluation method
KR1020060081243A KR100768378B1 (ko) 2005-08-26 2006-08-25 실리콘 웨이퍼 및 실리콘 웨이퍼 표면 결함 평가 방법
CN2006101219172A CN1932496B (zh) 2005-08-26 2006-08-28 硅晶片表面缺陷的评价方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005245105 2005-08-26
JP2005245105 2005-08-26
JP2006169888A JP4743010B2 (ja) 2005-08-26 2006-06-20 シリコンウェーハの表面欠陥評価方法

Publications (2)

Publication Number Publication Date
JP2007088421A JP2007088421A (ja) 2007-04-05
JP4743010B2 true JP4743010B2 (ja) 2011-08-10

Family

ID=37499678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006169888A Active JP4743010B2 (ja) 2005-08-26 2006-06-20 シリコンウェーハの表面欠陥評価方法

Country Status (7)

Country Link
US (1) US7632349B2 (ja)
EP (1) EP1758158B1 (ja)
JP (1) JP4743010B2 (ja)
KR (1) KR100768378B1 (ja)
CN (1) CN1932496B (ja)
MY (1) MY137864A (ja)
SG (1) SG130168A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004160A1 (ko) * 2016-06-30 2018-01-04 에스케이실트론 주식회사 웨이퍼 및 그 제조방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101606239B (zh) * 2007-01-05 2011-05-04 信越半导体股份有限公司 硅晶片的评价方法
CN101459095B (zh) * 2007-12-13 2010-08-11 中芯国际集成电路制造(上海)有限公司 晶圆在线检测方法及在线检测装置
FR2941326A1 (fr) * 2009-01-16 2010-07-23 Commissariat Energie Atomique Procede de revelation de dislocations emergentes dans un element cristallin a base de germanium
JP4758492B2 (ja) * 2009-03-24 2011-08-31 トヨタ自動車株式会社 単結晶の欠陥密度測定方法
KR101214806B1 (ko) 2010-05-11 2012-12-24 가부시키가이샤 사무코 웨이퍼 결함 검사 장치 및 웨이퍼 결함 검사 방법
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP5350345B2 (ja) * 2010-09-22 2013-11-27 株式会社神戸製鋼所 薄膜半導体の結晶性評価装置および方法
KR101246493B1 (ko) * 2011-07-08 2013-04-01 주식회사 엘지실트론 웨이퍼의 결함 평가방법
US9349660B2 (en) * 2011-12-01 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit manufacturing tool condition monitoring system and method
CN102768134B (zh) * 2012-07-20 2015-02-11 浙江大学 一种显示和检测直拉硅片中空洞型缺陷的方法
CN104297667B (zh) * 2014-09-19 2017-06-06 上海华虹宏力半导体制造有限公司 检测晶格位错的方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6565624B2 (ja) * 2015-11-16 2019-08-28 株式会社Sumco シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
DE102015224983B4 (de) * 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
JP2017183471A (ja) * 2016-03-30 2017-10-05 信越半導体株式会社 点欠陥領域の評価方法
CN109427602B (zh) * 2017-08-28 2021-04-13 姜延华 用于晶圆地域性零件平均测试的线性缺陷侦测方法
CN111771268B (zh) * 2017-12-22 2024-02-20 胜高股份有限公司 p型硅晶片中的Fe浓度测定方法和SPV测定装置
CN108896370A (zh) * 2018-07-18 2018-11-27 中国航空工业集团公司沈阳飞机设计研究所 一种钛合金成形修复制件的试样选取方法
CN109273377B (zh) * 2018-09-03 2020-09-15 宁晋晶兴电子材料有限公司 单晶硅同心圆及黑角的检测前预处理方法
CN111624460B (zh) * 2020-06-28 2022-10-21 西安奕斯伟材料科技有限公司 一种单晶硅缺陷分布区域的检测方法
CN113271063A (zh) * 2021-04-17 2021-08-17 山西潞安太阳能科技有限责任公司 一种三维尺度检测晶硅电池缺陷的方法

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181538A (en) * 1978-09-26 1980-01-01 The United States Of America As Represented By The United States Department Of Energy Method for making defect-free zone by laser-annealing of doped silicon
US4598249A (en) * 1984-02-29 1986-07-01 Rca Corporation Method using surface photovoltage (SPV) measurements for revealing heavy metal contamination of semiconductor material
US5369495A (en) * 1992-09-04 1994-11-29 University Of South Florida Semiconductor contaminant sensing system and method
US5272119A (en) * 1992-09-23 1993-12-21 Memc Electronic Materials, Spa Process for contamination removal and minority carrier lifetime improvement in silicon
JPH0864650A (ja) * 1994-08-24 1996-03-08 Komatsu Electron Metals Co Ltd Fe−B濃度測定によるシリコンウェーハの評価方法
JPH0862122A (ja) * 1994-08-24 1996-03-08 Komatsu Electron Metals Co Ltd シリコンウェーハの酸素析出欠陥密度評価方法
JPH08191091A (ja) * 1995-01-10 1996-07-23 Komatsu Electron Metals Co Ltd シリコンウェーハの酸化膜耐圧強度の簡便評価法
US5581194A (en) * 1995-06-07 1996-12-03 Advanced Micro Devices, Inc. Method and apparatus for passive optical characterization of semiconductor substrates subjected to high energy (MEV) ion implantation using high-injection surface photovoltage
US5773989A (en) * 1995-07-14 1998-06-30 University Of South Florida Measurement of the mobile ion concentration in the oxide layer of a semiconductor wafer
US5804981A (en) * 1996-05-07 1998-09-08 Advanced Micro Devices, Inc. Method of detecting heavy metal impurities introduced into a silicon wafer during ion implantation
KR100237829B1 (ko) 1997-02-06 2000-01-15 윤종용 웨이퍼의 결함 분석방법
JP3449729B2 (ja) 1997-04-09 2003-09-22 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 単結晶シリコンウエハを製造する方法
WO1998045509A1 (en) * 1997-04-09 1998-10-15 Memc Electronic Materials, Inc. Low defect density silicon
DE69738129D1 (de) * 1997-07-15 2007-10-25 St Microelectronics Srl Bestimmung der Dicke der Blosszone in einer Siliziumscheibe
JPH11297779A (ja) * 1998-04-10 1999-10-29 Sony Corp 半導体装置の欠陥検出方法およびその製造方法
JP3746153B2 (ja) 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
JP3670142B2 (ja) * 1998-09-18 2005-07-13 東京エレクトロン株式会社 シリコン基板の再結合ライフタイム測定の前処理方法
JP2001081000A (ja) 1999-09-08 2001-03-27 Shin Etsu Handotai Co Ltd シリコン単結晶の結晶欠陥評価方法
JP3731417B2 (ja) * 1999-11-26 2006-01-05 株式会社Sumco 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
JP2001217251A (ja) 1999-11-26 2001-08-10 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP4510997B2 (ja) 2000-01-18 2010-07-28 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
US6569691B1 (en) * 2000-03-29 2003-05-27 Semiconductor Diagnostics, Inc. Measurement of different mobile ion concentrations in the oxide layer of a semiconductor wafer
US6512384B1 (en) * 2000-06-29 2003-01-28 Semiconductor Diagnostics, Inc. Method for fast and accurate determination of the minority carrier diffusion length from simultaneously measured surface photovoltages
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Sumco シリコンウェーハの製造方法
KR20030030634A (ko) * 2001-10-12 2003-04-18 삼성전자주식회사 웨이퍼 표면 결함 분석 방법
JP2004087594A (ja) * 2002-08-23 2004-03-18 Alps Electric Co Ltd 電子回路ユニットの放熱構造
DE03756681T1 (de) * 2002-10-18 2005-12-29 Sumitomo Mitsubishi Silicon Corp. Verfahren zur bestimmung der punktdefektverteilung eines silicium-einkristallstabs
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Sumco シリコンウェーハの製造方法
JP5010091B2 (ja) * 2003-11-13 2012-08-29 株式会社Sumco 高抵抗シリコンウェーハ
US6922067B1 (en) * 2003-11-18 2005-07-26 Ahbee 2, L.P. Determination of minority carrier diffusion length in solid state materials

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018004160A1 (ko) * 2016-06-30 2018-01-04 에스케이실트론 주식회사 웨이퍼 및 그 제조방법

Also Published As

Publication number Publication date
MY137864A (en) 2009-03-31
JP2007088421A (ja) 2007-04-05
EP1758158B1 (en) 2011-06-15
CN1932496A (zh) 2007-03-21
KR100768378B1 (ko) 2007-10-18
EP1758158A3 (en) 2009-07-22
KR20070024431A (ko) 2007-03-02
US20070044709A1 (en) 2007-03-01
US7632349B2 (en) 2009-12-15
EP1758158A2 (en) 2007-02-28
CN1932496B (zh) 2011-10-12
SG130168A1 (en) 2007-03-20

Similar Documents

Publication Publication Date Title
JP4743010B2 (ja) シリコンウェーハの表面欠陥評価方法
KR100369761B1 (ko) 실리콘 웨이퍼 및 그 열처리 방법
US8187954B2 (en) Method for manufacturing silicon single crystal wafer
US8231852B2 (en) Silicon wafer and method for producing the same
EP1559812B1 (en) Method of measuring point defect distribution of silicon single crystal ingot
JP2001217251A (ja) シリコンウェーハの熱処理方法
JP4131077B2 (ja) シリコンウェーハの製造方法
JP3933010B2 (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
CN112585734A (zh) 用于评估晶片的有缺陷区域的方法
JP3915606B2 (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
KR102413431B1 (ko) 웨이퍼의 결정 결함 평가 장치 및 방법
JP4200845B2 (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
JP2001102385A (ja) 点欠陥の凝集体が存在しないシリコンウェーハ
JP2003335599A (ja) シリコン単結晶インゴットの欠陥分布の識別方法
JP5052728B2 (ja) シリコン単結晶層の製造方法
JP3855527B2 (ja) シリコンウェーハの熱処理方法
JP2001189317A (ja) Igウェーハの製造方法及びこの方法で作られたigウェーハ
JP4124151B2 (ja) Igウェーハの製造方法
JP2002134513A (ja) シリコンウェーハの熱処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090513

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110425

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4743010

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250