CN1932496B - 硅晶片表面缺陷的评价方法 - Google Patents

硅晶片表面缺陷的评价方法 Download PDF

Info

Publication number
CN1932496B
CN1932496B CN2006101219172A CN200610121917A CN1932496B CN 1932496 B CN1932496 B CN 1932496B CN 2006101219172 A CN2006101219172 A CN 2006101219172A CN 200610121917 A CN200610121917 A CN 200610121917A CN 1932496 B CN1932496 B CN 1932496B
Authority
CN
China
Prior art keywords
wafer
zone
silicon
district
wafer surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101219172A
Other languages
English (en)
Other versions
CN1932496A (zh
Inventor
伊藤亘
长谷川健
盐多孝明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN1932496A publication Critical patent/CN1932496A/zh
Application granted granted Critical
Publication of CN1932496B publication Critical patent/CN1932496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明提供了能够很容易检测具有小的晶体缺陷的区域的硅晶片表面缺陷评价方法。本发明的硅晶片表面缺陷评价方法的特征在于：快速热处理步骤，即，在可以使硅氮化的气氛中，以10-150℃/秒的升温速度从室温上升到不低于1170℃但低于硅熔点的温度对从硅单晶锭上切下的硅晶片进行热处理，将硅晶片在该处理温度保持1-120秒，然后将硅晶片以10-100℃/秒的降温速度冷却到室温；和采用表面光电压方法计算晶片表面上少数载流子扩散长度的步骤，以检测出晶片表面上的具有至少不能通过颗粒计数器检测出的小COP的区域。

Description

硅晶片表面缺陷的评价方法
背景技术
1、技术领域
本发明涉及对从硅单晶锭(下面称作锭)上切下的硅晶片的表面缺陷进行评价的方法。具体而言，本发明涉及硅晶片表面缺陷的评价方法，便于从Czochralski方法(下面称作CZ方法)长出的锭上切下无缺陷区域硅晶片。
2、相关技术描述
随着最近半导体集成电路的超微型化，出现了作为降低器件成品率的一个因素的晶体原生颗粒(crystal originated particle，下面称作COP)，它是在晶体生长中引入的缺陷，即在硅单晶锭的晶体生长中形成的缺陷，也即小的氧沉淀缺陷，所述氧沉淀变成了氧化诱导堆垛层错(下面称作OISF)或者间隙型大型位错的核心(下面称作L/D)。
当采用氨和过氧化氢的混合液体对镜面抛光的硅晶片进行SC-1清洗时，在该晶片表面上出现的晶体原生坑即为COP。当采用颗粒计数器测量所述晶片时，所述坑被当作颗粒检测出来(光点缺陷，LPD)。COP可能是使电性质恶化的因素，所述电性质例如氧化物膜的与时间有关的电介质击穿(TDDB)性质、时间零点电介质击穿(TZDB)性质和其它。另外，当晶片表面上具有COP时，在器件布线过程中可能出现台阶，导致不连接。而且，COP可能是元件绝缘部分中出现泄漏等而导致产品合格率下降的一个因素。
就OISF而言，在晶体生长中形成的小的氧沉淀被当作核，而OISF是半导体器件生产中在热氧化过程等中引发的堆垛层错。所述OISF导致出现缺陷，例如，器件漏电流增加。L/D也称作位错簇或者位错坑，这是因为当具有这种缺陷的硅晶片浸入到主要含有氟化酸的选择性蚀刻剂中时会形成有方向性的蚀刻坑。所述L/D也可能是使电性质，例如漏性质、绝缘性质和其它性质，恶化的因素。
基于上述事实，需要减少用来制备半导体集成电路的硅晶片上的COP、OISF和L/D。已经存在有各种评价这些晶体缺陷的方法，其中公开了采用铜装饰(copper decoration)方法评价硅单晶的晶体缺陷 的方法，该方法用铜污染试样表面，通过热处理将铜扩散到试样中，然后快速冷却试样以在晶体表面上引发缺陷，尤其被用作小缺陷的评价方法(参见例如专利文献1)。在专利文献1公开的方法中，检测到了其中具有OISF或者变成OISF的核的区域。
另外，公开了晶片缺陷分析方法，包括在裸晶片上形成具有预定厚度的绝缘膜从而形成厚度已经相对于晶片的缺陷部分改变的绝缘膜的步骤，和通过电解破坏绝缘膜的位于缺陷部分上厚度发生改变的部分并在所述缺陷部分上装饰铜的步骤(例如，参见专利文献2)。在专利文献2公开的方法中，经历过晶体生长的半导体晶片上的缺陷可以直接用裸眼分析。
专利文献1：日本专利申请未审No.2001-81000(权利要求1)
专利文献2：日本专利No.3241296(权利要求1，第[0015]段)
然而，在专利文献1或专利文献2中公开的采用铜装饰方法的评价方法，虽然可以检测尺寸小于颗粒计数器检测下限的COP，但是由于需要很多的测量步骤所以很复杂，因此，存着着评价能力差、成本高的问题。
发明内容
本发明的目标是提供能够很容易检测出存在有小晶体缺陷的区域的硅晶片表面缺陷评价方法。
本发明的另一目标是提供便于由无缺陷区域制备硅晶片的硅晶片表面缺陷评价方法。
本发明的另一目标是提供由无缺陷区域形成的硅晶片。
为了实现这些目标，根据本发明的第一方面限定的本发明，提供了一种硅晶片表面缺陷评价方法，包括：快速热处理步骤，即，在可以使硅氮化的气氛中，以10-150℃/秒的升温速度从室温上升到不低于1170℃但低于硅熔点的温度对从硅单晶锭上切下的硅晶片进行热处理，将硅晶片在该处理温度保持1-120秒，然后将硅晶片以10-100℃/秒的降温速度冷却到室温；和，采用表面光电压(surface photo voltage)方法(下面称作SPV方法)计算晶片表面上少数载流子(minoritycarrier)扩散长度(diffusion length)的步骤，以检测出晶片表面上的存在着至少不能通过颗粒计数器检(particle counter exist)测出的小COP的区域。
根据本发明的第一方面限定的本发明，当通过在上述条件下、在可以使硅氮化的气氛中进行快速热处理而在晶片表面上形成氮化物膜时，空穴从晶片表面注入到晶片中。通过所述空穴注入以及同时加热，具有小COP的区域中的缺陷和注入的空穴耦合，这种耦合有效地充当所述少数载流子的重耦合中心。因而，在晶片表面上的存在着至少不能通过颗粒计数器检测出的小COP的区域中，检测出短的扩散长度。通过采用SPV方法计算这种状态下晶片上的少数载流子扩散长度，由于COP进一步有效地充当载流子重耦合中心，所以能够很容易地检测出晶片表面上的存着着至少不能通过颗粒计数器检测出的小COP的区域。
根据本发明的第二方面限定的本发明，在本发明的第一方面限定的本发明中的方法进一步包括：当硅晶片是p型半导体时，在对具有至少不能通过颗粒计数器检测出的小COP的晶片表面区域进行检测的步骤之前，进行HF处理的步骤。
根据本发明的第二方面限定的本发明，由于当晶片是p型半导体时通过对晶片表面进行HF处理可以用氢封端晶片表面层中的硅，所以通过采用SPV方法测量短的载流子扩散长度，可以很容易检测出存在着不能通过颗粒计数器检测的小COP的晶片表面区域。
根据本发明的第三方面限定的本发明，在本发明的第一方面限定的本发明的方法中，从硅单晶上切下的晶片是由完美区(prefect region)[P]、P-带(P-band)区、和[Vs]区构成的晶片，其中[I]是硅单晶锭中存在间隙型硅点缺陷聚集体的区域，[V]是其中存在着空穴点缺陷聚集体的区域，[P]是其中没有间隙型硅点缺陷聚集体和空穴点缺陷聚集体的完美区域，P-带区是位于[V]区的和[P]区相邻侧的边界处的、并且其中形成OISF核的区域，[Vs]区是位于[V]区的和P-带区相邻侧的边界处的、并且具有不能通过颗粒计数器检测出的小COP的区域。
根据本发明的第四方面限定的本发明，在本发明的第三方面限定的本发明的方法中，从硅单晶锭上切下的晶片是由[Pv]区和[Pi]区的混合区、P-带区、和[Vs]区构成的晶片，其中[Pi]是和[I]区相邻的区域，属于完美区[P]，并具有比形成间隙型大型位错所需的最小间隙型硅浓度低的间隙硅浓度；[Pv]是和[V]区相邻的区域，属于完美区[P]，并具有不大于形成COP或者FPD所需空穴浓度的空穴浓度。
根据本发明的第五方面限定的本发明，在本发明的第一方面限定的 方法中，假定[I]是间隙硅占主导地位并具有间隙硅聚集体缺陷的区域，当在可以使硅氮化的气氛中以10-150℃/秒的升温速度从室温上升到不低于1170℃但低于硅熔点的温度对不包括[I]区的晶片进行热处理，并且在该晶片保持在所述处理温度1-120秒又以10-100℃/秒的降温速度冷却到室温后采用SPV方法计算晶片表面的少数载流子扩散长度时，基于晶片全部表面上的少数载流子扩散长度是否落在500-800微米的范围内，对热处理前的晶片进行评价。
根据本发明的第五方面限定的本发明，当在上述条件下对不包括[I]区的晶片进行快速热处理并随后通过SPV方法计算少数载流子扩散长度时，基于晶片全部表面上的少数载流子扩散长度是否落在500-800微米的范围内对热处理前的晶片进行评价。如果少数载流子扩散长度落在上述范围内，则可以确定作为评价目标的、不包括[I]区的晶片是由无缺陷区域组成的晶片。
根据本发明的第六方面限定的本发明，提供了一种硅晶片，其中所述硅晶片是不包括[I]区的晶片，所述[I]区是间隙硅占主导地位并且具有间隙硅聚集体的区域，其中当在可以使硅氮化的气氛中以10-150℃/秒的升温速度从室温上升到不低于1170℃但低于硅熔点的温度对所述晶片进行热处理，并且该晶片保持在所述处理温度1-120秒，然后又10-100℃/秒的降温速度冷却到室温后采用光电压方法计算晶片表面的少数载流子扩散长度时，所述晶片全部表面上的少数载流子扩散长度落在500-800微米的范围内。
根据本发明的第六方面限定的本发明，提供了一种硅晶片，作为不包括[I]区并且如果其全部表面上的少数载流子扩散长度落在500-800微米范围内则由无缺陷区域构成的晶片。所述晶片优选作为用以生产半导体集成电路的硅晶片。
在本发明的硅晶片表面缺陷评价方法中，当通过在预定加热条件下、在能够使硅氮化的气氛中进行快速热处理而在晶片表面层上形成氮化物膜时，空穴被从晶片表面注入到晶片中。通过所述空穴注入以及同时加热，具有小COP的区域中的缺陷和注入的空穴耦合，这种耦合有效地充当所述少数载流子的重耦合中心。因而，在晶片表面上的存在着至少不能通过颗粒计数器检测出的小COP的区域中，检测出短的扩散长度。通过采用SPV方法计算这种状态下晶片上的少数载流子 扩散长度，由于COP进一步有效地充当载流子重耦合中心，所以能够很容易地检测出晶片表面上的存着着至少不能通过颗粒计数器检测出的小COP的区域。而且，由于能够精确识别信息，比如晶片上晶体缺陷的分布，所以基于所述信息能够进行试验以抑制从晶片的初始生产阶段形成晶体缺陷，由此便于生产由无缺陷区域构成的硅晶片。
本发明的硅晶片是不包括[I]区的晶片，特征在于当采用表面光电压方法计算在预定条件下、在能够使硅氮化的气氛中经历过快速热处理的晶片表面上的少数载流子扩散长度时，所述晶片的全部表面上的少数载流子扩散长度落在500-800微米范围内。在不包括[I]区的晶片中，如果晶片全部表面上的少数载流子扩散长度落在500-800微米范围内，则可以获得由无缺陷区域构成的硅晶片。这种晶片优选作为制备半导体集成电路的硅晶片。
附图说明
图1示出了V/G和基于Voronkov理论的点缺陷浓度的关系图，其中水平轴表示V/G，垂直轴代表空穴点缺陷浓度和间隙硅点点缺陷浓度；
图2是实施例1的晶片平面上的少数载流子扩散长度分布图；
图3是根据对比实施例1采用铜装饰方法测定的表面缺陷分布图；
图4是实施例2的晶片平面上的少数载流子扩散长度分布图；
图5是根据对比实施例2采用铜装饰方法测定的表面缺陷分布图；
图6是实施例3的晶片平面中的少数载流子扩散长度分布图；
图7是根据对比实施例3采用铜装饰方法测定的表面缺陷分布图；
图8是实施例4的晶片平面中的少数载流子扩散长度分布图；
图9是根据对比实施例4采用铜装饰方法测定的表面缺陷分布图；和
图10是根据对比实施例5采用μ-PCD方法测定的晶片平面分布图。
优选实施方案详述
现在描述实施本发明的最佳模式。
本发明的硅晶片缺陷评价方法的特征在于包括：快速热处理步骤，即，在可以使硅氮化的气氛中，以10-150℃/秒的升温速度从室温上升到不低于1170℃但低于硅熔点的温度对从硅单晶锭上切下的硅晶片 进行热处理，将硅晶片在该处理温度保持1-120秒，然后将硅晶片以10-100℃/秒的降温速度冷却到室温；和，采用表面光电压方法计算晶片表面上少数载流子扩散长度的步骤，以检测出晶片表面上的存在着至少不能通过颗粒计数器检测出的小COP的区域。
作为本发明评价方法的评价对象的硅晶片，优选从硅单晶锭上切下的晶片是由完美区[P]、P-带区和[Vs]区构成的晶片，其中[I]是硅单晶锭中存在间隙型硅点缺陷聚集体的区域，[V]是其中存在着空穴点缺陷聚集体的区域，[P]是其中没有间隙型硅点缺陷聚集体和空穴点缺陷聚集体的完美区域，P-带区是位于[V]区的和[P]区相邻侧的边界处的、并且其中形成OI SF核的区域，[Vs]区是位于[V]区的和P-带区相邻侧的边界处的、并且具有不能通过颗粒计数器检测出的小COP的区域。对本发明的表面缺陷评价方法而言，优选这种晶片，因为COP不能用颗粒计数器检测，即，这种晶片中仅仅存在着尺寸小于颗粒计数器检测下限的COP。本文中，术语“不能用颗粒计数器检测”是指检测出来的不小于0.065微米的COP的数目基本为零。在说明书中，“0.065微米的COP”是指当用KLA-Temcor公司生产的SP1和性能与该设备等同的颗粒计数器测量时值为0.065微米的COP。
具体而言，就作为评价对象的硅晶片而言，优选从硅单晶锭上切下的晶片是由由[Pv]区和[Pi]区的混合区、P-带区、和[Vs]区构成的晶片，其中[Pi]是和[I]区相邻的区域，属于完美区[P]，并具有比形成间隙型大型位错所需的最小间隙型硅浓度低的间隙硅浓度；[Pv]是和[V]区相邻的区域，属于完美区[P]，并具有小于形成COP或者FPD所需空穴浓度的空穴浓度。
所述硅晶片的制备是通过基于Voronkov理论从高温带炉(hotzone furnace)里的硅熔体以预定的拉制速度分布拉制锭并切割所述锭来进行。
一般而言，当通过CZ方法或MCZ方法从高温带炉的硅熔体中拉制硅单晶锭时，在硅单晶中形成点缺陷和点缺陷的聚集体(三维缺陷)。点缺陷具有两种常见构造，即，空穴型点缺陷和间隙硅型点缺陷。当硅晶体点阵中一个硅原子离开正常位置之一时，形成空穴型点缺陷。这种空穴变成空穴型点缺陷。另一方面，当原子出现在硅晶体点阵点(间隙位点)以外的位置时，变成了间隙硅点缺陷。
点缺陷通常出现在硅熔体(熔融硅)和锭(固态锭)的接触面上。但是，充当接触面的部分随着锭的连续拉制操作而冷却。在冷却期间，空穴或间隙硅发生扩散或者出现一对湮灭反应。当冷却到大约1100℃时过量的点缺陷形成空穴点缺陷聚集体或者间隙硅点缺陷聚集体。换而言之，过量的点缺陷具有三维结构，该三维结构形成和生成聚集体。
空穴点缺陷聚集体包括称作LSTD(激光散射断层缺陷)或者FPD(流动图形缺陷)的缺陷以及COP，间隙硅点缺陷聚集体包括称作L/D的缺陷。FPD是一种标志缘，示出了通过切割锭制备的硅晶片在经历30分钟的Secco蚀刻(用HF：K2Cr2O2，(0.15mo l/l)＝2∶1的液体混合物蚀刻)时出现的特殊流动图形，LSTD是一种源，当用红外光辐照硅单晶时，这种源的折射系数和硅的不同并产生散射光。
根据Voronkov理论，为了形成具有更少缺陷的高纯锭，应该控制V/G(mm2/mi n℃)，其中V(mm/mi n)是锭的拉制速度，G(℃/mm)是硅熔体和硅锭的固液界面附近的温度梯度。在这种理论中，如图1所示，水平轴表示V/G，垂直轴表示空穴浓度和间隙浓度，从而用图形表示出V/G和点缺陷浓度之间的关系，并表明空穴区域和间隙硅区域之间的边界由V/G确定。更详细而言，当V/G比不低于临界点(V/G)c时，形成具有增加的空穴浓度的锭；当V/G比不大于(V/G)c时，形成具有增加的间隙浓度的锭。在图1中，[I]表示其中间隙硅占主导地位并具有间隙硅聚集体形式的缺陷的区域(不大于(V/G)1)；[V]表示其中空穴占主导地位并具有空穴聚集体形式的缺陷的区域(不小于(V/G)2)；[P]表示空穴点缺陷聚集体和间隙硅点缺陷聚集体都不存在的完美区域((V/G)1-(V/G)2)。在[V]区的靠近[P]一侧的边界处，存在着形成OISF核的P-带区((V/G)2-(V/G)，)。在P-带区，具有小的板状沉淀，并且在氧化性气氛中进行热处理会形成OISF(堆垛层错)。具体而言，当在氧气氛中在1000℃±30℃热处理2-5小时并且在1130℃±30℃连续热处理1-16小时时，可以形成OISF。另外，在[V]区的靠近所述P-带区侧的边界处，存在着具有不能用颗粒计数器检测出的小COP的[Vs]区((V/G)3，-(V/G)4)。另外，在[I]区的靠近[P]区侧的边界处，存在着B-带(B-band)区((V/G)5 -(V/G)1)。B-带区是其中间隙硅聚集体充当核并且通过热处理形成高浓度氧沉淀的区域。
完美区[P]进一步分成[Pi]区和[Pv]区。[Pi]区是其中V/G比的范围是从上述(V/G)1到临界点、间隙硅占主导地位、并且不存在聚集体缺陷的区域。[Pv]区是其中V/G比的范围是从临界点到上述(V/G)2 、空穴占主导地位、并且不存在聚集体缺陷的区域。也即，[Pi]区是和[I]区相邻并且间隙硅浓度比形成间隙型大型位错所需的最小间隙硅浓度低的区域，[Pv]区是和[V]区相邻并且空穴浓度比形成OISF核所需的最小空穴浓度低的区域。
所以，从以以下方式受控和拉制的锭上切割由完美区[P]、P-带区、和[Vs]区构成的晶片：该方式使得V/G比包括范围(V/G)1-(V/G)2 、范围(V/G)2-(V/G)，和范围(V/G)3，-(V/G)4，并只由这三个范围组成。另外，从受控并以以下方式拉制的锭上切割由[Pv]区和[Pi]区的混合区、P-带区、和[Vs]区构成的晶片：该方式使得V/G比包括从(V/G)1到临界点(V/G)c的范围、范围(V/G)2-(V/G)3和范围(V/G)3-(V/G)4，并只由这四个范围组成。但是，在所述拉制的锭中，由于操作中的各种因素，使得拉制的极少量锭包括除了上述以外的区域，即使在执行拉制锭操作的同时控制V/G比以包括上述范围并且由上述范围组成时也是如此。本发明的评价方法可以很容易评价不能以上述方式满意控制的晶片。
就作为本发明评价对象的硅晶片而言，可以采用从锭上切下并经过机械抛光的晶片，或者经过机械抛光并进一步蚀刻的晶片。
在本发明的表面缺陷评价方法中，在可以使硅氮化的气氛中，以10-150℃/秒的升温速度从室温上升到不低于1170℃但低于硅熔点的温度对从硅单晶锭上切下的硅晶片进行热处理，在该处理温度保持1-120秒，然后将硅晶片以10-100℃/秒的降温速度冷却到室温。当在可以使硅氮化的气氛中在高温加热条件下对硅晶片进行快速热处理时，晶片表面层上形成的氮化物膜使得可以从晶片表面注入空穴到晶片中。通过所述空穴注入以及同时加热，在具有小COP的区域中存在的每个缺陷和注入的每个空穴耦合，这种耦合有效地充当所述少数载流子的重耦合中心。因而，在晶片表面上的存在着至少不能通过颗粒计数器检测出的小COP的区域中，检测出短的扩散长度。
本发明的可以使硅氮化的气氛足以使得在上述条件下通过快速热处理在晶片表面层上形成氮化物膜。就可以使硅氮化的特殊气氛而言， 有NH3，气体、N2气体、N2O气体、NO气体、或者含有这些气体和惰性气体的混合气体气氛。由于升温速度低于10℃/秒时生产率差，所以将其设为10-150℃/秒，而当升温速度大多150℃/秒时速度的确可以控制。处理温度为1170℃到低于硅熔点的温度。当处理温度低于1170℃时，基于形成氮化物膜而注入到晶片中的空穴是不够的。保温时间是1-120秒。当保温时间短于1秒时，在晶片表面层不能充分形成氮化物膜，当保温时间超过120秒时，生产率低下。降温速度是10-100℃/秒，或者优选是70-100℃/秒。由于降温速度低于10℃/秒时已经注入到晶片中的空穴会扩散到晶片表面上，所以将降温速度设为10-100℃/秒，而高达100℃/秒的速度的确可以控制。
当硅晶片为p型半导体时，优选对晶片表面上具有至少不能通过颗粒计数器检测的小COP的区域进行检测步骤之前，先对晶片表面进行HF处理。当对所述p型晶片表面进行HF处理时，晶片表面层中的硅被氢封端，因此，存在着不能被颗粒计数器检测出的小COP的区域，可以通过后续基于SPV方法的少数载流子扩散长度测量而很容易地检测出。
随后，采用SPV方法计算晶片表面上的少数载流子扩散长度使得可以检测出晶片表面上具有至少不能通过颗粒计数器检测的小COP的区域。SPV方法是通过光照射或加热活化硅晶片表面以测量少数载流子扩散长度由于所述活化而变化的方法。由于和没有经过快速热处理的晶片中的表面缺陷相比，在经过快速热处理的硅晶片中存在的表面缺陷更有效地充当载流子量耦合的中心，所以采用SPV方法计算少数载流子扩散长度可以检测出晶片表面上存在着COP的区域。就用于本发明SPV方法的设备而言，优选SDI生产的FaaST 330，并且可以使用具有等同功能的设备。另外，由于可以精确识别比如晶片上晶体缺陷分布的信息，所以可以基于所述信息进行试验以抑制从晶片的初始生产阶段形成晶体缺陷，由此便于生产由无缺陷区域构成的硅晶片。应该注意，由无缺陷区域构成的硅晶片是指不包括[I]区、B-带区、P-带区、[Vs]区和[V]区而是由[Pv]区、[Pi]区、或者[Pv]区和[Pi]区的混合区构成的硅晶片。
另外，将不包括[I]区的晶片在可以使硅氮化的气氛中，以10-150℃/秒的升温速度从室温上升到不低于1170℃但低于硅熔点的温度对 从硅单晶锭上切下的硅晶片进行热处理，并将其在该处理温度保持1-120秒，然后将其以10-100℃/秒的降温速度冷却到室温后，采用SPV方法计算晶片表面上少数载流子扩散长度。此时，如果基于少数载流子扩散长度是否落在500-800微米范围内而对热处理前的晶片进行评价中，少数载流子扩散长度落在此范围内，则可以确定则可以确定作为评价目标的、不包括[I]区的晶片是由无缺陷区域组成的晶片。
假定[I]是间隙硅占主导地位并具有间隙硅聚集体缺陷的区域，则本发明的硅晶片是不包括[I]区的晶片。这种硅晶片的特征在于，当在可以使硅氮化的气氛中以10-150℃/秒的升温速度从室温上升到不低于1170℃但低于硅熔点的温度对不包括[I]区的晶片进行热处理，并且在该晶片保持在所述处理温度1-120秒又以10-100℃/秒的降温速度冷却到室温后采用SPV方法计算晶片表面的少数载流子扩散长度时，晶片全部表面上的少数载流子扩散长度落在500-800微米的范围内。如果晶片是不包括[I]区的晶片并且晶片全部表面上的少数载流子扩散长度落在500-800微米的范围内，则可以获得由无缺陷区域构成的晶片。这种晶片优选用作制备半导体集成电路的硅晶片。
就所述硅晶片而言，在通过CZ方法或者MCZ方法从高温带炉中的硅熔体中拉制硅单晶时，锭以以下方式受控和拉制：该方式使得V/G(mm2/mi n.℃)落在图1所示的(V/G)1到临界点(V/G)c的范围内，或者使得V/G(mm2/mi n.℃)落在临界点(V/G)c到(V/G)2的范围内，或者使得V/G(mm2/mi n.℃)落在(V/G)1到临界点(V/G)c以及临界点(V/G)c到(V/G)2的范围内。当从所述锭上切下的晶片在上升条件下经受快速热处理并随后通过SPV方法计算少数载流子扩散长度时，少数载流子扩散长度落在500-800微米的范围内。
现在详细描述本发明的实施例和对比实施例。
实施例1
首先，如图1所示，拉制p型硅单晶锭，所述锭的V/G比包括(V/G)1 到临界点(V/G)c以及临界点(V/G)c到(V/G)2的范围，拉制方式受控使得V/C比只由这些范围构成，并且所述锭的主体部分直径为300mm。所述锭经过切块、外直径研磨和定向切槽(orientation notchmachining)，然后被切成约定厚度，由此切制出直径为300mm的p型硅晶片。该晶片的表面经过机械抛光以增加平行度，由此提供作为 评价目标的晶片。
然后，作为热处理步骤，将该晶片置于具有可以使硅氮化的气氛的热处理炉中，所述气氛通过引入含有比值为20∶80的NH3气体和Ar气的混合气体形成，以50℃/秒的升温速度从室温升到1175℃进行热处理，并在1175℃保温10秒钟。随后，晶片以10℃/秒的降温速度冷却到室温。然后，将经过快速热处理的晶片和HF溶液接触，以使晶片表面层中的硅被氢封端。随后，采用SPV设备(型号：SDI生产的FAaST330)计算晶片表面上的少数载流子扩散长度。扩散长度的测量范围是晶片厚度的1-2.5倍(大约1900微米)。将晶片表面上的区域分成每个尺寸为15×15的小区域，并基于少数载流子扩散长度所属的以下范围对各个小区域进行分类，来计算晶片表面上的少数载流子扩散长度：不小于300微米但小于400微米的范围、不小于400微米但小于500微米的范围、不小于500微米但小于600微米的范围、不小于600微米但小于700微米的范围、和不小于700微米但小于800微米的范围。
实施例2
对晶片表面上的表面缺陷的检测和实施例1一样，除了作为测量样品的晶片是从和实施例1所用晶片来自的批料不同的批料上切下的以外。也即，实施例2中作为评价目标的晶片，是从和实施例1中拉制锭的批料不同的批料中拉制的锭上切下的。如图1所示，和在实施例1中拉制的锭一样，锭是主体部分直径为300mm的p型硅单晶锭，其拉制条件的受控方式使得V/G比包括(V/G)1到临界点(V/G)c以及临界点(V/G)c到(V/G)2的范围并且只有这些范围组成。
实施例3
对晶片表面上的表面缺陷的检测和实施例1一样，除了作为测量样品的晶片是从和实施例1、2所用晶片来自的批料不同的批料上切下的以外。也即，实施例3中作为评价目标的晶片，是从和实施例1以及2中拉制锭的批料不同的批料中拉制的锭上切下的。如图1所示，和在实施例1以及2中拉制的锭一样，锭是主体部分直径为300mm的p型硅单晶锭，其拉制条件的受控方式使得V/G比包括(V/G)1到临界点(V/G)c以及临界点(V/G)c到(V/G)2的范围并且只有这些范围组成。
对比实施例1
从和实施例1所用晶片的批料相同的批料上切割制备两块晶片，一块晶片定为模型晶片，另一块晶片定为测量晶片。首先，采用其中混有SC1和HF的清洁剂清洁晶片，以去除表面上存在的外来污染源，比如颗粒。然后，每块晶片都进行热氧化以形成厚度为1000埃的热氧化膜。然后，将每块晶片的背部表面接触氟化氢蒸气，进行蚀刻，由此去除背部表面上的部分热氧化膜。随后，制备用上板、下板和侧壁构成预定空间的装饰设备。将接线端连接到该设备的上板和下板上，由外部电源施加可变电压，由此在板之间形成固定电场。将模型晶片连接到该设备的下板上。然后，将甲醇作为电解材料注入到该设备的空间中，在上板和下板上施加5MV/cm的电压1小时，以使所述板的铜发生氧化，由此铜在甲醇中发生电离。随后，在取出模型晶片后，将测量晶片连接到设备中。在上板和下板上施加5MV/cm的电压1小时，以用铜离子装饰晶片的缺陷部分。将经过装饰的晶片从设备中取出，进行直观观察，并记录晶片表面上的表面缺陷的数目。
对比实施例2
从和实施例2所用晶片的批料相同的批料上切割制备两块晶片。和对比实施例1一样，通过铜装饰方法检测晶片表面上的表面缺陷，除了一个晶片被定为模型晶片而另一晶片被用作测量晶片以外。
对比实施例3
从和实施例3所用晶片的批料相同的批料上切割制备两块晶片。和对比实施例1一样，通过铜装饰方法检测晶片表面上的表面缺陷，除了一个晶片被定为模型晶片而另一晶片被用作测量晶片以外。
对比测试1
图2、4和6给出了实施例1-3的计算结果，图3，5和7给出了对比实施例1-3的结果。
从图2-5可以清楚发现，在根据对比实施例1和对比实施例2通过铜装饰方法获得了检测分布中，缺陷集中在晶片外周的附近。另一方面，在实施例1和2的结果中，少数载流子扩散长度短的区域集中在晶片外周的附近，而少数载流子扩散长度长的区域集中在晶片中心。表明实施例1的少数载流子扩散长度分布、对比实施例1的检测分布、实施例2的少数载流子扩散长度分布、和对比实施例2的检测分布互 相之间具有良好的相关性。
另外，从图6和7可以清楚发现，在根据对比实施例3通过铜装饰方法获得的检测分布中，晶片的全部表面都有表示表面缺陷的点。另一方面，在实施例3的结果中，不存在少数载流子扩散长度短的区域，而且晶片的全部表面覆盖了少数载流子扩散长度长的区域。发现实施例3的少数载流子扩散长度分布和对比实施例3的检测分布具有良好的相关性。
由该结果证明，在作为实施例1和2的评价目标的晶片外周附近检测出了载流子扩散长度短的区域，该晶片是从由下列方式受控并拉制的锭中切下的晶片：该方式使得V/G比包括(V/G)1到临界点(V/G)c 以及临界点(V/G)c到(V/G)2的范围并且只有这些范围组成；但是在晶片的外周附近存在着P-带区、[Vs]区以及[Pi]区和[Pv]区。另一方面，在作为实施例3的评价目标的晶片中没有检测出载流子扩散长度短的区域，这为在整个晶片表面上不存在不能由颗粒计数器检测出的COP或者小COP的事实提供了支持，由此证实该晶片在制造中在拉制操作时处于受控状态。
实施例4
首先，以以下方式受控并拉制主体部分的直径为300mm的p性硅单晶锭：该方式使得在锭的轴向上包括[I]区、B-带区、[Pi]区、[Pv]区、P-带区和[Vs]区，并且V/G比包括(V/G)5到临界点(V/G)c 以及临界点(V/G)c到(V/G)4的范围。该锭经过切块、外直径研磨和沿着轴向(即，纵向)切片，以切成直径为300mm的p型硅晶片。该晶片的表面经过机械抛光以提高平行度，由此提供作为评价目标的晶片。
然后，作为快速热处理步骤，将测量样品置于具有可以使硅氮化的气氛的热处理炉中，所述气氛通过引入含有比值为20∶80的NH3气体和Ar气的混合气体形成，以50℃/秒的升温速度从室温升到1175℃进行热处理，并在1175℃保温10秒钟。随后，该测量样品以10℃/秒的降温速度冷却到室温。然后，将经过快速热处理的测量样品和HF溶液接触，以使测量样品表面层中的硅被氢封端。
随后，采用SPV设备(型号：SDI生产的FAaST330)计算测量样品表面上的少数载流子扩散长度。扩散长度的测量范围是晶片厚度的1 -2.5倍(大约1900微米)。通过将测量样品表面上的区域分成尺寸为15×15的小区域，并基于少数载流子扩散长度所属的以下范围对各个小区域进行分类，来计算晶片表面上的少数载流子扩散长度：不小于300微米但小于400微米的范围、不小于400微米但小于500微米的范围、不小于500微米但小于600微米的范围、不小于600微米但小于700微米的范围、和不小于700微米但小于800微米的范围。
对比实施例4
从和实施例4所用测量样品的批料相同的批料上切割制备两块测量样品。和对比实施例1一样，通过铜装饰方法检测测量样品表面上的表面缺陷，除了一个测量样品被定为模型样品而另一测量样品被用作测量样品以外。
对比实施例5
从和实施例4所用测量样品的批料相同的批料上切割制备测量样品，采用μ-PCD方法(微波检测光导衰减法Microwave DetectedPhotoconductive Decay Method)评价使用寿命，对每个缺陷部分区域进行评价。
对比测试2
图8给出了实施例4的计算结果，图9和10分别给出了对比实施例4和5的结果。
从图10可以清楚发现，在对比实施例5中通过μ-PCD方法获得的检测分布中，清楚显示了在晶片面上[I]区、B-带区、[Pi]区、[Pv]区、P-带区和[Vs]区的分布情况。如图9所示，在对比实施例4中通过铜装饰方法获得的检测分布中，缺陷集中在晶片外周左手侧附近，因此和图10示出的[Vs]区(具有C0P)的位置一致。另一方面，如图8所示，在实施例4的结果中，少数载流子扩散长度短的区域集中在晶片外周左手侧附近，而少数载流子扩散长度长的区域集中在除了所述左手侧位置以外的区域，这表明实施例4的少数载流子扩散长度分布与对比实施例4和5的检测分布互相之间具有良好的相关性。该结果证明，具有不能由颗粒计数器检测出的小C0P的区域可以很容易通过本发明的评价方法检测出来。由于本发明的评价方法可以精确识别比如晶片上晶体缺陷分布的信息，所以能够进行试验以基于所述信息抑制从晶片的初始生产阶段出现晶体缺陷，由此便于生产由无缺陷区域 构成的硅晶片。另外，在晶片是不包括[I]区的晶片的情况下，如果没有检测出具有不能由颗粒计数器检测出的小C0P的区域，则可以确认该晶片的全部表面都是无缺陷区，由此进一步便于生产由无缺陷区域构成的硅晶片。

Claims (4)

1.硅晶片表面缺陷评价方法，包括：
快速热处理步骤，即，在NH3、N2、N2O、NO或者含有这些气体和惰性气体的混合气体气氛中，以10-150℃/秒的升温速度从室温上升到不低于1170℃但低于硅熔点的温度对从硅单晶锭上切下的硅晶片进行热处理，将硅晶片在该处理温度保持1-120秒，然后将硅晶片以10-100℃/秒的降温速度冷却到室温，由此在上述晶片表层生成氮化膜，通过生成该氮化膜，使空穴从晶片表面注入到晶片中，注入该空穴的同时，使具有小晶体原生颗粒的区域中的缺陷与注入的空穴由热引起耦合；和，
采用表面光电压方法计算晶片表面上少数载流子扩散长度以检测出晶片表面上的[Vs]区的步骤，
其中，在所述硅单晶锭中，[I]是存在间隙型硅点缺陷聚集体的区域，[V]是其中存在着空穴点缺陷聚集体的区域，[P]是其中没有间隙型硅点缺陷聚集体和空穴点缺陷聚集体的完美区域，P-带区是位于[V]区的和[P]区相邻侧的边界处的、并且其中形成氧化诱导堆垛层错核的区域，[Vs]区是位于[V]区的和P-带区相邻侧的边界处的、并且具有不能通过颗粒计数器检测出的小晶体原生颗粒的区域。
2.权利要求1的方法，进一步包括以下步骤：当所述硅晶片为p型半导体时，在对晶片表面上的具有至少不能通过颗粒计数器检测出的小晶体原生颗粒的区域进行检测的步骤之前，对所述晶片表面进行HF处理的步骤。
3.权利要求1的方法，其中从硅单晶锭上切下的晶片是由完美区[P]、P-带区、和[Vs]区构成的晶片，
其中，在所述硅单晶锭中，[I]是存在间隙型硅点缺陷聚集体的区域，[V]是其中存在着空穴点缺陷聚集体的区域，[P]是其中没有间隙型硅点缺陷聚集体和空穴点缺陷聚集体的完美区域，P-带区是位于[V]区的和[P]区相邻侧的边界处的、并且其中形成氧化诱导堆垛层错核的区域，[Vs]区是位于[V]区的和P-带区相邻侧的边界处的、并且具有不能通过颗粒计数器检测出的小晶体原生颗粒的区域。
4.权利要求3的方法，其中从硅单晶锭上切下的晶片是由[Pv]区和[Pi]区的混合区、P-带区、和[Vs]区构成的晶片，
其中[Pi]是和[I]区相邻的区域，属于完美区[P]，并具有比形成间隙型大型位错所需的最小间隙型硅浓度低的间隙硅浓度；[Pv]是和[V]区相邻的区域，属于完美区[P]，并具有不大于形成晶体原生颗粒或者流动图形缺陷所需空穴浓度的空穴浓度。
CN2006101219172A 2005-08-26 2006-08-28 硅晶片表面缺陷的评价方法 Active CN1932496B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005245105 2005-08-26
JP2005245105 2005-08-26
JP2005-245105 2005-08-26
JP2006169888A JP4743010B2 (ja) 2005-08-26 2006-06-20 シリコンウェーハの表面欠陥評価方法
JP2006-169888 2006-06-20
JP2006169888 2006-06-20

Publications (2)

Publication Number Publication Date
CN1932496A CN1932496A (zh) 2007-03-21
CN1932496B true CN1932496B (zh) 2011-10-12

Family

ID=37499678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101219172A Active CN1932496B (zh) 2005-08-26 2006-08-28 硅晶片表面缺陷的评价方法

Country Status (7)

Country Link
US (1) US7632349B2 (zh)
EP (1) EP1758158B1 (zh)
JP (1) JP4743010B2 (zh)
KR (1) KR100768378B1 (zh)
CN (1) CN1932496B (zh)
MY (1) MY137864A (zh)
SG (1) SG130168A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427602A (zh) * 2017-08-28 2019-03-05 姜延华 用于晶圆地域性零件平均测试的线性缺陷侦测方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8111081B2 (en) * 2007-01-05 2012-02-07 Shin-Etsu Handotai Co., Ltd. Method for evaluating silicon wafer
CN101459095B (zh) * 2007-12-13 2010-08-11 中芯国际集成电路制造(上海)有限公司 晶圆在线检测方法及在线检测装置
FR2941326A1 (fr) * 2009-01-16 2010-07-23 Commissariat Energie Atomique Procede de revelation de dislocations emergentes dans un element cristallin a base de germanium
JP4758492B2 (ja) * 2009-03-24 2011-08-31 トヨタ自動車株式会社 単結晶の欠陥密度測定方法
KR101214806B1 (ko) 2010-05-11 2012-12-24 가부시키가이샤 사무코 웨이퍼 결함 검사 장치 및 웨이퍼 결함 검사 방법
JP5439305B2 (ja) * 2010-07-14 2014-03-12 信越半導体株式会社 シリコン基板の製造方法及びシリコン基板
JP5350345B2 (ja) * 2010-09-22 2013-11-27 株式会社神戸製鋼所 薄膜半導体の結晶性評価装置および方法
KR101246493B1 (ko) * 2011-07-08 2013-04-01 주식회사 엘지실트론 웨이퍼의 결함 평가방법
US9349660B2 (en) * 2011-12-01 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit manufacturing tool condition monitoring system and method
CN102768134B (zh) * 2012-07-20 2015-02-11 浙江大学 一种显示和检测直拉硅片中空洞型缺陷的方法
CN104297667B (zh) * 2014-09-19 2017-06-06 上海华虹宏力半导体制造有限公司 检测晶格位错的方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6565624B2 (ja) * 2015-11-16 2019-08-28 株式会社Sumco シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
DE102015224983B4 (de) * 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
JP2017183471A (ja) * 2016-03-30 2017-10-05 信越半導体株式会社 点欠陥領域の評価方法
KR101851604B1 (ko) * 2016-06-30 2018-04-24 에스케이실트론 주식회사 웨이퍼 및 그 제조방법
CN111771268B (zh) * 2017-12-22 2024-02-20 胜高股份有限公司 p型硅晶片中的Fe浓度测定方法和SPV测定装置
CN108896370A (zh) * 2018-07-18 2018-11-27 中国航空工业集团公司沈阳飞机设计研究所 一种钛合金成形修复制件的试样选取方法
CN109273377B (zh) * 2018-09-03 2020-09-15 宁晋晶兴电子材料有限公司 单晶硅同心圆及黑角的检测前预处理方法
CN111624460B (zh) * 2020-06-28 2022-10-21 西安奕斯伟材料科技有限公司 一种单晶硅缺陷分布区域的检测方法
CN113271063A (zh) * 2021-04-17 2021-08-17 山西潞安太阳能科技有限责任公司 一种三维尺度检测晶硅电池缺陷的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1559812A1 (en) * 2002-10-18 2005-08-03 Sumitomo Mitsubishi Silicon Corporation Method of measuring point defect distribution of silicon single crystal ingot

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4181538A (en) * 1978-09-26 1980-01-01 The United States Of America As Represented By The United States Department Of Energy Method for making defect-free zone by laser-annealing of doped silicon
US4598249A (en) * 1984-02-29 1986-07-01 Rca Corporation Method using surface photovoltage (SPV) measurements for revealing heavy metal contamination of semiconductor material
US5369495A (en) * 1992-09-04 1994-11-29 University Of South Florida Semiconductor contaminant sensing system and method
US5272119A (en) * 1992-09-23 1993-12-21 Memc Electronic Materials, Spa Process for contamination removal and minority carrier lifetime improvement in silicon
JPH0864650A (ja) * 1994-08-24 1996-03-08 Komatsu Electron Metals Co Ltd Ｆｅ−Ｂ濃度測定によるシリコンウェーハの評価方法
JPH0862122A (ja) * 1994-08-24 1996-03-08 Komatsu Electron Metals Co Ltd シリコンウェーハの酸素析出欠陥密度評価方法
JPH08191091A (ja) * 1995-01-10 1996-07-23 Komatsu Electron Metals Co Ltd シリコンウェーハの酸化膜耐圧強度の簡便評価法
US5581194A (en) * 1995-06-07 1996-12-03 Advanced Micro Devices, Inc. Method and apparatus for passive optical characterization of semiconductor substrates subjected to high energy (MEV) ion implantation using high-injection surface photovoltage
US5773989A (en) * 1995-07-14 1998-06-30 University Of South Florida Measurement of the mobile ion concentration in the oxide layer of a semiconductor wafer
US5804981A (en) * 1996-05-07 1998-09-08 Advanced Micro Devices, Inc. Method of detecting heavy metal impurities introduced into a silicon wafer during ion implantation
KR100237829B1 (ko) 1997-02-06 2000-01-15 윤종용 웨이퍼의 결함 분석방법
DE69841714D1 (de) 1997-04-09 2010-07-22 Memc Electronic Materials Silicium mit niedriger Fehlerdichte und idealem Sauerstoffniederschlag
MY127594A (en) * 1997-04-09 2006-12-29 Memc Electronic Materials Low defect density, vacancy dominated silicon
EP0898298B1 (en) * 1997-07-15 2007-09-12 STMicroelectronics S.r.l. Determination of the thickness of a denuded zone in a silicon wafer
JPH11297779A (ja) * 1998-04-10 1999-10-29 Sony Corp 半導体装置の欠陥検出方法およびその製造方法
JP3746153B2 (ja) 1998-06-09 2006-02-15 信越半導体株式会社 シリコンウエーハの熱処理方法
JP3670142B2 (ja) * 1998-09-18 2005-07-13 東京エレクトロン株式会社 シリコン基板の再結合ライフタイム測定の前処理方法
JP2001081000A (ja) 1999-09-08 2001-03-27 Shin Etsu Handotai Co Ltd シリコン単結晶の結晶欠陥評価方法
JP2001217251A (ja) 1999-11-26 2001-08-10 Mitsubishi Materials Silicon Corp シリコンウェーハの熱処理方法
JP3731417B2 (ja) * 1999-11-26 2006-01-05 株式会社Ｓｕｍｃｏ 点欠陥の凝集体が存在しないシリコンウェーハの製造方法
JP4510997B2 (ja) 2000-01-18 2010-07-28 シルトロニック・ジャパン株式会社 シリコン半導体基板およびその製造方法
US6569691B1 (en) * 2000-03-29 2003-05-27 Semiconductor Diagnostics, Inc. Measurement of different mobile ion concentrations in the oxide layer of a semiconductor wafer
US6512384B1 (en) * 2000-06-29 2003-01-28 Semiconductor Diagnostics, Inc. Method for fast and accurate determination of the minority carrier diffusion length from simultaneously measured surface photovoltages
JP4463957B2 (ja) * 2000-09-20 2010-05-19 信越半導体株式会社 シリコンウエーハの製造方法およびシリコンウエーハ
JP4720058B2 (ja) * 2000-11-28 2011-07-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
KR20030030634A (ko) * 2001-10-12 2003-04-18 삼성전자주식회사 웨이퍼 표면 결함 분석 방법
JP2004087594A (ja) * 2002-08-23 2004-03-18 Alps Electric Co Ltd 電子回路ユニットの放熱構造
JP4670224B2 (ja) * 2003-04-01 2011-04-13 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5010091B2 (ja) * 2003-11-13 2012-08-29 株式会社Ｓｕｍｃｏ 高抵抗シリコンウェーハ
US6922067B1 (en) * 2003-11-18 2005-07-26 Ahbee 2, L.P. Determination of minority carrier diffusion length in solid state materials

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1559812A1 (en) * 2002-10-18 2005-08-03 Sumitomo Mitsubishi Silicon Corporation Method of measuring point defect distribution of silicon single crystal ingot

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427602A (zh) * 2017-08-28 2019-03-05 姜延华 用于晶圆地域性零件平均测试的线性缺陷侦测方法
CN109427602B (zh) * 2017-08-28 2021-04-13 姜延华 用于晶圆地域性零件平均测试的线性缺陷侦测方法

Also Published As

Publication number Publication date
EP1758158A3 (en) 2009-07-22
US7632349B2 (en) 2009-12-15
KR100768378B1 (ko) 2007-10-18
MY137864A (en) 2009-03-31
SG130168A1 (en) 2007-03-20
CN1932496A (zh) 2007-03-21
KR20070024431A (ko) 2007-03-02
JP4743010B2 (ja) 2011-08-10
EP1758158B1 (en) 2011-06-15
EP1758158A2 (en) 2007-02-28
JP2007088421A (ja) 2007-04-05
US20070044709A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
CN1932496B (zh) 硅晶片表面缺陷的评价方法
KR100369761B1 (ko) 실리콘 웨이퍼 및 그 열처리 방법
KR100461893B1 (ko) 실리콘 웨이퍼 및 이것에 사용되는 실리콘 단결정의제조방법
EP1195455B1 (en) Method for determining condition under which silicon single crystal is produced, and method for producing silicon wafer
JP5682471B2 (ja) シリコンウェーハの製造方法
EP1559812B1 (en) Method of measuring point defect distribution of silicon single crystal ingot
KR101759876B1 (ko) 웨이퍼 및 웨이퍼 결함 분석 방법
KR101349736B1 (ko) 실리콘 단결정의 검사 방법 및 제조 방법
US11955386B2 (en) Method for evaluating defective region of wafer
CN103650125B (zh) 评估晶片缺陷的方法
KR100959624B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP2004153083A (ja) シリコンウエーハの評価方法及びｓｏｉウエーハの製造方法
JP2004153081A (ja) Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法
JP3933010B2 (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
CN105900220B (zh) 单晶硅晶圆的热处理方法
KR100252214B1 (ko) 반도체장치 제조용 베어 웨이퍼 분석방법
KR100720659B1 (ko) 실리콘 웨이퍼 및 그 제조 방법, 실리콘 웨이퍼의 평가 방법
KR101339624B1 (ko) 단결정 실리콘 웨이퍼 및 반도체 웨이퍼
JP2004189584A (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
TW202321531A (zh) 單晶矽錠生產過程之以複數樣品棒生長確認雜質積累之方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant