CN103650125B - 评估晶片缺陷的方法 - Google Patents

评估晶片缺陷的方法 Download PDF

Info

Publication number
CN103650125B
CN103650125B CN201280033980.4A CN201280033980A CN103650125B CN 103650125 B CN103650125 B CN 103650125B CN 201280033980 A CN201280033980 A CN 201280033980A CN 103650125 B CN103650125 B CN 103650125B
Authority
CN
China
Prior art keywords
district
defect
wafer
result
minority carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201280033980.4A
Other languages
English (en)
Other versions
CN103650125A (zh
Inventor
咸昊璨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Siltron Co Ltd
Original Assignee
LG Siltron Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Siltron Inc filed Critical LG Siltron Inc
Publication of CN103650125A publication Critical patent/CN103650125A/zh
Application granted granted Critical
Publication of CN103650125B publication Critical patent/CN103650125B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1218Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing using optical methods; using charged particle, e.g. electron, beams or X-rays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2648Characterising semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

一种评估晶片缺陷的方法包括以下步骤:制备晶片样品、在晶片样品上形成氧化层、使用表面光电压来测量少数载流子的扩散距离和确定污染的程度。

Description

评估晶片缺陷的方法
技术领域
各实施方式涉及一种评估晶片中的缺陷的方法。
背景技术
一般而言,CZochralski(在下文中,被称为“CZ”)方法被最广泛地用作制造硅晶片的方法。在CZ方法中,多晶硅装入石英坩埚中,并通过石墨加热器加热并熔融装入的多晶硅。然后,将晶种浸入所生成的熔融的硅中以产生在其间界面上结晶。从而,通过旋转晶种同时拉起浸入的晶种来生长单晶硅锭。然后,将长成的硅晶片切片、蚀刻和抛光以制备硅晶片。
经由上述工艺所制造的单晶硅锭或硅晶片可以具有晶体缺陷,诸如晶体原生颗粒(COP)、流动图案缺陷(FPD)、氧诱导的堆垛层错(OISF)和基体微缺陷(BMD),这些晶体缺陷被称为原生缺陷。需要减小原生缺陷的密度和尺寸。已确认,晶体缺陷影响器件的产量和质量。因此,完全去除晶体缺陷以及容易且迅速地评估晶体缺陷是非常重要的。
而且,根据晶体生长条件,单晶硅锭或硅晶片包括:V富集(V-rich)区,其中,空位型点缺陷是普遍的,以产生过饱和的空位簇(密集的)缺陷;Pv区,其中,空位型点缺陷是普遍的,但没有簇缺陷存在;空位/间隙(vacancy/interstitial)(V/I)边界;Pi区,其中,间隙点缺陷的普遍的,但没有簇缺陷存在;I富集区,其中,间隙点缺陷是普遍的,以产生过饱和的间隙簇缺陷。
而且,在晶体的质量水平的评估中,确认出上述各个区如何根据其发生的位置和单晶硅锭的晶体长度改变是重要的。
根据相关技术,在使用CZ方法所制备的单晶硅锭中,根据硼-铜理论,如 果以高于V/G临界值(被称为“V/G”)生长单晶硅锭(快速生长),那么具有空隙(void)缺陷的V富集区存在。并且,如果以低于V/G临界值生长单晶硅锭(缓慢生长),那么氧诱导的堆垛层错(OISF)发生在边缘或中心区形成环形。如果更缓慢地生长单晶硅锭,缠住间隙硅附聚其中的位错环以产生I富集,I富集为环占优势的点(LDP)缺陷区。
在V区和I区之间存在既不是V富集也不是I富集的完美区。完美区可以被分类为:Pv区,即空位占优势的点(VDP)完美区;和Pi区,即间隙占优势的点(IDP)完美区。为了制造完美晶片,上面的区可以被认为是制造余量(margin)。
根据相关技术的评估硅晶片的方法如下。
第一,有评估硅晶片表面缺陷的方法,该方法对存在具有尺寸小于约65nm的COP缺陷的晶片进行RTP加工,以使用表面光电压(SPV)方法来计算晶片上的少数载流子的扩散距离。这里,COP充当少数载流子的复合中心(recombination center)。因此,可以检测出通过粒子计数器没有检测出的COP。
然而,在使用RTP加工的SPV方法的情况下,虽然可以检测出具有约65nm或小于65nm的尺寸的晶体缺陷,但是现存的粒子计数器可以仅检测出具有约50nm或小于50nm的尺寸或约20nm~约30nm的尺寸的晶体缺陷和分布。因此,需要更精确的测量方法。
第二,有检测以下区的方法,该区具有提高的零时介电击穿(time zero dielectric breakdown,TZDB)特性,并且不包括在V富集区、OISF区和通过Cu装饰方法即反应离子蚀刻(RIE)方法所检测的区中。当经由RIE方法没有检测出RIE缺陷时,RIE方法可以是确认出高质量硅晶片(即使制造器件,氧化层击穿特性也不会降低)的方法。
虽然RIE方法对检测TZDB降低区是有利的,但是应该提供进行单独的离子刻蚀工艺的设备。此外,应该提供确认出晶片(即实际产品)的单独的设备,其中,在该设备中执行RIE工艺。
第三,有可以通过改进TZDB方法确认出晶体降低区的方法,其中经由第 二方法不能确认出该降低区。虽然可以改进现存的TZDB方法以确认出RIE区,但是可能需要附加的热工艺和退火工艺。从此,执行上述方法花费很长时间,而且,当制造测量TZDB的样品时,可能存在样品制造不良(fail)的可能性。
第四,在将单晶硅的晶体缺陷区和评估晶体缺陷区的Cu污染溶液分类的方法中,使用具有预定浓度的Cu溶液可以污染晶片的一侧表面,然后在特定的温度下和在预定时间内可以热加工该晶片以视觉观察到发生在特定的区中的Cu雾度,从而将晶体缺陷区域分类。
虽然Cu雾度评估方法具有可以确认出除TZDB降低区之外的其它晶体缺陷区的优势,但是应该保持精确的Cu浓度水平。此外,应该执行独立的两个热加工工艺用于确认精确的晶体区,例如,TZDB降低区或RIE检测区。
发明内容
技术问题
实施方式提供了一种评估晶片中的缺陷的方法,该方法可以使用表面光电压(SPV)方法来评估零时介电击穿特性没有降低的区上的晶片缺陷。
实施方式也提供了一种评估晶片中的缺陷的方法,其中,晶体区可以被分类为LDP区、纯净区(pure zone)、Pv区和Pi区。
技术方案
在一个实施方式中,硅晶片包括通过使用CZochralski方法所制造的硅晶片,其中,在硅晶片上沉积具有预定厚度的氧化层以使用表面光电压(SPV)方法来测量少数载流子(minority carrier)的扩散距离。
在另一个实施方式中,评估晶片中的缺陷的方法包括:制备晶片样品,在晶片样品上形成氧化层,使用表面光电压(SPV)来测量少数载流子的扩散距离,和确定污染程度的结果。
有益效果
根据实施方式的评估晶片缺陷的方法可以提供以下方法,在晶体区被分类之后,该方法可以简单地评估晶片缺陷,特别地,在现存的V富集区和OISF区, 以及使用Cu装饰方法没有检测出晶片缺陷而TZDB特性没有降低的区上,使用SPV方法来测量晶片内少数载流子的扩散距离。
而且,根据本实施方式,在短暂时间内可以简单地确认出晶片或锭是否被污染。此外,因为将硅缺陷区分类所需的参数是清晰的,所以任何人可以实施该过程。
如上所述,本实施方式利用SPV方法。从而,在结果的确认方面,当与现存的方法对比时,因为在SPV测量之前所执行的预加工工艺可以作为不取决于用户的技能的客观工艺而执行,所以本实施方式可以提供用于评估晶片缺陷的客观方法。
而且,实施方式可以提供评估晶片缺陷的方法,其中,晶体区可以被分类为LDP缺陷区、纯净区、Pv区和Pi区。
附图说明
图1是示出根据实施方式的评估晶片缺陷的方法的流程图。
图2~4是示出使用评估硅晶片点缺陷的方法所获得的评估结果的比较实例的图示。
图5和6是示出经由使用评估硅晶片点缺陷的方法将硅缺陷区分类的方法所观测的样品中的每个晶体区的少数载流子的扩散距离的实例的图表。
图7是示出使用根据实施方式的普通抛光晶片来评估硅晶片点缺陷的方法的具体实例的视图。
图8~13是示出使用SPV方法的少数载流子的扩散距离的实例、使用Cu雾度分类晶体区的图和在使用根据实施方式的Cu雾度将晶体区分类的状态下水平方向上的少数载流子的扩散距离的实例。
具体实施方式
例示性实施方式提供了一种评估晶片缺陷的方法,该方法可以使用表面光电压(SPV)方法来评估零时介电击穿特性没有降低的区上的晶片缺陷。
图1是示出根据实施方式的评估晶片缺陷的方法的流程图。
根据实施方式的评估晶片缺陷的方法可以包括:制备晶片样品(S110),在晶片样品上形成氧化层(S120),使用表面光电压方法来测量少数载流子的扩散距离(S130),和确定污染的程度(S140)。
根据该实施方式的评估晶片缺陷的方法可以提供以下方法,在晶体区被分类之后,该方法可以简单地评估晶片缺陷,特别地,在现存的V富集区和OISF区以及使用Cu装饰方法没有检测出晶片缺陷而TZDB特性没有降低的区上,使用SPV方法来测量晶片内少数载流子的扩散距离。
特别地,根据实施方式的评估晶片缺陷的方法可以提供评估晶片点缺陷的方法,该方法可以分类Pv区和Pi区,其中,除零时介电击穿(TZDB)特性和经时介电击穿(TDDB)特性没有降低的区的检测之外,Pv区和Pi区是不存在硅点簇缺陷的完美区。
而且,根据本实施方式,在短暂时间内可以简单地确认出晶片或锭是否被污染。此外,因为将硅缺陷区分类所需的参数是清晰的,所以任何人可以实施该过程。
如上所述,本实施方式利用SPV方法。从而,在结果的确认方面,当与现存的方法对比时,因为在SPV测量之前所执行的预加工工艺可以作为不取决于用户的技能的客观工艺执行,所以本实施方式可以提供用于评估晶片缺陷的客观方法。
在下文中,参考附图将详细地描述根据实施方式的评估晶片缺陷的方法。
首先,在根据本实施方式的评估晶片缺陷的方法中,在操作S110中制备评估样品。然后,在操作S120中,形成在预定的温度或更高的温度下具有预定厚度的干氧化层。
根据晶片的氧浓度、晶片的晶体缺陷分布等等,氧化层的厚度和温度可以变化。也就是说,因为可以根据上述条件改变少数载流子的扩散距离,所以评估参数可以变化。
氧化层可以是干氧化层或湿氧化层。氧化层可以具有的厚 度。例如,氧化层可以具有的厚度。当氧化层具有或小于的厚度时,可以不检测少数载流子。在另一方面,当氧化层具有 或大于的厚度时,少数载流子可被过度扩散。
例如,在本实施方式中,氧化层形成工艺在约900℃~约1000℃的温度下执行约60分钟~约140分钟的时间,以形成具有的厚度的干氧化层,但并不限于此。
根据本实施方式,经由氧化层的形成可以检测出相对于晶片的整个晶体区的缺陷。
接着,在操作S130中,使用SPV方法来测量晶片的少数载流子的扩散距离,在该晶片上通过干式工艺沉积有具有预定厚度的氧化层。
这里,当使用SPV方法来测量少数载流子的扩散距离时,照射到晶片上的光可以具有约450nm~约1200nm的波长。根据本实施方式,像使用SPV方法来测量本体Fe浓度(bulk Fe concentration)一样,不需要单独的预加工工艺。当光的波长超过前述波长范围时,该波长可以穿透具有约1μm的厚度的晶片。
虽然根据样品的条件和尺寸SPV测量条件可以变化,但是可以在相同的参数下测量SPV。在操作S140中,基于晶体缺陷可以存在的区上的扩散距离,通过将区分类可以确定污染的程度。
根据本实施方式,在SPV测量之前所执行的预加工工艺可以作为客观工艺执行,以提供客观评估晶片缺陷的方法。
而且,根据本实施方式,在短暂时间内可以简单地确认出晶片或锭是否被污染。此外,因为将硅缺陷区分类所需的参数是清晰的,所以任何人可以实施该过程。
而且,根据实施方式的评估晶片缺陷的方法可以提供以下方法,在晶体区被分类之后,该方法可以简单地评估晶片缺陷,特别地,在现存的V富集区和OISF区以及使用Cu装饰方法没有检测出晶片缺陷而TZDB特性没有降低的区上,使用SPV方法来测量晶片内少数载流子的扩散距离。
特别地,根据实施方式的评估晶片缺陷的方法可以提供评估晶片点缺陷的 方法,该方法可以分类Pv区和Pi区,其中,除零时介电击穿(TZDB)特性和经时介电击穿(TDDB)特性没有降低的区的检测之外,Pv区和Pi区是硅点簇缺陷不存在的完美区。
图2~5是示出使用评估硅晶片点缺陷的方法所获得的评估结果的比较实例的图示。
(实施方式)
图2~4示出根据相关技术,经由前述方法,通过使用包括V富集区和完美区的V测试样品的评估方法所获得的结果,其中,完美区中不存在硅点簇缺陷,例如,Pv区(空位占优势的点(VDP)缺陷区)和Pi区(间隙占优势的点缺陷(IDP)缺陷区)。
在应用根据相关技术的RTP之后,不执行检测COP的方法。
如图2所示,根据使用MAGCIS装备所评估的样品的结果,其中MAGCIS装备可以测量具有约50nm或小于50nm的晶体原生颗粒(COP)尺寸或小空隙形状,可以看出,在左上端A处存在具有精细尺寸的COP缺陷。
接着,如图3所示,根据使用Cu雾度方法所获得的评估结果,可以看出,将被称为完美区的Pv区(VDP缺陷区)和Pi区(IDP缺陷区)完全地分类。
在上述结果基础上,根据第一TZDB评估结果(参见图4),可以看出,相对于B模式的TZDB不良仅存在于现存的COP区。
然而,当应用用于检测TZDB降低的区(即在用于确认出高质量硅晶片的方法中,GOI不良不存在的区,在该高质量硅晶片处,即使制造器件,氧化层击穿特性也不会降低)的方法时,可以看出,C&C+模式不良存在于TZDB降低区,在TZDB降低区中,经由现存的方法没有检测出晶片缺陷(参见图4,第二TZDB图)。特别是,当将RIE方法应用到上述的区时,可以看出,RIE缺陷存在于同一区中。
(实施方式1)
图5和图6是示出经由使用评估硅晶片点缺陷的方法将硅缺陷区分类的方法所观测的样品中的每个晶体区的少数载流子的扩散距离的实例的图表。
在形成氧化层以在相同样品下执行本实施方式之后,可以看出,将各个区独立地分类为与使用SPV方法的评估结果(MCDL图)中的现存方法的区相同的区。
根据上述结果,虽然使用不包括环占优势的点(LDP)缺陷区的V测试来获得评估结果,可以看出,在包括检测出LDP缺陷的间隙富集区的V测试中,可以将该区分类。
在图5的情况下,当少数载流子的扩散距离具有从V富集区到Pi区(IDP区)的曲线形状(profile shape)时,最低值存在于中间部分。
在图6的情况下,根据应用新实施方式的结果,可以看出,即使在TZDB降低区与Pv区(VDP区)混合的区中,也可以将TZDB降低区和Pv区(VDP区)分类。
当基于在少数载流子的扩散距离中具有最小值的区时,约270μm或小于270μm的扩散距离出现在降低区中。除使用下一个图确认之外,此参数可以被数值量化。当然,当使用包括LDP缺陷区的样品时,可以改变该参数。
而且,在使用除包括各种晶体区的样品之外的一般抛光晶片的评估的情况下,经由与上述方法相同的方法可以确认出各个区并且额外地将这些区分类。
图7是示出使用根据实施方式的普通抛光晶片来评估硅晶片点缺陷的方法的具体实例的视图。
图8~13是示出使用SPV方法的少数载流子的扩散距离的实例、使用Cu雾度分类各晶体区的图和在根据实施方式使用Cu雾度将晶体区分类的状态下水平方向上的少数载流子的扩散距离的实例。在图8~13中,P带被示为与O带相同的含义。
图8示出在包括环占优势的点(LDP)缺陷区的情况下使用少数载流子具有约450μm或大于450μm的扩散距离的样品所获得的结果。也就是说,最高的结果示出根据实施方式的使用SPV方法的少数载流子的扩散距离结果的实例。中间的结果示出使用Cu雾度将晶体区分类的图。最低的结果示出在使用Cu雾度将晶体区概要地分类的状态下水平方向上的少数载流子的扩散距离结 果的实例。
在LDP缺陷的情况下,不像V富集,因为LDP缺陷存在于空隙点缺陷普遍的I富集区中,所以大部分LDP缺陷存在于与Pi区相邻的区。而且,除LDP缺陷存在于前表面中的情况之外,LDP缺陷几乎都存在于包括B带区的中心区上的管形或圆形中。
在如图8所示的具有LDP缺陷的样品的情况下,观察到少数载流子扩散距离为约450μm或大于450μm。在如图12所示的LDP缺陷不存在的样品(MCDL_Pure450μm或大于450μm)的情况下,晶体区可以不存在于中心区上的管形或圆形中。
在图8中,Pi区可以具有约440μm或大于440μm的尺寸,并且LDP缺陷区可以具有约290μm~约440μm的尺寸,但并不限于此。
根据本实施方式,Pv区可以出现在晶体区的边缘部分中。在此情况下,MCDL值可以为约380μm或小于380μm。此时,MCDL值为约380μm的参数可以仅限制地应用于该边缘部分。
图9示出在不包括环占优势的点(LDP)缺陷区的情况下使用少数载流子具有约450μm或大于450μm的扩散距离的样品所获得的结果。也就是说,最高的结果示出根据实施方式的使用SPV方法的少数载流子的扩散距离的结果的实例。中间的结果示出使用Cu雾度将晶体区分类的图。最低的结果示出在使用Cu雾度将晶体区概要地分类的状态下水平方向上的少数载流子的扩散距离结果的实例。
根据本实施方式,如图9所示,当在不包括LDP缺陷区的状态下少数载流子具有约450μm或大于450μm的扩散距离时,可以设置Pi区和Pv区以具有约420μm的尺寸,并且可以设置P带(O带)区以具有约380μm或小于380μm的尺寸。
在如图9所示的LDP缺陷不存在的样品(MCDL_Pure450μm或大于450μm)的情况下,晶体区不存在于中心区上的管形或圆形中。
在如图9所示的MCDL值为约450μm或大于450μm的情况下,可以确定为Pi区和Pv区普遍的区。而且,仅在边缘部分上可以探测出P带。从而,在此情况 下,当确定径向上的MCDL曲线(晶片参数:-150mm~+150mm)时,晶片的-R/2~+R/2点可以是平的。而且,在P带包括在边缘部分中的情况时,可以看出,边缘部分的MCDL偏转(deflection)现象更为明显。
图10示出使用少数载流子具有约400μm~约450μm的扩散距离的样品所获得的结果。也就是说,最高的结果示出使用SPV方法的少数载流子的扩散距离结果的实例。中间的结果示出使用Cu雾度将晶体区分类的图。最低的结果示出在使用Cu雾度将晶体区概要地分类的状态下水平方向中的少数载流子的扩散距离结果的实例。
根据本实施方式,如图10所示,当少数载流子具有约400μm~约450μm的扩散距离时,可以设置Pi区和Pv区以具有约340μm的尺寸,并且可以设置P带(O带)区以具有约240μm或小于240μm的尺寸。
图11示出使用少数载流子具有约350μm~约450μm的扩散距离的样品所获得的结果。也就是说,最高的结果示出使用SPV方法的少数载流子的扩散距离结果的实例。中间的结果示出使用Cu雾度将晶体区分类的图。最低的结果示出在使用Cu雾度将晶体区概要地分类的状态下水平方向上的少数载流子的扩散距离结果的实例。
根据本实施方式,如图11所示,当少数载流子具有约350μm~约450μm的扩散距离时,可以设置Pi区和Pv区以具有约340μm的尺寸,并且可以设置P带(O带)区以具有约120μm或小于120μm的尺寸。
图12示出使用少数载流子具有约300μm~约350μm的扩散距离的样品所获得的结果。也就是说,最高的结果示出使用SPV方法的少数载流子的扩散距离结果的实例。中间的结果示出使用Cu雾度将晶体区分类的图。最低的结果示出在使用Cu雾度将晶体区概要地分类的状态下水平方向上的少数载流子的扩散距离结果的实例。
根据本实施方式,如图12所示,当少数载流子具有约300μm~约350μm的扩散距离时,可以设置Pi区和Pv区以具有约280μm的尺寸,并且可以设置P带(O带)区以具有约120μm或小于120μm的尺寸。
图13示出使用少数载流子具有约300μm或小于300μm的扩散距离的样品所获得结果。也就是说,最高的结果示出使用SPV方法的少数载流子的扩散距离方法的实例。中间的结果示出使用Cu雾度将晶体区分类的图。最低的结果示出在使用Cu雾度将晶体区概要地分类的状态下水平方向上的少数载流子的扩散距离结果的实例。
参见图13,当少数载流子具有约300μm或小于300μm的扩散距离时,仅P带(包括小空隙)区和Pv区存在。而且,使用相对高的最大峰和相对低的最小峰可以获得MCDL值。
根据上述实施方式的评估晶片缺陷的方法可以提供在将晶体区分类之后可以简单地评估晶片缺陷的方法,特别地,在现存的V富集区和OISF区以及使用Cu装饰方法没有检测出晶片缺陷而TZDB特性没有降低的区上,使用SPV方法来测量晶片内载流子的扩散距离。
而且,根据本实施方式,在短时间内可以简单地确认出晶片或锭是否被污染。此外,因为将硅缺陷区分类所需的参数是清楚的,所以任何人可以实施该过程。
如上所述,本实施方式利用SPV方法。从而,在结果的确认方面,当与现存的方法对比时,因此在SPV测量之前所执行的预加工工艺可以作为不取决于用户的技能的客观工艺执行,所以本实施方式可以提供用于评估晶片缺陷的客观方法。
结合实施方式所描述的特定的特征、结构或效果包括在本发明的至少一个实施方式中,并不仅受限于一个实施方式。进一步地,当结合任何实施方式描述特定的特征、结构或特性时,已提出,影响与实施方式中的其它实施方式相结合的这种特征、结构或特性在本领域技术人员的视界内。因此,关于各种变化和修改的内容将被理解为包括在本发明的范围内。
工业可行性
因为本实施方式可以检测晶片缺陷,所以工业可行性可以显著地高。

Claims (7)

1.一种评估晶片中的缺陷的方法,所述方法包括:
制备晶片样品;
在所述晶片样品上形成氧化层;
使用表面光电压来测量少数载流子的扩散距离;和
确定污染程度的结果,
其中,在所述污染程度的结果的确定中,当在包括环占优势的点(LDP)缺陷区的情况下所述少数载流子具有450μm或大于450μm的扩散距离时,在所述环占优势的点(LDP)缺陷区中,间隙点缺陷是普遍的,以产生过饱和的间隙簇缺陷,
设置Pi区以具有440μm或大于440μm的尺寸,并且设置所述环占优势的点(LDP)缺陷区以具有290μm~440μm的尺寸,在所述Pi区中,间隙点缺陷是普遍的,但没有簇缺陷存在。
2.根据权利要求1所述的方法,其中,所述氧化层具有的厚度。
3.根据权利要求2所述的方法,其中,所述氧化层的形成在900℃~1,000℃的温度下进行60分钟~140分钟的时间。
4.根据权利要求1所述的方法,其中,在所述污染程度的结果的确定中,当在不包括所述环占优势的点(LDP)缺陷区的情况下所述少数载流子具有450μm或大于450μm的扩散距离时,分别设置Pi区和Pv区以具有420μm的尺寸,在所述Pi区和所述Pv区中,点缺陷是普遍的,但没有簇缺陷存在,
并且设置O带区以具有380μm或小于380μm的尺寸,在所述O带区中,空位型点缺陷是普遍的,以产生过饱和的空位簇缺陷。
5.根据权利要求1所述的方法,其中,在所述污染程度的结果的确定中,在所述污染程度的结果的确定中,当所述少数载流子具有400μm~450μm的扩散距离时,分别设置Pi区和Pv区以具有340μm的尺寸,在所述Pi区和所述Pv区中,点缺陷是普遍的,但没有簇缺陷存在,
并且设置O带区以具有240μm或小于240μm的尺寸,在所述O带区中,空位型点缺陷是普遍的,以产生过饱和的空位簇缺陷。
6.根据权利要求1所述的方法,其中,在所述污染程度的结果的确定中,当所述少数载流子具有350μm~400μm的扩散距离时,分别设置Pi区和Pv区以具有340μm的尺寸,在所述Pi区和所述Pv区中,点缺陷是普遍的,但没有簇缺陷存在,
并且设置O带区以具有120μm或小于120μm的尺寸,在所述O带区中,空位型点缺陷是普遍的,以产生过饱和的空位簇缺陷。
7.根据权利要求1所述的方法,其中,在所述污染程度的结果的确定中,当所述少数载流子具有300μm~350μm的扩散距离时,分别设置Pi区和Pv区以具有280μm的尺寸,在所述Pi区和所述Pv区中,点缺陷是普遍的,但没有簇缺陷存在,
并且设置O带区以具有120μm或小于120μm的尺寸,在所述O带区中,空位型点缺陷是普遍的,以产生过饱和的空位簇缺陷。
CN201280033980.4A 2011-07-08 2012-07-03 评估晶片缺陷的方法 Expired - Fee Related CN103650125B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2011-0067746 2011-07-08
KR1020110067746A KR101246493B1 (ko) 2011-07-08 2011-07-08 웨이퍼의 결함 평가방법
PCT/KR2012/005287 WO2013009026A2 (ko) 2011-07-08 2012-07-03 웨이퍼결함 평가방법

Publications (2)

Publication Number Publication Date
CN103650125A CN103650125A (zh) 2014-03-19
CN103650125B true CN103650125B (zh) 2016-09-28

Family

ID=47506657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280033980.4A Expired - Fee Related CN103650125B (zh) 2011-07-08 2012-07-03 评估晶片缺陷的方法

Country Status (6)

Country Link
US (1) US9500694B2 (zh)
JP (1) JP2014523139A (zh)
KR (1) KR101246493B1 (zh)
CN (1) CN103650125B (zh)
DE (1) DE112012002891T5 (zh)
WO (1) WO2013009026A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463403B (zh) * 2014-06-02 2020-05-05 胜高股份有限公司 硅晶片及其制造方法
JP2017183471A (ja) * 2016-03-30 2017-10-05 信越半導体株式会社 点欠陥領域の評価方法
JP6569613B2 (ja) * 2016-07-11 2019-09-04 株式会社Sumco シリコンウェーハの評価方法及び製造方法
KR102037748B1 (ko) * 2017-12-06 2019-11-29 에스케이실트론 주식회사 웨이퍼의 결함 영역을 평가하는 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422508A (en) * 1992-09-21 1995-06-06 Siliconix Incorporated BiCDMOS structure
JP3098680B2 (ja) * 1994-09-09 2000-10-16 三菱マテリアル株式会社 半導体ウェーハの内部欠陥の測定方法およびこれを用いた熱酸化炉の管理方法
JPH08191091A (ja) * 1995-01-10 1996-07-23 Komatsu Electron Metals Co Ltd シリコンウェーハの酸化膜耐圧強度の簡便評価法
JP2977784B2 (ja) * 1997-07-09 1999-11-15 川崎重工業株式会社 廃プラスチックガス化・灰溶融を利用する発電方法
JPH11297779A (ja) 1998-04-10 1999-10-29 Sony Corp 半導体装置の欠陥検出方法およびその製造方法
KR100386688B1 (ko) * 2000-12-22 2003-06-02 주식회사 실트론 단결정 실리콘 웨이퍼 검사 방법
JP3933010B2 (ja) * 2002-08-23 2007-06-20 株式会社Sumco シリコン単結晶インゴットの点欠陥分布を測定する方法
JP2004235592A (ja) * 2003-02-03 2004-08-19 Toshiba Ceramics Co Ltd エピタキシャルウエハの少数キャリア拡散長の測定方法
JP4743010B2 (ja) * 2005-08-26 2011-08-10 株式会社Sumco シリコンウェーハの表面欠陥評価方法
JP4940737B2 (ja) * 2006-04-11 2012-05-30 株式会社Sumco 少数キャリア拡散長測定方法およびシリコンウェーハの製造方法

Also Published As

Publication number Publication date
KR20130005988A (ko) 2013-01-16
CN103650125A (zh) 2014-03-19
JP2014523139A (ja) 2014-09-08
US9500694B2 (en) 2016-11-22
KR101246493B1 (ko) 2013-04-01
US20140125374A1 (en) 2014-05-08
WO2013009026A2 (ko) 2013-01-17
WO2013009026A3 (ko) 2013-03-14
DE112012002891T5 (de) 2014-04-03

Similar Documents

Publication Publication Date Title
KR100369760B1 (ko) 실리콘 웨이퍼의 제조 방법
CN1932496B (zh) 硅晶片表面缺陷的评价方法
JP5268314B2 (ja) 金属汚染と熱処理を利用した単結晶シリコンの結晶欠陥領域の区分方法
JP5682471B2 (ja) シリコンウェーハの製造方法
US10541181B2 (en) Wafer and wafer defect analysis method
CN103650125B (zh) 评估晶片缺陷的方法
DE112011105735T5 (de) Verfahren zum Aufzeigen von kristallbezogenen Defekten
EP1559812B1 (en) Method of measuring point defect distribution of silicon single crystal ingot
US11955386B2 (en) Method for evaluating defective region of wafer
KR102661941B1 (ko) 웨이퍼의 결함 영역의 평가 방법
KR20080027554A (ko) 금속 오염과 열처리를 이용한 단결정 실리콘의 결정 결함영역 구분 방법
JP2004153083A (ja) シリコンウエーハの評価方法及びsoiウエーハの製造方法
KR101339624B1 (ko) 단결정 실리콘 웨이퍼 및 반도체 웨이퍼
JP4107628B2 (ja) シリコンウェーハにig効果を付与するための前熱処理方法
KR100720659B1 (ko) 실리콘 웨이퍼 및 그 제조 방법, 실리콘 웨이퍼의 평가 방법
KR100384680B1 (ko) 반도체 웨이퍼 결함 검출 방법
CN109509704A (zh) 外延硅晶片的制备方法及外延硅晶片
JP2004241786A (ja) Igウェーハの製造方法及びこの方法で作られたigウェーハ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160928

Termination date: 20210703

CF01 Termination of patent right due to non-payment of annual fee