JP6569613B2 - シリコンウェーハの評価方法及び製造方法 - Google Patents

シリコンウェーハの評価方法及び製造方法 Download PDF

Info

Publication number
JP6569613B2
JP6569613B2 JP2016136639A JP2016136639A JP6569613B2 JP 6569613 B2 JP6569613 B2 JP 6569613B2 JP 2016136639 A JP2016136639 A JP 2016136639A JP 2016136639 A JP2016136639 A JP 2016136639A JP 6569613 B2 JP6569613 B2 JP 6569613B2
Authority
JP
Japan
Prior art keywords
silicon wafer
thermal donor
single crystal
silicon
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016136639A
Other languages
English (en)
Other versions
JP2018008832A (ja
Inventor
和尚 鳥越
和尚 鳥越
小野 敏昭
敏昭 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2016136639A priority Critical patent/JP6569613B2/ja
Priority to KR1020187036819A priority patent/KR102180784B1/ko
Priority to DE112017003486.8T priority patent/DE112017003486T5/de
Priority to PCT/JP2017/006727 priority patent/WO2018012019A1/ja
Priority to CN201780043227.6A priority patent/CN109477241B/zh
Priority to TW106111517A priority patent/TWI631242B/zh
Publication of JP2018008832A publication Critical patent/JP2018008832A/ja
Application granted granted Critical
Publication of JP6569613B2 publication Critical patent/JP6569613B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/203Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、シリコンウェーハの評価方法及び製造方法に関し、特に、チョクラルスキー法(以下、「CZ法」という)によって製造されたシリコンウェーハの結晶欠陥領域の評価方法に関するものである。
半導体材料に用いられるシリコン単結晶の製造には種々の方法があるが、一般にCZ(Czochralski)法、又は、FZ(Floating Zone)法が用いられている。CZ法は、石英ルツボに充填した多結晶原料をヒーターで加熱溶融した後、この融液に種結晶を浸し、これを回転させつつ上方に引き上げることによって単結晶を成長させる方法である。また、FZ法は、多結晶原料ロッドの一部を高周波で加熱溶融して溶融帯域を作り、この溶融帯域を移動させながら単結晶を成長させる方法である。前記CZ法は、大きな直径の結晶の形成が容易であるため、CZ法で製造したシリコン単結晶から切り出したウェーハが、高集積度半導体素子基板として用いられている。
CZ法によって製造されたシリコンウェーハは、1000〜1200℃の酸性雰囲気下で1〜10時間の熱酸化処理を受けたとき、リング状に現れる酸化誘起積層欠陥(以下、OSF(Oxidation induced Stacking Fault)リングという)が発生する場合がある。その他に、数種類の微小欠陥(以下、Grown−in欠陥という)が形成される。
結晶内でのOSFリングの発生部位は、シリコン単結晶の成長速度(引き上げ速度)Vと、育成されるシリコン単結晶の融点から1300℃までの温度域内における引き上げ軸方向の結晶内温度勾配Gとの比V/Gによって決定される。OSFリングが結晶中心部で消滅する臨界値よりもV/Gが大きい場合には空孔が凝集して、0.1μm程度の八面体の空洞(ボイド)欠陥が形成され、MOS型LSIを製造する場合にゲート酸化膜の耐圧を劣化させたり、素子分離領域の分離不良を生じさせたりする。さらにトレンチキヤパシターを用いる場合にキヤパシター間のパンチスルー等の特性不良を招く。一方、V/Gが臨界値より小さい場合には格子間シリコンが凝集して転位クラスターが形成され、PN接合リーク等の特性不良を招く。
このような問題に対応するため、従来から多くの方法が提案されている。例えば、特許文献1では、単結晶育成時の引上げ速度Vと結晶内の温度勾配Gの比V/Gを制御して、いかなるGrown−in欠陥もOSFリングも発生しない領域(以下、無欠陥領域)を育成する方法が提案されている。
Grown−in欠陥やOSFリングの評価方法としては、例えば、赤外散乱トモグラフによってボイド欠陥を検出する方法や上述した1000〜1200℃の熱酸化処理後にエッチングすることによって顕在化するOSFリングを顕微鏡で観察する方法などが知られている。
また特許文献2、3には、いわゆる銅デコレーション法によりシリコンウェーハの結晶欠陥を分析・評価する方法が記載されている。例えば特許文献2に記載された分析方法は、ベアウェーハの表面上に所定の厚さの熱酸化膜を形成させる段階と、ベアウェーハのバッグサイドをエッチングする段階と、ベアウェーハの欠陥部位に銅のデコレーティングを遂行する段階と、銅のデコレーティング遂行段階の以後に銅がデコレーションされたウェーハの欠陥部位を分析する段階を備えている。分析段階では、銅がデコレーションされたウェーハの欠陥部位の分布及び密度が肉眼で分析することの他、銅でデコレーションされたウェーハの欠陥部位のモルホロジーを透過電子顕微鏡(TEM)又は走査電子顕微鏡(SEM)で分析する。
さらに、特許文献3には、銅で汚染した試料を熱処理した後に急冷する銅デコレーション法により、CZ法で製造したシリコン単結晶中の結晶欠陥を評価する方法が記載されている。この評価方法では、結晶中の格子間酸素濃度が10×1017atoms/cm(ASTM'79)以下の低酸素濃度のシリコン単結晶に対して銅デコレーション法を施し、OSF又はOSFとなる核が存在する領域を高感度で検出する。
特許文献4には、シリコンウェーハを450℃程度の低温でアニールしたときに格子間酸素から生成されるサーマルドナーによるウェーハの抵抗率を測定することによって、エピタキシャルウェーハにおけるエピタキシャル層やDZ層の膜厚測定など、酸素濃度分布に関連したウェーハ構造を評価する方法が記載されている。
特開平8−330316号公報 特開平10−227729号公報 特開2001−81000号公報 特開平9−82768号公報
しかしながら、従来の一般的なシリコンウェーハの結晶欠陥の評価方法は、結晶欠陥の種類に応じた複数の熱処理やエッチング工程を必要とするものであり、評価に時間とコストがかかるという問題がある。
また、銅デコレーション法を利用したシリコンウェーハの結晶欠陥の評価方法は、Grown−in欠陥領域やOSFリング領域の有無を同時に評価することができるものの、銅のデコレーションのために数十時間という熱処理工程が必要であり、簡便さに欠けるという問題がある。
したがって、本発明の目的は、時間とコストを抑えて簡便な方法でシリコンウェーハの結晶欠陥領域の有無及び種類を評価することが可能なシリコンウェーハの評価方法及び製造方法を提供することにある。
上記課題を解決するため、本発明によるシリコンウェーハの評価方法は、CZ法によって育成されたシリコン単結晶インゴットから切り出したシリコンウェーハの評価方法であって、前記シリコンウェーハにサーマルドナー発生熱処理を施したときに発生するサーマルドナーの発生速度を測定し、当該サーマルドナーの発生速度に基づいて結晶欠陥領域の有無又は結晶欠陥の種類を判別することを特徴とする。
本発明によれば、V/Gを制御しながらCZ法によって育成されたシリコン単結晶インゴットから切り出されたシリコンウェーハに熱処理を施したことによる比抵抗の変化に基づくサーマルドナー発生速度を測定することによって結晶欠陥領域の有無及び結晶欠陥の種類を簡便に評価することができる。
本発明によるシリコンウェーハの評価方法は、前記シリコン単結晶インゴットから切り出した第1のシリコンウェーハが酸素クラスターを含む状態において前記サーマルドナー発生熱処理を施したときに前記第1のシリコンウェーハ上の第1の測定ポイントに発生するサーマルドナーの発生速度である第1のサーマルドナー発生速度を求め、前記第1のシリコンウェーハと異なる第2のシリコンウェーハにドナーキラー処理及び前記サーマルドナー発生熱処理を順に施したときに前記第2のシリコンウェーハ上の第2の測定ポイントに発生するサーマルドナーの発生速度である第2のサーマルドナー発生速度を求め、前記第2のサーマルドナー発生速度に対する第1のサーマルドナー発生速度の比であるサーマルドナー発生速度比に基づいて、前記第1のシリコンウェーハ上の前記第1の測定ポイントがOSF核を含む領域、ボイド欠陥を含む領域又は無欠陥領域のいずれに該当するかを判別することが好ましい。ここで、シリコンウェーハが酸素クラスターを含む状態とは、as-grown状態のシリコンウェーハに対してドナーキラー処理を施す前の状態のことを言う。また無欠陥領域とは、Grown−in欠陥を含まず、且つ、評価熱処理後にOSFリングが発生しない領域のことを言う。このように、本発明によれば、ドナーキラー処理の有無の違いを持つ2種類のウェーハからそれぞれ求めた第1及び第2のサーマルドナー発生速度に基づいて、結晶欠陥領域の有無及び結晶欠陥の種類を簡便に評価することができる。
本発明によるシリコンウェーハの評価方法は、前記サーマルドナー発生速度比が第1の速度範囲内にある場合に、前記第1のシリコンウェーハ上の前記第1の測定ポイントが無欠陥領域であると判別し、前記サーマルドナー発生速度比が前記第1の速度範囲よりも高い第2の速度範囲内にある場合に、前記第1の測定ポイントがボイド欠陥を含む領域であると判別し、前記サーマルドナー発生速度比が前記第2の速度範囲よりも高い第3の速度範囲内にある場合に、前記第1の測定ポイントがOSF核を含む領域であると判別することが好ましい。このような判別により、OSFリング領域、ボイド欠陥を含む領域、及び無欠陥領域を簡便に判定することができる。
本発明において、前記サーマルドナー発生熱処理は、430℃以上480℃以下で2時間以上4時間以下の熱処理であることが好ましく、450℃で4時間の熱処理であることがさらに好ましい。この熱処理条件であれば、酸素クラスターを活性化させてサーマルドナー発生速度に基づく結晶欠陥領域の有無及び結晶欠陥の種類の評価を行うことが可能である。
本発明によるシリコンウェーハの評価方法は、450℃で4時間の前記サーマルドナー発生熱処理を施したとき、前記サーマルドナー発生速度比が1.3以上1.7未満である場合に前記第1のシリコンウェーハ上の前記第1の測定ポイントが無欠陥領域であると判別し、前記サーマルドナー発生速度比が1.7以上1.9未満である場合に前記第1の測定ポイントがボイド欠陥を含む領域であると判別し、前記サーマルドナー発生速度比が1.9以上2.3未満である場合に前記第1の測定ポイントがOSF核を含む領域であると判別することが好ましい。このような判別により、OSFリング領域、ボイド欠陥を含む領域、無欠陥領域を簡便に判定することができる
本発明によるシリコンウェーハの評価方法は、前記シリコンウェーハの径方向に沿って設けた複数の測定ポイントの各々において前記サーマルドナーの発生速度を測定することにより、前記シリコンウェーハの径方向の結晶欠陥マップを作成することが好ましい。
本発明によるシリコンウェーハの評価方法は、前記シリコンウェーハの比抵抗を測定し、前記比抵抗をもとにキャリア濃度をアービンカーブから求め、前記サーマルドナー発生熱処理前後のキャリア濃度をもとにサーマルドナー発生量を求め、前記サーマルドナー発生熱処理の時間と前記サーマルドナー発生量との関係から前記サーマルドナー発生速度を求めることが好ましい。この場合、前記シリコンウェーハの比抵抗を4探針法により測定することが好ましい。
また、本発明によるシリコンウェーハの製造方法は、第1のシリコン単結晶インゴットをチョクラルスキー法によって育成し、前記第1のシリコン単結晶インゴットから切り出した評価用シリコンウェーハにサーマルドナー発生熱処理を施したときに発生するサーマルドナーの発生速度を測定し、当該サーマルドナーの発生速度の測定結果に基づいて前記評価用シリコンウェーハ中の結晶欠陥領域の有無又は結晶欠陥の種類を判別し、前記第1のシリコン単結晶インゴットの育成条件及び前記評価用シリコンウェーハ中の結晶欠陥領域の有無又は結晶欠陥の種類の判別結果に基づいて、第2のシリコン単結晶インゴットの育成条件を調整し、前記第2のシリコン単結晶インゴットから製品用シリコンウェーハを切り出すことを特徴とする。
本発明によるシリコンウェーハの製造方法は、前記第2のシリコン単結晶インゴットの育成条件を調整することによって、無欠陥領域を有する前記第2のシリコン単結晶インゴットを育成してもよく、ボイド欠陥を含む領域を有する前記第2のシリコン単結晶インゴットを育成してもよく、OSF核を含む領域を有する前記第2のシリコン単結晶インゴットを育成してもよい。また本発明においては、前記第2のシリコン単結晶インゴットの育成条件として、前記第2のシリコン単結晶インゴットの引き上げ速度を調整することが好ましい。このように、サーマルドナー発生速度に基づく評価結果を用いて、様々なタイプのシリコンウェーハを作り分けることができる。
本発明においては、前記製品用シリコンウェーハにドナーキラー処理を施すことが好ましい。これによれば、サーマルドナーの影響がないシリコンウェーハ製品を提供することができる。
本発明によれば、時間とコストを抑えて簡便な方法でシリコンウェーハの結晶欠陥領域の有無及び結晶欠陥の種類を評価することが可能なシリコンウェーハの評価方法及び製造方法を提供することができる。
図1は、本発明の実施の形態によるシリコンウェーハの製造方法を説明するためのフローチャートである。 図2は、V/Gと結晶欠陥の種類及び分布との一般的な関係を示す図である。 図3は、サーマルドナー発生速度測定工程を示すフローチャートである。 図4は、ウェーハ中の結晶欠陥領域の有無及び結晶欠陥の種類の判別工程を示すフローチャートである。 図5は、上記ウェーハサンプルA1〜A3、B1〜B3のサーマルドナー発生速度とサーマルドナー発生熱処理時間との関係を示すグラフである。 図6は、450℃で4時間のサーマルドナー発生熱処理を施したときの、OSFリング発生領域、ボイド欠陥を含む領域、無欠陥領域での、サーマルドナー発生速度と酸素濃度の関係を求めた結果を示すグラフである。 図7は、図6において、ドナーキラー処理なしのウェーハの各測定ポイントでのサーマルドナー発生速度をドナーキラー処理ありのウェーハの同一測定ポイントでのサーマルドナー発生速度で規格化したグラフである。
以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。
図1は、本発明の実施の形態によるシリコンウェーハの製造方法を説明するためのフローチャートである。
図1に示すように、本実施形態によるシリコン単結晶の製造方法は、シリコン単結晶インゴットをCZ法により育成する結晶育成工程(S11)と、シリコン単結晶インゴットからシリコンウェーハを切り出すスライス工程(S12)と、シリコンウェーハの結晶欠陥領域の評価が必要な場合に行われるサーマルドナー発生速度測定工程(S13Y,S14)と、サーマルドナーの発生速度の測定結果から結晶欠陥領域の有無及び結晶欠陥の種類を判別する判別工程(S15)と、結晶欠陥領域の有無及び結晶欠陥の種類の判別結果に基づいて後続のシリコン単結晶インゴットの育成条件を調整する調整工程(S16Y,S17)とを有している。
また本実施形態によるシリコン単結晶の製造方法は、シリコンウェーハの評価が不要な場合に行われるドナーキラー処理工程(S18)と、ドナーキラー処理後のシリコンウェーハに対して行われる鏡面研磨等の製品加工工程(S19)とを有している。
CZ法により育成されるシリコン単結晶に含まれる結晶欠陥の種類や分布は、シリコン単結晶の引き上げ速度Vと引き上げ軸方向の結晶内温度勾配Gとの比V/Gに依存する。そのため、シリコン単結晶中の結晶品質を制御するためにはV/Gを精密に制御する必要がある。しかし、ある条件下で育成されたシリコン単結晶インゴット(第1のシリコン単結晶インゴット)が所望の結晶品質を有するかどうかは、実際に結晶品質を評価してみなければ分からない。
そこで本実施形態ではシリコン単結晶インゴットから切り出したウェーハ中の結晶欠陥領域の有無及び結晶欠陥の種類を評価する。結晶欠陥領域の有無及び結晶欠陥の種類を評価した結果、所望の結晶品質を満たさない場合には、この評価結果が後続のシリコン単結晶インゴット(第2のシリコン単結晶インゴット)の育成工程にフィードバックされ、所望の結晶品質となるように結晶引き上げ速度V等の結晶育成条件が調整される。
図2は、V/Gと結晶欠陥の種類及び分布との一般的な関係を示す図である。
図2に示すように、V/Gが大きい場合には空孔が過剰となり、空孔の凝集体であるボイド欠陥が発生する。ボイド欠陥は一般的にCOP(Crystal Originated Particle)と称される結晶欠陥である。一方、V/Gが小さい場合には格子間シリコン原子が過剰となり、格子間シリコンの凝集体である転位クラスターが発生する。したがって、COPも転位クラスターも含まない単結晶を製造するためには、単結晶の径方向及び長さ方向(結晶成長方向)の両方に対してV/Gを制御しなければならない。
結晶引き上げ速度Vは単結晶の径方向のどの位置でも一定であるため、径方向の結晶内温度勾配Gを所定の範囲内に収めるためには、チャンバー内に適切な高温領域(ホットゾーン)を構築する必要がある。径方向の結晶内温度勾配Gは、シリコン融液の上方に設けられた熱遮蔽体によって制御され、これにより固液界面付近に適切なホットゾーンを構築することができる。一方、長さ方向の結晶内温度勾配Gはホットゾーン構造のみならず結晶引き上げ速度Vに依存するので、単結晶引き上げ速度Vを調整する必要がある。現在では、結晶引き上げ速度Vを厳密に制御することによって、COPや転位クラスターを含まない直径300mmのシリコン単結晶が量産されている。
しかしながら、V/Gを制御して引き上げられたCOP及び転位クラスターを含まないシリコンウェーハはその全面が決して均質ではなく、熱処理された場合の挙動が異なる複数の領域を含んでいる。例えば、COPが発生する領域と転位クラスターが発生する領域との間には、V/Gが大きいほうから順に、OSF領域、Pv領域、Pi領域の三つの領域が存在する。
OSF領域とは、as-grown状態(単結晶成長後に何の熱処理も行っていない状態)で板状酸素析出物(OSF核)を含んでおり、1000〜1200℃の高温で熱酸化処理した場合にOSFが発生する領域である。Pv領域とは、as-grown状態で酸素析出核を含んでおり、低温及び高温(例えば800℃と1000℃)の2段階の熱処理を施した場合に酸素析出物が発生しやすい領域である。Pi領域とは、as-grown状態で酸素析出核をほとんど含んでおらず、熱処理を施しても酸素析出物が発生しにくい領域である。
上記のように、V/Gの制御は、主に引き上げ速度Vを調整することにより行われる。例えば、無欠陥領域を主に含むウェーハを望んでいるにもかかわらず、ボイド欠陥を含む領域やOSFリング領域を多く含むウェーハが製造された場合には、V/Gが大きすぎると判断し、結晶引き上げ速度Vを小さくする。逆にOSFリング領域を主に含むウェーハを望んでいるにもかかわらず無欠陥領域を多く含むウェーハが製造された場合には、V/Gが小さすぎると判断し、結晶引き上げ速度Vを大きくする。このような引き上げ速度Vの調整により、所望の結晶品質を有するシリコン単結晶インゴットを製造することができる。
シリコン単結晶インゴットが所望の結晶品質を満たすかどうかを判断するため、本実施形態においては、当該インゴットから切り出したシリコンウェーハ中のサーマルドナーの時間変化を測定する。
CZ法において、シリコン単結晶は、石英ルツボに充填した多結晶シリコン原料を溶解し、その融液から育成されるため、石英ルツボから溶け出した酸素を通常10×1017atoms/cm(ASTM F−121,1979)程度含有している。この酸素は、ウェーハに結晶欠陥を生じさせ、デバイスの特性不良の原因となるが、一方ではデバイスの製造過程においてウェーハの強度を高めて変形を抑止したり、デバイスの動作不良の原因となる重金属をトラップするゲッタリング作用を有する酸素析出物をウェーハ内部に形成させるなど、複雑に作用する。
通常、シリコン中の酸素原子は電気的に中性であり、その電気抵抗に影響を及ぼさない。しかしながら、CZ法で製造したシリコン単結晶は石英ルツボを用いて育成されるため、結晶中に過飽和な酸素を含有し、450℃前後の低温で熱処理すると数個の酸素原子が集まって酸素クラスターを形成し、電子を放出するドナーとなることが知られている。
450℃前後の熱処理によって形成されるサーマルドナーは点欠陥の影響を受け、空孔優勢領域(COP領域、OSFリング領域)と無欠陥領域の点欠陥濃度の違いによってサーマルドナー発生速度が異なる。そこで本実施形態では、シリコンウェーハ中に発生するサーマルドナーの発生速度に基づいて、シリコンウェーハ中の結晶欠陥領域の有無及び結晶欠陥の種類を判別するものである。
サーマルドナー発生速度測定工程(S14)では、スライス工程(S12)によりインゴットから連続して切り出された2枚の評価用シリコンウェーハを用意する。2枚の評価用ウェーハは、インゴットからワイヤソーによって切り出され、粗研磨が施されたウェーハであることが好ましい。そして、一方のウェーハ(第1のウェーハ)にはドナーキラー処理を予め施すことなくサーマルドナー発生熱処理工程を行い、また他方のウェーハ(第2のウェーハ)にはドナーキラー処理を予め施した後にサーマルドナー発生熱処理を行い、これら第1及び第2のウェーハの各々のサーマルドナー発生熱処理前後での比抵抗の変化からサーマルドナー発生速度が求められる。
図3は、サーマルドナー発生速度測定工程を示すフローチャートである。
図3に示すように、サーマルドナー発生速度測定工程(S14)は、as-grown状態の第1及び第2のウェーハを用意する準備工程(S20)、第1のウェーハの比抵抗を測定する比抵抗測定工程(S21)と、比抵抗測定後の第1のウェーハにサーマルドナー発生熱処理を行うサーマルドナー発生熱処理工程(S22)と、サーマルドナー発生熱処理後の第1のウェーハの比抵抗を測定する比抵抗測定工程(S23)と、サーマルドナー発生熱処理前後の2つの比抵抗測定値から第1のサーマルドナー発生速度を算出する工程(S24)とを有している。
またサーマルドナー発生速度測定工程(S14)は、第2のウェーハにドナーキラー処理を行う工程(S25)と、ドナーキラー処理後の第2のウェーハの比抵抗を測定する抵抗測定工程(S26)と、比抵抗測定後の第2のウェーハに第1のウェーハと同様のサーマルドナー発生熱処理を行うサーマルドナー発生熱処理工程(S27)と、サーマルドナー発生熱処理後の第2のウェーハの比抵抗を測定する比抵抗測定工程(S28)と、サーマルドナー発生熱処理前後の2つの比抵抗測定値から第2のサーマルドナー発生速度を算出する工程(S29)とを有している。
サーマルドナー発生熱処理の温度は430〜480℃であることが好ましく、450℃であることが特に好ましい。またサーマルドナー発生熱処理の時間は1〜4時間であることが好ましく、2〜4時間であることがさらに好ましい。ドナーキラー処理は、例えば600〜700℃の不活性ガス雰囲気中で行う短時間の熱処理であり、熱処理時間は例えば15分程度である。
シリコンウェーハ面内の比抵抗は、いわゆる4探針法によって測定することができる。測定した比抵抗をもとにキャリア濃度をアービンカーブから求め、サーマルドナー発生熱処理前後のキャリア濃度をもとにサーマルドナー発生量を求め、サーマルドナー発生熱処理の時間とサーマルドナー発生量との関係からサーマルドナー発生速度を求めることができる。
本実施形態においては、シリコンウェーハの径方向に沿って複数の測定ポイントを設定し、各測定ポイントにおいて抵抗測定を行い、測定結果からサーマルドナーの発生速度を算出することが好ましい。こうして測定ポイントごとに結晶欠陥領域の有無及び結晶欠陥の種類を評価することにより、シリコンウェーハの径方向の欠陥マップを作成することができる。
図4は、ウェーハ中の結晶欠陥領域の有無及び結晶欠陥の種類の判別工程を示すフローチャートである。
図4に示すように、結晶欠陥領域の有無及び結晶欠陥の種類の判別工程(S15)では、第2のサーマルドナー発生速度に対する第1のサーマルドナー発生速度の比を算出し(S30)、この値が1.3以上1.7未満である場合には無欠陥領域であると判別し(S31Y,S34)、1.7以上1.9未満である場合にはボイド欠陥を含む領域であると判別し(S31N,S32Y,S35)、1.9以上2.3未満であるにはOSF核を含む領域であると判別する(S31N,S32N,S33Y,S36)。さらにいずれの数値範囲にも該当しない場合には判別不可(S31N,S32N,S33N,S37)と判別する。
以上説明したように、本実施形態によるシリコンウェーハの評価方法は、CZ法によって育成されたシリコン単結晶インゴットからシリコンウェーハを切り出し、シリコンウェーハにサーマルドナー発生熱処理を施したときに発生するサーマルドナーの発生速度を測定し、当該サーマルドナーの発生速度に基づいて結晶欠陥領域の有無又は結晶欠陥の種類を判別するので、OSF核を含む領域、ボイド欠陥を含む領域、又は無欠陥領域を短時間で簡便に判別することができる。また、従来の評価方法のように例えば銅のデコレーションを施す必要もなく、比較的短時間の低温熱処理で評価が可能であり、時間とコストを抑えて簡便な方法でシリコンウェーハの結晶欠陥領域の有無及び結晶欠陥の種類を評価することができる。
また、本実施形態によるシリコンウェーハの製造方法は、先行のシリコン単結晶インゴットから切り出した評価用シリコンウェーハのサーマルドナー発生速度を測定し、当該サーマルドナー発生速度の測定結果に基づいて評価用シリコンウェーハ中の結晶欠陥領域の有無又は結晶欠陥の種類を判別し、この判別結果に基づいて後続のシリコン単結晶インゴットの育成条件を調整するので、結晶育成条件を簡便に最適化することができる。
以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
例えば、上記実施形態においては、サーマルドナー発生速度測定工程(S14)においてシリコン単結晶インゴットから切り出した第1及び第2のシリコンウェーハを用意し、第2のウェーハに対してドナーキラー処理(S25)の後にサーマルドナー発生熱処理(S27)を行って第2のサーマルドナー発生速度を算出しているが、本発明ではそのような第2のサーマルドナー発生速度の算出工程を省略することも可能である。すなわち、第2のシリコンウェーハと同等の他のシリコンウェーハにドナーキラー処理及びサーマルドナー発生熱処理を行って第2のサーマルドナー発生速度を予め算出したものをデータベース化しておき、第2のサーマルドナー発生速度についてはデータベースから読み出したものを用い、第1のサーマルドナー発生速度のみを測定して、結晶欠陥領域の有無及び結晶欠陥の種類を評価するようにしてもよい。
結晶欠陥の種類がサーマルドナー発生速度に与える影響を評価した。この評価試験では、直径300mm、面方位(100)のP型シリコン単結晶インゴットをCZ法により育成した。その際、OSFリング発生領域が含まれるようにV/Gを制御しながらシリコン単結晶インゴットを育成した。このシリコン単結晶インゴットの酸素濃度は5×1017〜20×1017atoms/cm(ASTM F−121,1979)であった。このシリコン単結晶インゴットをスライスすることで、OSFリング発生領域を含む2枚のシリコンウェーハのサンプルA1,B1を得た。ここで、OSFリング発生領域とは、評価熱処理後にOSFリングが発生する領域のことを言い、as-grown状態でOSF核を含む領域のことを言う。
ボイド欠陥が存在する領域が含まれるようにV/Gを制御した点以外はサンプルA1,B1と同じ条件下でシリコン単結晶インゴットを育成し、このシリコン単結晶インゴットをスライスすることで、ボイド欠陥が存在する領域を含む2枚のシリコンウェーハのサンプルA2,B2を得た。
無欠陥領域となるようにV/Gを制御した点以外はサンプルA1,B1と同じ条件下でシリコン単結晶インゴットを作製し、このシリコン単結晶インゴットをスライスすることで、無欠陥領域からなる2枚のシリコンウェーハのサンプルA3,B3を得た。
その後、シリコンウェーハのサンプルB1,B2,B3の結晶育成中に発生したサーマルドナーを消去するため、700℃の窒素雰囲気で15分のドナーキラー処理を行った。
ドナーキラー処理なしのプロセスによりそれぞれ準備したシリコンウェーハのサンプルA1〜A3(実施例1〜3)並びにドナーキラー処理ありのプロセスによりそれぞれ準備したシリコンウェーハのサンプルB1〜B3(比較例1〜3)に450℃の窒素雰囲気でサーマルドナー発生熱処理を行い、サーマルドナーを発生させた。
JIS H 0602:1995に規定された4探針法による比抵抗率測定方法に従い、各シリコンウェーハのサンプルA1〜A3,B1〜B3の比抵抗を測定し、この比抵抗をもとにキャリア濃度をアービンカーブから求めた。さらに、サーマルドナー発生熱処理前後のキャリア濃度をもとに、サーマルドナー発生量を求め、さらに熱処理時間とサーマルドナー発生量の関係からサーマルドナー発生速度を求めた。
図5は、上記ウェーハサンプルA1〜A3、B1〜B3のサーマルドナー発生速度とサーマルドナー発生熱処理時間との関係を示すグラフであり、横軸は熱処理時間(h)、縦軸はサーマルドナー発生速度(cm−3/h)をそれぞれ示している。また特に、このグラフは酸素濃度が11×1017atoms/cmの条件を満たすウェーハのみでまとめたものである。
図5に示すように、熱処理時間が4時間以内では、OSFリング発生領域、ボイド欠陥を含む領域、及び無欠陥領域いずれも、ドナーキラー処理あり(サンプルB1,B2,B3)よりもドナーキラー処理なし(サンプルA1,A2,A3)のほうがサーマルドナー発生速度は大きかった。また、ドナーキラー処理ありではいずれの領域でもサーマルドナー発生速度は同じであったが、ドナーキラー処理なしでは、OSFリング発生領域、ボイド欠陥を含む領域、無欠陥領域の順にサーマルドナー発生速度は大きくなった。熱処理時間が4時間を越えると、ドナーキラー処理なしではサーマルドナー発生速度は一旦上昇したのち減少した。一方で、ドナーキラー処理ありではサーマルドナー発生速度は減少し、16時間以降は全ての条件でサーマルドナー発生速度は同じになった。
図6は、450℃で4時間のサーマルドナー発生熱処理を施したときの、OSFリング発生領域、ボイド欠陥を含む領域、無欠陥領域での、サーマルドナー発生速度と酸素濃度の関係を求めた結果を示すグラフであって、横軸は酸素濃度(×1017atoms/cm)、縦軸はサーマルドナー発生速度(cm−3/h)をそれぞれ示している。
図6に示すように、いずれの酸素濃度でも図1と同様に、ドナーキラー処理あり(サンプルB1,B2,B3)よりもドナーキラー処理なし(サンプルA1,A2,A3)のウェーハのほうがサーマルドナー発生速度は大きかった。また、ドナーキラー処理ありのウェーハではいずれの領域もサーマルドナー発生速度は同じであったが、ドナーキラー処理なしのウェーハでは、OSFリング発生領域、ボイド欠陥を含む領域、無欠陥領域の順にサーマルドナー発生速度は大きくなった。
図7は、図6のグラフにおいて、ドナーキラー処理なしのウェーハの各測定ポイントでのサーマルドナー発生速度をドナーキラー処理ありのウェーハの同一測定ポイントでのサーマルドナー発生速度で規格化したものであって、横軸は酸素濃度(×1017atoms/cm)、縦軸はサーマルドナー発生速度(規格値)をそれぞれ示している。
図7に示すように、ドナーキラー処理なしのウェーハの無欠陥領域でのサーマルドナー発生速度は、ドナーキラー処理ありのウェーハのサーマルドナー発生速度の1.3倍以上1.7倍未満であった。また、ドナーキラー処理なしのウェーハのボイド欠陥を含む領域でのサーマルドナー発生速度は、ドナーキラー処理ありのウェーハのサーマルドナー発生速度の1.7倍以上1.9倍未満であった。さらに、ドナーキラー処理なしのウェーハのOSFリング発生領域でのサーマルドナー発生速度は、ドナーキラー処理ありのウェーハのサーマルドナー発生速度の1.9倍以上2.3倍未満であった。
S11 結晶育成工程
S12 スライス工程
S13,S14 サーマルドナー発生速度測定工程
S15 判別工程
S16,S17 結晶育成条件調整工程
S20 ウェーハ準備工程
S21 第1のウェーハの比抵抗測定工程
S22 第1のウェーハのサーマルドナー発生熱処理工程
S23 第1のウェーハの比抵抗測定工程
S24 第1のサーマルドナー発生速度算出工程
S25 第2のウェーハのドナーキラー処理工程
S26 第2のウェーハの比抵抗測定工程
S27 第2のウェーハのサーマルドナー発生熱処理工程
S28 第2のウェーハの比抵抗測定工程
S29 第2のサーマルドナー発生速度算出工程

Claims (15)

  1. チョクラルスキー法によって育成されたシリコン単結晶インゴットから切り出したシリコンウェーハの評価方法であって、前記シリコンウェーハにサーマルドナー発生熱処理を施したときに発生するサーマルドナーの発生速度を測定し、当該サーマルドナーの発生速度に基づいて結晶欠陥領域の有無又は結晶欠陥の種類を判別し、
    前記サーマルドナーの発生速度の測定では、前記シリコンウェーハの比抵抗を測定し、前記比抵抗をもとにキャリア濃度をアービンカーブから求め、前記サーマルドナー発生熱処理前後のキャリア濃度をもとにサーマルドナー発生量を求め、前記サーマルドナー発生熱処理の時間と前記サーマルドナー発生量との関係から前記サーマルドナーの発生速度を求めることを特徴とするシリコンウェーハの評価方法。
  2. 前記シリコンウェーハの径方向に沿って設けた複数の測定ポイントの各々において前記サーマルドナーの発生速度を測定することにより、前記シリコンウェーハの径方向の結晶欠陥マップを作成する、請求項1に記載のシリコンウェーハの評価方法。
  3. 前記サーマルドナー発生熱処理は、430℃以上480℃以下で2時間以上4時間以下の熱処理である、請求項1又は2に記載のシリコンウェーハの評価方法。
  4. 前記シリコン単結晶インゴットから切り出した第1のシリコンウェーハが酸素クラスターを含む状態において前記サーマルドナー発生熱処理を施したときに前記第1のシリコンウェーハ上の第1の測定ポイントに発生するサーマルドナーの発生速度である第1のサーマルドナー発生速度を求め、
    前記第1のシリコンウェーハと異なる第2のシリコンウェーハにドナーキラー処理及び前記サーマルドナー発生熱処理を順に施したときに前記第2のシリコンウェーハ上の第2の測定ポイントに発生するサーマルドナーの発生速度である第2のサーマルドナー発生速度を求め、
    前記第2のサーマルドナー発生速度に対する第1のサーマルドナー発生速度の比であるサーマルドナー発生速度比に基づいて、前記第1のシリコンウェーハ上の前記第1の測定ポイントがOSF核を含む領域、ボイド欠陥を含む領域又は無欠陥領域のいずれに該当するかを判別する、請求項1乃至3のいずれか一項に記載のシリコンウェーハの評価方法。
  5. 前記サーマルドナー発生速度比が第1の速度範囲内にある場合に、前記第1のシリコンウェーハ上の前記第1の測定ポイントが無欠陥領域であると判別し、
    前記サーマルドナー発生速度比が前記第1の速度範囲よりも高い第2の速度範囲内にある場合に、前記第1のシリコンウェーハ上の前記第1の測定ポイントがボイド欠陥を含む領域であると判別し、
    前記サーマルドナー発生速度比が前記第2の速度範囲よりも高い第3の速度範囲内にある場合に、前記第1のシリコンウェーハ上の前記第1の測定ポイントがOSF核を含む領域であると判別する、請求項4に記載のシリコンウェーハの評価方法。
  6. 450℃で4時間の前記サーマルドナー発生熱処理を施したとき、前記サーマルドナー発生速度比が1.3以上1.7未満である場合に、前記第1のシリコンウェーハ上の前記第1の測定ポイントが無欠陥領域であると判別する、請求項4に記載のシリコンウェーハの評価方法。
  7. 450℃で4時間の前記サーマルドナー発生熱処理を施したとき、前記サーマルドナー発生速度比が1.7以上1.9未満である場合に、前記第1の測定ポイントがボイド欠陥を含む領域であると判別する、請求項4又は6に記載のシリコンウェーハの評価方法。
  8. 450℃で4時間の前記サーマルドナー発生熱処理を施したとき、前記サーマルドナー発生速度比が1.9以上2.3未満である場合に、前記第1の測定ポイントがOSF核を含む領域であると判別する、請求項4、6又は7に記載のシリコンウェーハの評価方法。
  9. 前記第1及び第2のシリコンウェーハは前記シリコン単結晶インゴットから連続して切り出されたものである、請求項4乃至8のいずれか一項に記載のシリコンウェーハの評価方法。
  10. 第1のシリコン単結晶インゴットをチョクラルスキー法によって育成し、
    前記第1のシリコン単結晶インゴットから切り出した評価用シリコンウェーハにサーマルドナー発生熱処理を施したときに発生するサーマルドナーの発生速度を測定し、当該サーマルドナーの発生速度の測定結果に基づいて前記評価用シリコンウェーハ中の結晶欠陥領域の有無又は結晶欠陥の種類を判別し、
    前記第1のシリコン単結晶インゴットの育成条件及び前記評価用シリコンウェーハ中の結晶欠陥領域の有無又は結晶欠陥の種類の判別結果に基づいて、第2のシリコン単結晶インゴットの育成条件を調整し、前記第2のシリコン単結晶インゴットから製品用シリコンウェーハを切り出すことを特徴とするシリコンウェーハの製造方法。
  11. 前記第2のシリコン単結晶インゴットの育成条件を調整することによって、無欠陥領域を有する前記第2のシリコン単結晶インゴットを育成する、請求項10に記載のシリコンウェーハの製造方法。
  12. 前記第2のシリコン単結晶インゴットの育成条件を調整することによって、ボイド欠陥を含む領域を有する前記第2のシリコン単結晶インゴットを育成する、請求項10に記載のシリコンウェーハの製造方法。
  13. 前記第2のシリコン単結晶インゴットの育成条件を調整することによって、OSF核を含む領域を有する前記第2のシリコン単結晶インゴットを育成する、請求項10に記載のシリコンウェーハの製造方法。
  14. 前記第2のシリコン単結晶インゴットの育成条件として、前記第2のシリコン単結晶インゴットの引き上げ速度を調整する、請求項10乃至13のいずれか一項に記載のシリコンウェーハの製造方法。
  15. 前記製品用シリコンウェーハにドナーキラー処理を施す、請求項10乃至14のいずれか一項に記載のシリコンウェーハの製造方法。
JP2016136639A 2016-07-11 2016-07-11 シリコンウェーハの評価方法及び製造方法 Active JP6569613B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016136639A JP6569613B2 (ja) 2016-07-11 2016-07-11 シリコンウェーハの評価方法及び製造方法
KR1020187036819A KR102180784B1 (ko) 2016-07-11 2017-02-23 실리콘 웨이퍼의 평가 방법 및 제조 방법
DE112017003486.8T DE112017003486T5 (de) 2016-07-11 2017-02-23 Verfahren zum evaluieren und herstellen eines siliziumwafers
PCT/JP2017/006727 WO2018012019A1 (ja) 2016-07-11 2017-02-23 シリコンウェーハの評価方法及び製造方法
CN201780043227.6A CN109477241B (zh) 2016-07-11 2017-02-23 硅晶片的评价方法及制造方法
TW106111517A TWI631242B (zh) 2016-07-11 2017-04-06 矽晶圓的評估方法及製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016136639A JP6569613B2 (ja) 2016-07-11 2016-07-11 シリコンウェーハの評価方法及び製造方法

Publications (2)

Publication Number Publication Date
JP2018008832A JP2018008832A (ja) 2018-01-18
JP6569613B2 true JP6569613B2 (ja) 2019-09-04

Family

ID=60951697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016136639A Active JP6569613B2 (ja) 2016-07-11 2016-07-11 シリコンウェーハの評価方法及び製造方法

Country Status (6)

Country Link
JP (1) JP6569613B2 (ja)
KR (1) KR102180784B1 (ja)
CN (1) CN109477241B (ja)
DE (1) DE112017003486T5 (ja)
TW (1) TWI631242B (ja)
WO (1) WO2018012019A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6669133B2 (ja) * 2017-06-23 2020-03-18 株式会社Sumco シリコンウェーハのサーマルドナー生成挙動予測方法、シリコンウェーハの評価方法およびシリコンウェーハの製造方法
JP6711327B2 (ja) * 2017-07-18 2020-06-17 株式会社Sumco シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法
JP7336961B2 (ja) * 2019-10-31 2023-09-01 信越化学工業株式会社 単結晶インゴットの製造方法及び単結晶ウエハの製造方法
DE112021006295T5 (de) * 2020-12-04 2023-09-21 Sumco Corporation Verfahren zur züchtung von siliziumeinkristallen

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04134840A (ja) * 1990-09-27 1992-05-08 Kawasaki Steel Corp シリコンウェーハの重金属不純物エネルギー準位の測定方法
JP3341378B2 (ja) * 1993-08-25 2002-11-05 富士通株式会社 シリコン結晶中の水素濃度測定方法及びシリコン結晶の製造方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH0982768A (ja) * 1995-09-19 1997-03-28 Hitachi Ltd 半導体ウエハの評価方法
KR100237829B1 (ko) 1997-02-06 2000-01-15 윤종용 웨이퍼의 결함 분석방법
JP2001081000A (ja) 1999-09-08 2001-03-27 Shin Etsu Handotai Co Ltd シリコン単結晶の結晶欠陥評価方法
JP2007235153A (ja) 2002-04-26 2007-09-13 Sumco Corp 高抵抗シリコンウエーハ及びその製造方法
TWI290182B (en) * 2004-01-27 2007-11-21 Sumco Techxiv Corp Method for predicting precipitation behavior of oxygen in silicon single crystal, determining production parameter thereof, and storage medium storing program for predicting precipitation behavior of oxygen in silicon single crystal
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法
US7521382B2 (en) * 2005-05-19 2009-04-21 Memc Electronic Materials, Inc. High resistivity silicon structure and a process for the preparation thereof
FR2964459B1 (fr) * 2010-09-02 2012-09-28 Commissariat Energie Atomique Procede de cartographie de la concentration en oxygene
KR101246493B1 (ko) * 2011-07-08 2013-04-01 주식회사 엘지실트론 웨이퍼의 결함 평가방법
FR2997096B1 (fr) * 2012-10-23 2014-11-28 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
KR101759876B1 (ko) * 2015-07-01 2017-07-31 주식회사 엘지실트론 웨이퍼 및 웨이퍼 결함 분석 방법
CN105332061A (zh) * 2015-11-17 2016-02-17 阳光能源(青海)有限公司 一种消除单晶棒氧施主效应对电阻率影响的热处理工艺

Also Published As

Publication number Publication date
TW201809375A (zh) 2018-03-16
WO2018012019A1 (ja) 2018-01-18
DE112017003486T5 (de) 2019-04-04
CN109477241B (zh) 2021-05-18
JP2018008832A (ja) 2018-01-18
CN109477241A (zh) 2019-03-15
TWI631242B (zh) 2018-08-01
KR20190009354A (ko) 2019-01-28
KR102180784B1 (ko) 2020-11-19

Similar Documents

Publication Publication Date Title
JP5138678B2 (ja) Cz成長中のシリコン単結晶側表面から誘起される凝集点欠陥および酸素クラスターの形成制御
KR100461893B1 (ko) 실리콘 웨이퍼 및 이것에 사용되는 실리콘 단결정의제조방법
JP6569613B2 (ja) シリコンウェーハの評価方法及び製造方法
US8231852B2 (en) Silicon wafer and method for producing the same
JP6724142B2 (ja) 均質な径方向の酸素変化量を有するシリコンウェハ
JP2001500468A (ja) 低欠陥密度の自己格子間物優勢シリコン
JP5946001B2 (ja) シリコン単結晶棒の製造方法
US20110263126A1 (en) Method for manufacturing a silicon wafer
JP5163459B2 (ja) シリコン単結晶の育成方法及びシリコンウェーハの検査方法
TW201527610A (zh) 矽晶圓及其製造方法
KR101895817B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP2001217251A (ja) シリコンウェーハの熱処理方法
JP4131077B2 (ja) シリコンウェーハの製造方法
JP4107628B2 (ja) シリコンウェーハにig効果を付与するための前熱処理方法
KR100445190B1 (ko) 단결정 실리콘 잉곳 제조 방법
US7014704B2 (en) Method for growing silicon single crystal
JP5282762B2 (ja) シリコン単結晶の製造方法
JP2007070132A (ja) 単結晶シリコンウェーハの製造方法、単結晶シリコンウェーハ及びウェーハ検査方法
KR100389250B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP2001102385A (ja) 点欠陥の凝集体が存在しないシリコンウェーハ
JP2010116271A (ja) シリコン単結晶の育成方法及びシリコン単結晶インゴット
JP2004189584A (ja) シリコン単結晶インゴットの点欠陥分布を測定する方法
JP2002134517A (ja) シリコンウェーハの熱処理方法
JP2021098623A (ja) 単結晶シリコンウェーハの酸化膜耐圧の評価方法
JP2010155748A (ja) アニ―ルウェハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180816

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190612

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190709

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190722

R150 Certificate of patent or registration of utility model

Ref document number: 6569613

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250