KR101895817B1 - 실리콘 웨이퍼 및 그 제조 방법 - Google Patents

실리콘 웨이퍼 및 그 제조 방법 Download PDF

Info

Publication number
KR101895817B1
KR101895817B1 KR1020167035181A KR20167035181A KR101895817B1 KR 101895817 B1 KR101895817 B1 KR 101895817B1 KR 1020167035181 A KR1020167035181 A KR 1020167035181A KR 20167035181 A KR20167035181 A KR 20167035181A KR 101895817 B1 KR101895817 B1 KR 101895817B1
Authority
KR
South Korea
Prior art keywords
wafer
ingot
atoms
concentration
oxygen donor
Prior art date
Application number
KR1020167035181A
Other languages
English (en)
Other versions
KR20170005107A (ko
Inventor
사토시 구도
코우조우 나카무라
토시유키 무라나카
슈헤이 마츠다
태기 김
케이이치로 히라키
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20170005107A publication Critical patent/KR20170005107A/ko
Application granted granted Critical
Publication of KR101895817B1 publication Critical patent/KR101895817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

이 제조 방법은, 액셉터로서 붕소를 함유하는 실리콘 단결정을 슬라이스하여, 미열처리 실리콘 웨이퍼를 얻는 공정과, 미열처리 실리콘 웨이퍼에 대해서, 붕소 농도를 구하는 공정을 포함하고, 미열처리 실리콘 웨이퍼에 대해서, 산소 도너 농도를 구하는 공정과, 붕소 농도를 구하는 공정에서 구해진 붕소 농도 및, 산소 도너 농도를 구하는 공정에서 구해진 산소 도너 농도에 기초하여, 미열처리 실리콘 웨이퍼에 대하여, 300℃ 이상의 온도에서의 열처리를 실시할지 여부를 판단한다. 이에 의해, 웨이퍼상에 편재하는 LPD가 저감된 웨이퍼가 얻어진다.

Description

실리콘 웨이퍼 및 그 제조 방법{SILICON WAFER AND METHOD FOR MANUFACTURING SAME}
LPD가 저감되어, 반도체 디바이스의 기판 등에 적합하게 사용할 수 있는 실리콘 웨이퍼(silicon wafer) 및 그 제조 방법에 관한 것이다.
반도체 디바이스에 이용하는 반도체 기판은, 실리콘 단결정의 잉곳(ingot)으로부터 잘라낸 실리콘 웨이퍼로 제조된다. 이 용도의 실리콘 단결정은, 통상, 초크랄스키법(Czochralski method; 이하, 「CZ법」이라고 함)에 의해 제조된다. CZ법에서는, 챔버 내의 하부에 설치된 도가니 내에서 결정 원료를 융해시키고, 얻어진 융액의 표면에 종 결정을 접촉시켜, 종 결정(및, 도가니)을 그 축 주위로 회전시키면서, 종 결정을 인상함으로써, 종 결정의 하방에 단결정을 육성시킨다.
CZ법에 의해 얻어진 단결정은, 지름을 종 결정의 지름으로부터 서서히 크게 한 부분인 원추 형상의 숄더부와, 숄더부 아래의 원주(圓柱) 형상의 보디부와, 보디부 아래의 역원추 형상의 테일부를 포함한다. 보디부는, 원통 연삭기에 의한 원통 연삭으로 소정 치수의 직경을 갖도록 마무리되고, 그 후, 단결정으로부터, 숄더부 및 테일부가 제거된다. 그리고, 보디부가 슬라이스되어, 실리콘 웨이퍼가 얻어지고, 이 실리콘 웨이퍼에 대하여, 랩핑(lapping), 모따기, 에칭, 연마 등의 공정이 순차 실시되어, 반도체 기판용의 실리콘 웨이퍼가 얻어진다.
이러한 실리콘 웨이퍼에 대하여, 각종의 검사가 행해진다. 예를 들면, 실리콘 웨이퍼의 표면에, 요철로서 나타난 결함을 조사하기 위해, 웨이퍼 표면에서의 레이저광의 반사를 이용하는 방법이 있다. 이러한 결함(LPD; Light Point Defect)은, 가시∼자외역의 파장을 갖는 레이저광을 조사하면, 휘점으로서 관찰된다. 즉, LPD로서 검출 가능한 결함은, 웨이퍼의 표면에 존재하는 것이다.
도 1에, 실리콘 웨이퍼상에서, 휘점으로서 관찰되는 LPD의 분포의 일 예를 나타낸다. 이러한 LPD의 분포는, 웨이퍼 각 부에서의 레이저의 반사광(산란광을 포함함)을, 웨이퍼 전면(全面)에 걸쳐 검출함으로써, 얻을 수 있다. 예를 들면, 웨이퍼를, 그 중심 주위로 면 내에서 회전시키면서, 그 웨이퍼의 표면에, 스폿 형상으로 레이저광을 조사하고, 조사부를, 웨이퍼의 지름 방향으로 이동시킴으로써, 웨이퍼 전면에 걸쳐 레이저의 반사광을 검출할 수 있다. 검출된 반사광의 강도 분포로부터, LPD의 유무 및, 사이즈를 특정할 수 있다. 이러한 방법에 의해, LPD의 사이즈로서, 예를 들면, 최소 26㎚ 정도의 것까지 검출할 수 있다. LPD의 관찰에 앞서, 웨이퍼에 특별한 전처리를 할 필요는 없기 때문에, 이 방법에 의해, 웨이퍼의 표면에 요철로서 나타난 결함을, 용이하게 관찰할 수 있다.
LPD를, SEM(Scanning Electron Microscope; 주사전자현미경)으로 관찰하면, 웨이퍼 표면으로부터의 돌출부로 되어 있는 것과, 웨이퍼 표면에 형성된 오목부로 되어 있는 것이 있는 것을 알 수 있다. 도 2는, 돌출부의 형태의 LPD의 SEM상(像)이고, 도 3은, 오목부의 형태의 LPD의 SEM상이다.
LPD의 성인(成因)은, 여러 가지이다. LPD에는, 예를 들면, 기계 가공에 기인하여 발생하는 것(특허문헌 1 참조) 및, 결정 성장시에 도입되는 결함(grown-in 결함)에 관계하고 있는 것(특허문헌 2 참조)이 있다.
특허문헌 3에는, 무결함 실리콘 단결정으로부터 슬라이스되고, 경면 연마된 실리콘 웨이퍼를, 500℃ 이상 600℃ 이하의 온도로, 4시간 이상 6시간 이하의 시간, 열처리하는 열처리 공정과, 열처리 공정 후의 실리콘 웨이퍼를, 연마량이 1.5㎛ 이상이 되도록 재연마하는 재연마 공정을 포함하는, 실리콘 웨이퍼의 제조 방법이 개시되고 있다. 특허문헌 3에 의하면, 이 방법에 의해, LPD가 극한까지 저감되고, 검사 공정 및 출하 단계에서 불량품 발생율이 낮은 실리콘 웨이퍼를, 수율 좋게 제조할 수 있다고 되어 있다.
일본공개특허공보 2011-42536호 일본공개특허공보 2001-261493호 일본공개특허공보 2013-4825호 일본공개특허공보 2010-267846호
본 발명자들은, 지금까지 보고되어 있지 않은 새로운 타입의 LPD를 발견했다. 구체적으로는, 본 발명자들이 발견한 LPD는, 실리콘 웨이퍼 중의 붕소 농도 및 산소 도너(donor) 농도와 밀접하게 관련하고 있고, 웨이퍼상에 치우쳐 분포한다. 이하, 이러한 LPD를, 「편재 LPD」라고 한다. 편재 LPD의 밀도는, 지금까지 보고되어 있는 LPD의 밀도에 비교하여 매우 낮기 때문에, 현시점에서는, 편재 LPD가 실리콘 웨이퍼로 제조되는 디바이스의 특성에 영향을 부여하는 일은 없다고 생각된다. 그러나, 장래, 반도체 디바이스의 배선 패턴의 미세화가 진행된 경우 등에, 편재 LPD가 문제를 발생시킬 가능성은 있다.
그래서, 이 발명의 목적은, 편재 LPD를 소멸, 또는 저감할 수 있는, 실리콘 웨이퍼의 제조 방법 및, 편재 LPD가 소멸, 또는 저감된 실리콘 웨이퍼를 제공하는 것이다.
이 발명의 다른 목적은, 편재 LPD의 발생을 방지, 또는 억제할 수 있는, 실리콘 웨이퍼의 제조 방법 및, 편재 LPD의 발생이 방지, 또는 억제된 실리콘 웨이퍼를 제공하는 것이다.
본 발명자들은, 최종 제품과 동등의 가공 공정을 거친 웨이퍼를 이용하여 웨이퍼의 표면에 있는 LPD를 관찰하고, 그 분포에 대해서 데이터를 얻은 바, 적어도 웨이퍼 25매분의 상기 관찰 데이터를 더해 합칠 시에, 웨이퍼상에서 원형 형상 또는 링(2개의 동심원 사이의 영역) 형상으로 치우쳐 분포하는 특이한 LPD(편재 LPD)가 존재하는 것을 알 수 있었다. 그래서 이러한 편재 LPD가 발생하는 조건에 대해서 조사했다.
그 결과, 편재 LPD는, 붕소(B) 농도와, 산소(O) 도너 농도가, 거의 동일하고, 이들 농도가 특정의 범위 내에 있는 웨이퍼에 많이 보여지는 것이 판명되었다. 환언하면, 편재 LPD는, 붕소 농도와 산소 도너 농도가 거의 동일한 경우에 보여지는 특이한 현상이고, 붕소 농도와 산소 도너 농도의 사이에, 어느 정도의 농도차가 있는 경우에는 발생하지 않는다.
또한, 본 발명자들은, 실리콘 단결정의 잉곳의 육성을 완료하고 나서 50일을 경과 후에 이 잉곳으로부터 잘라낸 웨이퍼에는, 편재 LPD가 많이 보여지는 것을 발견했다. 환언하면, 편재 LPD는, 실리콘 단결정의 잉곳의 육성을 완료하고 나서 웨이퍼를 잘라낼 때까지의 시간이, 어느 정도 짧은 경우에는 발생하지 않는다.
또한, 웨이퍼에 있어서 편재 LPD가 관찰되는 부분을 원소 분석한바, 웨이퍼 표면으로부터의 돌출부로 되어 있는 것(도 2 참조)에서는, 니켈(Ni)이 검출되고, 웨이퍼 표면에 형성된 오목부로 되어 있는 것(도 3 참조)에서는, 구리(Cu)가 검출되었다. 니켈 및, 구리의 분석은, 오거 전자 분광 분석(Auger Electron Spectroscopy)법으로 분석하는 것으로 행했다.
이상의 결과로부터, 편재 LPD는, 붕소 농도와 산소 도너 농도가, 거의 동일한 p/n형 반전(혼재) 영역으로서, 이들 농도가 특정의 범위 내에 있는 것에, 결정 육성 완료 후의 시간의 경과와 함께, 니켈, 또는 구리가 트랩(trap)되는 것을 일 요인으로서 형성되는 것이라고 생각된다.
본 발명자들은, 예의 연구를 거듭한 결과, 편재 LPD가, 열처리에 의해, 소멸 또는 저감하는 것을 발견했다. 열처리에 의해, 표면상의 요철로서 나타나는 편재 LPD가 소멸 또는 저감하는 상세한 메카니즘에 대해서는 잘 알 수 없지만, 일단 트랩된 니켈 또는 구리가, 열이 부여됨으로써 해방되는 것이 관여하고 있다고 생각된다.
또한, 본 발명자들은, 실리콘 단결정의 잉곳의 결정 육성 완료 후 50일 이내에, 이 잉곳으로부터 웨이퍼를 잘라내면, 이 잉곳의 붕소 농도 및 산소 도너 농도가 상기 특정의 범위 내에 있어도, 잘라낸 웨이퍼에는, 편재 LPD가 거의(또는 완전히) 발생하고 있지 않고, 그 후도 편재 LPD가 거의 발생하지 않는 것을 발견했다. 즉, 소정 기간 내에 잉곳으로부터 웨이퍼를 잘라냄으로써, 편재 LPD의 발생이 방지 또는 억제된다. 이 현상의 상세한 메커니즘에 대해서는 잘 알 수 없지만, 일단 잉곳으로부터 웨이퍼가 잘라내어지면, Ni 또는 구리는, p/n형 반전 영역에 트랩됨으로써 웨이퍼의 표면에 쉽게 모이는 것이 관여하고 있다고 생각된다.
상기 특허문헌 3에서는, 표면 Cu농도가 1.19×109㎝-2(atoms/㎝2)인 웨이퍼나, 표면 Ni 농도가 2.6×108㎝-2인 웨이퍼에서, LPD가 검출되는 것이 기재되어 있다. 이에 대하여, 본 발명자들이 편재 LPD를 검출한 웨이퍼의 표면 Cu 농도 및, 표면 Ni 농도는, WSA(Wafer Surface Analysis)법에 의해 측정된바, 어느 것이나, 1×107㎝-2 이하였다. WSA법은, 구체적으로는, 불순물을 함유하는 회수액을, 유도 결합 플라스마 질량 분석(ICP-MS; Inductively Coupled Plasma Mass Spectrometry)법으로 분석하는 것으로 했다.
니켈 및, 구리의 웨이퍼에의 도입 경로를 특정하는 것은 곤란하다. 이러한 니켈 및, 구리는, 예를 들면, 실리콘 단결정을 제조하기 위해 이용하는 원료 및, 석영 도가니 그리고, 웨이퍼를 가공하는 초기 공정에서 최종 공정까지의 사이에 사용하는 부재, 예를 들면, 각 공정에서 사용하는 슬러리 등의 소모제 등을 기원으로 하고 있을 가능성이 있다.
본 발명자들이 관찰한 웨이퍼에 있어서의 LPD의 밀도는 낮고(예를 들면, 직경이 약 300㎜(약 12인치)의 웨이퍼 1매당 5∼30개), 1매의 웨이퍼로, LPD의 분포에 특징이 있는 것을 발견하는 것은 곤란하다. 그러나, 복수매의 웨이퍼에 대해서, 데이터를 더해 합치면, 웨이퍼상의 LPD의 분포에 특징이 있는 것이 판명되었다. 구체적으로, 관찰된 LPD는, 웨이퍼의 중심 주위에 동심원 형상으로 분포하고 있고, 예를 들면, 직경이 약 300㎜의 웨이퍼에 있어서, 중심으로부터 반경 100㎜ 내의 원형 영역에서 LPD 밀도가 상대적으로 높은 것, 및, 웨이퍼 중심으로부터 반경 50㎜∼100㎜ 사이의 링 형상 영역에서 LPD 밀도가 상대적으로 높은 것이 있다.
본 발명자들이 관찰한 LPD(편재 LPD)가 형성된 실리콘 웨이퍼로부터, 반도체 디바이스를 제조하면, 현재로서는, 문제를 발생시키지 않지만, 장래, 반도체 디바이스의 배선 패턴의 미세화가 진행된 경우 등에, 문제를 발생시킬 가능성이 있다.
본 발명은, 이상의 인식을 얻어 완성한 것으로, 하기 (A)∼(F)의 실리콘 웨이퍼의 제조 방법 그리고, 하기 (G) 및 (H)의 실리콘 웨이퍼를 요지로 한다.
(A) 미(未)열처리 실리콘 웨이퍼에 대해서, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하인 경우에, 상기 미열처리 실리콘 웨이퍼에 대하여, 300℃ 이상의 온도에서의 열처리를 실시하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
(B) 실리콘 단결정의 잉곳, 또는 당해 잉곳으로부터 잘라낸 블록에 대해서, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하인 경우에, 상기 잉곳의 결정 육성 완료 후 50일 이내에, 상기 잉곳 또는 블록으로부터 웨이퍼를 잘라내는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
(C) 액셉터(acceptor)로서 붕소를 함유하는 실리콘 단결정을 슬라이스하고, 미열처리 실리콘 웨이퍼를 얻는 공정과,
상기 미열처리 실리콘 웨이퍼에 대해서, 붕소 농도를 구하는 공정과,
상기 미열처리 실리콘 웨이퍼에 대해서, 산소 도너 농도를 구하는 공정을 포함하고,
상기 붕소 농도를 구하는 공정에서 구해진 붕소 농도 및, 상기 산소 도너 농도를 구하는 공정에서 구해진 산소 도너 농도에 기초하여, 상기 미열처리 실리콘 웨이퍼에 대하여, 300℃ 이상의 온도에서의 열처리를 실시하는지 아닌지를 판단하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
(D) 액셉터로서 붕소를 함유하는 실리콘 단결정의 잉곳, 또는 당해 잉곳으로부터 잘라낸 블록에 대해서, 붕소 농도를 구하는 공정과,
상기 잉곳 또는 블록에 대해서, 산소 도너 농도를 구하는 공정을 포함하고,
상기 붕소 농도를 구하는 공정에서 구해진 붕소 농도 및, 상기 산소 도너 농도를 구하는 공정에서 구해진 산소 도너 농도에 기초하여, 상기 잉곳의 결정 육성 완료 후 50일 이내에, 상기 잉곳 또는 블록으로부터 웨이퍼를 잘라내는지 아닌지를 판단하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
(E) 액셉터로서 붕소를 함유하는 실리콘 단결정의 잉곳, 또는 당해 잉곳으로부터 잘라낸 블록에 대해서, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라는 요건을 만족하는 경우로서, 상기 잉곳의 결정 육성 완료 후 50일을 초과하여 상기 잉곳 또는 블록으로부터 웨이퍼를 잘라낸 경우에, 당해 잘라내어진 웨이퍼에 대하여, 300℃ 이상의 온도에서의 열처리를 실시하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
(F) 액셉터로서 붕소를 함유하는 실리콘 단결정의 잉곳, 또는 당해 잉곳으로부터 잘라낸 블록에 대해서, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라는 요건을 만족하는 경우로서, 상기 잉곳의 결정 육성 완료 후 50일 이내에 상기 잉곳 또는 블록으로부터 웨이퍼를 잘라낸 경우에는, 당해 잘라내어진 웨이퍼에 대하여, 300℃ 이상의 온도에서의 열처리를 실시하지 않는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
(G) 반도체 디바이스 제조 라인에 있어서 파티클(particle)을 모니터하기 위한 파티클 모니터 웨이퍼로서,
상기 (A)∼(F)의 제조 방법에 의해 제조된 것을 특징으로 하는 실리콘 웨이퍼.
(H) COP 및 전위 클러스터를 포함하지 않는 실리콘 웨이퍼로서,
상기 (A)∼(F)의 제조 방법에 의해 제조된 것을 특징으로 하는 실리콘 웨이퍼.
여기에서, 「미열처리 실리콘 웨이퍼」란, 300℃ 이상의 온도에서의 열처리가 실시되지 않은 웨이퍼를 말한다.
여기에서, 잉곳에 대해서 「결정 육성 완료」의 시점은, 단결정 육성에 이용한 융액으로부터 이 단결정을 잘라버린 후, 이 단결정의 표면 온도가 실온(30℃) 이하가 된 시점을 말한다.
본 발명의 실리콘 웨이퍼의 제조 방법에 있어서, 미열처리 실리콘 웨이퍼의 붕소 농도 및, 산소 도너 농도에 기초하여, 300℃ 이상의 온도에서의 열처리의 필요 여부를 적절하게 판단함으로써, 편재 LPD가 존재하지 않거나 저감된 실리콘 웨이퍼를 얻을 수 있다.
본 발명의 실리콘 웨이퍼의 다른 제조 방법에 있어서, 실리콘 단결정의 잉곳, 또는 당해 잉곳으로부터 잘라낸 블록의 붕소 농도 및 산소 도너 농도에 기초하고, 이 잉곳의 결정 육성 완료 후 50일 이내에, 이 잉곳 또는 블록으로부터 웨이퍼를 잘라내는 것의 필요 여부를 적절하게 판단함으로써, 편재 LPD의 발생이 방지 또는 억제된 실리콘 웨이퍼를 얻을 수 있다.
본 발명의 실리콘 웨이퍼는, 편재 LPD가 존재하지 않거나 저감되어 있다.
도 1은, 실리콘 웨이퍼상에 있어서의 LPD의 분포의 예를 나타내는 도면이다.
도 2는, 돌출부의 형태의 LPD의 SEM상이다.
도 3은, 오목부의 형태의 LPD의 SEM상이다.
도 4는, 붕소 농도 및, 산소 도너 농도와, LPD 발생의 유무의 관계를 나타내는 도면이다.
도 5는, 잉곳의 종별과, 결정 육성 완료 후 웨이퍼를 잘라내기까지의 일수의 관계를 나타내는 도면이다.
(발명을 실시하기 위한 형태)
본 발명의 제1 제조 방법은, 「미열처리 실리콘 웨이퍼에 대해서, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하인 경우에, 상기 미열처리 실리콘 웨이퍼에 대하여, 300℃ 이상의 온도에서의 열처리를 실시하는」것을 특징으로 한다.
5×1014∼7×1014atoms/㎤의 붕소 농도를 갖는 실리콘 웨이퍼의 저항률(도너 킬러 열처리를 행하여 측정한 것)은, 19∼26Ω·㎝로서, 즉, 통상 저항에 대응하고 있다. 도너 킬러 열처리란, 산소 도너(n형 도펀트(dopant)로서 작용하는 산소 착체)를 소거하기 위한 열처리로서, 예를 들면, 650∼700℃에서 10∼60분간의 열처리라고 할 수 있다.
붕소 농도가, 5×1014∼7×1014atoms/㎤이고, 또한, 산소 도너 농도가, 4×1014∼8×1014개/㎤인 범위에서는, 붕소(액셉터) 농도와, 도너 농도는, 거의 동일하다고 말할 수 있다. 이 범위에서는, p/n형 반전이 일어나기 쉽고, p/n형 반전 영역에 니켈이나 구리가 트랩되는 것을 일 요인으로서, 편재 LPD가 발생하기 쉽다. 편재 LPD는, 300℃ 이상의 온도에서의 열처리에 의해, 소멸, 또는 저감할 수 있다.
LPD에는, 웨이퍼상에서, 치우친 분포를 나타내는 것(편재 LPD)과, 치우친 분포를 나타내지 않는 것이 있다. 이들은, 성인이 서로 상이하다고 생각된다. 본 발명에 의해, 붕소 농도 및, 산소 도너 농도에 기초하여, LPD의 유무(밀도의 고저)를 추정할 수 있는 것은, 미열처리 실리콘 웨이퍼상에 있어서 치우친 분포를 나타내는 LPD이다.
LPD가 「편재 LPD」인지 아닌지는, 이하와 같이 하여 판단하는 것으로 한다. 우선, LPD 평가 장치로서, KLA Tencor사 제조 Surfscan SP2를 이용하여 High Sensitivity mode에서, 측정 ch/Size의 설정을, "Dark field", "Composite", "Oblique", "37㎚"(최소 입경)로 하여, 웨이퍼의 표면에 있는 LPD를 관찰하고, 그 분포에 대해서 데이터를 얻는다. 그리고, 적어도 웨이퍼 25매 분의 상기 관찰 데이터를 더해 합칠 시에, 웨이퍼상에서 원형 형상 또는 링(2개의 동심원의 사이의 영역) 형상으로 분포하는 LPD가 편재 LPD이다.
다만, 당해 원형 형상 또는 링 형상으로 LPD가 분포하는 영역의 면적은, 웨이퍼 전면의 10％∼70％의 범위 내인 것으로 한다. 여기에서, LPD가 원형 형상 또는 링 형상으로 분포하고 있다는 것은, 당해 원형 형상 또는 링 형상의 영역의 LPD 밀도가, 웨이퍼상에서 그 이외의 영역의 LPD 밀도의 5배 이상인 것을 말한다. 환언하면, 웨이퍼상에, 당해 웨이퍼와 동심의 적절한 원 또는 링을 그렸을 때(다만, 이 원 또는 링의 면적은, 웨이퍼 전면의 면적의 10％∼70％인 것으로 함), 그 원 또는 링의 내부의 LPD 밀도가, 웨이퍼상에서 그 이외의 영역의 LPD 밀도의 5배 이상일 때, 그 웨이퍼에는, 편재 LPD가 형성되어 있는 것으로 한다.
붕소 농도(N)는, 도너 킬러 처리 후에 4탐침법에 의해 측정한 실리콘 웨이퍼의 저항률ρ(Ω·㎝)를, 하기 (1)식에 의해 환산(ASTM-F723 환산)함으로써 구할 수 있다.
N(atoms/㎤)=(1.330×1016)/ρ＋(1.082×1017)/ρ×[1＋(54.56×ρ)1.105］ (1)
산소 도너 농도(TD)는, 실리콘 단결정의 저항률과 캐리어 농도의 관계를 이용하고, 실리콘 웨이퍼에 대해서, 도너 킬러 열처리의 실시 전의 저항률 ρBef(Ω·㎝)와 실시 후의 저항률 ρAft(Ω·㎝)로부터, 하기 (2)식, 또는 (3)식에 의하여 구할 수 있다. p/n 반전 영역에 대해서는, 하기 (3)식을 이용하고, 그 이외에 대하여는, 하기 (2)식을 이용할 수 있다.
TD(개/㎤)=1.39×1016×(1/ρAft－1/ρBef) (2)
TD(개/㎤)=1.39×1016/ρAft＋5.0×1015/ρBef (3)
본 발명의 제2 제조 방법은, 「실리콘 단결정의 잉곳, 또는 당해 잉곳으로부터 잘라낸 블록에 대해서, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하인 경우에, 상기 잉곳의 결정 육성 완료 후 50일 이내에, 상기 잉곳 또는 블록으로부터 웨이퍼를 잘라내는」것을 특징으로 한다.
붕소 농도 및 산소 도너 농도의 측정은, 본 발명의 제1 제조 방법에 있어서의 측정과 동일하게 행할 수 있다. 측정은, 예를 들면, 잉곳 또는 블록으로부터 잘라낸 측정용의 웨이퍼에 대해서 행할 수 있고, 제품용의 모든 웨이퍼의 잘라냄을, 측정용의 웨이퍼의 잘라냄과 일괄하여 행할 필요는 없다. 잉곳 또는 블록의 붕소 농도 및 산소 도너 농도의 측정 결과에 기초하여, 제품용의 웨이퍼의 잘라냄을, 잉곳의 결정 육성 완료 후 50일 이내에 행하기 위해서는, 당해 측정을, 잉곳의 결정 육성 완료 후 50일 이내에 행할 필요가 있다.
본 발명의 제3 제조 방법은, 「액셉터로서 붕소를 함유하는 실리콘 단결정을 슬라이스하고, 미열처리 실리콘 웨이퍼를 얻는 공정과, 상기 미열처리 실리콘 웨이퍼에 대해서, 붕소 농도를 구하는 공정과, 상기 미열처리 실리콘 웨이퍼에 대해서, 산소 도너 농도를 구하는 공정을 포함하고, 상기 붕소 농도를 구하는 공정에서 구해진 붕소 농도 및, 상기 산소 도너 농도를 구하는 공정에서 구해진 산소 도너 농도에 기초하여, 상기 미열처리 실리콘 웨이퍼에 대하여, 300℃ 이상의 온도에서의 열처리를 실시하는지 아닌지를 판단하는」것을 특징으로 한다.
상기 판단은, 상기 미열처리 실리콘 웨이퍼에 대해서, 상기 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 상기 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하의 요건을 만족하지 않는 경우는, 상기 미열처리 실리콘 웨이퍼에 대해서, 300℃ 이상의 온도에서의 열처리를 실시하는 일 없이, 연마를 행한다고 판단하는 것이라도 좋다.
상기 판단은, 상기 미열처리 실리콘 웨이퍼에 대해서, 상기 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 상기 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라는 요건을 만족하는 경우는, 상기 미열처리 실리콘 웨이퍼에 대하여, 300℃ 이상의 온도에서의 열처리를 실시한 후, 연마를 행한다고 판단하는 것이라도 좋다.
본 발명의 제4 제조 방법은, 「액셉터로서 붕소를 함유하는 실리콘 단결정의 잉곳, 또는 당해 잉곳으로부터 잘라낸 블록에 대해서, 붕소 농도를 구하는 공정과, 상기 잉곳 또는 블록에 대해서, 산소 도너 농도를 구하는 공정을 포함하고, 상기 붕소 농도를 구하는 공정에서 구해진 붕소 농도 및, 상기 산소 도너 농도를 구하는 공정에서 구해진 산소 도너 농도에 기초하여, 상기 잉곳의 결정 육성 완료 후 50일 이내에, 상기 잉곳 또는 블록으로부터 웨이퍼를 잘라내는지 아닌지를 판단하는」것을 특징으로 한다.
상기 판단은, 상기 잉곳 또는 블록에 대해서, 상기 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 상기 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라는 요건을 만족하는 경우는, 상기 잉곳의 결정 육성 완료 후 50일 이내에 상기 잉곳 또는 블록으로부터 웨이퍼를 잘라낸다고 판단하는 것이라도 좋다.
본 발명의 제1 및 제3 제조 방법에서는, 미열처리 실리콘 웨이퍼에 대한 붕소 농도 및 산소 도너 농도의 측정은, 잉곳의 결정 육성 완료 후 50일 이내에 행할 필요는 없다. 당해 측정을, 잉곳의 결정 육성 완료 후 50일 이내에 행한 경우는, 그 시점에서는, 미열처리 실리콘 웨이퍼에 편재 LPD가 형성되어 있지 않은 것이 예상된다. 그러나, 그러한 미열처리 실리콘 웨이퍼로서, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하인 것에는, 시간이 경과하면, 편재 LPD가 발생할 가능성이 있다. 이러한 웨이퍼에 대해서, 300℃ 이상의 온도에서의 열처리를 실시함으로써, 편재 LPD의 발생을 방지 또는 억제할 수 있다.
본 발명의 제5 및 제6 제조 방법에서는, 잉곳 또는 블록의 붕소 농도 및 산소 도너 농도 그리고, 잉곳 또는 블록으로부터 웨이퍼를 잘라내는 시기에 의해, 300℃ 이상의 온도에서의 열처리가 실시되거나, 또는 실시되지 않는다.
본 발명의 제5 제조 방법은, 「액셉터로서 붕소를 함유하는 실리콘 단결정의 잉곳, 또는 당해 잉곳으로부터 잘라낸 블록에 대해서, 상기 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 상기 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라는 요건을 만족하는 경우로서, 상기 잉곳의 결정 육성 완료 후 50일을 초과하여 상기 잉곳 또는 블록으로부터 웨이퍼를 잘라낸 경우에, 당해 잘라내어진 웨이퍼에 대해서, 300℃ 이상의 온도에서의 열처리를 실시하는」것을 특징으로 한다.
붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한,산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라는 요건을 만족하는 잉곳 또는 블록으로부터, 잉곳의 결정 육성 완료 후 50일을 초과하여 잘라낸 웨이퍼에는, 편재 LPD가 형성되어 있을 가능성이 있다. 그러한 웨이퍼에 대해서, 300℃ 이상의 온도에서의 열처리를 행함으로써, 이미 형성된 편재 LPD를 소멸 또는 저감할 수 있다.
본 발명의 제6 제조 방법은, 「액셉터로서 붕소를 함유하는 실리콘 단결정의 잉곳, 또는 당해 잉곳으로부터 잘라낸 블록에 대해서, 상기 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 상기 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라는 요건을 만족하는 경우로서, 상기 잉곳의 결정 육성 완료 후 50일 이내에 상기 잉곳 또는 블록으로부터 웨이퍼를 잘라낸 경우에는, 당해 잘라내어진 웨이퍼에 대하여, 300℃ 이상의 온도에서의 열처리를 실시하지 않는」것을 특징으로 한다.
붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한,산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라는 요건을 만족하는 잉곳 또는 블록으로부터, 잉곳의 결정 육성 완료 후 50일 이내에 잘라낸 웨이퍼에는, 편재 LPD가 형성되어 있지 않을 가능성이 매우 높음과 함께, 그 후에 편재 LPD가 형성될 가능성이 매우 낮다. 따라서, 이 경우에는, 잘라내어진 웨이퍼에 대해서, 300℃ 이상의 온도에서의 열처리를 실시하지 않는 것으로 해도, 대부분의 경우, 편재 LPD가 실질적으로 존재하지 않는 실리콘 웨이퍼를 얻을 수 있다. 또한, 열처리를 실시하지 않음으로써, 실리콘 웨이퍼의 제조에 필요로 하는 시간 및 코스트를 저감할 수 있다.
본 발명의 실리콘 웨이퍼는, 「반도체 디바이스 제조 라인에 있어서 파티클을 모니터하기 위한 파티클 모니터 웨이퍼로서, 상기 제조 방법 중 어느 하나에 의해 제조되는」것을 특징으로 한다.
파티클 모니터 웨이퍼는, 소위 더미(dummy) 웨이퍼이고, 제품용의 웨이퍼와는 별도로 반도체 디바이스 제조 라인에 투입된다. 파티클은, 웨이퍼의 표면을 검사하는 표면 검사 장치에 의하여 검출된다. 그러나, 표면 검사 장치는, 웨이퍼 표면의 결정 결함도 검출한다. 검출된 결정 결함과 파티클은, 반드시 구별할 수는 없다. 본 발명의 실리콘 웨이퍼는, LPD의 수가 현저하게 저감되어 있기 때문에, 이 실리콘 웨이퍼를 파티클 모니터 웨이퍼로서 이용함으로써, 표면 검사 장치에 의한 검사로, 웨이퍼 표면에 존재하는 파티클의 수(밀도)를 정확하게 평가할 수 있다.
본 발명의 다른 실리콘 웨이퍼는, 「COP 및 전위 클러스터를 포함하지 않는 실리콘 웨이퍼로서, 상기 제조 방법 중 어느 하나에 의해 제조되는」것을 특징으로 한다.
COP(Crystal Originated Particle)는, 단결정 육성시에 결정 격자를 구성해야 할 원자가 빠진 공공(空孔)의 응집체(미소 보이드(void))이고, 전위 클러스터는 격자간에 과잉으로 취입된 격자간 실리콘의 응집체이다. 반도체 디바이스 제조시에, 웨이퍼 표면을 열산화할 때에 표면 근방에 존재하는 COP가 산화막에 취입되면, 반도체 소자의 GOI(Gate Oxide Integrity) 특성을 열화시키고, 또한, 전위 클러스터도 디바이스의 특성 불량의 원인이 되는 등, 모두 디바이스 특성에 악영향을 준다.
COP 및 전위 클러스터를 포함하지 않는 무결함의 영역으로 이루어지는 실리콘 웨이퍼로부터 반도체 소자(디바이스)를 제조함으로써, 이러한 특성의 열화 및 불량이 발생하지 않도록 할 수 있다. COP 및 전위 클러스터를 포함하지 않는 실리콘 웨이퍼는, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정의 잉곳으로부터 잘라내 얻을 수 있다. 실리콘 단결정을 초크랄스키법에 의하여 제조하는 경우, 인상 직후의 단결정 내의 성장 방향의 온도 구배(G)에 대한 실리콘 단결정의 인상 속도(V)의 비(V/G)를 적절하게 제어함으로써, COP 및 전위 클러스터를 포함하지 않는 실리콘 단결정을 제조할 수 있다(예를 들면, 상기 특허문헌 4 참조).
본 발명의 제1 실시 형태에 따른 실리콘 웨이퍼의 제조 방법에 대해서, 설명한다. 우선, CZ법에 의하여, 실리콘 단결정을 육성한다. 그 때, 실리콘 단결정에는, 액셉터로서 붕소를 도프(dope)한다. 다음으로, 얻어진 실리콘 단결정의 잉곳을 슬라이스하여, 미열처리 실리콘 웨이퍼를 얻는다. 그리고, 이 미열처리 실리콘 웨이퍼에 대하여, 랩핑, 모따기, 연삭 및, 에칭을, 순차 실시한다.
다음으로, 얻어진 미열처리 실리콘 웨이퍼에 대해서, 붕소 농도 및, 산소 도너 농도를 구한다. 실리콘 단결정의 잉곳으로부터 웨이퍼를 잘라낼 시, 우선, 실리콘 단결정을, 축 방향으로 수개의 블록으로 분할하도록 절단하고, 각 블록으로부터 웨이퍼를 잘라내도 좋다. 제품용의 미열처리 실리콘 웨이퍼는, 붕소 농도 및 산소 도너 농도 측정용의 미열처리 실리콘 웨이퍼(평가용 샘플)와는 별도로, 예를 들면, 붕소 농도 및 산소 도너 농도를 구한 후에, 실리콘 단결정의 잉곳으로부터 잘라내도 좋다. 각 웨이퍼(미열처리 실리콘 웨이퍼)의 붕소 농도 및, 산소 도너 농도는, 상기 (1)∼(3)식에 기초하여 구할 수 있다.
구해진 붕소 농도 및, 산소 도너 농도에 기초하여, 미열처리 실리콘 웨이퍼에 대해서, 붕소 농도가, 5×1014∼7×1014atoms/㎤이고, 또한, 산소 도너 농도가, 4×1014∼8×1014개/㎤라고 판단되는지 아닌지에 기초하여, 이 실리콘 웨이퍼에 대하여, 열처리를 행하는지 아닌지를 판단한다. 추가로, 미열처리 실리콘 웨이퍼에 있어서 붕소 농도 및 산소 도너 농도를 측정하는 부분(영역)은, 웨이퍼면 내의 다점으로 해도 좋고, 중심 1점만으로 해도 좋다. 어느 경우에서도 열처리를 행할지 여부의 판단은 가능하다.
또한, 열처리를 행할지 여부의 판단은 로트(lot) 단위로 행해도 좋다. 동일한 블록으로부터 잘라내어진 실리콘 웨이퍼는, 동일한 로트로 된다. 블록이 긴 경우는, 그 블록을 세분화한 것을 로트라고 정의해도 좋다. 로트 단위로 판단하는 경우, 로트의 일부의 미열처리 실리콘 웨이퍼, 또는, 로트의 원래의 블록의 일부로부터 채취한 평가용 샘플로부터, 상기 (1)∼(3)식에 기초하여 붕소 농도 및 산소 도너 농도를 구하고, 당해 로트 전체의 붕소 농도 및 산소 도너 농도로 할 수 있다.
열처리는, 300℃ 이상, 또한 800℃ 이하에서, 1초∼3600초 행할 수 있다. 이 열처리 시간은, 특허문헌 3의 방법에서 필요로 되는 열처리 시간에 대하여 매우 짧다. 본 발명에 있어서의 열처리는, 예를 들면, 단시간 열처리에 적합한 램프 어닐(lamp anneal)에 의해 행해도 좋다. 열처리는, 예를 들면, 650∼800℃에서, 1초 이상 행하는 것으로 할 수도 있다. 또한, 도너 킬러 등의 다른 목적의 열처리를, 본 발명에 있어서의 열처리(편재 LPD를 소멸 또는 저감하기 위한 열처리)로서 실시하는 것이 가능하다.
붕소 농도가, 5×1014∼7×1014atoms/㎤이고, 또한, 산소 도너 농도가, 4×1014∼8×1014개/㎤인 웨이퍼에는, 편재 LPD가 존재할 가능성이 높다. 편재 LPD가 존재하는 경우, 이 열처리에 의해, 편재 LPD는, 소멸, 또는 저감한다. 열처리 후, 이 실리콘 웨이퍼에 대하여, 연마를 행한다. 이 연마는, 미열처리 실리콘 웨이퍼가 편재 LPD를 포함하는지 아닌지와는 관계없이 행해지는 것(즉, 편재 LPD와의 관계로 행하는 특별한 것은 아님)이고, 반도체용 실리콘 웨이퍼를 제조할 시에 통상 행해지는 연마이다.
본 발명에 의한 열처리는, 상기 연마 공정 전에 행하는 것이 바람직하고, 한 번 상기 연마 공정을 행한 후에 어떠한 이유로 재차 연마를 행하는 경우라도, 그(최초의) 연마 공정 전에 행하는 것이 바람직하다.
붕소 농도가, 5×1014∼7×1014atoms/㎤이고, 또한, 산소 도너 농도가, 4×1014∼8×1014개/㎤라는 요건을 만족하는 미열처리 실리콘 웨이퍼 또는 평가용 샘플이 1매 또는 복수매 있는 경우는, 그 미열처리 실리콘 웨이퍼 또는 평가용 샘플이 포함되는 로트 단위로 열처리를 행하는 것으로 해도 좋다.
한편, 구해진 붕소 농도 및, 산소 도너 농도에 기초하고, 실리콘 웨이퍼에 대해서, 붕소 농도가, 5×1014∼7×1014atoms/㎤이고, 또한, 산소 도너 농도가, 4×1014∼8×1014개/㎤라고는 판단되지 않는 경우는, 이 실리콘 웨이퍼에는, 편재 LPD가 형성되어 있지 않을 가능성이 높다. 이 경우는, 이 실리콘 웨이퍼에 대하여, 열처리를 행하는 일 없이, 상기 연마를 행한다. 열처리를 행하는 일 없이 상기 연마를 행하는 것은, 예를 들면, 하기의 조건 A 및 B를 동시에 만족하는 경우라고 해도 좋다.
A : 붕소 농도가, 5×1014∼10×1014atoms/㎤이고, 또한, 산소 도너 농도가, 1×1014∼11×1014개/㎤라고 판단된다.
B : 붕소 농도가, 5×1014∼7×1014atoms/㎤이고, 또한, 산소 도너 농도가, 4×1014∼8×1014개/㎤라고는 판단되지 않는다.
미열처리 실리콘 웨이퍼 또는 평가용 샘플의 붕소 농도 및 산소 도너 농도를, 그 미열처리 실리콘 웨이퍼 또는 평가용 샘플이 포함되는 로트의 붕소 농도 및, 산소 도너 농도로 하는 경우, 붕소 농도가, 5×1014∼7×1014atoms/㎤이고, 또한, 산소 도너 농도가, 4×1014∼8×1014개/㎤라는 요건을 만족하지 않을 때는, 그 로트의 모든 실리콘 웨이퍼에 대해서, 열처리를 행하지 않고, 연마를 행하는 것으로 해도 좋다.
어느 경우나, 연마 후, 실리콘 웨이퍼를 세정하고, 폴리시드 웨이퍼(polished wafer)로서의 제품이 얻어진다.
다음으로, 본 발명의 제2 실시 형태에 따른 실리콘 웨이퍼의 제조 방법에 대해서 설명한다. 우선, 실리콘 단결정 잉곳의 육성을 제1 실시 형태의 제조 방법에 있어서의 것과 동일하게 실시한다. 다음으로, 이 잉곳으로부터, 적어도, 붕소 농도 및 산소 도너 농도 측정용의 웨이퍼를 잘라낸다. 잉곳을, 일단, 블록으로 절단하고, 이 블록으로부터 측정용의 웨이퍼 및, 제품용의 웨이퍼를 잘라내도 좋다.
그리고, 이 웨이퍼에 대해서, 결정 육성 완료 후 50일 이내에, 붕소 농도 및 산소 도너 농도의 측정을 실시한다. 그 결과, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라고 판단된 경우는, 잉곳의 결정 육성 완료 후 50일 이내에, 잉곳으로부터 제품용의 웨이퍼를 잘라낸다. 이에 의해, 웨이퍼의 잘라냄 후에, 편재 LPD가 발생하는 것을 방지 또는 억제할 수 있다. 잘라낸 웨이퍼의 두께는, 예를 들면, 직경이 약 300㎜의 웨이퍼에서는, 0.8∼1.5㎜로 할 수 있다.
한편, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라고 판단되지 않는 경우는, 특별히, 잉곳으로부터 웨이퍼를 잘라내는 시기는 제한되지 않는다. 즉, 이 경우는, 잉곳 그대로 보관해 두어도, 시간의 경과와 함께 편재 LPD가 발생할 가능성은 매우 낮기 때문에, 제품용의 웨이퍼는, 잉곳으로부터, 잉곳의 결정 육성 완료 후 50일 이내에 잘라내어도 좋고, 잉곳의 결정 육성 완료 후 50일을 경과한 후에 잘라내어도 좋다.
웨이퍼의 잘라냄 후는, 본 발명의 제1 실시 형태와 동일하게 하여, 연마 이후의 공정을 실시한다.
[실시예]
<실시예 1>
편재 LPD가 관찰되는 미열처리 실리콘 웨이퍼와, 편재 LPD가 관찰되지 않는 미열처리 실리콘 웨이퍼에 대해서, 웨이퍼의 중심 1점에 대해서, 붕소 농도 및, 산소 도너 농도를 구했다. 어느 미열처리 실리콘 웨이퍼도, COP 및 전위 클러스터를 포함하지 않는 것이었다. 붕소 농도는, 상기 (1)식을 이용하는 전술의 방법에 의해 구했다. 산소 도너 농도는, 상기 (2)식 또는 (3)식을 이용하는 전술의 방법에 의해 구했다. 또한, 웨이퍼상에 편재 LPD가 존재하는지 아닌지는, LPD의 분포에 대해서, 웨이퍼 25매 분의 데이터를 더해 합하고, 전술의 방법에 의해 판단했다. 상기 편재 LPD가 관찰된 미열처리 실리콘 웨이퍼에 있어서, 상대적으로 LPD 밀도가 높은 영역은 다른 영역보다도 LPD 밀도가 5∼14배 높았다.
도 4는, 이상의 결과를 집계한 것으로, 붕소 농도 및, 산소 도너 농도와, 편재 LPD 발생의 유무의 관계를 나타내는 도면이다. 도 4로부터, 편재 LPD가 관찰된 미열처리 실리콘 웨이퍼의 대부분에 있어서, 붕소 농도가 5×1014∼7×1014atoms/㎤이고, 산소 도너 농도는, 모두 4×1014∼8×1014개/㎤의 범위에 들어가는 것을 알 수 있었다.
이러한 미열처리 실리콘 웨이퍼를, 650℃에서 3초∼30분간의 열처리를 함으로써, 웨이퍼 표면에 관찰된 편재 LPD의 밀도를 크게 저하시킬 수 있었다. 열처리에 의해, 편재 LPD 영역에 있던 LPD의 밀도는 수분의 1 이하가 되었지만, 편재 LPD 영역　외의 LPD 밀도는 거의 변화하지 않았다. 그 결과, 편재 LPD 영역과 편재 LPD 영역 외에서 LPD 밀도에 큰 차이가 없어져, 편재 LPD 영역 이외의 영역의 LPD 밀도에 대한 편재 LPD 영역의 LPD 밀도의 비는, 열처리 후, 5 미만이 되었다.
이와 같이, 본 발명에 의해 편재 LPD를 소멸, 또는 저감할 수 있는 것을 확인했다. 다만, 상기 붕소 농도 및 산소 도너 농도의 범위에는, 편재 LPD가 관찰되지 않는 미열처리 실리콘 웨이퍼도 존재한다. 그러나, 이 범위의 미열처리 실리콘 웨이퍼를 일률적으로 열처리함으로써, 웨이퍼 1매씩에 대해서, 편재 LPD의 유무를 확인하는 수고를 생략할 수 있다.
또한, 이 시험에서는, 붕소 농도가, 5×1014atoms/㎤ 미만, 혹은 7×1014atoms/㎤ 초과, 또는, 산소 도너 농도가, 4×1014개/㎤ 미만, 혹은 8×1014개/㎤ 초과인 범위의 미열처리 실리콘 웨이퍼에서는, 편재 LPD는 관찰되지 않았다.
〈실시예 2〉
420개의 실리콘 단결정 잉곳을, 초크랄스키법에 의해 육성하고, 결정 육성 완료 후 잉곳으로부터 웨이퍼를 잘라낼 때까지의 일수(이하, 「리드 타임(lead time)」이라고 함)를 변경하고, 잘라낸 웨이퍼에 대해서, 붕소 농도 및, 산소 도너 농도를 측정함과 함께, 편재 LPD의 유무를 조사했다.
도 5는, 웨이퍼의 종별마다의 리드 타임을 나타내는 도면이고, 도 5의 우부(右部)에는, 리드 타임에 대한 히스토그램을 나타내고 있다.
웨이퍼의 종별로서, 「(a) 편재 LPD 비발생 웨이퍼」로 기록한 것(이하, 「종별(a)」이라고 함)은, 편재 LPD가 발생하지 않았던 웨이퍼이다. 종별(a)의 웨이퍼에는, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라는 요건을 만족하는 것과, 이 요건을 만족하지 않는 것이 포함된다. 종별(a)의 웨이퍼 중, 리드 타임이 50일을 초과하고 있는 웨이퍼는, 모두, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라는 요건을 만족하지 않는 것이었다.
「(b) 편재 LPD 발생 웨이퍼」로 기록한 것(이하, 「종별(b)」이라고 함)은, 편재 LPD가 발생한 웨이퍼로서, 모두, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 상기 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라는 요건을 만족하고 있었다.
종별(a)의 평균 리드 타임은, 39.8074일인데 대하여, 종별(b)의 평균 리드 타임은, 60.2720일이었다. t검정을 행한바, 종별(a)의 평균 리드 타임과 종별(b)의 평균 리드 타임의 차는, 유의 수준 5％로 의미가 있었다.
도 5로부터, 편재 LPD가 발생한 웨이퍼는, 모두, 결정 육성 완료 후 50일을 경과한 후에, 잉곳으로부터 잘라낸 것인 것을 알 수 있다. 이 결과로부터, 결정 육성 완료 후 50일 이내에 잉곳으로부터 웨이퍼를 잘라냄으로써, 편재 LPD의 발생을 방지할 수 있던 것을 알 수 있다.

Claims (14)

  1. 미(未)열처리 실리콘 웨이퍼에 대해서, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하인 경우에, 상기 미열처리 실리콘 웨이퍼에 대하여, 산소 도너 농도가, 4×1014개/㎤ 미만이 되도록, 300℃ 이상의 온도에서의 열처리를 실시하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  2. 실리콘 단결정의 잉곳, 또는 당해 잉곳으로부터 잘라낸 블록에 대해서, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하인 경우에, 상기 잉곳의 결정 육성 완료 후 50일 이내에, 상기 잉곳 또는 블록으로부터 웨이퍼를 잘라내는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    도너 킬러 열처리한 경우의 저항률이, 19Ω·㎝ 이상, 또한 26Ω·㎝이하인 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  4. 삭제
  5. 삭제
  6. 액셉터로서 붕소를 함유하는 실리콘 단결정을 슬라이스하여, 미열처리 실리콘 웨이퍼를 얻는 공정과,
    상기 미열처리 실리콘 웨이퍼에 대해서, 붕소 농도를 구하는 공정과,
    상기 미열처리 실리콘 웨이퍼에 대해서, 산소 도너 농도를 구하는 공정을 포함하고,
    상기 붕소 농도를 구하는 공정에서 구해진 붕소 농도 및, 상기 산소 도너 농도를 구하는 공정에서 구해진 산소 도너 농도에 기초하여, 상기 미열처리 실리콘 웨이퍼에 대하여, 300℃ 이상의 온도에서의 열처리를 실시할지 여부를 판단하고,
    상기 판단이, 상기 미열처리 실리콘 웨이퍼에 대해서, 상기 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 상기 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라는 요건을 만족하는 경우는, 상기 미열처리 실리콘 웨이퍼에 대하여, 산소 도너 농도가, 4×1014개/㎤ 미만이 되도록, 300℃ 이상의 온도에서의 열처리를 실시한 후, 연마를 행한다고 판단하는 것인 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  7. 제6항에 있어서,
    상기 미열처리 실리콘 웨이퍼에 대하여, 300℃ 이상의 온도에서의 상기 열처리를 실시할지 여부를, 로트 단위로 판단하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  8. 삭제
  9. 액셉터로서 붕소를 함유하는 실리콘 단결정의 잉곳, 또는 당해 잉곳으로부터 잘라낸 블록에 대해서, 붕소 농도를 구하는 공정과,
    상기 잉곳 또는 블록에 대해서, 산소 도너 농도를 구하는 공정을 포함하고,
    상기 붕소 농도를 구하는 공정에서 구해진 붕소 농도 및, 상기 산소 도너 농도를 구하는 공정에서 구해진 산소 도너 농도에 기초하여, 상기 잉곳의 결정 육성 완료 후 50일 이내에 상기 잉곳 또는 블록으로부터 웨이퍼를 잘라낼지 여부를 판단하고,
    상기 판단이, 상기 잉곳 또는 블록에 대해서, 상기 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 상기 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라는 요건을 만족하는 경우는, 상기 잉곳의 결정 육성 완료 후 50일 이내에 상기 잉곳 또는 블록으로부터 웨이퍼를 잘라낸다고 판단하는 것인 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  10. 제9항에 있어서,
    상기 잉곳의 결정 육성 완료 후 50일 이내에 상기 잉곳 또는 블록으로부터 웨이퍼를 잘라낼지 여부를, 로트 단위로 판단하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  11. 액셉터로서 붕소를 함유하는 실리콘 단결정의 잉곳, 또는 당해 잉곳으로부터 잘라낸 블록에 대해서, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라는 요건을 만족하는 경우로서, 상기 잉곳의 결정 육성 완료 후 50일을 초과하여 상기 잉곳 또는 블록으로부터 웨이퍼를 잘라낸 경우에, 당해 잘라내어진 웨이퍼에 대하여, 산소 도너 농도가, 4×1014개/㎤ 미만이 되도록, 300℃ 이상의 온도에서의 열처리를 실시하는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  12. 액셉터로서 붕소를 함유하는 실리콘 단결정의 잉곳, 또는 당해 잉곳으로부터 잘라낸 블록에 대해서, 붕소 농도가, 5×1014atoms/㎤ 이상, 또한 7×1014atoms/㎤ 이하이고, 또한, 산소 도너 농도가, 4×1014개/㎤ 이상, 또한 8×1014개/㎤ 이하라는 요건을 만족하는 경우로서, 상기 잉곳의 결정 육성 완료 후 50일 이내에 상기 잉곳 또는 블록으로부터 웨이퍼를 잘라낸 경우에는, 당해 잘라내어진 웨이퍼에 대하여, 300℃ 이상의 온도에서의 열처리를 실시하지 않는 것을 특징으로 하는 실리콘 웨이퍼의 제조 방법.
  13. 반도체 디바이스 제조 라인에 있어서 파티클을 모니터하기 위한 파티클 모니터 웨이퍼로서,
    제1항, 제2항, 제6항, 제9항, 제11항 및 제12항 중 어느 한 항의 제조방법에 의해 제조된 것을 특징으로 하는 실리콘 웨이퍼.
  14. COP 및 전위 클러스터를 포함하지 않는 실리콘 웨이퍼로서,
    제1항, 제2항, 제6항, 제9항, 제11항 및 제12항 중 어느 한 항의 제조방법에 의해 제조된 것을 특징으로 하는 실리콘 웨이퍼.
KR1020167035181A 2014-06-02 2015-04-10 실리콘 웨이퍼 및 그 제조 방법 KR101895817B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014114335 2014-06-02
JPJP-P-2014-114335 2014-06-02
PCT/JP2015/002025 WO2015186288A1 (ja) 2014-06-02 2015-04-10 シリコンウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
KR20170005107A KR20170005107A (ko) 2017-01-11
KR101895817B1 true KR101895817B1 (ko) 2018-09-07

Family

ID=54766375

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167035181A KR101895817B1 (ko) 2014-06-02 2015-04-10 실리콘 웨이퍼 및 그 제조 방법

Country Status (7)

Country Link
US (1) US10526728B2 (ko)
JP (2) JP6187689B2 (ko)
KR (1) KR101895817B1 (ko)
CN (1) CN106463403B (ko)
DE (1) DE112015002599T5 (ko)
TW (2) TWI580826B (ko)
WO (1) WO2015186288A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6187689B2 (ja) * 2014-06-02 2017-08-30 株式会社Sumco シリコンウェーハの製造方法
JP6614066B2 (ja) * 2016-08-22 2019-12-04 株式会社Ｓｕｍｃｏ シリコン接合ウェーハの製造方法
JP6711327B2 (ja) * 2017-07-18 2020-06-17 株式会社Sumco シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法
JP6841202B2 (ja) * 2017-10-11 2021-03-10 株式会社Sumco 半導体ウェーハの評価方法および半導体ウェーハの製造方法
JP7463934B2 (ja) 2020-10-07 2024-04-09 信越半導体株式会社 Ｎ型シリコン単結晶ウェーハの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060263967A1 (en) * 2005-05-19 2006-11-23 Memc Electronic Materials, Inc. High resistivity silicon structure and a process for the preparation thereof
US20120012983A1 (en) 2009-03-25 2012-01-19 Sumco Corporation Silicon wafer and method of manufacturing same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
US5629216A (en) * 1994-06-30 1997-05-13 Seh America, Inc. Method for producing semiconductor wafers with low light scattering anomalies
JP2862229B2 (ja) 1996-01-26 1999-03-03 ローム株式会社 半導体装置製造計画作成装置および半導体装置製造計画作成方法
US6548886B1 (en) * 1998-05-01 2003-04-15 Wacker Nsce Corporation Silicon semiconductor wafer and method for producing the same
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
JP4078782B2 (ja) 2000-03-14 2008-04-23 株式会社Ｓｕｍｃｏ 高品質シリコン単結晶の製造方法
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
JP4607304B2 (ja) * 2000-09-26 2011-01-05 信越半導体株式会社 太陽電池用シリコン単結晶及び太陽電池用シリコン単結晶ウエーハ並びにその製造方法
JP4822582B2 (ja) * 2000-12-22 2011-11-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ボロンドープされたシリコンウエハの熱処理方法
KR101313326B1 (ko) * 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
JP5568837B2 (ja) * 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコン基板の製造方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
US8263484B2 (en) * 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
JP5515406B2 (ja) 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP2010283144A (ja) * 2009-06-04 2010-12-16 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP5707682B2 (ja) 2009-08-21 2015-04-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
WO2011105255A1 (ja) * 2010-02-26 2011-09-01 株式会社Sumco 半導体ウェーハの製造方法
FR2959351B1 (fr) * 2010-04-26 2013-11-08 Photowatt Int Procede de preparation d’une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium
KR101417833B1 (ko) * 2010-07-08 2014-08-06 가부시키가이샤 사무코 실리콘 웨이퍼의 연마 방법
MY181635A (en) * 2011-06-03 2020-12-30 Memc Singapore Pte Ltd Processes for suppressing minority carrier lifetime degradation in silicon wafers
JP5682471B2 (ja) * 2011-06-20 2015-03-11 信越半導体株式会社 シリコンウェーハの製造方法
KR101246493B1 (ko) * 2011-07-08 2013-04-01 주식회사 엘지실트론 웨이퍼의 결함 평가방법
WO2013056186A1 (en) * 2011-10-12 2013-04-18 The Regents Of The University Of California Semiconductor processing by magnetic field guided etching
JP5772553B2 (ja) 2011-12-06 2015-09-02 信越半導体株式会社 シリコン単結晶の評価方法およびシリコン単結晶の製造方法
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
JP6111572B2 (ja) * 2012-09-12 2017-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
FR2997096B1 (fr) * 2012-10-23 2014-11-28 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
US10177008B2 (en) * 2014-01-14 2019-01-08 Sumco Corporation Silicon wafer and method for manufacturing the same
JP6156188B2 (ja) * 2014-02-26 2017-07-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
JP6187689B2 (ja) * 2014-06-02 2017-08-30 株式会社Sumco シリコンウェーハの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060263967A1 (en) * 2005-05-19 2006-11-23 Memc Electronic Materials, Inc. High resistivity silicon structure and a process for the preparation thereof
US20120012983A1 (en) 2009-03-25 2012-01-19 Sumco Corporation Silicon wafer and method of manufacturing same

Also Published As

Publication number Publication date
TW201643281A (zh) 2016-12-16
TWI571541B (zh) 2017-02-21
JP2017200878A (ja) 2017-11-09
DE112015002599T5 (de) 2017-04-06
JP6388058B2 (ja) 2018-09-12
KR20170005107A (ko) 2017-01-11
JPWO2015186288A1 (ja) 2017-04-20
JP6187689B2 (ja) 2017-08-30
TWI580826B (zh) 2017-05-01
WO2015186288A1 (ja) 2015-12-10
US20170044688A1 (en) 2017-02-16
CN106463403A (zh) 2017-02-22
US10526728B2 (en) 2020-01-07
TW201608064A (zh) 2016-03-01
CN106463403B (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
JP6388058B2 (ja) シリコンウェーハの製造方法
JP5268314B2 (ja) 金属汚染と熱処理を利用した単結晶シリコンの結晶欠陥領域の区分方法
JP5998225B2 (ja) 結晶関連欠陥の位置を示す方法
US10513798B2 (en) Method for determining defect region
JP2006208314A (ja) シリコン単結晶ウエーハの結晶欠陥の評価方法
KR100566824B1 (ko) 실리콘 반도체기판 및 그의 제조방법
JP6569613B2 (ja) シリコンウェーハの評価方法及び製造方法
KR20120084257A (ko) 실리콘 단결정의 검사 방법 및 제조 방법
JP2001081000A (ja) シリコン単結晶の結晶欠陥評価方法
KR100526427B1 (ko) 실리콘 반도체기판 및 그 제조방법
CN111624460A (zh) 一种单晶硅缺陷分布区域的检测方法
JP2004119446A (ja) アニールウエーハの製造方法及びアニールウエーハ
CN113009075B (zh) 单晶硅晶片的氧化膜耐压的评价方法
KR100712057B1 (ko) 실리콘 단결정층의 제조 방법 및 실리콘 단결정층
JP2018186195A (ja) シリコン単結晶の欠陥領域特定方法
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
JP4370571B2 (ja) アニールウエーハの評価方法及び品質保証方法
JP2002179496A (ja) シリコン単結晶の育成方法およびシリコンウェーハ
JP3731553B2 (ja) シリコンウェーハの窒素濃度の評価方法
JP2023172356A (ja) シリコン単結晶基板の評価方法
JP2013161821A (ja) 金属汚染評価用シリコン基板の選別方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right