JP6388058B2 - シリコンウェーハの製造方法 - Google Patents

シリコンウェーハの製造方法 Download PDF

Info

Publication number
JP6388058B2
JP6388058B2 JP2017118148A JP2017118148A JP6388058B2 JP 6388058 B2 JP6388058 B2 JP 6388058B2 JP 2017118148 A JP2017118148 A JP 2017118148A JP 2017118148 A JP2017118148 A JP 2017118148A JP 6388058 B2 JP6388058 B2 JP 6388058B2
Authority
JP
Japan
Prior art keywords
wafer
ingot
lpd
atoms
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017118148A
Other languages
English (en)
Other versions
JP2017200878A (ja
Inventor
智司 工藤
智司 工藤
中村　浩三
浩三 中村
寿行 村中
寿行 村中
脩平 松田
脩平 松田
大基 金
大基 金
平木　敬一郎
敬一郎 平木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of JP2017200878A publication Critical patent/JP2017200878A/ja
Application granted granted Critical
Publication of JP6388058B2 publication Critical patent/JP6388058B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Description

ＬＰＤが低減され、半導体デバイスの基板等に好適に使用できるシリコンウェーハの製造方法に関する。
半導体デバイスに用いる半導体基板は、シリコン単結晶のインゴットから切り出したシリコンウェーハから製造される。この用途のシリコン単結晶は、通常、チョクラルスキー法（以下、「ＣＺ法」という。）により製造される。ＣＺ法では、チャンバ内の下部に設けられた坩堝内で結晶原料を融解させ、得られた融液の表面に種結晶を接触させ、種結晶（および、坩堝）をその軸周りに回転させながら、種結晶を引き上げることにより、種結晶の下方に単結晶を育成させる。
ＣＺ法によって得られた単結晶は、径を種結晶の径から徐々に大きくした部分である円錐状のショルダー部と、ショルダー部の下の円柱状のボディ部と、ボディ部の下の逆円錐状のテイル部とを含む。ボディ部は、円筒研削機による円筒研削で所定寸法の直径を有するように仕上げられ、その後、単結晶から、ショルダー部およびテイル部が除去される。そして、ボディ部がスライスされて、シリコンウェーハが得られ、このシリコンウェーハに対して、ラッピング、面取り、エッチング、研磨等の工程が順次施されて、半導体基板用のシリコンウェーハが得られる。
このようなシリコンウェーハに対して、各種の検査が行われる。たとえば、シリコンウェーハの表面に、凹凸として現れた欠陥を調べるために、ウェーハ表面でのレーザ光の反射を利用する方法がある。このような欠陥（ＬＰＤ；Light Point Defect）は、可視〜紫外域の波長を有するレーザ光を照射すると、輝点として観察される。すなわち、ＬＰＤとして検出可能な欠陥は、ウェーハの表面に存在するものである。
図１に、シリコンウェーハ上で、輝点として観察されるＬＰＤの分布の一例を示す。このようなＬＰＤの分布は、ウェーハ各部でのレーザの反射光（散乱光を含む。）を、ウェーハ全面に渡って検出することにより、得ることができる。たとえば、ウェーハを、その中心周りに面内で回転させながら、そのウェーハの表面に、スポット状にレーザ光を照射し、照射部を、ウェーハの径方向に移動させることにより、ウェーハ全面に渡ってレーザの反射光を検出することができる。検出された反射光の強度分布から、ＬＰＤの有無、およびサイズを特定できる。このような方法により、ＬＰＤのサイズとして、たとえば、最小２６ｎｍ程度のものまで検出できる。ＬＰＤの観察に先だって、ウェーハに特別な前処理をする必要はないので、この方法により、ウェーハの表面に凹凸として現れた欠陥を、容易に観察することができる。
ＬＰＤを、ＳＥＭ（Scanning Electron Microscope；走査電子顕微鏡）で観察すると、ウェーハ表面からの突出部になっているものと、ウェーハ表面に形成された凹部になっているものとがあることがわかる。図２は、突出部の形態のＬＰＤのＳＥＭ像であり、図３は、凹部の形態のＬＰＤのＳＥＭ像である。
ＬＰＤの成因は、様々である。ＬＰＤには、たとえば、機械加工に起因して生じるもの（特許文献１参照）、および結晶成長時に導入される欠陥（ｇｒｏｗｎ−ｉｎ欠陥）に関係しているもの（特許文献２参照）がある。
特許文献３には、無欠陥シリコン単結晶からスライスされ、鏡面研磨されたシリコンウェーハを、５００℃以上６００℃以下の温度で、４時間以上６時間以下の時間、熱処理する熱処理工程と、熱処理工程後のシリコンウェーハを、研磨量が１．５μｍ以上となるように再研磨する再研磨工程とを含む、シリコンウェーハの製造方法が開示されている。特許文献３によれば、この方法により、ＬＰＤが極限まで低減され、検査工程および出荷段階で不良品発生率が低いシリコンウェーハを、歩留まり良く製造できるとされている。
特開２０１１−４２５３６号公報 特開２００１−２６１４９３号公報 特開２０１３−４８２５号公報 特開２０１０−２６７８４６号公報
本発明者らは、これまでに報告されていない新たなタイプのＬＰＤを見出した。具体的には、本発明者らが見出したＬＰＤは、シリコンウェーハ中のホウ素濃度および酸素ドナー濃度と密接に関連しており、ウェーハ上に偏って分布する。以下、このようなＬＰＤを、「偏在ＬＰＤ」という。偏在ＬＰＤの密度は、これまでに報告されているＬＰＤの密度に比して極めて低いので、現時点では、偏在ＬＰＤがシリコンウェーハから製造されるデバイスの特性に影響を与えることはないと考えられる。しかし、将来、半導体デバイスの配線パターンの微細化が進んだ場合等に、偏在ＬＰＤが問題を生じる可能性はある。
そこで、この発明の目的は、偏在ＬＰＤを消滅、または低減できる、シリコンウェーハの製造方法を提供することである。
この発明の他の目的は、偏在ＬＰＤの発生を防止、または抑制できる、シリコンウェーハの製造方法を提供することである。
本発明者らは、最終製品と同等の加工工程を経たウェーハを用いてウェーハの表面にあるＬＰＤを観察し、その分布についてデータを得たところ、少なくともウェーハ２５枚分の前記観察データを加え合わせた際に、ウェーハ上で円形状またはリング（２つの同心円の間の領域）状に偏って分布する特異なＬＰＤ（偏在ＬＰＤ）が存在することがわかった。そこでこのような偏在ＬＰＤが発生する条件について調査した。
その結果、偏在ＬＰＤは、ホウ素（Ｂ）濃度と、酸素（Ｏ）ドナー濃度とが、ほぼ同じで、これらの濃度が特定の範囲内にあるウェーハに多く見られることが判明した。換言すれば、偏在ＬＰＤは、ホウ素濃度と酸素ドナー濃度とがほぼ同じ場合に見られる特異な現象であり、ホウ素濃度と酸素ドナー濃度との間に、ある程度の濃度差がある場合には発生しない。
また、本発明者らは、シリコン単結晶のインゴットの育成を完了してから５０日を経過後にこのインゴットから切り出したウェーハには、偏在ＬＰＤが多く見られることを見出した。換言すれば、偏在ＬＰＤは、シリコン単結晶のインゴットの育成を完了してからウェーハを切り出すまでの時間が、ある程度短い場合には発生しない。
また、ウェーハにおいて偏在ＬＰＤが観察される部分を元素分析したところ、ウェーハ表面からの突出部になっているもの（図２参照）では、ニッケル（Ｎｉ）が検出され、ウェーハ表面に形成された凹部になっているもの（図３参照）では、銅（Ｃｕ）が検出された。ニッケル、および銅の分析は、オージェ電子分光分析(Auger Electron Spectroscopy)法で分析することにより行った。
以上の結果から、偏在ＬＰＤは、ホウ素濃度と酸素ドナー濃度とが、ほぼ同じであるｐ／ｎ型反転（混在）領域であって、これらの濃度が特定の範囲内にあるものに、結晶育成完了後の時間の経過とともに、ニッケル、または銅がトラップされることを一因として形成されるものと考えられる。
本発明者らは、鋭意研究を重ねた結果、偏在ＬＰＤが、熱処理により、消滅または低減することを見出した。熱処理により、表面上の凹凸として現れる偏在ＬＰＤが消滅または低減する詳細なメカニズムについてはよくわかっていないが、一旦トラップされたニッケルまたは銅が、熱を与えられることにより解放されることが関与していると思われる。
また、本発明者らは、シリコン単結晶のインゴットの結晶育成完了後５０日以内に、このインゴットからウェーハを切り出すと、このインゴットのホウ素濃度および酸素ドナー濃度が上記特定の範囲内にあっても、切り出したウェーハには、偏在ＬＰＤがほとんど（または全く）発生しておらず、その後も偏在ＬＰＤがほとんど発生しないことを見出した。すなわち、所定期間内にインゴットからウェーハを切り出すことにより、偏在ＬＰＤの発生が防止または抑制される。この現象の詳細なメカニズムについてはよくわかっていないが、一旦インゴットからウェーハが切り出されると、Ｎｉまたは銅は、ｐ／ｎ型反転領域にトラップされるよりウェーハの表面に集まりやすいことが関与していると思われる。
上記特許文献３では、表面Ｃｕ濃度が１．１９×１０９ｃｍ−２（ａｔｏｍｓ／ｃｍ２）であるウェーハや、表面Ｎｉ濃度が２．６×１０８ｃｍ−２であるウェーハで、ＬＰＤが検出されることが記載されている。これに対して、本発明者らが偏在ＬＰＤを検出したウェーハの表面Ｃｕ濃度、および表面Ｎｉ濃度は、ＷＳＡ(Wafer Surface Analysis)法により測定したところ、いずれも、１×１０７ｃｍ−２以下であった。ＷＳＡ法は、具体的には、不純物を含有する回収液を、誘導結合プラズマ質量分析（ＩＣＰ−ＭＳ；Inductively Coupled Plasma Mass Spectrometry）法で分析するものとした。
ニッケル、および銅のウェーハへの導入経路を特定することは困難である。このようなニッケル、および銅は、たとえば、シリコン単結晶を製造するために用いる原料、および石英坩堝、ならびにウェーハを加工する初期工程から最終工程までの間に使用する部材、たとえば、各工程で使用するスラリー等の消耗剤等を起源としている可能性がある。
本発明者らが観察したウェーハにおけるＬＰＤの密度は低く（たとえば、直径が約３００ｍｍ（約１２インチ）のウェーハ１枚あたり５〜３０個）、１枚のウェーハで、ＬＰＤの分布に特徴があることを見出すのは困難である。しかし、複数枚のウェーハについて、データを加え合わせると、ウェーハ上のＬＰＤの分布に特徴のあることが判明した。具体的には、観察されたＬＰＤは、ウェーハの中心周りに同心円状に分布しており、たとえば、直径が約３００ｍｍのウェーハにおいて、中心から半径１００ｍｍ内の円形領域でＬＰＤ密度が相対的に高いもの、および、ウェーハ中心から半径５０ｍｍ〜１００ｍｍの間のリング状領域でＬＰＤ密度が相対的に高いものがある。
本発明者らが観察したＬＰＤ（偏在ＬＰＤ）が形成されたシリコンウェーハから、半導体デバイスを製造すると、現在のところは、問題を生じないが、将来、半導体デバイスの配線パターンの微細化進んだ場合等に、問題を生じる可能性がある。
本発明は、以上の知見を得て完成したものであり、下記（Ａ）〜（Ｃ）のシリコンウェーハの製造方法を要旨とする。
シリコンウェーハの製造方法は、未熱処理シリコンウェーハについて、ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下である場合に、前記未熱処理シリコンウェーハに対して、３００℃以上の温度での熱処理を施すことを含んでもよい。
シリコン単結晶のインゴット、または当該インゴットから切り出したブロックについて、ホウ素濃度が、５×１０14ａｔｏｍｓ／ｃｍ3以上、かつ７×１０14ａｔｏｍｓ／ｃｍ3以下であり、かつ、酸素ドナー濃度が、４×１０14個／ｃｍ3以上、かつ８×１０14個／ｃｍ3以下である場合に、前記インゴットの結晶育成完了後５０日以内に、前記インゴットまたはブロックからウェーハを切り出してもよい。
シリコンウェーハの製造方法は、アクセプタとしてホウ素を含有するシリコン単結晶をスライスして、未熱処理シリコンウェーハを得る工程と、
前記未熱処理シリコンウェーハについて、ホウ素濃度を求める工程と、
前記未熱処理シリコンウェーハについて、酸素ドナー濃度を求める工程とを含んでもよく、
この場合、前記ホウ素濃度を求める工程で求められたホウ素濃度、および前記酸素ドナー濃度を求める工程で求められた酸素ドナー濃度に基づき、前記未熱処理シリコンウェーハに対して、３００℃以上の温度での熱処理を施すか否かを判断することを含んでもよい。
（Ａ）アクセプタとしてホウ素を含有するシリコン単結晶のインゴット、または当該インゴットから切り出したブロックについて、ホウ素濃度を求める工程と、
前記インゴットまたはブロックについて、酸素ドナー濃度を求める工程とを含み、
前記ホウ素濃度を求める工程で求められたホウ素濃度、および前記酸素ドナー濃度を求める工程で求められた酸素ドナー濃度に基づき、前記インゴットの結晶育成完了後５０日以内に、前記インゴットまたはブロックからウェーハを切り出すか否かを判断し、
前記判断が、前記インゴットまたはブロックについて、前記ホウ素濃度が、５×１０14ａｔｏｍｓ／ｃｍ3以上、かつ７×１０14ａｔｏｍｓ／ｃｍ3以下であり、かつ、前記酸素ドナー濃度が、４×１０14個／ｃｍ3以上、かつ８×１０14個／ｃｍ3以下であるとの要件を満たす場合は、前記インゴットの結晶育成完了後５０日以内に前記インゴットまたはブロックからウェーハを切り出す、と判断するものであることを特徴とするシリコンウェーハの製造方法。
（Ｂ）アクセプタとしてホウ素を含有するシリコン単結晶のインゴット、または当該インゴットから切り出したブロックについて、ホウ素濃度が、５×１０14ａｔｏｍｓ／ｃｍ3以上、かつ７×１０14ａｔｏｍｓ／ｃｍ3以下であり、かつ、酸素ドナー濃度が、４×１０14個／ｃｍ3以上、かつ８×１０14個／ｃｍ3以下であるとの要件を満たす場合であって、前記インゴットの結晶育成完了後５０日を超えて前記インゴットまたはブロックからウェーハを切り出した場合に、当該切り出されたウェーハに対して、３００℃以上の温度での熱処理を施すことを特徴とするシリコンウェーハの製造方法。
（Ｃ）アクセプタとしてホウ素を含有するシリコン単結晶のインゴット、または当該インゴットから切り出したブロックについて、ホウ素濃度が、５×１０14ａｔｏｍｓ／ｃｍ3以上、かつ７×１０14ａｔｏｍｓ／ｃｍ3以下であり、かつ、酸素ドナー濃度が、４×１０14個／ｃｍ3以上、かつ８×１０14個／ｃｍ3以下であるとの要件を満たす場合であって、前記インゴットの結晶育成完了後５０日以内に前記インゴットまたはブロックからウェーハを切り出した場合には、当該切り出されたウェーハに対して、３００℃以上の温度での熱処理を施さないことを特徴とするシリコンウェーハの製造方法。
半導体デバイス製造ラインにおいてパーティクルをモニターするためのパーティクルモニターウェーハは、上記の製造方法により製造することができる。
ＣＯＰおよび転位クラスターを含まないシリコンウェーハは、上記の製造方法により製造することができる。
ここで、「未熱処理シリコンウェーハ」とは、３００℃以上の温度での熱処理が施されていないウェーハをいう。
ここで、インゴットについて「結晶育成完了」の時点は、単結晶育成に用いた融液からこの単結晶を切り離した後、この単結晶の表面温度が室温（３０℃）以下になった時点をいう。
本発明のシリコンウェーハの製造方法において、未熱処理シリコンウェーハのホウ素濃度、および酸素ドナー濃度に基づいて、３００℃以上の温度での熱処理の要否を適切に判断することにより、偏在ＬＰＤが存在しないか低減されたシリコンウェーハを得ることができる。
本発明のシリコンウェーハの他の製造方法において、シリコン単結晶のインゴット、または当該インゴットから切り出したブロックのホウ素濃度および酸素ドナー濃度に基づいて、このインゴットの結晶育成完了後５０日以内に、このインゴットまたはブロックからウェーハを切り出すことの要否を適切に判断することにより、偏在ＬＰＤの発生が防止または抑制されたシリコンウェーハを得ることができる。
図１は、シリコンウェーハ上におけるＬＰＤの分布の例を示す図である。 図２は、突出部の形態のＬＰＤのＳＥＭ像である。 図３は、凹部の形態のＬＰＤのＳＥＭ像である。 図４は、ホウ素濃度、および酸素ドナー濃度と、ＬＰＤ発生の有無との関係を示す図である。 図５は、インゴットの種別と、結晶育成完了後ウェーハを切り出すまでの日数との関係を示す図である。
シリコンウェーハの製造方法は、「未熱処理シリコンウェーハについて、ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下である場合に、前記未熱処理シリコンウェーハに対して、３００℃以上の温度での熱処理を施す」ことを含んでもよい。
５×１０１４〜７×１０１４ａｔｏｍｓ／ｃｍ３のホウ素濃度を有するシリコンウェーハの抵抗率（ドナーキラー熱処理を行って測定したもの）は、１９〜２６Ω・ｃｍであり、すなわち、通常抵抗に対応している。ドナーキラー熱処理とは、酸素ドナー（ｎ型ドーパントとして働く酸素錯体）を消去するための熱処理であり、たとえば、６５０〜７００℃で１０〜６０分間の熱処理とすることができる。
ホウ素濃度が、５×１０１４〜７×１０１４ａｔｏｍｓ／ｃｍ３であり、かつ、酸素ドナー濃度が、４×１０１４〜８×１０１４個／ｃｍ３である範囲では、ホウ素（アクセプタ）濃度と、ドナー濃度とは、ほぼ同じであるといえる。この範囲では、ｐ／ｎ型反転が起こりやすく、ｐ／ｎ型反転領域にニッケルや銅がトラップされることを一因として、偏在ＬＰＤが生じやすい。偏在ＬＰＤは、３００℃以上の温度での熱処理により、消滅、または低減することができる。
ＬＰＤには、ウェーハ上で、偏った分布を示すもの（偏在ＬＰＤ）と、偏った分布を示さないものとがある。これらは、成因が互いに異なっているものと考えられる。本発明により、ホウ素濃度、および酸素ドナー濃度に基づいて、ＬＰＤの有無（密度の高低）を推定できるのは、未熱処理シリコンウェーハ上において偏った分布を示すＬＰＤである。
ＬＰＤが「偏在ＬＰＤ」であるか否かは、以下のようにして判断するものとする。まず、ＬＰＤ評価装置として、KLA Tencor社製Surfscan SP2を用い、High Sensitivity modeで、測定ch/Sizeの設定を、"Dark field"、"Composite"、"Oblique"、"37nm"（最小粒径）として、ウェーハの表面にあるＬＰＤを観察し、その分布についてデータを得る。そして、少なくともウェーハ２５枚分の前記観察データを加え合わせた際に、ウェーハ上で円形状またはリング（２つの同心円の間の領域）状に分布するＬＰＤが偏在ＬＰＤである。
ただし、当該円形状またはリング状にＬＰＤが分布する領域の面積は、ウェーハ全面の１０％〜７０％の範囲内であるものとする。ここで、ＬＰＤが円形状またはリング状に分布しているとは、当該円形状またはリング状の領域のＬＰＤ密度が、ウェーハ上でそれ以外の領域のＬＰＤ密度の５倍以上であることをいう。換言すれば、ウェーハ上に、当該ウェーハと同心の適切な円またはリングを描いたとき（ただし、この円またはリングの面積は、ウェーハ全面の面積の１０％〜７０％であるものとする）、その円またはリングの内部のＬＰＤ密度が、ウェーハ上でそれ以外の領域のＬＰＤ密度の５倍以上であるとき、そのウェーハには、偏在ＬＰＤが形成されているものとする。
ホウ素濃度Ｎは、ドナーキラー処理後に四探針法により測定したシリコンウェーハの抵抗率ρ（Ω・ｃｍ）を、下記（１）式により換算（ASTM-F723換算）することにより求めることができる。
Ｎ（ａｔｏｍｓ／ｃｍ３）＝（１．３３０×１０１６）／ρ＋（１．０８２×１０１７）／ρ×［１＋（５４．５６×ρ）１．１０５］ （１）
酸素ドナー濃度ＴＤは、シリコン単結晶の抵抗率とキャリア濃度との関係を用いて、シリコンウェーハについて、ドナーキラー熱処理の実施前の抵抗率ρＢｅｆ（Ω・ｃｍ）と実施後の抵抗率ρＡｆｔ（Ω・ｃｍ）とから、下記（２）式、または（３）式により求めることができる。ｐ／ｎ反転領域については、下記（３）式を用い、それ以外に対しては、下記（２）式を用いることができる。
ＴＤ（個／ｃｍ３）＝１．３９×１０１６×（１／ρＡｆｔ−１／ρＢｅｆ） （２）
ＴＤ（個／ｃｍ３）＝１．３９×１０１６／ρＡｆｔ＋５．０×１０１５／ρＢｅｆ （３）
本発明の第１の製造方法は、「シリコン単結晶のインゴット、または当該インゴットから切り出したブロックについて、ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下である場合に、前記インゴットの結晶育成完了後５０日以内に、前記インゴットまたはブロックからウェーハを切り出す」ことを特徴とする。
ホウ素濃度および酸素ドナー濃度の測定は、上記製造方法における測定と同様にして行うことができる。測定は、たとえば、インゴットまたはブロックから切り出した測定用のウェーハについて行うことができ、製品用のすべてのウェーハの切り出しを、測定用のウェーハの切り出しと一括して行う必要はない。インゴットまたはブロックのホウ素濃度および酸素ドナー濃度の測定結果に基づいて、製品用のウェーハの切り出しを、インゴットの結晶育成完了後５０日以内に行うためには、当該測定を、インゴットの結晶育成完了後５０日以内に行う必要がある。
シリコンウェーハの他の製造方法は、「アクセプタとしてホウ素を含有するシリコン単結晶をスライスして、未熱処理シリコンウェーハを得る工程と、前記未熱処理シリコンウェーハについて、ホウ素濃度を求める工程と、前記未熱処理シリコンウェーハについて、酸素ドナー濃度を求める工程とを含み、前記ホウ素濃度を求める工程で求められたホウ素濃度、および前記酸素ドナー濃度を求める工程で求められた酸素ドナー濃度に基づき、前記未熱処理シリコンウェーハに対して、３００℃以上の温度での熱処理を施すか否かを判断する」ことを含んでもよい。
前記判断は、前記未熱処理シリコンウェーハについて、前記ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、前記酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下との要件を満たさない場合は、前記未熱処理シリコンウェーハに対して、３００℃以上の温度での熱処理を施すことなく、研磨を行う、と判断するものであってもよい。
前記判断は、前記未熱処理シリコンウェーハについて、前記ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、前記酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下であるとの要件を満たす場合は、前記未熱処理シリコンウェーハに対して、３００℃以上の温度での熱処理を施した後、研磨を行う、と判断するものであってもよい。
本発明の第２の製造方法は、「アクセプタとしてホウ素を含有するシリコン単結晶のインゴット、または当該インゴットから切り出したブロックについて、ホウ素濃度を求める工程と、前記インゴットまたはブロックについて、酸素ドナー濃度を求める工程とを含み、前記ホウ素濃度を求める工程で求められたホウ素濃度、および前記酸素ドナー濃度を求める工程で求められた酸素ドナー濃度に基づき、前記インゴットの結晶育成完了後５０日以内に、前記インゴットまたはブロックからウェーハを切り出すか否かを判断し、前記判断は、前記インゴットまたはブロックについて、前記ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、前記酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下であるとの要件を満たす場合は、前記インゴットの結晶育成完了後５０日以内に前記インゴットまたはブロックからウェーハを切り出す、と判断するものである」ことを特徴とする。
シリコンウェーハの上記製造方法および上記他の製造方法では、未熱処理シリコンウェーハについてのホウ素濃度および酸素ドナー濃度の測定は、インゴットの結晶育成完了後５０日以内に行う必要はない。当該測定を、インゴットの結晶育成完了後５０日以内に行った場合は、その時点では、未熱処理シリコンウェーハに偏在ＬＰＤが形成されていないことが予想される。しかし、そのような未熱処理シリコンウェーハであって、ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下であるものには、時間が経過すると、偏在ＬＰＤが生ずる可能性がある。このようなウェーハについて、３００℃以上の温度での熱処理を施すことにより、偏在ＬＰＤの発生を防止または抑制することができる。
本発明の第３および第４の製造方法では、インゴットまたはブロックのホウ素濃度および酸素ドナー濃度、ならびにインゴットまたはブロックからウェーハを切り出す時期により、３００℃以上の温度での熱処理が施され、または施されない。
本発明の第３の製造方法は、「アクセプタとしてホウ素を含有するシリコン単結晶のインゴット、または当該インゴットから切り出したブロックについて、ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下であるとの要件を満たす場合であって、前記インゴットの結晶育成完了後５０日を超えて前記インゴットまたはブロックからウェーハを切り出した場合に、当該切り出されたウェーハに対して、３００℃以上の温度での熱処理を施す」ことを特徴とする。
ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下であるとの要件を満たすインゴットまたはブロックから、インゴットの結晶育成完了後５０日を超えて切り出したウェーハには、偏在ＬＰＤが形成されている可能性がある。そのようなウェーハに対して、３００℃以上の温度での熱処理を行うことで、すでに形成された偏在ＬＰＤを消滅または低減することができる。
本発明の第４の製造方法は、「アクセプタとしてホウ素を含有するシリコン単結晶のインゴット、または当該インゴットから切り出したブロックについて、ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下であるとの要件を満たす場合であって、前記インゴットの結晶育成完了後５０日以内に前記インゴットまたはブロックからウェーハを切り出した場合には、当該切り出されたウェーハに対して、３００℃以上の温度での熱処理を施さない」ことを特徴とする。
ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下であるとの要件を満たすインゴットまたはブロックから、インゴットの結晶育成完了後５０日以内に切り出したウェーハには、偏在ＬＰＤが形成されていない可能性が極めて高いとともに、その後に偏在ＬＰＤが形成される可能性が極めて低い。したがって、この場合には、切り出されたウェーハに対して、３００℃以上の温度での熱処理を施さないこととしても、ほとんどの場合、偏在ＬＰＤが実質的に存在しないシリコンウェーハを得ることができる。また、熱処理を施さないことにより、シリコンウェーハの製造に要する時間およびコストを低減することができる。
半導体デバイス製造ラインにおいてパーティクルをモニターするためのパーティクルモニターウェーハは、上記製造方法のいずれかにより製造することができる。
パーティクルモニターウェーハは、いわゆるダミーウェーハであり、製品用のウェーハとは別に半導体デバイス製造ラインに投入される。パーティクルは、ウェーハの表面を検査する表面検査装置により検出される。しかし、表面検査装置は、ウェーハ表面の結晶欠陥も検出する。検出された結晶欠陥とパーティクルとは、必ずしも区別することができない。このシリコンウェーハは、ＬＰＤの数が著しく低減されているので、このシリコンウェーハをパーティクルモニターウェーハとして用いることにより、表面検査装置による検査で、ウェーハ表面に存在するパーティクルの数（密度）を正確に評価することができる。
ＣＯＰおよび転位クラスターを含まないシリコンウェーハは、上記製造方法のいずれかにより製造することができる。
ＣＯＰ(Crystal Originated Particle)は、単結晶育成時に結晶格子を構成すべき原子の欠けた空孔の凝集体（微小ボイド）であり、転位クラスターは格子間に過剰に取り込まれた格子間シリコンの凝集体である。半導体デバイス製造時に、ウェーハ表面を熱酸化する際に表面近傍に存在するＣＯＰが酸化膜に取り込まれれば、半導体素子のＧＯＩ(GateOxide Integrity)特性を劣化させ、また、転位クラスターもデバイスの特性不良の原因となるなど、いずれもデバイス特性に悪影響を与える。
ＣＯＰおよび転位クラスターを含まない無欠陥の領域からなるシリコンウェーハから半導体素子（デバイス）を製造することにより、このような特性の劣化および不良が生じないようにすることができる。ＣＯＰおよび転位クラスターを含まないシリコンウェーハは、ＣＯＰおよび転位クラスターを含まないシリコン単結晶のインゴットから切り出して得ることができる。シリコン単結晶をチョクラルスキー法により製造する場合、引き上げ直後の単結晶内の成長方向の温度勾配Ｇに対するシリコン単結晶の引き上げ速度Ｖの比Ｖ／Ｇを適切に制御することにより、ＣＯＰおよび転位クラスターを含まないシリコン単結晶を製造することができる（たとえば、上記特許文献４参照）。
シリコンウェーハの製造方法の一例について、説明する。まず、ＣＺ法により、シリコン単結晶を育成する。その際、シリコン単結晶には、アクセプタとして、ホウ素をドープする。次に、得られたシリコン単結晶のインゴットをスライスして、未熱処理シリコンウェーハを得る。そして、この未熱処理シリコンウェーハに対して、ラッピング、面取り、研削、およびエッチングを、順次施す。
次に、得られた未熱処理シリコンウェーハについて、ホウ素濃度、および酸素ドナー濃度を求める。シリコン単結晶のインゴットからウェーハを切り出す際、まず、シリコン単結晶を、軸方向に数個のブロックに分割するように切断し、各ブロックからウェーハを切り出してもよい。製品用の未熱処理シリコンウェーハは、ホウ素濃度および酸素ドナー濃度測定用の未熱処理シリコンウェーハ（評価用サンプル）とは別に、たとえば、ホウ素濃度および酸素ドナー濃度を求めた後に、シリコン単結晶のインゴットから切り出してもよい。各ウェーハ（未熱処理シリコンウェーハ）のホウ素濃度、および酸素ドナー濃度は、上記（１）〜（３）式に基づいて求めることができる。
求められたホウ素濃度、および酸素ドナー濃度に基づき、未熱処理シリコンウェーハについて、ホウ素濃度が、５×１０１４〜７×１０１４ａｔｏｍｓ／ｃｍ３であり、かつ、酸素ドナー濃度が、４×１０１４〜８×１０１４個／ｃｍ３であると判断されるか否かに基づき、このシリコンウェーハに対して、熱処理を行うか否かを判断する。なお、未熱処理シリコンウェーハにおいてホウ素濃度および酸素ドナー濃度を測定する部分（領域）は、ウェーハ面内の多点としてもよいし、中心一点のみとしてもよい。いずれの場合でも熱処理を行うかどうかの判断は可能である。
また、熱処理を行うかどうかの判断はロット単位で行ってもよい。同じブロックから切り出されたシリコンウェーハは、同じロットとされる。ブロックが長尺の場合は、そのブロックを細分化したものをロットと定義してもよい。ロット単位で判断する場合、ロットの一部の未熱処理シリコンウェーハ、または、ロットの元のブロックの一部から採取した評価用サンプルから、上記（１）〜（３）式に基づいてホウ素濃度および酸素ドナー濃度を求め、当該ロット全体のホウ素濃度および酸素ドナー濃度とすることができる。
熱処理は、３００℃以上、かつ８００℃以下で、１秒〜３６００秒行うことができる。この熱処理時間は、特許文献３の方法で必要とされる熱処理時間に対して極めて短い。この例における熱処理は、たとえば、短時間熱処理に好適なランプアニールにより行ってもよい。熱処理は、たとえば、６５０〜８００℃で、１秒以上行うものとすることもできる。また、ドナーキラー等の他の目的の熱処理を、この例における熱処理（偏在ＬＰＤを消滅または低減するための熱処理）として実施することが可能である。
ホウ素濃度が、５×１０１４〜７×１０１４ａｔｏｍｓ／ｃｍ３であり、かつ、酸素ドナー濃度が、４×１０１４〜８×１０１４個／ｃｍ３であるウェーハには、偏在ＬＰＤが存在する可能性が高い。偏在ＬＰＤが存在する場合、この熱処理により、偏在ＬＰＤは、消滅、または低減する。熱処理の後、このシリコンウェーハに対して、研磨を行う。この研磨は、未熱処理シリコンウェーハが偏在ＬＰＤを含むか否かとは無関係に行われるもの（すなわち、偏在ＬＰＤとの関係で行う特別なものではない）であり、半導体用シリコンウェーハを製造する際に通常行われる研磨である。
この例による熱処理は、前記研磨工程前に行うことが望ましく、一度前記研磨工程を行ったあとに何らかの理由で再度研磨を行う場合でも、その（最初の）研磨工程前に行うことが望ましい。
ホウ素濃度が、５×１０１４〜７×１０１４ａｔｏｍｓ／ｃｍ３であり、かつ、酸素ドナー濃度が、４×１０１４〜８×１０１４個／ｃｍ３であるとの要件を満たす未熱処理シリコンウェーハまたは評価用サンプルが１枚または複数枚ある場合は、その未熱処理シリコンウェーハまたは評価用サンプルが含まれるロット単位で熱処理を行うものとしてもよい。
一方、求められたホウ素濃度、および酸素ドナー濃度に基づき、シリコンウェーハについて、ホウ素濃度が、５×１０１４〜７×１０１４ａｔｏｍｓ／ｃｍ３であり、かつ、酸素ドナー濃度が、４×１０１４〜８×１０１４個／ｃｍ３であるとは判断されない場合は、このシリコンウェーハには、偏在ＬＰＤが形成されていない可能性が高い。この場合は、このシリコンウェーハに対して、熱処理を行うことなく、前記研磨を行う。熱処理を行うことなく前記研磨を行うのは、たとえば、下記の条件ＡおよびＢを同時に満たす場合としてもよい。
Ａ：ホウ素濃度が、５×１０１４〜１０×１０１４ａｔｏｍｓ／ｃｍ３であり、かつ、酸素ドナー濃度が、１×１０１４〜１１×１０１４個／ｃｍ３であると判断される。
Ｂ：ホウ素濃度が、５×１０１４〜７×１０１４ａｔｏｍｓ／ｃｍ３であり、かつ、酸素ドナー濃度が、４×１０１４〜８×１０１４個／ｃｍ３である、とは判断されない。
未熱処理シリコンウェーハまたは評価用サンプルのホウ素濃度および酸素ドナー濃度を、その未熱処理シリコンウェーハまたは評価用サンプルが含まれるロットのホウ素濃度、および酸素ドナー濃度とする場合、ホウ素濃度が、５×１０１４〜７×１０１４ａｔｏｍｓ／ｃｍ３であり、かつ、酸素ドナー濃度が、４×１０１４〜８×１０１４個／ｃｍ３であるとの要件を満たさないときは、そのロットの全てのシリコンウェーハについて、熱処理を行わずに、研磨を行うものとしてもよい。
いずれの場合も、研磨後、シリコンウェーハを洗浄して、ポリッシュドウェーハとしての製品が得られる。
次に、本発明の第１の実施形態に係るシリコンウェーハの製造方法について説明する。まず、シリコン単結晶インゴットの育成を第１の実施形態の製造方法におけるものと同様に実施する。次に、このインゴットから、少なくとも、ホウ素濃度および酸素ドナー濃度測定用のウェーハを切り出す。インゴットを、一旦、ブロックに切断し、このブロックから測定用のウェーハ、および製品用のウェーハを切り出してもよい。
そして、このウェーハについて、結晶育成完了後５０日以内に、ホウ素濃度および酸素ドナー濃度の測定を実施する。その結果、ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下であると判断された場合は、インゴットの結晶育成完了後５０日以内に、インゴットから製品用のウェーハを切り出す。これにより、ウェーハの切り出し後に、偏在ＬＰＤが発生することを防止または抑制できる。切り出したウェーハの厚さは、たとえば、直径が約３００ｍｍのウェーハでは、０．８〜１．５ｍｍとすることができる。
一方、ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下であると判断されない場合は、特に、インゴットからウェーハを切り出す時期は制限されない。すなわち、この場合は、インゴットのまま保管しておいても、時間の経過とともに偏在ＬＰＤが発生する可能性は極めて低いので、製品用のウェーハは、インゴットから、インゴットの結晶育成完了後５０日以内に切り出してもよく、インゴットの結晶育成完了後５０日を経過した後に切り出してもよい。
ウェーハの切り出し後は、上記製造方法の一例と同様にして、研磨以降の工程を実施する。
〈参考例〉
偏在ＬＰＤが観察される未熱処理シリコンウェーハと、偏在ＬＰＤが観察されない未熱処理シリコンウェーハとについて、ウェーハの中心１点について、ホウ素濃度、および酸素ドナー濃度を求めた。いずれの未熱処理シリコンウェーハも、ＣＯＰおよび転位クラスターを含まないものであった。ホウ素濃度は、上記（１）式を用いる上述の方法により求めた。酸素ドナー濃度は、上記（２）式または（３）式を用いる上述の方法により求めた。また、ウェーハ上に偏在ＬＰＤが存在するか否かは、ＬＰＤの分布について、ウェーハ２５枚分のデータを加え合わせて、上述の方法により判断した。上記偏在ＬＰＤが観察された未熱処理シリコンウェーハにおいて、相対的にＬＰＤ密度が高い領域は他の領域よりもＬＰＤ密度が５〜１４倍高かった。
図４は、以上の結果をまとめたものであり、ホウ素濃度、および酸素ドナー濃度と、偏在ＬＰＤ発生の有無との関係を示す図である。図４から、偏在ＬＰＤが観察された未熱処理シリコンウェーハの大部分において、ホウ素濃度が５×１０１４〜７×１０１４ａｔｏｍｓ／ｃｍ３であり、酸素ドナー濃度は、いずれも４×１０１４〜８×１０１４個／ｃｍ３の範囲に入ることがわかる。
このような未熱処理シリコンウェーハを、６５０℃で３秒〜３０分間の熱処理をすることにより、ウェーハ表面に観察された偏在ＬＰＤの密度を大きく低下させることができた。熱処理により、偏在ＬＰＤ領域にあったＬＰＤの密度は数分の１以下となったが、偏在ＬＰＤ領域外のＬＰＤ密度はほとんど変化しなかった。その結果、偏在ＬＰＤ領域と偏在ＬＰＤ領域外とでＬＰＤ密度に大きな差がなくなり、偏在ＬＰＤ領域以外の領域のＬＰＤ密度に対する偏在ＬＰＤ領域のＬＰＤ密度の比は、熱処理後、５未満になった。
このように、偏在ＬＰＤを消滅、または低減できることを確認した。ただし、上記ホウ素濃度および酸素ドナー濃度の範囲には、偏在ＬＰＤが観察されない未熱処理シリコンウェーハも存在する。しかし、この範囲の未熱処理シリコンウェーハを一律に熱処理することにより、ウェーハ１枚ずつについて、偏在ＬＰＤの有無を確認する手間を省くことができる。
また、この試験では、ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３未満、もしくは７×１０１４ａｔｏｍｓ／ｃｍ３超、または、酸素ドナー濃度が、４×１０１４個／ｃｍ３未満、もしくは８×１０１４個／ｃｍ３超である範囲の未熱処理シリコンウェーハでは、偏在ＬＰＤは観察されなかった。
〈実施例１〉
４２０本のシリコン単結晶インゴットを、チョクラルスキー法により育成し、結晶育成完了後インゴットからウェーハを切り出すまでの日数（以下、「リードタイム」という。）を変えて、切り出したウェーハについて、ホウ素濃度、および酸素ドナー濃度を測定するとともに、偏在ＬＰＤの有無を調査した。
図５は、ウェーハの種別ごとのリードタイムを示す図であり、図５の右部には、リードタイムについてのヒストグラムを示している。
ウェーハの種別として、「(a)偏在ＬＰＤ非発生ウェーハ」と記したもの（以下、「種別(a)」という。）は、偏在ＬＰＤが発生しなかったウェーハである。種別(a)のウェーハには、ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下であるとの要件を満たすものと、この要件を満たさないものとが含まれる。種別(a)のウェーハのうち、リードタイムが５０日を超えているウェーハは、いずれも、ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下であるとの要件を満たさないものであった。
「(b)偏在ＬＰＤ発生ウェーハ」と記したもの（以下、「種別(b)」という。）は、偏在ＬＰＤが発生したウェーハであり、いずれも、ホウ素濃度が、５×１０１４ａｔｏｍｓ／ｃｍ３以上、かつ７×１０１４ａｔｏｍｓ／ｃｍ３以下であり、かつ、前記酸素ドナー濃度が、４×１０１４個／ｃｍ３以上、かつ８×１０１４個／ｃｍ３以下であるとの要件を満たしていた。
種別(a)の平均リードタイムは、３９．８０７４日であるのに対して、種別(b)の平均リードタイムは、６０．２７２０日であった。ｔ検定を行ったところ、種別(a)の平均リードタイムと種別(b)の平均リードタイムとの差は、有意水準５％で有意であった。
図５から、偏在ＬＰＤが発生したウェーハは、いずれも、結晶育成完了後５０日を経過した後に、インゴットから切り出したものであることがわかる。この結果から、結晶育成完了後５０日以内にインゴットからウェーハを切り出すことにより、偏在ＬＰＤの発生を防止できたことがわかる。

Claims (4)

  1. アクセプタとしてホウ素を含有するシリコン単結晶のインゴット、または当該インゴットから切り出したブロックについて、ホウ素濃度を求める工程と、
    前記インゴットまたはブロックについて、酸素ドナー濃度を求める工程とを含み、
    前記ホウ素濃度を求める工程で求められたホウ素濃度、および前記酸素ドナー濃度を求める工程で求められた酸素ドナー濃度に基づき、前記インゴットの結晶育成完了後５０日以内に前記インゴットまたはブロックからウェーハを切り出すか否か、を判断し、
    前記判断が、前記インゴットまたはブロックについて、前記ホウ素濃度が、５×１０14ａｔｏｍｓ／ｃｍ3以上、かつ７×１０14ａｔｏｍｓ／ｃｍ3以下であり、かつ、前記酸素ドナー濃度が、４×１０14個／ｃｍ3以上、かつ８×１０14個／ｃｍ3以下であるとの要件を満たす場合は、前記インゴットの結晶育成完了後５０日以内に前記インゴットまたはブロックからウェーハを切り出す、と判断するものであることを特徴とするシリコンウェーハの製造方法。
  2. 前記インゴットの結晶育成完了後５０日以内に前記インゴットまたはブロックからウェーハを切り出すか否かを、ロット単位で判断することを特徴とする請求項１に記載のシリコンウェーハの製造方法。
  3. アクセプタとしてホウ素を含有するシリコン単結晶のインゴット、または当該インゴットから切り出したブロックについて、ホウ素濃度が、５×１０14ａｔｏｍｓ／ｃｍ3以上、かつ７×１０14ａｔｏｍｓ／ｃｍ3以下であり、かつ、酸素ドナー濃度が、４×１０14個／ｃｍ3以上、かつ８×１０14個／ｃｍ3以下であるとの要件を満たす場合であって、前記インゴットの結晶育成完了後５０日を超えて前記インゴットまたはブロックからウェーハを切り出した場合に、当該切り出されたウェーハに対して、３００℃以上の温度での熱処理を施すことを特徴とするシリコンウェーハの製造方法。
  4. アクセプタとしてホウ素を含有するシリコン単結晶のインゴット、または当該インゴットから切り出したブロックについて、ホウ素濃度が、５×１０14ａｔｏｍｓ／ｃｍ3以上、かつ７×１０14ａｔｏｍｓ／ｃｍ3以下であり、かつ、酸素ドナー濃度が、４×１０14個／ｃｍ3以上、かつ８×１０14個／ｃｍ3以下であるとの要件を満たす場合であって、前記インゴットの結晶育成完了後５０日以内に前記インゴットまたはブロックからウェーハを切り出した場合には、当該切り出されたウェーハに対して、３００℃以上の温度での熱処理を施さないことを特徴とするシリコンウェーハの製造方法。
JP2017118148A 2014-06-02 2017-06-15 シリコンウェーハの製造方法 Active JP6388058B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014114335 2014-06-02
JP2014114335 2014-06-02

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016525673A Division JP6187689B2 (ja) 2014-06-02 2015-04-10 シリコンウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2017200878A JP2017200878A (ja) 2017-11-09
JP6388058B2 true JP6388058B2 (ja) 2018-09-12

Family

ID=54766375

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016525673A Active JP6187689B2 (ja) 2014-06-02 2015-04-10 シリコンウェーハの製造方法
JP2017118148A Active JP6388058B2 (ja) 2014-06-02 2017-06-15 シリコンウェーハの製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016525673A Active JP6187689B2 (ja) 2014-06-02 2015-04-10 シリコンウェーハの製造方法

Country Status (7)

Country Link
US (1) US10526728B2 (ja)
JP (2) JP6187689B2 (ja)
KR (1) KR101895817B1 (ja)
CN (1) CN106463403B (ja)
DE (1) DE112015002599T5 (ja)
TW (2) TWI571541B (ja)
WO (1) WO2015186288A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015002599T5 (de) * 2014-06-02 2017-04-06 Sumco Corporation Silicium-Wafer und Verfahren zu dessen Herstellung
JP6614066B2 (ja) * 2016-08-22 2019-12-04 株式会社Ｓｕｍｃｏ シリコン接合ウェーハの製造方法
JP6711327B2 (ja) * 2017-07-18 2020-06-17 株式会社Sumco シリコンウェーハ製造工程の評価方法およびシリコンウェーハの製造方法
JP6841202B2 (ja) * 2017-10-11 2021-03-10 株式会社Sumco 半導体ウェーハの評価方法および半導体ウェーハの製造方法
JP7463934B2 (ja) 2020-10-07 2024-04-09 信越半導体株式会社 Ｎ型シリコン単結晶ウェーハの製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
US5629216A (en) * 1994-06-30 1997-05-13 Seh America, Inc. Method for producing semiconductor wafers with low light scattering anomalies
JP2862229B2 (ja) * 1996-01-26 1999-03-03 ローム株式会社 半導体装置製造計画作成装置および半導体装置製造計画作成方法
US6548886B1 (en) * 1998-05-01 2003-04-15 Wacker Nsce Corporation Silicon semiconductor wafer and method for producing the same
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
JP4078782B2 (ja) 2000-03-14 2008-04-23 株式会社Ｓｕｍｃｏ 高品質シリコン単結晶の製造方法
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
JP4607304B2 (ja) * 2000-09-26 2011-01-05 信越半導体株式会社 太陽電池用シリコン単結晶及び太陽電池用シリコン単結晶ウエーハ並びにその製造方法
JP4822582B2 (ja) * 2000-12-22 2011-11-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ボロンドープされたシリコンウエハの熱処理方法
KR20080017376A (ko) * 2005-05-19 2008-02-26 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 고저항률 실리콘 구조 및 그 제조 프로세스
KR101313326B1 (ko) * 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
JP5568837B2 (ja) * 2008-02-29 2014-08-13 株式会社Ｓｕｍｃｏ シリコン基板の製造方法
JP5561918B2 (ja) * 2008-07-31 2014-07-30 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの製造方法
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
US8263484B2 (en) * 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
JP5407473B2 (ja) * 2009-03-25 2014-02-05 株式会社Ｓｕｍｃｏ シリコンウェーハの製造方法
JP5515406B2 (ja) 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP2010283144A (ja) * 2009-06-04 2010-12-16 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP5707682B2 (ja) 2009-08-21 2015-04-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
DE112011100688T5 (de) * 2010-02-26 2013-02-28 Sumco Corporation Verfahren zum Herstellen eines Halbleiterwafers
FR2959351B1 (fr) * 2010-04-26 2013-11-08 Photowatt Int Procede de preparation d’une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium
WO2012005289A1 (ja) * 2010-07-08 2012-01-12 株式会社Sumco シリコンウェーハの研磨方法およびその研磨液
WO2012167104A1 (en) * 2011-06-03 2012-12-06 Memc Singapore Pte, Ltd. Processes for suppressing minority carrier lifetime degradation in silicon wafers
JP5682471B2 (ja) 2011-06-20 2015-03-11 信越半導体株式会社 シリコンウェーハの製造方法
KR101246493B1 (ko) * 2011-07-08 2013-04-01 주식회사 엘지실트론 웨이퍼의 결함 평가방법
US9281206B2 (en) * 2011-10-12 2016-03-08 The Regents Of The University Of California Semiconductor processing by magnetic field guided etching
JP5772553B2 (ja) * 2011-12-06 2015-09-02 信越半導体株式会社 シリコン単結晶の評価方法およびシリコン単結晶の製造方法
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
JP6111572B2 (ja) * 2012-09-12 2017-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
FR2997096B1 (fr) * 2012-10-23 2014-11-28 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
DE112014006165B4 (de) * 2014-01-14 2023-02-09 Sumco Corporation Verfahren zur Herstellung eines Silicium-Wafers
JP6156188B2 (ja) * 2014-02-26 2017-07-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
DE112015002599T5 (de) * 2014-06-02 2017-04-06 Sumco Corporation Silicium-Wafer und Verfahren zu dessen Herstellung

Also Published As

Publication number Publication date
TW201643281A (zh) 2016-12-16
TWI571541B (zh) 2017-02-21
JP2017200878A (ja) 2017-11-09
WO2015186288A1 (ja) 2015-12-10
KR20170005107A (ko) 2017-01-11
US10526728B2 (en) 2020-01-07
CN106463403A (zh) 2017-02-22
CN106463403B (zh) 2020-05-05
JPWO2015186288A1 (ja) 2017-04-20
JP6187689B2 (ja) 2017-08-30
TW201608064A (zh) 2016-03-01
KR101895817B1 (ko) 2018-09-07
US20170044688A1 (en) 2017-02-16
TWI580826B (zh) 2017-05-01
DE112015002599T5 (de) 2017-04-06

Similar Documents

Publication Publication Date Title
JP6388058B2 (ja) シリコンウェーハの製造方法
US8088219B2 (en) Monocrystalline semiconductor wafer comprising defect-reduced regions and method for producing it
US10513798B2 (en) Method for determining defect region
JP5998225B2 (ja) 結晶関連欠陥の位置を示す方法
US7718446B2 (en) Evaluation method for crystal defect in silicon single crystal wafer
JP6565624B2 (ja) シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
JP2008085333A (ja) 金属汚染と熱処理を利用した単結晶シリコンの結晶欠陥領域の区分方法
JP2013004825A (ja) シリコンウェーハ及びその製造方法
KR20120084257A (ko) 실리콘 단결정의 검사 방법 및 제조 방법
CN109477241B (zh) 硅晶片的评价方法及制造方法
JP2001081000A (ja) シリコン単結晶の結晶欠陥評価方法
US10020203B1 (en) Epitaxial silicon wafer
JP2004119446A (ja) アニールウエーハの製造方法及びアニールウエーハ
JP6731161B2 (ja) シリコン単結晶の欠陥領域特定方法
KR102661941B1 (ko) 웨이퍼의 결함 영역의 평가 방법
JP5742739B2 (ja) 金属汚染評価用シリコン基板の選別方法
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
JP2006005017A (ja) アニールウエーハの評価方法及び品質保証方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180717

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180730

R150 Certificate of patent or registration of utility model

Ref document number: 6388058

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250