CN106463403A - 硅晶片及其制造方法 - Google Patents

硅晶片及其制造方法 Download PDF

Info

Publication number
CN106463403A
CN106463403A CN201580029564.0A CN201580029564A CN106463403A CN 106463403 A CN106463403 A CN 106463403A CN 201580029564 A CN201580029564 A CN 201580029564A CN 106463403 A CN106463403 A CN 106463403A
Authority
CN
China
Prior art keywords
wafer
mentioned
individual
ingot
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580029564.0A
Other languages
English (en)
Other versions
CN106463403B (zh
Inventor
工藤智司
中村浩三
村中寿行
松田脩平
金大基
平木敬郎
平木敬一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Publication of CN106463403A publication Critical patent/CN106463403A/zh
Application granted granted Critical
Publication of CN106463403B publication Critical patent/CN106463403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

该制造方法包括：薄切含有硼作为受体的单晶硅以得到未热处理硅晶片的工序；对于未热处理硅晶片求出硼浓度的工序；对于未热处理硅晶片求出氧供体浓度的工序；和基于求出硼浓度的工序中求出的硼浓度和求出氧供体浓度的工序中求出的氧供体浓度，判断是否对未热处理硅晶片实施在300℃以上的温度下的热处理。由此，可得到晶片上的偏在LPD减少的晶片。

Description

硅晶片及其制造方法
技术领域
涉及LPD被减少、能够合适地用作半导体器件的基板等的硅晶片及其制造方法。
背景技术
用于半导体器件的半导体基板是由从单晶硅锭切下的硅晶片制造而成。该用途的单晶硅通常通过提拉法(下称“CZ法”)制造。CZ法中，在室(chamber)内的下部设置的坩埚内熔化结晶原料，使籽晶与所得的熔化液表面接触，在使籽晶(和坩埚)围绕其轴旋转的同时提拉籽晶，由此在籽晶的下方生长单晶。
由CZ法所得的单晶包括：直径由籽晶的直径逐渐变大的部分即圆锥状的肩部，肩部下方的圆柱状的主体部，和主体部下方的倒圆锥状的尾部。通过利用圆筒磨削机的圆筒磨削将主体部加工成具有规定尺寸的直径，之后从单晶除去肩部和尾部。然后，将主体部薄切，得到硅晶片，对该硅晶片依次进行抛光、倒角加工(倒角)、蚀刻、研磨等的工序，获得半导体基板用硅晶片。
对这样的硅晶片进行各种检查。例如，为了研究在硅晶片表面上作为凹凸显现的缺陷，有利用晶片表面对激光的反射的方法。若是照射具有可见~紫外区域的波长的激光，这样的缺陷(LPD: 光点缺陷(Light Point Defect))作为亮点被观察到。即，可作为LPD检测的缺陷存在于晶片的表面。
图1示出硅晶片上作为亮点被观察到的LPD的分布的一例。这种LPD的分布可通过在晶片整个表面上检测激光在晶片各部的反射光(包括散射光)而得到。例如，使晶片围绕其中心在面内旋转，同时在该晶片表面照射斑点状激光，使照射部在晶片的径向上移动，由此可以在晶片整个表面上检测激光的反射光。根据被检测的反射光的强度分布，可以确定LPD的有无和大小。通过这样的方法，例如可以检测到最小26nm左右的LPD的大小。在LPD的观察之前不需要对晶片进行特别的前处理，因此，通过该方法，可以容易地观察在晶片表面上作为凹凸显现的缺陷。
如果用SEM (Scanning Electron Microscope：扫描电子显微镜)观察LPD，则可知存在：成为由晶片表面突出的突出部的LPD和成为在晶片表面上形成的凹部的LPD。图2是突出部形式的LPD的SEM图像，图3是凹部形式的LPD的SEM图像。
LPD的成因各种各样。LPD中例如有由于机械加工而产生的LPD (参照专利文献1)和与结晶生长时导入的缺陷(grown-in defect)有关的LPD (参照专利文献2)。
专利文献3中公开了一种硅晶片的制造方法，该方法包括：热处理工序，其中将从无缺陷单晶硅薄切并进行镜面研磨而得的硅晶片在500℃以上且600℃以下的温度下热处理4小时以上且6小时以下的时间；和再研磨工序，其中对热处理工序后的硅晶片进行再研磨，使研磨量为1.5μm以上。根据专利文献3所称，通过该方法，可以收率良好地制造最大程度地减少了LPD、在检查工序和出货阶段的次品发生率低的硅晶片。
现有技术文献
专利文献
专利文献1：日本特开2011-42536号公报；
专利文献2：日本特开2001-261493号公报；
专利文献3：日本特开2013-4825号公报；
专利文献4：日本特开2010-267846号公报。
发明内容
发明所要解决的课题
本发明人发现了迄今未见报道的新型LPD。具体而言，本发明人所发现的LPD与硅晶片中的硼浓度和氧供体浓度密接相关，在晶片上不均匀地分布。以下，将这样的LPD称为“偏在LPD”。偏在LPD的密度与迄今已有报道的LPD的密度相比极低，因此，目前认为，偏在LPD不对由硅晶片制造的器件的特性产生影响。但是，在将来半导体器件的布线图案的精细化进步的情况下等，偏在LPD可能会产生问题。
于是，本发明的目的是提供可以消灭或减少偏在LPD的硅晶片的制造方法和偏在LPD被消灭或减少的硅晶片。
本发明的其他目的是提供可以防止或抑制偏在LPD的发生的硅晶片的制造方法和偏在LPD的发生被防止或抑制的硅晶片。
用于解决课题的手段
本发明人在使用经过与最终产品同等的加工工序的晶片观察晶片表面存在的LPD，得到其分布的数据时，在组合包括至少25片晶片份额的上述观察数据的情况下了解到，晶片上存在圆形状或环(2个同心圆之间的区域)状地不均匀分布的特异的LPD (偏在LPD)。于是，研究了发生这样的偏在LPD的条件。
其结果，判明了：在硼(B)浓度与氧(O)供体浓度大致相同且它们的浓度在特定范围内的晶片上可见大量的偏在LPD。换言之，偏在LPD是在硼浓度与氧供体浓度大致相同的情况下见到的特有现象，而在硼浓度与氧供体浓度之间存在一定程度的浓度差的情况下不发生。
另外，本发明人发现，在从单晶硅锭的生长结束起经过50天之后，从该锭切下的晶片上可见大量的偏在LPD。换言之，在从单晶硅锭的生长结束起直到切下晶片的时间短至一定程度的情况下，不发生偏在LPD。
另外，对晶片中观察到偏在LPD的部分进行元素分析时，在成为从晶片表面突出的突出部的LPD (参照图2)中，检测到镍(Ni)，在成为晶片表面上形成的凹部的LPD (参照图3)中，检测到铜(Cu)。镍和铜的分析是通过利用俄歇电子分光分析(俄歇电子能谱学，AugerElectron Spectroscopy)法分析来进行。
根据以上结果认为，偏在LPD是在p/n型反转(混在)区域上随着结晶生长结束后的时间的推移以镍或铜被俘获作为原因之一而形成，上述区域中，硼浓度与氧供体浓度大致相同，它们的浓度在特定的范围内。
本发明人反复锐意研究，结果发现，偏在LPD由于热处理而被消灭或减少。虽然通过热处理来消灭或减少作为表面上的凹凸显现的偏在LPD的详细机制尚不明确，但是认为与下述有关：暂时被俘获的镍或铜由于施予热而被释放。
另外，本发明人发现，若是在单晶硅锭的结晶生长结束后50天以内从该锭切下晶片，那么，即便该锭的硼浓度和氧供体浓度在上述特定的范围内，切下的晶片上也基本上(或完全)不发生偏在LPD，此后也基本上不发生偏在LPD。即，通过在所定期间内从锭上切下晶片，可防止或抑制偏在LPD的发生。虽然该现象的详细机制尚不明确，但是认为与下述有关：一旦从锭上切下晶片，则与Ni或铜被俘获在p/n型反转区域内相比，更容易在晶片的表面上聚集。
在上述专利文献3中记载了，在表面Cu浓度为1.19×109cm-2 (个原子/cm2)的晶片或表面Ni浓度为2.6×108cm-2的晶片中检测到LPD。相对于此，本发明人在通过WSA (晶片表面分析(Wafer Surface Analysis))法测定检测到偏在LPD的晶片的表面Cu浓度和表面Ni浓度时，二者均为1×107cm-2以下。具体而言，WSA法是利用感应耦合等离子体质谱分析(ICP-MS；Inductively Coupled Plasma Mass Spectrometry)法分析含有杂质的回收液。
确定镍和铜导入到晶片中的途径是困难的。这样的镍和铜例如可能起因于：用于制造单晶硅的原料和石英坩埚，以及在加工晶片的初期工序到最终工序之间使用的材料，例如在各工序中使用的浆料等的消耗剂等。
本发明人所观察的晶片中的LPD密度低(例如，每1片直径为约300mm (约12英寸)的晶片为5~30个)，用1片晶片找出LPD分布所存在的特征是困难的。然而，一旦组合包括多片晶片的数据，便判明了晶片上的LPD分布是有特征的。具体而言，被观察的LPD围绕晶片的中心以同心圆状分布，例如对于直径为约300mm的晶片，存在：在从中心到半径100mm内的圆形区域内LPD密度相对高的晶片，和在从晶片中心到半径50mm~100mm之间的环状区域中LPD密度相对高的晶片。
若是由本发明人观察到的形成有LPD (偏在LPD)的硅晶片制造半导体器件，则虽然在目前不发生问题，但是在将来半导体器件的布线图案的精细化进步的情况下等，可能会产生问题。
本发明是获得以上的见解而完成的，以下述(A)~(F)的硅晶片的制造方法以及下述(G)和(H)的硅晶片为要旨。
(A) 硅晶片的制造方法，其特征在于，对于未热处理硅晶片，在硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的情况下，对上述未热处理硅晶片实施在300℃以上的温度下的热处理。
(B) 硅晶片的制造方法，其特征在于，对于单晶硅锭或从该锭切下的块，在硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的情况下，在上述锭的结晶生长结束后50天以内从上述锭或块切下晶片。
(C) 硅晶片的制造方法，其特征在于，包括：
薄切含有硼作为受体的单晶硅以得到未热处理硅晶片的工序，
对于上述未热处理硅晶片求出硼浓度的工序，和
对于上述未热处理硅晶片求出氧供体浓度的工序，
基于上述求出硼浓度的工序中求出的硼浓度和上述求出氧供体浓度的工序中求出的氧供体浓度，判断是否对上述未热处理硅晶片实施在300℃以上的温度下的热处理。
(D) 硅晶片的制造方法，其特征在于，包括：
对于含有硼作为受体的单晶硅锭或从该锭切下的块，求出硼浓度的工序，和
对于上述锭或块求出氧供体浓度的工序，
基于上述求出硼浓度的工序中求出的硼浓度和上述求出氧供体浓度的工序中求出的氧供体浓度，判断是否在上述锭的结晶生长结束后50天以内从上述锭或块切下晶片。
(E) 硅晶片的制造方法，其特征在于，对于含有硼作为受体的单晶硅锭或从该锭切下的块，在满足上述硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且上述氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件，并在上述锭的结晶生长结束后超过50天从上述锭或块切下晶片的情况下，对该切下的晶片实施在300℃以上的温度下的热处理。
(F) 硅晶片的制造方法，其特征在于，对于含有硼作为受体的单晶硅锭或从该锭切下的块，在满足上述硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且上述氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件，并在上述锭的结晶生长结束后50天以内从上述锭或块切下晶片的情况下，不对该切下的晶片实施在300℃以上的温度下的热处理。
(G) 硅晶片，其为用于在半导体器件生产线中监测颗粒的颗粒监测晶片，其特征在于，
通过上述(A)~(F)的制造方法制造。
(H) 硅晶片，其为不含COP和位错簇的硅晶片，其特征在于，
通过上述(A)~(F)的制造方法制造。
在此，“未热处理硅晶片”是指没有实施在300℃以上的温度下的热处理的晶片。
在此，锭的“结晶生长结束”的时间点是指，在将用于单晶生长的熔化液与该单晶分开(切离)后，该单晶的表面温度为室温(30℃)以下的时间点。
发明效果
在本发明的硅晶片的制造方法中，基于未热处理硅晶片的硼浓度和氧供体浓度适当地判断是否需要在300℃以上的温度下的热处理，由此可以获得偏在LPD不存在或被减少的硅晶片。
在本发明的硅晶片的其它制造方法中，基于单晶硅锭或从该锭切下的块的硼浓度和氧供体浓度，适当地判断是否需要在该锭的结晶生长结束后50天以内从该锭或块切下晶片，由此可以获得防止或抑制了偏在LPD的发生的硅晶片。
就本发明的硅晶片而言，偏在LPD不存在或被减少。
附图说明
图1是示出硅晶片上的LPD分布实例的图。
图2是突出部形式的LPD的SEM图像。
图3是凹部形式的LPD的SEM图像。
图4是示出硼浓度和氧供体浓度与LPD发生的有无的关系的图。
图5是示出锭的类别与结晶生长结束后到切下晶片的天数的关系的图。
具体实施方式
本发明的第1制造方法的特征在于，“对于未热处理硅晶片，在硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的情况下，对上述未热处理硅晶片实施在300℃以上的温度下的热处理”。
具有5×1014~7×1014个原子/cm3的硼浓度的硅晶片的电阻率(进行了供体消除(donor killer)热处理而测定得到)为19~26Ω·cm，即，对应于通常电阻。供体消除热处理是指用于消去氧供体(作为n型掺杂剂起作用的氧络合物)的热处理，例如可以是在650~700℃下10~60分钟的热处理。
在硼浓度为5×1014~7×1014个原子/cm3、且氧供体浓度为4×1014~8×1014个/cm3的范围内，可以说硼(受体)浓度和供体浓度大致相同。在该范围内，容易发生p/n型反转，镍、铜被俘获在p/n型反转区域中作为原因之一，容易产生偏在LPD。偏在LPD可通过在300℃以上的温度下的热处理来消灭或减少。
LPD中存在在晶片上显示不均匀分布的LPD (偏在LPD)和不显示不均匀分布的LPD。认为它们的成因彼此不同。根据本发明，可以基于硼浓度和氧供体浓度推定LPD的有无(密度的高低)的是在未热处理硅晶片上显示不均匀分布的LPD。
如下判断LPD是否为“偏在LPD”。首先，作为LPD评价装置，使用KLA Tencor公司制Surfscan SP2，在高灵敏度模式(High Sensitivity mode)下，使测定ch/Size的设定为"Dark field"、"Composite"、"Oblique"、"37nm"(最小粒径)，观察晶片表面上存在的LPD，得到其分布的数据。然后，在组合包括至少25片晶片份额的上述观察数据时，在晶片上圆形状或环(2个同心圆之间的区域)状地分布的LPD为偏在LPD。
其中，该圆形状或环状地分布有LPD的区域的面积在晶片整个表面的10%~70%的范围内。在此，LPD圆形状或环状地分布是指，该圆形状或环状的区域的LPD密度为晶片上其它区域的LPD密度的5倍以上。换言之，在晶片上描绘与该晶片同心的适当的圆或环时(其中，该圆或环的面积为晶片整个表面的面积的10%~70%)，该圆或环的内部的LPD密度为晶片上其它区域的LPD密度的5倍以上时，该晶片上形成有偏在LPD。
硼浓度N可通过下述方法求出：在供体消除处理后通过四探针法测定的硅晶片的电阻率 ρ(Ω·cm)，由下述(1)式进行换算(ASTM-F723换算)而求出。
对于氧供体浓度TD，可利用单晶硅的电阻率与载流子浓度的关系，通过下述(2)式或(3)式，由硅晶片的供体消除热处理实施前的电阻率 ρ Bef (Ω·cm)和实施后的电阻率ρ Aft (Ω·cm)求出。对于p/n反转区域，可使用下述(3)式，对于其它区域，可使用下述(2)式。
本发明的第2制造方法的特征在于，“对于单晶硅锭或从该锭切下的块，在硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的情况下，在上述锭的结晶生长结束后50天以内从上述锭或块切下晶片”。
硼浓度和氧供体浓度的测定可与本发明的第1制造方法中的测定同样地进行。测定例如可对从锭或块切下的测定用晶片进行，切下产品用的全部晶片不必与切下测定用的晶片统一进行。为了基于锭或块的硼浓度和氧供体浓度的测定结果，在锭的结晶生长结束后50天以内切下产品用的晶片，有必要在锭的结晶生长结束后50天以内进行该测定。
本发明的第3制造方法的特征在于，“包括：薄切含有硼作为受体的单晶硅以得到未热处理硅晶片的工序，对于上述未热处理硅晶片求出硼浓度的工序，和对于上述未热处理硅晶片求出氧供体浓度的工序，基于上述求出硼浓度的工序中求出的硼浓度和上述求出氧供体浓度的工序中求出的氧供体浓度，判断是否对上述未热处理硅晶片实施在300℃以上的温度下的热处理”。
就上述判断而言，对于上述未热处理硅晶片，在满足上述硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且上述氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件的情况下，可判断为在不对上述未热处理硅晶片实施在300℃以上的温度下的热处理的情况下进行研磨。
就上述判断而言，对于上述未热处理硅晶片，在满足上述硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且上述氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件的情况下，可判断为在对上述未热处理硅晶片实施在300℃以上的温度下的热处理之后进行研磨。
本发明的第4制造方法的特征在于，“包括：对于含有硼作为受体的单晶硅锭或从该锭切下的块，求出硼浓度的工序，和对于上述锭或块求出氧供体浓度的工序，基于上述求出硼浓度的工序中求出的硼浓度和上述求出氧供体浓度的工序中求出的氧供体浓度，判断是否在上述锭的结晶生长结束后50天以内从上述锭或块切下晶片”。
就上述判断而言，对于上述锭或块，在满足上述硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且上述氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件的情况下，可判断为在上述锭的结晶生长结束后50天以内从上述锭或块切下晶片。
本发明的第1和第3制造方法中，未热处理硅晶片的硼浓度和氧供体浓度的测定不必在锭的结晶生长结束后50天以内进行。在锭的结晶生长结束后50天以内进行该测定的情况下，在该时间点可预期在未热处理硅晶片上未形成偏在LPD。然而，作为这样的未热处理硅晶片，其硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下，随着时间的推移，存在产生偏在LPD的可能性。对于这样的晶片，通过实施在300℃以上的温度下的热处理，可以防止或抑制偏在LPD的发生。
本发明的第5和第6制造方法中，根据锭或块的硼浓度和氧供体浓度以及从锭或块切下晶片的时间，实施或不实施在300℃以上的温度下的热处理。
本发明的第5制造方法的特征在于，“对于含有硼作为受体的单晶硅锭或从该锭切下的块，在满足上述硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且上述氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件，并在上述锭的结晶生长结束后超过50天从上述锭或块切下晶片的情况下，对该切下的晶片实施在300℃以上的温度下的热处理”。
对于从满足硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件的锭或块，在锭的结晶生长结束后超过50天切下的晶片，存在形成有偏在LPD的可能性。对于这样的晶片，通过进行在300℃以上的温度下的热处理，可以消灭或减少已形成的偏在LPD。
本发明的第6制造方法的特征在于，“对于含有硼作为受体的单晶硅锭或从该锭切下的块，在满足上述硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且上述氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件，并在上述锭的结晶生长结束后50天以内从上述锭或块切下晶片的情况下，不对该切下的晶片实施在300℃以上的温度下的热处理”。
对于从满足硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件的锭或块，在锭的结晶生长结束后50天以内切下的晶片，未形成偏在LPD的可能性极高，同时此后形成偏在LPD的可能性极低。因此，在该情况下，对于切下的晶片，即便不实施在300℃以上的温度下的热处理，在大多数情况下也可以得到基本上不存在偏在LPD的硅晶片。另外，通过不实施热处理，可以减少硅晶片的制造所需要的时间和成本。
本发明的硅晶片的特征在于，“用于在半导体器件生产线中监测颗粒的颗粒监测晶片，其通过上述制造方法的任一者制造”。
颗粒监测晶片是所谓的假晶片(dummy wafer)，被投入到与产品用的晶片不同的半导体器件生产线。颗粒通过检查晶片表面的表面检查装置检测。然而，表面检查装置也检测晶片表面的结晶缺陷。被检测到的结晶缺陷和颗粒不一定能够被区分。本发明的硅晶片的LPD数量显著减少，因此，通过使用该硅晶片作为颗粒监测晶片，利用表面检查装置进行检查，可以准确地评价晶片表面上存在的颗粒数(密度)。
本发明的另一种硅晶片的特征在于，“不含COP和位错簇的硅晶片，其通过上述制造方法的任一者制造”。
COP (晶体原生缺陷(Crystal Originated Particle))是在单晶生长时缺失本应构成晶格的原子而成的空孔的聚集体(微小空洞)，位错簇是在晶格间过剩地掺入的晶格间硅的聚集体。在半导体器件制造时，热氧化晶片表面时在表面附近存在的COP若是被掺入到氧化膜中，则使半导体元件的GOI (Gate Oxide Integrity)特性劣化，另外，位错簇也成为器件的特性不良的原因等，均对器件特性造成不良影响。
通过从由不含COP和位错簇的无缺陷区域构成的硅晶片制造半导体元件(器件)，可以不产生这样的特性的劣化和不良。不含COP和位错簇的硅晶片可以从不含COP和位错簇的单晶硅锭切下而得到。在通过提拉法制造单晶硅的情况下，通过适当地控制单晶硅的提拉速度V相对于刚提拉后的单晶内的生长方向的温度梯度G之比V/G，可以制造不含COP和位错簇的单晶硅(例如，参照上述专利文献4)。
对本发明的第1实施方案的硅晶片的制造方法进行说明。首先，通过CZ法生长单晶硅。此时，单晶硅中掺杂硼作为受体。接着，薄切所得的单晶硅锭以得到未热处理硅晶片。然后，对该未热处理硅晶片依次实施抛光、倒角加工、研削和蚀刻。
接着，对所得的未热处理硅晶片求出硼浓度和氧供体浓度。在从单晶硅锭切下晶片时，首先，可以以在轴方向上分割成数个块的方式切断单晶硅，再从各块切下晶片。对于产品用的未热处理硅晶片，可以不同于硼浓度和氧供体浓度测定用的未热处理硅晶片(评价用样品)，例如，在求出硼浓度和氧供体浓度之后从单晶硅锭切下。各晶片(未热处理硅晶片)的硼浓度和氧供体浓度可以基于上述(1)~(3)式求出。
基于求出的硼浓度和氧供体浓度，根据是否可判断为未热处理硅晶片的硼浓度为5×1014~7×1014个原子/cm3、且氧供体浓度为4×1014~8×1014个/cm3，判断是否对该硅晶片进行热处理。需说明的是，未热处理硅晶片中测定硼浓度和氧供体浓度的部分(区域)可以是晶片表面内的多点，也可以是仅中心一点。在任一情况下，均可判断是否进行热处理。
另外，判断是否进行热处理也可以以批次单位(lot unit)进行。以从同一块切下的硅晶片作为同一批次。在块为长条的情况下，也可以将细分该块而得的块定义为批次。以批次单位判断的情况下，可以基于上述(1)~(3)式，由批次的一部分未热处理硅晶片或由批次来源块的一部采集的评价用样品求出硼浓度和氧供体浓度，作为该批次整体的硼浓度和氧供体浓度。
热处理可以在300℃以上且800℃以下进行1秒~3600秒。该热处理时间相对于专利文献3的方法中所需要的热处理时间而言极短。本发明的热处理例如也可以通过适合短时间热处理的灯加热退火(lamp anneal)进行。热处理例如也可以在650~800℃进行1秒以上。另外，可以将供体消除等其他目的的热处理作为本发明的热处理(用于消灭或减少偏在LPD的热处理)实施。
硼浓度为5×1014~7×1014个原子/cm3、且氧供体浓度为4×1014~8×1014个/cm3的晶片中存在偏在LPD的可能性高。存在偏在LPD的情况下，通过该热处理消灭或减少偏在LPD。在热处理之后，对该硅晶片进行研磨。该研磨的进行与未热处理硅晶片是否包含偏在LPD无关(即，并非由于与偏在LPD的关系而特别进行)，是在制造半导体用硅晶片时通常进行的研磨。
期望基于本发明的热处理在上述研磨工序前进行，在进行了一次上述研磨工序之后由于某种理由进行再次研磨的情况下，也期望在其(最初的)研磨工序前进行。
在满足硼浓度为5×1014~7×1014个原子/cm3、且氧供体浓度为4×1014~8×1014个/cm3的要件的未热处理硅晶片或评价用样品为1片或多片的情况下，也可以以包含该未热处理硅晶片或评价用样品的批次单位进行热处理。
另一方面，基于求出的硼浓度和氧供体浓度，在未判断为硅晶片的硼浓度为5×1014~7×1014个原子/cm3、且氧供体浓度为4×1014~8×1014个/cm3的情况下，该硅晶片中未形成偏在LPD的可能性高。在该情况下，在不对该硅晶片进行热处理的情况下进行上述研磨。在不进行热处理的情况下进行上述研磨例如也可以是同时满足下述条件A和B的情况。
A：判断为硼浓度为5×1014~10×1014个原子/cm3、且氧供体浓度为1×1014~11×1014个/cm3。
B：未判断为硼浓度为5×1014~7×1014个原子/cm3、且氧供体浓度为4×1014~8×1014个/cm3。
在以未热处理硅晶片或评价用样品的硼浓度和氧供体浓度作为包含该未热处理硅晶片或评价用样品的批次的硼浓度和氧供体浓度的情况下，在未满足硼浓度为5×1014~7×1014个原子/cm3、且氧供体浓度为4×1014~8×1014个/cm3的要件时，也可以在对该批次的全部硅晶片都不进行热处理的情况下进行研磨。
在任一情况下，在研磨后清洗硅晶片，得到作为抛光晶片的产品。
接着，对本发明的第2实施方案的硅晶片的制造方法进行说明。首先，与第1实施方案的制造方法中同样地实施单晶硅锭的生长。接着，至少从该锭切下硼浓度和氧供体浓度测定用的晶片。也可以将锭暂且切断成块，再从该块切下测定用的晶片和产品用的晶片。
然后，对于该晶片，在结晶生长结束后50天以内实施硼浓度和氧供体浓度的测定。其结果，在判断为硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的情况下，在锭的结晶生长结束后50天以内从锭切下产品用的晶片。由此，在切下晶片之后，可以防止或抑制偏在LPD的发生。对于切下的晶片厚度，例如直径为约300mm的晶片可以是0.8~1.5mm。
另一方面，在未判断为硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的情况下，对从锭切下晶片的时机没有特别限制。即，该情况下，即便直接保管锭，随着时间推移而发生偏在LPD的可能性也极低，因此，可以在锭的结晶生长结束后50天以内从锭切下产品用的晶片，也可以在锭的结晶生长结束后超过50天之后切下。
在切下晶片之后，与本发明的第1实施方案同样地实施研磨以后的工序。
实施例
(实施例1)
对于能观察到偏在LPD的未热处理硅晶片和不能观察到偏在LPD的未热处理硅晶片，求出晶片的中心1点的硼浓度和氧供体浓度。任一者的未热处理硅晶片均不包含COP和位错簇。硼浓度通过使用上述(1)式的上述方法求出。氧供体浓度通过使用上述(2)式或(3)式的上述方法求出。另外，对于晶片上是否存在偏在LPD，组合包括晶片25片份额的数据，通过上述方法判断了LPD的分布。在上述观察到偏在LPD的未热处理硅晶片中，LPD密度相对高的区域与其他区域相比，LPD密度是5~14倍高。
图4概括了以上的结果，是示出硼浓度和氧供体浓度与偏在LPD发生的有无的关系的图。由图4可知，在观察到偏在LPD的大部分未热处理硅晶片中，硼浓度为5×1014~7×1014个原子/cm3，氧供体浓度都在4×1014~8×1014个/cm3的范围内。
通过对这样的未热处理硅晶片进行650℃下3秒~30分钟的热处理，可以大大降低在晶片表面观察到的偏在LPD的密度。通过热处理，偏在LPD区域中存在的LPD密度变为几分之一以下，但是偏在LPD区域外的LPD密度基本上没有变化。其结果，在偏在LPD区域和偏在LPD区域外，LPD密度的大的差异消失，偏在LPD区域的LPD密度相对于偏在LPD区域以外的区域的LPD密度之比在热处理后变得不足5。
如此，确认了可以通过本发明消灭或减少偏在LPD。其中，在上述硼浓度和氧供体浓度的范围内也存在未观察到偏在LPD的未热处理硅晶片。但是，通过对该范围的未热处理硅晶片一律地进行热处理，可以省略一一确认每1片晶片有无偏在LPD的工夫。
另外，在该试验中，对于硼浓度不足5×1014个原子/cm3或超过7×1014个原子/cm3，或者氧供体浓度不足4×1014个/cm3或超过8×1014个/cm3的范围的未热处理硅晶片，未观察到偏在LPD。
(实施例2)
通过提拉法生长420根单晶硅锭，改变从结晶生长结束后到从锭切下晶片的天数(下称“加工准备时间(lead time)”)，对于切下的晶片测定硼浓度和氧供体浓度，同时研究偏在LPD的有无。
图5是示出按晶片类别的加工准备时间的图，图5的右部示出关于加工准备时间的直方图。
作为晶片的类别，记为“(a)偏在LPD非发生晶片”的晶片(下称“类别(a)”)是未发生偏在LPD的晶片。类别(a)的晶片包括：满足硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件的晶片，和不满足该要件的晶片。在类别(a)的晶片中，加工准备时间超过50天的晶片均不满足硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件。
记为“(b)偏在LPD发生晶片”的晶片(下称“类别(b)”)是发生了偏在LPD的晶片，都满足了硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且上述氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件。
类别(a)的平均加工准备时间为39.8074天，相比之下，类别(b)的平均加工准备时间为60.2720天。在进行t检验时，类别(a)的平均加工准备时间与类别(b)的平均加工准备时间之差在5%的显著水平下是显著的。
由图5可知，发生了偏在LPD的晶片都是在结晶生长结束后经过50天之后从锭切下的。由该结果可知，通过在结晶生长结束后50天以内从锭切下晶片，可以防止偏在LPD的发生。

Claims (14)

1.硅晶片的制造方法，其特征在于，对于未热处理硅晶片，在硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的情况下，对上述未热处理硅晶片实施在300℃以上的温度下的热处理。
2.硅晶片的制造方法，其特征在于，对于单晶硅锭或从该锭切下的块，在硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的情况下，在上述锭的结晶生长结束后50天以内从上述锭或块切下晶片。
3.权利要求1或2所述的硅晶片的制造方法，其特征在于，在进行了供体消除热处理的情况下的电阻率为19Ω·cm以上且26Ω·cm以下。
4.硅晶片的制造方法，其特征在于，包括：
薄切含有硼作为受体的单晶硅以得到未热处理硅晶片的工序，
对于上述未热处理硅晶片求出硼浓度的工序，和
对于上述未热处理硅晶片求出氧供体浓度的工序，
基于上述求出硼浓度的工序中求出的硼浓度和上述求出氧供体浓度的工序中求出的氧供体浓度，判断是否对上述未热处理硅晶片实施在300℃以上的温度下的热处理。
5.权利要求4所述的硅晶片的制造方法，其特征在于，上述判断是，对于上述未热处理硅晶片，在不满足上述硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且上述氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件的情况下，判断为在不对上述未热处理硅晶片实施在300℃以上的温度下的热处理的情况下进行研磨。
6.权利要求4所述的硅晶片的制造方法，其特征在于，上述判断是，对于上述未热处理硅晶片，在满足上述硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且上述氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件的情况下，判断为在对上述未热处理硅晶片实施在300℃以上的温度下的热处理之后进行研磨。
7.权利要求4~6中任一项所述的硅晶片的制造方法，其特征在于，以批次单位判断是否对上述未热处理硅晶片实施在300℃以上的温度下的上述热处理。
8.硅晶片的制造方法，其特征在于，包括：
对于含有硼作为受体的单晶硅锭或从该锭切下的块，求出硼浓度的工序，和
对于上述锭或块求出氧供体浓度的工序，
基于上述求出硼浓度的工序中求出的硼浓度和上述求出氧供体浓度的工序中求出的氧供体浓度，判断是否在上述锭的结晶生长结束后50天以内从上述锭或块切下晶片。
9.权利要求8所述的硅晶片的制造方法，其特征在于，上述判断是，对于上述锭或块，在满足上述硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且上述氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件的情况下，判断为在上述锭的结晶生长结束后50天以内从上述锭或块切下晶片。
10.权利要求8或9所述的硅晶片的制造方法，其特征在于，以批次单位判断是否在上述锭的结晶生长结束后50天以内从上述锭或块切下晶片。
11.硅晶片的制造方法，其特征在于，对于含有硼作为受体的单晶硅锭或从该锭切下的块，在满足上述硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且上述氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件，并在上述锭的结晶生长结束后超过50天从上述锭或块切下晶片的情况下，对该切下的晶片实施在300℃以上的温度下的热处理。
12.硅晶片的制造方法，其特征在于，对于含有硼作为受体的单晶硅锭或从该锭切下的块，在满足上述硼浓度为5×1014个原子/cm3以上且7×1014个原子/cm3以下、并且上述氧供体浓度为4×1014个/cm3以上且8×1014个/cm3以下的要件，并在上述锭的结晶生长结束后50天以内从上述锭或块切下晶片的情况下，不对该切下的晶片实施在300℃以上的温度下的热处理。
13.硅晶片，其为用于在半导体器件生产线中监测颗粒的颗粒监测晶片，其特征在于，
通过权利要求1~12中任一项所述的制造方法制造。
14.硅晶片，其为不含COP和位错簇的硅晶片，其特征在于，
通过权利要求1~12中任一项所述的制造方法制造。
CN201580029564.0A 2014-06-02 2015-04-10 硅晶片及其制造方法 Active CN106463403B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014114335 2014-06-02
JP2014-114335 2014-06-02
PCT/JP2015/002025 WO2015186288A1 (ja) 2014-06-02 2015-04-10 シリコンウェーハおよびその製造方法

Publications (2)

Publication Number Publication Date
CN106463403A true CN106463403A (zh) 2017-02-22
CN106463403B CN106463403B (zh) 2020-05-05

Family

ID=54766375

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580029564.0A Active CN106463403B (zh) 2014-06-02 2015-04-10 硅晶片及其制造方法

Country Status (7)

Country Link
US (1) US10526728B2 (zh)
JP (2) JP6187689B2 (zh)
KR (1) KR101895817B1 (zh)
CN (1) CN106463403B (zh)
DE (1) DE112015002599T5 (zh)
TW (2) TWI580826B (zh)
WO (1) WO2015186288A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110770887A (zh) * 2017-07-18 2020-02-07 胜高股份有限公司 硅晶片制造工序的评价方法和硅晶片的制造方法
CN106463403B (zh) * 2014-06-02 2020-05-05 胜高股份有限公司 硅晶片及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6614066B2 (ja) * 2016-08-22 2019-12-04 株式会社Ｓｕｍｃｏ シリコン接合ウェーハの製造方法
JP6841202B2 (ja) * 2017-10-11 2021-03-10 株式会社Sumco 半導体ウェーハの評価方法および半導体ウェーハの製造方法
JP7463934B2 (ja) 2020-10-07 2024-04-09 信越半導体株式会社 Ｎ型シリコン単結晶ウェーハの製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205048A (ja) * 1996-01-26 1997-08-05 Rohm Co Ltd 半導体装置製造計画作成装置および半導体装置製造計画作成方法
JP2002104897A (ja) * 2000-09-26 2002-04-10 Shin Etsu Handotai Co Ltd シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法
CN101228301A (zh) * 2005-05-19 2008-07-23 Memc电子材料有限公司 高电阻率硅结构和用于制备该结构的方法
CN101521199A (zh) * 2008-02-29 2009-09-02 胜高股份有限公司 硅衬底及其制造方法
CN101638806A (zh) * 2008-07-31 2010-02-03 科发伦材料株式会社 硅晶片的制造方法
JP2010283144A (ja) * 2009-06-04 2010-12-16 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
CN102362017A (zh) * 2009-03-25 2012-02-22 胜高股份有限公司 硅晶片及其制造方法
JP2013119486A (ja) * 2011-12-06 2013-06-17 Shin Etsu Handotai Co Ltd シリコン単結晶の評価方法およびシリコン単結晶の製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6031232A (ja) * 1983-07-29 1985-02-18 Toshiba Corp 半導体基体の製造方法
JPH0786289A (ja) * 1993-07-22 1995-03-31 Toshiba Corp 半導体シリコンウェハおよびその製造方法
US5629216A (en) * 1994-06-30 1997-05-13 Seh America, Inc. Method for producing semiconductor wafers with low light scattering anomalies
WO1999057344A1 (fr) * 1998-05-01 1999-11-11 Nippon Steel Corporation Plaquette de semi-conducteur en silicium et son procede de fabrication
TW505710B (en) * 1998-11-20 2002-10-11 Komatsu Denshi Kinzoku Kk Production method for silicon single crystal and production device for single crystal ingot, and heat treating method for silicon single crystal wafer
JP4078782B2 (ja) 2000-03-14 2008-04-23 株式会社Ｓｕｍｃｏ 高品質シリコン単結晶の製造方法
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
JP4822582B2 (ja) * 2000-12-22 2011-11-24 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 ボロンドープされたシリコンウエハの熱処理方法
KR101313326B1 (ko) * 2006-12-29 2013-09-27 에스케이하이닉스 주식회사 후속 열처리에 의해 산소 침전물로 되는 유핵의 분포가제어된 실리콘 웨이퍼 및 그 제조방법
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
US8263484B2 (en) * 2009-03-03 2012-09-11 Sumco Corporation High resistivity silicon wafer and method for manufacturing the same
JP5515406B2 (ja) 2009-05-15 2014-06-11 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
JP5707682B2 (ja) 2009-08-21 2015-04-30 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
WO2011105255A1 (ja) * 2010-02-26 2011-09-01 株式会社Sumco 半導体ウェーハの製造方法
FR2959351B1 (fr) * 2010-04-26 2013-11-08 Photowatt Int Procede de preparation d’une structure de type n+pp+ ou de type p+nn+ sur plaques de silicium
US20130109180A1 (en) * 2010-07-08 2013-05-02 Sumco Corporation Method for polishing silicon wafer, and polishing solution for use in the method
SG194904A1 (en) * 2011-06-03 2013-12-30 Memc Singapore Pte Ltd Processes for suppressing minority carrier lifetime degradation in silicon wafers
JP5682471B2 (ja) 2011-06-20 2015-03-11 信越半導体株式会社 シリコンウェーハの製造方法
KR101246493B1 (ko) * 2011-07-08 2013-04-01 주식회사 엘지실트론 웨이퍼의 결함 평가방법
US9281206B2 (en) * 2011-10-12 2016-03-08 The Regents Of The University Of California Semiconductor processing by magnetic field guided etching
JP5621791B2 (ja) * 2012-01-11 2014-11-12 信越半導体株式会社 シリコン単結晶ウェーハの製造方法及び電子デバイス
JP6111572B2 (ja) * 2012-09-12 2017-04-12 富士電機株式会社 半導体装置および半導体装置の製造方法
FR2997096B1 (fr) * 2012-10-23 2014-11-28 Commissariat Energie Atomique Procede de formation d'un lingot en silicium de resistivite uniforme
JP2014236093A (ja) * 2013-05-31 2014-12-15 サンケン電気株式会社 シリコン系基板、半導体装置、及び、半導体装置の製造方法
WO2015107562A1 (ja) * 2014-01-14 2015-07-23 株式会社Sumco シリコンウェーハおよびその製造方法
JP6156188B2 (ja) * 2014-02-26 2017-07-05 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
CN106463403B (zh) * 2014-06-02 2020-05-05 胜高股份有限公司 硅晶片及其制造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205048A (ja) * 1996-01-26 1997-08-05 Rohm Co Ltd 半導体装置製造計画作成装置および半導体装置製造計画作成方法
JP2002104897A (ja) * 2000-09-26 2002-04-10 Shin Etsu Handotai Co Ltd シリコン結晶及びシリコン結晶ウエーハ並びにその製造方法
CN101228301A (zh) * 2005-05-19 2008-07-23 Memc电子材料有限公司 高电阻率硅结构和用于制备该结构的方法
CN101521199A (zh) * 2008-02-29 2009-09-02 胜高股份有限公司 硅衬底及其制造方法
CN101638806A (zh) * 2008-07-31 2010-02-03 科发伦材料株式会社 硅晶片的制造方法
CN102362017A (zh) * 2009-03-25 2012-02-22 胜高股份有限公司 硅晶片及其制造方法
JP2010283144A (ja) * 2009-06-04 2010-12-16 Sumco Corp シリコンウェーハ及びその製造方法、並びに、半導体デバイスの製造方法
JP2013119486A (ja) * 2011-12-06 2013-06-17 Shin Etsu Handotai Co Ltd シリコン単結晶の評価方法およびシリコン単結晶の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106463403B (zh) * 2014-06-02 2020-05-05 胜高股份有限公司 硅晶片及其制造方法
CN110770887A (zh) * 2017-07-18 2020-02-07 胜高股份有限公司 硅晶片制造工序的评价方法和硅晶片的制造方法
US11626331B2 (en) 2017-07-18 2023-04-11 Sumco Corporation Method of evaluating silicon wafer manufacturing process and method of manufacturing silicon wafer

Also Published As

Publication number Publication date
WO2015186288A1 (ja) 2015-12-10
CN106463403B (zh) 2020-05-05
JP6388058B2 (ja) 2018-09-12
KR20170005107A (ko) 2017-01-11
US20170044688A1 (en) 2017-02-16
JP6187689B2 (ja) 2017-08-30
TW201608064A (zh) 2016-03-01
TWI571541B (zh) 2017-02-21
KR101895817B1 (ko) 2018-09-07
DE112015002599T5 (de) 2017-04-06
TWI580826B (zh) 2017-05-01
JPWO2015186288A1 (ja) 2017-04-20
TW201643281A (zh) 2016-12-16
US10526728B2 (en) 2020-01-07
JP2017200878A (ja) 2017-11-09

Similar Documents

Publication Publication Date Title
JP6388058B2 (ja) シリコンウェーハの製造方法
US9343379B2 (en) Method to delineate crystal related defects
US7718446B2 (en) Evaluation method for crystal defect in silicon single crystal wafer
JP6565624B2 (ja) シリコンウェーハの品質評価方法およびシリコンウェーハの製造方法
JP2013004825A (ja) シリコンウェーハ及びその製造方法
Angelskår et al. Characterization of oxidation-induced stacking fault rings in Cz silicon: Photoluminescence imaging and visual inspection after wright etch
CN109477241B (zh) 硅晶片的评价方法及制造方法
US10192754B2 (en) Epitaxial silicon wafer and method for producing the epitaxial silicon wafer
JP6731161B2 (ja) シリコン単結晶の欠陥領域特定方法
KR102661941B1 (ko) 웨이퍼의 결함 영역의 평가 방법
JP7172955B2 (ja) シリコン単結晶の欠陥領域判定方法およびシリコン単結晶の製造方法
JPWO2007142026A1 (ja) 単結晶シリコンウェーハのｃｏｐ発生要因の判定方法
CN111279461B (zh) 由单晶硅组成的半导体晶片
CN116642914B (zh) 一种重掺砷低电阻率硅单晶微缺陷的检测方法
WO2001016410A1 (fr) Procede de fabrication de silicium monocristallin, silicium monocristallin fabrique par ce procede et plaquette de silicium
JP2007142063A (ja) シリコン単結晶ウエーハ、これを用いたデバイスの製造方法、並びにそのシリコン単結晶ウエーハの製造方法及び評価方法
JP2021172573A (ja) ウェーハの欠陥領域の判定方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant