CN111279461B - 由单晶硅组成的半导体晶片 - Google Patents

由单晶硅组成的半导体晶片 Download PDF

Info

Publication number
CN111279461B
CN111279461B CN201880069572.1A CN201880069572A CN111279461B CN 111279461 B CN111279461 B CN 111279461B CN 201880069572 A CN201880069572 A CN 201880069572A CN 111279461 B CN111279461 B CN 111279461B
Authority
CN
China
Prior art keywords
wafer
less
semiconductor wafer
base wafer
front side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880069572.1A
Other languages
English (en)
Other versions
CN111279461A (zh
Inventor
T·米勒
M·博伊
M·格姆利希
A·扎特勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of CN111279461A publication Critical patent/CN111279461A/zh
Application granted granted Critical
Publication of CN111279461B publication Critical patent/CN111279461B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thermal Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

一种单晶硅的半导体晶片，所述半导体晶片包括：抛光的正面和背面；剥蚀区，其从抛光的正面向背面延伸至不小于30μm深度；以及与剥蚀区邻近的区域，其包括可生长成BMD的BMD种子，其中，距正面120μm的距离处的BMD密度不小于2×108cm‑3。

Description

由单晶硅组成的半导体晶片
技术领域
本发明涉及一种具有正面和背面的由单晶硅制成的半导体晶片，其中，半导体晶片包括从正面在背面的方向上延伸一定深度的剥蚀区以及与剥蚀区邻近并包含BMD种子的区域。
背景技术
剥蚀区是半导体晶片的这样的区域：所述区域从正面在背面的方向上延伸一定深度，并且在所述区域中不形成被称为BMD(体微缺陷：bulk micro defect)的氧沉淀物。剥蚀区通常意在用作容纳电子组件的位置。
与剥蚀区邻近的是进一步延伸到半导体晶片的内部(体)中且包含BMD种子的区域。BMD种子借助于热处理而生长成BMD。BMD充当所谓的内部吸气剂、特别是可以结合金属杂质的内部吸气剂。在主要用于在剥蚀区中构造电子组件的热处理的过程中，也有可能使BMD种子生长成BMD。
已知的是，当寻求较高密度的BMD时，在单晶中存在空位是有利的。US 2002/0170631 A1描述了一种用于生产具有深剥蚀区的单晶硅半导体晶片的方法。该方法包括半导体晶片的热处理(RTA处理、快速热退火(rapid thermal anneal))，所述热处理包括对半导体晶片的短时间快速加热和冷却。RTA处理将在包含不小于100ppma且不大于10,000ppma的氧浓度的气氛中执行。此外，所描述的方法被为使得形成空位的浓度分布，其中，空位的峰值密度在半导体晶片的正面与背面之间的中部或接近中部处实现。由于空位的浓度分布、BMD种子的浓度分布以及BMD的浓度分布相关联，因此BMD的峰值密度也在中部或接近中部处被发现。
具有3D架构的现代集成电路的生产需要提供较深地延伸到半导体晶片中的剥蚀区以及包括可生长成BMD的BMD种子的邻接区域，其中，BMD与剥蚀区之间的距离应尽可能小。一种已知的过程包括贯通硅过孔(TSV：through silicon via)的制造以及从背面对半导体晶片进行背面研磨直到远超过半导体晶片的中部为止(M.Moyoshi，Proceedings ofIEEE，第97卷，第1期，2009年1月)。BMD与剥蚀区的接近被描述为确保了在背面研磨的半导体晶片中也具有足够密度的吸气剂中央，特别是即使在电子组件的结构的构造期间也是如此。
发明内容
因此，本发明的目的是提供一种更好地满足所述要求的单晶硅的半导体晶片。
该目的通过这样的单晶硅的半导体晶片来实现：所述半导体晶片包括：抛光的正面和背面；
剥蚀区，其从抛光的正面向背面延伸至不小于30μm深度；以及
与剥蚀区邻近的区域，所述区域包括可生长成BMD的BMD种子，其中，距正面120μm的距离处的BMD密度不小于2×108cm-3。
单晶硅的半导体晶片是未涂覆的半导体晶片或涂覆有至少一个外延层的半导体晶片。当单晶硅的半导体晶片涂覆有外延层时，外延层的上表面形成半导体晶片的正面。所述至少一个外延层优选地具有不小于1μm且不大于5μm的厚度。
在本发明的第一优选实施例中，单晶硅的半导体晶片是未涂覆的单晶硅的基体晶片，其剥蚀区从抛光的正面延伸至不小于45μm的深度，其中，半导体晶片在与剥蚀区邻近的区域中包括BMD种子，在所述BMD种子生长成BMD之后，距正面120μm的距离处的BMD密度不小于3×109cm-3。
在本发明的第二优选实施例中，单晶硅的半导体晶片是涂覆有单晶硅的至少一个外延层的单晶的基体晶片，其剥蚀区从被涂覆的基体晶片的抛光的正面延伸至不小于45μm的深度，其中，半导体晶片在与剥蚀区邻近的区域中包括BMD种子，在所述BMD种子生长成BMD之后，距正面120μm的距离处的BMD密度不小于3×109cm-3。
所述至少一个外延层具有优选地不小于1μm且不大于5μm的厚度。本发明的第二优选实施例的半导体晶片优选地是具有n/n-掺杂或p/p-掺杂的外延涂覆的基体晶片。n型掺杂剂优选地是磷，p型掺杂剂优选地是硼。
在本发明的第三优选实施例中，单晶硅的半导体晶片是未涂覆的单晶硅的基体晶片，其剥蚀区从抛光的正面延伸至不小于30μm的深度，其中，半导体晶片在与剥蚀区邻近的区域中包括BMD种子，在所述BMD种子生长成BMD之后，距正面120μm的距离处的BMD密度不小于2×108cm-3。生产本发明的第三实施例的半导体晶片需要较少数量的工艺步骤。
本发明的单晶硅的半导体晶片在剥蚀区下方的区域中包括可生长成BMD的BMD种子。优选的是生长的BMD的密度从峰值密度在中心平面的方向上降低的情况。单晶硅的半导体晶片可以从背面被背面研磨为剩余厚度，同时优选地保留其中可生长成BMD的峰值密度的区域。
在剥蚀区中，少数电荷载流子的平均寿命优选地大于1000μs。
本发明的单晶硅的半导体晶片的背面优选地负荷有不大于100个缺陷。
本发明的第一优选实施例的半导体晶片的生产包括以下工艺步骤：
提供单晶硅的基体晶片；
通过DSP抛光基体晶片；
将基体晶片装载到RTA反应器；
在具有不小于0.5体积％且不大于2体积％的氧气比例的由氩气和氧气组成的气氛中，在处于不小于1275℃且不大于1295℃的温度范围内的温度下，对基体晶片进行第一RTA处理不小于15s且不大于30s的时间；
将第一RTA处理后的基体晶片冷却至不大于800℃的温度，其中，被供给到半导体晶片的气体被重新设定为100体积％的氩气；
在由氩气组成的气氛中，在处于不小于1280℃且不大于1300℃的温度范围内的温度下，对基体晶片进行第二RTA处理不小于20s且不大于35s的时间；
从半导体晶片的正面去除氧化物层；以及
通过CMP抛光基体晶片的正面。
DSP(双面抛光：double side polishing)是在抛光过程中对基体晶片的正面和背面同时抛光的抛光过程。
CMP(化学机械抛光：chemical mechanical polishing)是在抛光过程中对基体晶片的正面或背面抛光的抛光过程。
在第一RTA处理后存在于基体晶片上的氧化物层优选地通过用HF水溶液处理基体晶片而从基体晶片的正面去除。HF水溶液优选地包含不小于0.5重量％的HF且不大于2重量％的HF，并且处理时间优选地不小于150s且不大于350s。
本发明的第二优选实施例的半导体晶片的生产包括以下工艺步骤：
提供单晶硅的基体晶片；
通过DSP抛光基体晶片；
通过CMP抛光基体晶片的正面；
在基体晶片的正面上沉积单晶硅的至少一个外延层；
将涂覆的基体晶片装载到RTA反应器；
在具有不小于0.5体积％且不大于2体积％的氧气比例的由氩气和氧气组成的气氛中，在处于不小于1275℃且不大于1295℃的温度范围内的温度下，对涂覆的基体晶片进行第一RTA处理不小于15s且不大于30s的时间；
将第一RTA处理后的涂覆的基体晶片冷却至不大于800℃的温度，其中，被供给到半导体晶片的气体被重新设定为100体积％的氩气；
在由氩气组成的气氛中，在处于不小于1280℃且不大于1300℃的温度范围内的温度下，对涂覆的基体晶片进行第二RTA处理不小于20s且不大于35s的时间；
从涂覆的半导体晶片的正面去除氧化物层；以及
通过CMP抛光涂覆的基体晶片的正面。
在第一RTA处理后存在于涂覆的基体晶片上的氧化物层优选地通过用HF水溶液处理涂覆的基体晶片而从涂覆的基体晶片的正面去除。HF水溶液优选地包含不小于0.5重量％的HF且不大于2重量％的HF，并且处理时间优选地不小于150s且不大于350s。
所述至少一个外延层在基体晶片上的沉积优选地通过CVD(化学气相沉积(chemical vapor deposition))进行，并且优选地在单晶片反应器、例如诸如US 2010/0213168 A1中所述的单晶片反应器中进行。优选的沉积气体包含三氯硅烷作为硅源。那么，沉积温度优选地不小于1110℃且不大于1180℃、特别是优选为1130℃。此外，沉积气体优选地包含n型或p型的掺杂剂。
本发明的第三优选实施例的半导体晶片的生产包括以下工艺步骤：
提供单晶硅的基体晶片；
将基体晶片装载到RTA反应器；
在具有不小于0.5体积％且不大于3.0体积％的氧气比例的由氮气和氧气组成的气氛中，在处于不小于1250℃且不大于1310℃的温度范围内的温度下，对基体晶片进行第一RTA处理不小于5s且不大于40s的时间；
将第一RTA处理后的基体晶片冷却至不大于800℃的温度，其中，被供给到基体晶片的气体被重新设定为100体积％的氩气；
在由氩气组成的气氛中，在处于不小于1280℃且不大于1300℃的温度范围内的温度下，对基体晶片进行第二RTA处理不小于20s且不大于35s的时间；
通过DSP抛光基体晶片；以及
通过CMP抛光基体晶片的正面。
在第一RTA处理后存在于基体晶片上的氧化物层优选地通过DSP抛光基体晶片而从基体晶片的正面去除。由此获得的从基体晶片的正面和背面去除的材料在每种情况下优选地不小于8μm。
提供单晶硅的基体晶片的步骤是在所描述的生产工艺开始时所述的步骤。基体晶片优选地从通过CZ法拉制的单晶硅的单晶来切割，并进行进一步处理。在CZ法中，硅在由石英制成的坩埚中熔化，并且单晶在被浸入所得的熔体中且被升高的籽晶的末端生长。坩埚材料通过与熔体接触而部分溶解，并且以此方式提供后面生长BMD所需的氧气。
单晶硅的单晶优选地具有不小于300mm的直径。从单晶切割的基体晶片优选地源自n区。n区描述了既不包含空位的团聚体、也不包含硅间隙原子或OSF缺陷(氧化引起的堆垛层错)的团聚体的单晶硅。例如，当单晶根据CZ法来拉制并且在结晶边界处的拉制速度V和轴向温度梯度G的V/G比被控制为使得其保持在临界极限之间时，形成这样的材料。
优选地，从其中切割所提供的单晶硅的基体晶片的单晶不故意掺杂氮或碳。因此，所提供的单晶硅的基体晶片包含优选地浓度不大于3×1012原子/cm3的氮和优选地浓度不大于2.5×1015原子/cm3的碳。考虑到根据新的ASTM的校准因子，所提供的基体晶片中的氧浓度优选地不小于4.5×1017原子/cm3且不大于5.5×1017原子/cm3。
从单晶切割出的基体晶片可以使用诸如研磨和蚀刻的机械和化学处理步骤进行进一步处理。优选的是，提供已经进行了至少一个材料去除处理操作的单晶硅的基体晶片，其中，在提供基体晶片之前进行的最后的材料去除处理优选地是通过蚀刻的处理。
所提供的并且可选地外延涂覆的单晶硅的基体层装载到RTA反应器中，并且在第一RTA处理过程中，优选地以不小于50℃/s的速率被加热到目标温度。
在第一RTA处理之后，所提供的并且可选地外延涂覆的基体层保留在RTA反应器中并且被冷却、优选地冷却到不大于800℃的温度。冷却速率优选地不小于30℃/s。被供给到RTA反应器中的气体同时转换为100％氩气。
在第二RTA处理的过程中，所提供的并且可选地外延涂覆的单晶硅的基体层优选地以不小于50℃/s的速率被加热到目标温度。
第一RTA处理的结束与第二RTA处理的开始之间的时间优选地不小于25s且不大于50s。
根据本发明的半导体晶片(根据第一、第二和第三实施例)的具有缺陷的负荷优选地通过在第一RTA处理之前使氧气(100体积％)通过RTA反应器来减少、优选地以不小于8slm且不大于18slm(每分钟标准升)的流量通过RTA反应器。例如，半导体晶片的缺陷负荷可以使用高分辨率激光散射系统来分析。本文中包含的分析结果中的部分是使用来自Rudolph Technologies的边缘及背面检查模块(EBI：edge and back side inspectionmodule)获得的，所述模块允许确定在背面上的诸如颗粒、划痕、表面缺陷和雾度的缺陷，本文中包含的分析结果中的部分是利用KLA Tencor Surfscan SP3检查系统获得的，所述检查系统检测在正面上的LLS缺陷(局部光散射体)。
本发明的单晶硅的半导体晶片包括具有BMD种子的区域，所述区域位于剥蚀区的下方并且与剥蚀区邻近。BMD种子是包括空位的中央，在沉淀热处理后，BMD可在所述空位中生长。沉淀热处理不是用于生产根据本发明的半导体晶片的方法的组成部分，但是对于测试BMD是否可以以所需的密度生长或者对于BMD生长为表现出其作为吸气剂中央的活性而言是必需的。因此，沉淀热处理作为测试执行或者优选地在将单晶硅的半导体晶片进一步加工成电子组件的过程中执行。
用于测试目的的典型的沉淀热处理包括根据本发明的半导体晶片的两阶段沉淀热处理，所述两阶段沉淀热处理在氧气下在780℃的温度下持续3小时(阶段1，稳定化步骤)以及在1000℃的温度下持续16小时(阶段2，生长步骤)。
生长的BMD的密度可以例如使用来自日本Raytex Corporation的MO-441检测器通过作为分析方法的IR激光散射断层摄影术而沿着半导体晶片的折断边缘来确定。测量结果的分析评估通常通过在图中例如在彼此等距的至少25个径向测量位置P处绘制沿着半导体晶片的半径的BMD的平均密度(DBMD)(在每个径向测量位置处在7-300μm的深度内的平均，其中，BMD缺陷密度在深度轴上每5μm测量一次)来执行。在径向测量位置P处还确定了从第一个遇到的BMD到正面的距离DZ1，该距离在图中沿着半导体晶片的半径绘制。距离DZ1的算术平均值表示剥蚀区从抛光的正面延伸到半导体晶片内部的深度。在图中还可绘制出随径向测量位置P的BMD的平均尺寸sav(在每个径向测量位置处在7-300μm的深度内测量，在深度轴上每5μm测量BMD缺陷尺寸)以及基于特定径向测量位置P的BMD的密度(DBMD)在深度方向上的分布、即沿着到半导体晶片的正面的距离d的分布。
下文中参考附图并借助于示例进一步阐明本发明。
提供具有300mm的直径的单晶硅的基体晶片。基体晶片由n区域组成并且具有处于蚀刻状态的表面。基体晶片的第一部分经历根据本发明的用于生产根据第一优选实施例的半导体晶片的方法。
在第一RTA处理之前，氧气(100体积％)以10slm的流量通过RTA反应器。然后，第一RTA处理在氩气和氧气(氧气比例为1体积％)的气氛中在1290℃的温度下进行。第一RTA处理在此温度下的持续时间为20s。随后，基体晶片冷却至600℃的温度，并在此温度下保持40s的时间同时被供给到半导体晶片的气体被转换为100％的氩气。随后在1295℃的温度下且在氩气气氛中进行第二RTA处理，持续30s的时间。
然后，所形成的氧化物层从基体晶片被去除，并且基体晶片的正面通过CMP抛光。所得的根据本发明的第一实施例的半导体晶片经历用于测试目的的两阶段沉淀热处理。
基体晶片的第二部分经历根据本发明的用于生产根据第三优选实施例的半导体晶片的方法。
在第一RTA处理之前，氧气(100体积％)以10slm的流量通过RTA反应器。然后，第一RTA处理在由氮气和氧气(氧气比例为1体积％)组成的气氛中在1290℃的温度下进行。第一RTA处理在此温度下的持续时间为20s。随后，基体晶片冷却至600℃的温度，并在此温度下保持40s的时间同时被供给到半导体晶片的气体被转换为100％的氩气。
随后在1295℃的温度下且在氩气气氛中进行第二RTA处理，持续30s的时间。
随后，基体晶片首先通过DSP抛光，然后通过CMP抛光，并且同样地，所得的根据本发明的第三实施例的半导体晶片经历用于测试目的的两阶段沉淀热处理。
具体实施方式
图1和图2分别示出了使用第一实施例的半导体晶片(图1)和第三实施例的半导体晶片(图2)的代表性示例的BMD的平均密度DBMD的径向分布。
图3和图4分别示出了使用第一实施例的具有深度不小于45μm(图3)的剥蚀区的半导体晶片(图3)和第三实施例的具有深度不小于30μm(图4)的剥蚀区的半导体晶片(图4)的代表性示例的距离DZ1的径向分布。
图5和图6分别示出了使用第一实施例的半导体晶片(图5)和第三实施例的半导体晶片(图6)的代表性示例的随其径向位置的BMD的平均尺寸sav。
图7至图12分别示出了使用第一实施例的半导体晶片(图7、图8和图9)和第三实施例的半导体晶片(图10、图11和图12)的代表性示例的BMD的平均密度DBMD的深度分布，其中，在中央处的深度分布(P＝0mm；图7和图10)、在半半径处的深度分布(P＝75mm；图8和图11)以及在径向距离P＝140mm处的深度分布(图9和图12)被确定。
图13和图14示出了在利用上述边缘及背面检查模块(EBI)对半导体晶片的代表性背面进行分析之后获得的分析结果。图13示出了具有大于0.2μm且小于100个缺陷的8个缺陷的本发明的半导体晶片的背面的典型性缺陷负荷，其中，在半导体晶片的生产期间，需要谨慎确保纯氧在第一RTA处理之前以10slm的流量通过了RTA反应器。如果免去使氧气通过反应器，则背面的缺陷负荷明显更大，并且能检测到具有高缺陷密度的环形缺陷区域(图14)(进而测量并描绘了大于0.2μm的所有缺陷)。另一方面，在第一RTA处理之前将氧气的流量设置为例如25slm的值是不利的。在这种情况下，具有≥0.13μm的乳胶球等效值的LLS缺陷的数量高得无法接受。当氧气的流量被选择为落入不小于8slm且不大于18slm的范围内时，不会出现这种情况。图15参考盒须图示出了这种差异，其中，LLS缺陷的数量N已被标准化。通过在晶片虚设件的存在下进行而以规则的间隔重新调节RTA反应器的氧化状态通常是有利的。这优选地在具有20-25slm的流量且75-100％比例的O2体积％的Ar/O2环境中进行。

Claims (4)

1.一种用于制造单晶硅的半导体晶片的方法，所述方法包括：
提供单晶硅的基体晶片；
通过双面抛光(DSP)抛光基体晶片；
通过化学机械抛光(CMP)抛光基体晶片的正面；
在基体晶片的正面上沉积单晶硅的至少一个外延层，从而形成涂覆的基体晶片；
将涂覆的基体晶片装载到快速热退火(RTA)反应器；
在具有不小于0.5体积％且不大于2体积％的氧气比例的由氩气和氧气组成的气氛中，在处于不小于1275℃且不大于1295℃的温度范围内的温度下，对涂覆的基体晶片进行第一快速热退火处理不小于15s且不大于30s的时间；
将第一快速热退火处理后的涂覆的基体晶片冷却至不大于800℃的温度，其中，被供给到涂覆的基体晶片的气体被设定为100体积％的氩气；
在由氩气组成的气氛中，在处于不小于1280℃且不大于1300℃的温度范围内的温度下，对涂覆的基体晶片进行第二快速热退火处理不小于20s且不大于35s的时间；
从涂覆的基体晶片的正面去除氧化物层；以及
通过化学机械抛光抛光涂覆的基体晶片的正面。
2.根据权利要求1所述的方法，其中，通过用HF水溶液处理涂覆的基体晶片来去除氧化物层；和/或
在第一快速热退火处理之前，使100体积％氧气通过快速热退火反应器。
3.根据权利要求1或2所述的方法，其中，涂覆的基体晶片包括剥蚀区，所述剥蚀区从涂覆的基体晶片的抛光的正面延伸到不小于45μm的深度，并且所述半导体晶片在与剥蚀区邻近的区域中包括能够生长成体微缺陷的体微缺陷种子，其中，距抛光的正面120μm的距离处的体微缺陷的密度不小于3×109cm-3。
4.根据权利要求1或2所述的方法，其中，所制造的单晶硅的半导体晶片具有从峰值密度在中心平面的方向上降低的生长的体微缺陷的密度。
CN201880069572.1A 2017-10-26 2018-10-09 由单晶硅组成的半导体晶片 Active CN111279461B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017219255.0A DE102017219255A1 (de) 2017-10-26 2017-10-26 Halbleiterscheibe aus einkristallinem Silizium
DE102017219255.0 2017-10-26
PCT/EP2018/077497 WO2019081201A1 (de) 2017-10-26 2018-10-09 Halbleiterscheibe aus einkristallinem silizium

Publications (2)

Publication Number Publication Date
CN111279461A CN111279461A (zh) 2020-06-12
CN111279461B true CN111279461B (zh) 2023-08-15

Family

ID=63965626

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880069572.1A Active CN111279461B (zh) 2017-10-26 2018-10-09 由单晶硅组成的半导体晶片

Country Status (9)

Country Link
US (2) US20200248333A1 (zh)
EP (1) EP3701563B1 (zh)
JP (2) JP2021500302A (zh)
KR (1) KR102450059B1 (zh)
CN (1) CN111279461B (zh)
DE (1) DE102017219255A1 (zh)
SG (1) SG11202003708UA (zh)
TW (1) TWI694183B (zh)
WO (1) WO2019081201A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3929334A1 (de) 2020-06-23 2021-12-29 Siltronic AG Verfahren zur herstellung von halbleiterscheiben

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1074771A (ja) * 1996-06-28 1998-03-17 Sumitomo Sitix Corp シリコン単結晶ウェーハの熱処理方法とその熱処理装置並びにシリコン単結晶ウェーハとその製造方法
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
JP2003115491A (ja) * 2001-10-03 2003-04-18 Sumitomo Mitsubishi Silicon Corp シリコン半導体基板の熱処理方法
JP2003318114A (ja) * 2002-04-23 2003-11-07 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
KR20050012500A (ko) * 2003-07-25 2005-02-02 주식회사 실트론 실리콘웨이퍼의 결함 검출방법
CN1591781A (zh) * 2003-09-05 2005-03-09 海力士半导体有限公司 硅晶片及其制造方法
CN101074489A (zh) * 2006-04-14 2007-11-21 东芝陶瓷株式会社 硅晶片
EP1879224A2 (en) * 2002-04-10 2008-01-16 MEMC Electronic Materials, Inc. Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
JP2009231429A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハの製造方法
CN101622381A (zh) * 2007-02-26 2010-01-06 信越半导体股份有限公司 单晶硅芯片的制造方法
CN101638807A (zh) * 2008-07-31 2010-02-03 科发伦材料株式会社 硅晶片、硅晶片的制造方法及硅晶片的热处理方法
CN102168314A (zh) * 2011-03-23 2011-08-31 浙江大学 直拉硅片的内吸杂工艺

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998000860A1 (fr) * 1996-06-28 1998-01-08 Sumitomo Sitix Corporation Procede et dispositif de traitement thermique d'une plaquette en silicium monocristallin, plaquette en silicium monocristallin et procede de production d'une plaquette en silicium monocristallin
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
KR100816696B1 (ko) 1998-09-02 2008-03-27 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 개선된 내부 게터링을 갖는 열어닐된 웨이퍼
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
JP3988307B2 (ja) * 1999-03-26 2007-10-10 株式会社Ｓｕｍｃｏ シリコン単結晶、シリコンウェーハ及びエピタキシャルウェーハ
US6808781B2 (en) * 2001-12-21 2004-10-26 Memc Electronic Materials, Inc. Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
JP4794137B2 (ja) * 2004-04-23 2011-10-19 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 シリコン半導体基板の熱処理方法
KR100573473B1 (ko) 2004-05-10 2006-04-24 주식회사 실트론 실리콘 웨이퍼 및 그 제조방법
JP2006261632A (ja) * 2005-02-18 2006-09-28 Sumco Corp シリコンウェーハの熱処理方法
DE102005013831B4 (de) * 2005-03-24 2008-10-16 Siltronic Ag Siliciumscheibe und Verfahren zur thermischen Behandlung einer Siliciumscheibe
JP2007045662A (ja) * 2005-08-10 2007-02-22 Sumco Corp 半導体シリコンウェーハおよびその製造方法
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
DE102009010556B4 (de) 2009-02-25 2013-11-07 Siltronic Ag Verfahren zur Herstellung von epitaxierten Siliciumscheiben
JP2013129564A (ja) * 2011-12-21 2013-07-04 Siltronic Ag シリコン単結晶基板およびその製造方法
WO2014078847A1 (en) * 2012-11-19 2014-05-22 Sunedison, Inc. Production of high precipitate density wafers by activation of inactive oxygen precipitate nuclei by heat treatment
JP5976030B2 (ja) * 2014-04-11 2016-08-23 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
DE102014208815B4 (de) * 2014-05-09 2018-06-21 Siltronic Ag Verfahren zur Herstellung einer Halbleiterscheibe aus Silizium
DE102015200890A1 (de) * 2015-01-21 2016-07-21 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
KR102453743B1 (ko) * 2016-12-28 2022-10-11 썬에디슨 세미컨덕터 리미티드 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5788763A (en) * 1995-03-09 1998-08-04 Toshiba Ceramics Co., Ltd. Manufacturing method of a silicon wafer having a controlled BMD concentration
JPH1074771A (ja) * 1996-06-28 1998-03-17 Sumitomo Sitix Corp シリコン単結晶ウェーハの熱処理方法とその熱処理装置並びにシリコン単結晶ウェーハとその製造方法
JP2003115491A (ja) * 2001-10-03 2003-04-18 Sumitomo Mitsubishi Silicon Corp シリコン半導体基板の熱処理方法
EP1879224A2 (en) * 2002-04-10 2008-01-16 MEMC Electronic Materials, Inc. Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
JP2003318114A (ja) * 2002-04-23 2003-11-07 Sumitomo Mitsubishi Silicon Corp エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ
KR20050012500A (ko) * 2003-07-25 2005-02-02 주식회사 실트론 실리콘웨이퍼의 결함 검출방법
CN1591781A (zh) * 2003-09-05 2005-03-09 海力士半导体有限公司 硅晶片及其制造方法
CN101074489A (zh) * 2006-04-14 2007-11-21 东芝陶瓷株式会社 硅晶片
CN101622381A (zh) * 2007-02-26 2010-01-06 信越半导体股份有限公司 单晶硅芯片的制造方法
JP2009231429A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハの製造方法
CN101638807A (zh) * 2008-07-31 2010-02-03 科发伦材料株式会社 硅晶片、硅晶片的制造方法及硅晶片的热处理方法
CN102168314A (zh) * 2011-03-23 2011-08-31 浙江大学 直拉硅片的内吸杂工艺

Also Published As

Publication number Publication date
JP7331203B2 (ja) 2023-08-22
JP2021500302A (ja) 2021-01-07
WO2019081201A1 (de) 2019-05-02
TWI694183B (zh) 2020-05-21
CN111279461A (zh) 2020-06-12
SG11202003708UA (en) 2020-05-28
DE102017219255A1 (de) 2019-05-02
KR102450059B1 (ko) 2022-09-30
US20200248333A1 (en) 2020-08-06
EP3701563A1 (de) 2020-09-02
TW201917238A (zh) 2019-05-01
KR20200067205A (ko) 2020-06-11
US20220349089A1 (en) 2022-11-03
EP3701563B1 (de) 2021-12-01
JP2022122935A (ja) 2022-08-23
US11639558B2 (en) 2023-05-02

Similar Documents

Publication Publication Date Title
US7242075B2 (en) Silicon wafers and method of fabricating the same
KR100573473B1 (ko) 실리콘 웨이퍼 및 그 제조방법
KR102384041B1 (ko) 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
EP1926134B1 (en) Method for manufacturing silicon epitaxial wafers
JP2005522879A (ja) 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
JP2010040587A (ja) シリコンウェーハの製造方法
JP2010153706A (ja) シリコンウエハ及びその製造方法
JP6599009B2 (ja) 単結晶シリコンから作製される半導体ウェハおよびその製造方法
JP5207706B2 (ja) シリコンウエハ及びその製造方法
KR102001326B1 (ko) 에피택셜하게 코팅된 반도체 웨이퍼, 및 에피택셜하게 코팅된 반도체 웨이퍼를 생산하는 방법
KR101653345B1 (ko) 실리콘으로 구성된 반도체 웨이퍼 및 그 제조 방법
CN110869542B (zh) 由单晶硅制成的半导体晶片及其制造方法
US11639558B2 (en) Method for producing a semiconductor wafer composed of monocrystalline silicon
JP2005057295A (ja) 単結晶シリコンウェーハの製造方法、この種のシリコンウェーハおよびその使用
US10020203B1 (en) Epitaxial silicon wafer
JP5207705B2 (ja) シリコンウエハ及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant