JP2005522879A - 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法 - Google Patents

理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法 Download PDF

Info

Publication number
JP2005522879A
JP2005522879A JP2003585173A JP2003585173A JP2005522879A JP 2005522879 A JP2005522879 A JP 2005522879A JP 2003585173 A JP2003585173 A JP 2003585173A JP 2003585173 A JP2003585173 A JP 2003585173A JP 2005522879 A JP2005522879 A JP 2005522879A
Authority
JP
Japan
Prior art keywords
wafer
oxygen
less
concentration
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003585173A
Other languages
English (en)
Inventor
ジェフリー・エル・リバート
マーティン・ジェフリー・ビンズ
ロバート・ジェイ・ファルスター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SunEdison Inc
Original Assignee
MEMC Electronic Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MEMC Electronic Materials Inc filed Critical MEMC Electronic Materials Inc
Publication of JP2005522879A publication Critical patent/JP2005522879A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

不均一な結晶格子空孔が存在し、そのピーク濃度はウエハの表面と仮想的中央平面との間のウエハバルク部にあるチョクラルスキー型単結晶シリコンウエハ及びその製造方法に関する。本質的にいずれか任意の電子デバイス製造プロセスの熱処理サイクルに付して、ウエハのウエハバルク部に酸素析出物を生じさせ、ウエハ表面の近くに酸素析出物を含まない薄い又は浅い領域を生じさせる。

Description

発明の詳細な説明
発明の背景
本発明は、一般に、電子部品の製造に用いられる半導体材料基材、特にシリコンウエハの製造に関する。特に、本発明は、本質的にいずれか任意の電子デバイス製造プロセスの熱処理サイクルに付して、ウエハのバルク部(bulk)に酸素析出物を生じさせ、ウエハの表面の近くに酸素析出物を含まない薄い又は浅い領域を生じさせる、結晶格子空孔(crystal lattice vacancies)の不均一な分布を形成するシリコンウエハの処理の方法に関する。
半導体電子部品の製造のための大部分の方法についての出発物質である単結晶シリコンは、一般に、種単結晶を溶融シリコンに浸漬し、次いでゆっくりと引き上げて成長させる、いわゆるチョクラルスキー法(Czochralski process)によって、製造されている。溶融シリコンは、石英ルツボの中に収容されている間に、種々の不純物、中でも主として酸素によって汚染される。シリコン溶融塊の温度では、酸素濃度が、固化シリコンにおける酸素の実際の偏析係数(segregation coefficient)によって、及び、溶融塊の温度でのシリコン内における酸素の溶解度(solubility)によって決まる濃度に達するまで、酸素は結晶格子の中に入る。その濃度は、電子デバイスの製造に用いられるプロセスについて典型的な温度における、固体シリコン中の酸素の溶解度よりも高い。結晶が溶融塊から成長し、冷却されると、従ってその中の酸素溶解度が急速に低下すると、それによって得られるスライスまたはウエハ中において、酸素は過飽和濃度にて存在する。
電子デバイスの製造プロセスにおいて一般的に使用される熱処理サイクルは、酸素が過飽和になっているシリコンウエハ中に酸素の析出を生じさせる。ウエハにおけるそれら酸素の析出位置及びそれらの相対的な寸法によって、析出物は有害となったり、有益となったりし得る。小さな酸素クラスターは、電気的に活性なサーマルドナー(thermal donor)であって、ウエハ内における位置とは関係なしに抵抗率(resistivity)を低下させ得る。大きな酸素析出物は、ウエハの活性デバイス領域に位置する場合には、デバイスの動作に障害をもたらし得るが、ウエハのバルク部に位置する場合には、例えば、デバイス製造プロセスの間にウエハに接触し得る望ましくない金属不純物を捕捉することができる。このことは、一般に、インターナル(internal)又はイントリンシック・ゲタッリング（ＩＧ）と称されている。
Falsterらは、シリコンウエハ中において、結晶格子空孔の分布を生じさせ、その後、酸素析出物のためのテンプレートを形成する信頼性及び再現性あるラピッド・サーマル・プロセス(rapid thermal process)を開発した（例えば、米国特許第5,994,761号；同第6,191,010号及び同第6,180,220号を参照されたい：これらの文献の開示内容は参照することによって本明細書に組み入れる）。それらの文献に記載されている「理想的析出プロセス」は、一般に、ウエハバルク部における結晶格子空孔の濃度が表面層における結晶格子空孔の濃度よりも高いという、結晶格子空孔の不均一な分布を生成する。その後、酸素析出熱処理を行うと、ウエハバルク部では、高い空孔濃度によって酸素析出物の生成及び成長を促進する酸素析出核形成中心が生成し、表面近くの領域では空孔濃度は酸素析出核形成中心の生成のためには不十分である。その結果、表面近くの領域ではデヌーデッドゾーン(denuded zone)が生成し、ウエハバルク部ではバルク・マイクロデフェクト（微小欠陥）又は単にＢＭＤと称されることもある酸素析出物が生成する。上記文献にも記載されているように、アニール温度から、結晶格子空孔が商業的に実用的な時間内では本質的に移動しないようになる温度（約７００℃）へのウエハの冷却温度を制御することによって、デヌーデッドゾーン深さを制御することができる。
しかしながら、用途によっては、高い抵抗率のウエハなどは、そのように深いデヌーデッドゾーンは必ずしも望まれたり、有利であったりするとは限らない。これは（、ＢＭＤにて析出することによって、又はウエハ表面へ拡散することによって）、格子間酸素がソリューション（又は溶体(solution))から除去されるために移動することが必要な距離が大きくなるため、デヌーデッドゾーン深さが増すと、酸素除去効率が低下するからである。その結果、デヌーデッドゾーンが深くなりすぎたり、厚くなりすぎたりすると、（ウエハのバルク部及び表面近くの格子間酸素はそれらが消費されるサイトへ拡散するのに十分な時間を有しているが、）デヌーデッドゾーンの中央部において、格子間酸素濃度は、デバイスの製造プロセスの間にサーマルドナーが生成するのに十分に高い可能性があり、従って、ウエハのデバイス層における抵抗率が低下し得る。このことは、約１０ｐｐｍａ以上の酸素濃度及び深いデヌーデッドゾーンを有するウエハにとっては特に問題となり得る。
発明の概要
従って、本発明の特徴の中には、本質的にいずれかの電子デバイス製造方法の熱処理サイクルの間に、酸素析出物の理想的で不均一な深さの分布を形成し得るような、結晶格子空孔の不均一な分布を有する単結晶シリコンウエハを提供すること及びその製造方法を提供すること；ウエハバルク部中に酸素析出物の十分な密度及び十分に浅い深さのデヌーデッドゾーンを最適かつ再現性良く形成し得るウエハを提供すること；ウエハバルク部中における酸素析出物の形成及びデヌーデッドゾーンの形成がウエハのこれらの領域における酸素濃度の差に依存しないようなウエハを提供すること；デヌーデッドゾーンの形成が酸素の外方拡散(out-diffusion)に依存しないプロセスを提供すること；得られるデヌーデッドゾーンの厚さがＩＣ(integrated circuit)製造プロセスシーケンスの詳細に本質的に依存しないウエハを提供すること；並びにウエハバルク部中における酸素析出物の形成及びデヌーデッドゾーンの形成が、シリコンウエハが得られるチョクラルスキー法により成長させた単結晶シリコンインゴットの酸素濃度及び熱履歴によって影響を受けないようなウエハを提供することが含まれる。
従って、要約すると、本発明は、チョクラルスキー法により成長させた単結晶シリコンインゴットからスライスされるウエハに関する。そのようなウエハは、（Ａ）前方表面、後方表面、前記前方表面と後方表面との間のほぼ等しい距離にある仮想的中央平面、前記前方表面から中央平面へ向かって測定して距離Ｄ１の部分と前記前方表面との間のウエハの領域を有する前方表面層、及び、前記仮想的中央平面を含むが、前記前方表面層は含まないバルク層を有し、並びに（Ｂ）ピーク濃度が前記中央平面と前記前方表面層との間のバルク層にあって、その濃度は前記前方表面及び中央平面の両方へ向かって全体として低下する不均一な濃度の結晶格子空孔を有しており、（ｉ）距離Ｄ１は少なくとも約５ミクロンであるが約３０ミクロン以下であって、（ii）約７００℃を越える温度での酸素析出熱処理に付されて、表面層は約１×１０７ｃｍ−３以下の酸素析出物を有するが、バルク層は約１×１０７ｃｍ−３以上の酸素析出物を有している。
本発明は、更に、エピタキシャル・ウエハ又はシリコン・オン・インシュレータ(silicon on insulator)構造、並びにそのようなウエハを含むものを製造する方法に関する。
本発明は、更に、抵抗率が約５０Ωｃｍ以下であるウエハにも関する。
本発明は、更に、シリコンウエハを製造する方法にも関する。そのようなウエハは、チョクラルスキー法によって成長させた単結晶シリコンインゴットからスライスされたウエハであって、前方表面、後方表面、前記前方表面と後方表面との間のほぼ等しい距離にある仮想的中央平面、前記前方表面から中央平面へ向かって測定して、約５ミクロン以上であるが約３０ミクロン以下の距離Ｄ１の部分と前記前方表面との間のウエハの領域を有する前方表面層、及び、前記仮想的中央平面を含むが、前記前方表面層は含まないバルク層を有してなる。その方法は、（Ａ）窒素含有気体及び酸素含有気体を含む雰囲気中で、その雰囲気中の酸素濃度を約５００ｐｐｍａ以下として、前記単結晶シリコンウエハを熱処理して、前方表面層及びバルク層の中に結晶格子空孔を生じさせる工程；（Ｂ）熱処理したウエハを冷却して、その中に、ピーク濃度が前記中央平面と前記前方表面層との間のバルク層にあり、その濃度は前記前方表面及び中央平面の両方へ向かって全体として低下するような不均一な濃度の結晶格子空孔を生じさせる工程；並びに（Ｃ）冷却したウエハを約７００℃を越える温度での酸素析出熱処理に付して、前方表面層にデヌーデッドゾーンを有し、前記バルク層に酸素析出物を有するウエハを生じさせる工程を含んでいる。
本発明のその他の目的及び特徴は、一部は明らかであり、また、一部は以下において指摘する。
好ましい態様についての詳細な説明
本発明によって、チョクラルスキー成長法によって達成されるいずれかの酸素濃度を有する単結晶シリコンインゴットを、熱処理に付し及び制御された酸素含有雰囲気にて急速冷却処理に付することによって、その後の酸素析出熱処理における酸素析出のためのテンプレートとなる、不均一な分布の結晶格子空孔を有するウエハが得られる。１つの態様では、このテンプレートは、ウエハバルク部に酸素析出物を生じさせ、ウエハの表面近くの領域に比較的薄い（例えば、約３０ミクロン以下の）デヌーデッドゾーンを生じさせることができる。本発明の方法によれば、本質的にいずれかの電子デバイスの製造プロセスに付された場合に、そのような薄いデヌーデッドゾーンを有し得るシリコンウエハを効率的に及び信頼性よく製造することができるので、本発明の方法は特に有利である。
Ａ．出発物質
１つの態様において、本発明のウエハのための出発物質は、常套のチョクラルスキー（ＣＺ）結晶成長方法に従って成長させた単結晶インゴットからスライスされ、一般に、約１５０ｍｍ、２００ｍｍ、３００ｍｍ又はそれ以上の直径を有するシリコンウエハである。このウエハは、ポリッシュされたシリコンウエハであってもよいし、又はラップ及びエッチされているが、ポリッシュされてはいないシリコンウエハであってもよい。そのような方法は、例えば、F.Shimuraの「Semiconductor Silicon Crystal Technology」、Academic press, Inc., 1989及びSilicon Chemical Etching（J. Grabmaier編）、Springer-Verlag, New York, 1982（引用することによって本明細書に含めることとする）に開示されている。ウエハは、当業者に知られている標準的な方法によってポリッシュされ及び清浄化されていることが好ましい。例えば、W. C. O'Maraら, 「Handbook of Semiconductor Silicon Technology」,Noyes Publicationsを参照されたい。
一般に、出発ウエハは、チョクラルスキー法によって達成され得るいずれかの酸素濃度、例えば一般に、５×１０１７〜９×１０１７原子／ｃｍ３又は約１０〜約１８ｐｐｍａ（例えば、ＡＳＴＭ較正に従って測定して、約１０〜約１２又は１５ｐｐｍａ；Ｏｉ＝４．９α［式中、αは１１０７ｃｍ−１１吸収バンドの吸収係数である。］；新ＡＳＴＭ標準F-121-83）更に、出発ウエハには、ウエハの表面近くの領域に安定化された酸素析出物（例えば、約１２００℃又はそれ以下の温度にて、ウエハから消失したり、ウエハに溶け込んだりし得ない酸素析出物）が存在しないことが好ましい。
単結晶シリコン中に不純物として存在する場合に、置換炭素は酸素析出核形成中心の生成の触媒作用を示し得る。従って、この理由及びその他の理由から、単結晶シリコン出発物質は、低い炭素濃度を有することが好ましい。即ち、多結晶シリコンは、約５×１０１６原子／ｃｍ３以下、好ましくは約１×１０１６原子／ｃｍ３以下、より好ましくは約５×１０１５原子／ｃｍ３以下の濃度を有することが好ましい。
Ｂ．酸素析出物用のテンプレートの生成
一般に、ラピッド・サーマル処理を行って、ウエハ中に結晶格子空孔の分布を生じさせ、これによってウエハ中に酸素析出物用のテンプレートが形成される。１つの態様において、テンプレートは、ウエハバルク部に酸素析出物を有するが、ウエハの表面近くの領域には酸素析出物は低濃度であり、好ましくは酸素析出物が本質的に存在せず、有利には、いずれかの所望の深さのデヌーデッドゾーンを得ることができるようなウエハのためのものである。例えば、７０マイクロメートル、５０マイクロメートル、３０マイクロメートル、２０マイクロメートル、若しくは１０マイクロメートル又はそれ以下の深さのデヌーデッドゾーンを、信頼性及び再現性よく得ることができる。
ラピッド・サーマルプロセスを用いて、結晶格子空孔の分布を生じさせ、その後、酸素析出用のテンプレートを形成することは、一般に、Falsterら、米国特許第5,994,761号；同第6,191,010号及び同第6,180,220号（これらの開示事項は、いずれも引用することによって本明細書に含めることとする）に開示されている。そこに記載されている「理想的析出プロセス(ideal precipitating process)」によれば、ウエハバルク部における濃度が表面層における濃度よりも高いという、不均一な分布の結晶格子空孔が得られる。更に酸素析出熱処理を行うと、ウエハバルク部における高い濃度の空孔によって、酸素析出物の生成及び成長を支援する酸素析出核形成中心が生成し、表面近くの領域の空孔濃度は酸素析出核形成中心を生じさせるには不十分である。その結果、表面近くの領域にはデヌーデッドゾーンが生成し、ウエハバルク部には、バルク微小欠陥と称されたり、単にＢＭＤｓと称されたりする酸素析出物が生成する。本明細書に記載するように、５０〜７０マイクロメートルの範囲の深さのデヌーデッドゾーンを信頼性よく生成させることができる。
しかしながら、そのような深さのデヌーデッドゾーンは、いつでも有利であるとは限らない。例えば、一般に、デヌーデッドゾーン深さが増すと、（ＢＭＤでの析出によるか又はウエハ表面への拡散によって）格子間酸素が溶体から除去されるために移動しなければならない距離が長くなるため、酸素除去効率は低下する。その結果、一旦、デヌーデッドゾーンが深く又は厚く（例えば、約３０マイクロメートル以上に）なると、（ウエハのバルク部及び表面近くの格子間酸素濃度は、それらが消費される部位へ拡散するのに十分な時間を有している）この領域における高い格子間酸素濃度は、サーマルドナーの生成がデバイス製造プロセスの間に生じるのに十分な程度に高くなる。
サーマルドナーはウエハのデバイス層において抵抗率を低下させる作用を示すので、高い抵抗率の用途（例えば、約５０Ωｃｍを越える抵抗率が必要とされる用途）にはサーマルドナーの生成は好ましいものではない。このことは、約１０ｐｐｍａを越える酸素濃度を有する「理想的析出ウエハ」については特に問題となり得る。従って、本発明の１つの要旨は、デヌーデッドゾーンの深さを制御することであって、これによってその後の酸素析出熱処理において酸素除去が効率的に行われる。
酸素析出サイトの濃度（数密度）も酸素析出熱処理の間の酸素除去効率に影響することがあり、増大する酸素析出サイトの濃度の関数として、酸素除去効率が増大する。増大するラピッド・サーマル・アニーリング温度の関数として、サイトの濃度は増大し；すべての実用的な目的について、サイトの濃度は（チョクラルスキー法によって達成し得る酸素濃度の範囲にわたって）本質的に酸素濃度及び時間とは無関係であることが有利である。換言すれば、ラピッド・サーマル・アニーラーを用いる場合に、より高い温度を達成するのに必要な増分時間はわずかに数秒であるので、ラピッド・サーマル・アニーリング温度が上昇することによって、析出サイトの濃度は単に増大し得る。
従って、（酸素析出サイトの濃度を決定する）ラピッド・サーマル・アニーリング温度を選択すること、及びその後の酸素析出熱処理において生じるデヌーデッドゾーンの厚さを制御することによって、その後のデバイス製造プロセスの間に、デヌーデッドゾーンにサーマルドナーが生成することを、部分的に、制御することができる。以下において更に詳細に説明するように、本発明は、ラピッド・サーマル・アニーリング工程用に選択する周囲の組成、及びラピッド・サーマル・アニーリング温度から、結晶格子空孔が実際の問題として移動できなくなる温度への冷却速度によって、デヌーデッドゾーンの厚さを、部分的に、制御することができる。１つの態様において、熱処理及び冷却の条件を制御して、薄い又は浅いデヌーデッドゾーン（例えば、約３０マイクロメートル以下のデヌーデッドゾーン）を生成させるためのテンプレートが形成される。薄いデヌーデッドゾーンが得られるようにすることによって、本発明の方法は、その中の格子間酸素を、格子間酸素が最終的に消費され得る表面及びウエハバルク部の近くに位置せしめるように有利に作用する。
ここで図１を参照すると、本発明の出発物質は単結晶シリコンウエハ１であって、単結晶シリコンウエハ１は、前方表面３、後方表面５、前記前方表面と後方表面との間の仮想的中央平面７、及び前記前方表面と後方表面との間のウエハの領域を有するウエハバルク部９を有している。本明細書に関して、「前方」及び「後方」という用語は、ウエハの２つの大きな、全体として平らな表面を識別するために用いている。その用語としてのウエハの前方表面は、その後にその上に電子デバイスが取り付けられたりすることが必ずしも必要ではなく、また、用語としてのウエハの後方表面は、電子デバイスが取り付けられたりする表面と反対側のウエハの主表面であることが必ずしも必要ではない。更に、シリコンウエハには一般に、ある程度の全厚の変動(ＴＴＶ(total thickness variation))、反り及び曲がりがあるので、前方表面の各点と後方表面の各点との間の中間点は、正確に１つの平面内になくてもよい。尤も、実際の問題として、ＴＴＶ（全厚の変動）、反り及び曲がりは一般に非常に小さいので、その中間点は、前方表面と後方表面とからほぼ等しい距離にある仮想的な中央平面上に位置すると想定することができる。
一般に、方法の工程Ｓ１では、シリコンウエハ１は、ウエハを高温に加熱して、ウエハ１中に結晶格子空孔１１を生じさせ及びその結晶格子空孔１１の数密度を増大させる熱処理工程に付される。この熱処理工程は、ウエハを目標温度へ急速に加熱するラピッド・サーマル・アニーラー内で行って、その温度にて比較的短い時間でアニーリングすることが好ましい。一般に、ウエハは、１１７５℃以上の温度、典型的に少なくとも約１２００℃、ある態様では、約１２００〜１３００℃の範囲の温度に付される。ウエハは、一般に、少なくとも１秒間、典型的には数秒間（例えば、少なくとも３秒間、５秒間）、或いは、ウエハに所望される特性及びウエハをアニーリングする雰囲気に応じて、（商業的に利用できるラピッド・サーマル・アニーラーについての限界である）約６０秒間までの範囲で変動し得る時間で、数十秒間（例えば、少なくとも２０秒間、３０秒間、４０秒間等）の時間で、この温度に維持されることになる。
ラピッドサーマルアニーリング工程が完了すると、ウエハは、工程Ｓ２において、単結晶シリコン内で結晶格子空孔が比較的移動し得る温度範囲を通って、シリコン内において空孔は典型的に移動し得る約７００℃、８００℃、９００℃又は１０００℃を越えることさえある温度へ、商業的に実用的な時間内でウエハは急速に冷却される。ウエハの温度がこの温度範囲を通って降下する際に、空孔の一部はシリコン自己格子間原子と再結合し、空孔の他の一部は前方表面３及び後方表面５へ拡散する。これによって、ウエハがこの範囲内の温度に維持される時間的長さに応じた変化の程度で、空孔濃度プロファイルに変化がもたらされる。ウエハの冷却が遅すぎる場合、空孔濃度は再度ウエハバルク部９の全体について実質的に一様になり、その濃度は熱処理工程の完了直後における結晶格子空孔濃度よりも実質的に低い平衡値である。
しかしながら、本明細書に記載するように、ウエハの急速冷却を、単独で又はウエハの熱処理及び冷却の雰囲気の制御と組み合わせて行うことによって、ウエハバルク部における濃度が表面近くの領域における濃度よりも高いという、結晶格子空孔の不均一な分布を達成することができる。例えば、最大空孔濃度がウエハ表面から少なくとも約２０マイクロメートル、３０マイクロメートル、４０マイクロメートル、５０マイクロメートル又はそれ以上の距離となるように、プロセス条件（例えば、冷却速度）を制御することができる。１つの態様において、最大空孔濃度は中央平面７又はその近くに位置しており、その空孔濃度はウエハの前方表面３及び後方表面５の向きに全体として低下している。もう１つの態様において、最大空孔濃度は（本明細書において更に説明するように、）ウエハの表面３及び／又は５近くの領域若しくは層と、中央平面７との間に位置しており、その濃度は表面側及び中央平面の向きに全体として低下している。
一般に、空孔が動くことができる温度範囲での平均冷却速度は、少なくとも約５℃／秒であって、態様によっては、少なくとも約２０℃／秒、約５０℃／秒、約１００℃／秒又はそれ以上であることが好ましく、場合によっては約１００℃／秒〜約２００℃／秒の範囲の冷却速度が特に好ましいこともある。この点に関して、一旦、結晶格子空孔が単結晶シリコン内で比較的動き得る温度範囲外の温度へ冷却されると、冷却速度はウエハの析出特性に著しく影響を及ぼさないように観察され、従って極めて臨界的ではないように観察される、ということに注意されたい。
ラピッド・サーマル・アニーリング工程及び冷却工程は、例えば、複数の数のウエハを高出力のランプの列によって個々に加熱することができる、商業的に利用し得る種々のラピッドサーマルアニーリング（ＲＴＡ）炉のいずれかの中で行うことができる。ＲＴＡ炉は、シリコンウエハを、例えば室温から約１２００℃へ数秒間で急速に加熱することができる。更に、以下において説明するように、ＲＴＡ炉は、酸素（例えば、酸素元素気体、パイロジェニックスチーム(pyrogenic steam)等）、窒素（例えば、窒素元素気体又は窒素含有化合物気体、例えばアンモニア）、酸素も窒素も含まない気体（窒素不含有及び酸素不含有の気体)(例えば、ヘリウム若しくはアルゴンなどの不活性気体）、又はそれらの混合物若しくは組合せなどを含む種々の環境又は雰囲気にて、ウエハをアニール及び冷却することに用いることができる。
ウエハが、例えば酸素含有雰囲気中で、約８００℃の温度にて少なくとも約２時間、その後約１０００℃の温度にて約１６時間でアニールされる酸素析出加熱工程Ｓ３の後で、ウエハ中において得られる酸素析出物の深さ分布は、前方表面３及び後方表面５からそれぞれ深さｔ、ｔ’にわたって延びる酸素析出物を含まない材料（析出物の無い領域又は「デヌーデッドゾーン(denuded zones)」）１３及び１３’の明確な領域によって特徴付けられる。これらの酸素析出物の無い領域どうしの間は、例えば、(ｉ)（上述した空孔濃度プロファイルの第１の態様に対応する）第１の態様では、ウエハバルク部中において酸素析出物の密度は実質的に均質であるプロファイル、又は(ii)（上述した空孔濃度プロファイルの第２の態様に対応する）第２の態様では、表面層と中央平面との間に最大密度が位置する酸素析出物プロファイルを含む析出領域(precipitation zone)１５である。一般に、析出物の密度は、約１０８析出物／ｃｍ３以上で、約１０１１析出物／ｃｍ３以下であり、態様によっては、約５×１０９又は約５×１０１０の析出物密度が典型的となり得る。
酸素析出物を含まない材料の領域（又はデヌーデッドゾーン）１３及び１３’のそれぞれの、前方表面及び後方表面からの深さｔ、ｔ’は、部分的に、シリコン中において結晶格子空孔が比較的動き得る温度範囲を通る冷却速度の関数である。一般に、冷却速度が下がると、深さｔ、ｔ’も浅くなり、約１０ミクロン、２０ミクロン、３０ミクロン、４０ミクロン、５０ミクロン又はそれ以上（例えば、７０ミクロン、８０ミクロン、９０ミクロン若しくは１００ミクロン）のデヌーデッドゾーン深さを達成することができる。しかしながら、実際の問題として、浅いデヌーデッドゾーン深さを得るために必要とされる冷却速度は多少極端であって、熱的ショック(thermal shock)によってウエハの破砕(shattering)の危険が生じ得る。従って、別法として、ウエハをアニールし、ウエハを極端さの程度のより小さい速度にて冷却することができる雰囲気を選択することによって、デヌーデッドゾーンの厚さを制御することができる。換言すれば、所定の冷却速度について、それぞれ、深い（例えば５０ミクロン以上(50+ microns)）デヌーデッドゾーンのためのテンプレート、中間的（例えば３０−５０ミクロン）デヌーデッドゾーンのためのテンプレート、浅い（例えば約３０ミクロン以下）デヌーデッドゾーンのためのテンプレート、又はデヌーデッドゾーンが存在しないもののためのテンプレートを形成する雰囲気を選択することができる。
これまでの経過を示す。
１．ラピッドサーマルアニーリング工程及びクーリング工程における雰囲気又は環境として窒素不含有及び酸素不含有の気体を用いる場合には、即座ではないとしても、アニーリング温度を達成する際に、ウエハ全体における空孔濃度の上昇が達成される。冷却されたウエハ内において得られる空孔濃度（数密度）のプロファイルは、ウエハの前方から後方へ比較的一定である。今日までに得られた実験的に明らかな事項に基づくと、形成された温度に追加の時間でウエハを保持することによって、空孔濃度の上昇をまねくことは観察されていない。好適な気体には、アルゴン、ヘリウム、ネオン、二酸化炭素、及びその他の不活性元素及び化合物の気体、又はそれらの気体の混合物が含まれる。
２．第１の態様のサーマルアニーリング工程及びクーリング工程において雰囲気として窒素を含有する雰囲気又は環境を用いる場合には、形成されたアニーリング温度で時間の関数として空孔濃度は上昇するように観察される。得られるウエハは、ウエハの断面について一般に「Ｕ字形状」である空孔濃度（数密度）を有することになる；即ち、冷却後、前方表面及び後方表面の数μｍの部分に又は数μｍの範囲内に最大濃度が生じ、ウエハバルクの全体により低い濃度であって、比較的一定の濃度が生じることになる。従って、酸素析出熱処理において生成するデヌーデッドゾーンの深さはゼロ（零）に近づく。窒素気体（Ｎ２）に加えて、窒素含有気体、例えばアンモニアを用いることも好ましい。
３．ラピッドサーマルアニーリング工程及びクーリング工程における雰囲気又は環境が酸素を含む場合、又は特に、そのような雰囲気が窒素含有気体、不活性気体又は両者と組み合わせて、酸素気体（Ｏ２）又は酸素含有気体（例えば、パイロジェニックスチーム）を含む場合には、表面近くの領域における空孔濃度プロファイルは影響を受ける。今日までの実験的証拠は、表面近くの領域の空孔濃度プロファイルは雰囲気の酸素濃度に反比例する関係を有するということを示している。いずれか特定の理論に結びつけようとするものではないが、十分な濃度にて、酸素中でのアニーリングを行うと、シリコン表面の酸化をまねき、その結果として、自己格子間ケイ素の内側へのフラックスを生じる作用がもたらされると考えられる。自己格子間ケイ素のフラックスは酸化の速度によって制御され、従って、雰囲気における酸素分圧によって制御することができる。この自己格子間ケイ素の内側へのフラックスは、再結合の生成を、表面にて開始させ、内側へ移動する速さを上昇する酸素分圧の関数として上昇させながら内側へ移動させることによって、空孔濃度プロファイルを徐々に変える効果を有する。熱処理工程（Ｓ１）及び冷却工程（Ｓ２）の間の雰囲気中において、窒素含有ガスと組み合わせて酸素を用いると、中央平面と表面層との間のウエハバルク部に最大空孔濃度又はピーク空孔濃度が存在し、濃度はそれぞれの向きに徐々に減少する、「Ｍ字形状」の空孔プロファイルを得ることができる。別法として、そのようなプロファイルは、ウエハを、最初に窒化性雰囲気又は窒素含有雰囲気にて熱処理し、その後、酸化性雰囲気又は酸素含有雰囲気にて熱処理し、冷却した後、（上述したように）自己格子間原子の内側へのフラックスによってU字形状プロファイルがM字形状プロファイルになることによって、達成することができる。
雰囲気中に酸素が存在する結果、酸素析出熱処理に続いて、シリコンウエハから製造されるデバイスの特定の最終用途(end use)に好適ないずれか任意の深さのデヌーデッドゾーンを生じる、空孔濃度の低い領域を生じることができる。
従って、１つの態様において、ラピッドサーマルアニーリング工程及びクーリング工程プロセスの間における雰囲気は、一般に、約３０ミクロン以下の深さのデヌーデッドゾーン深さ、好ましくは約５ミクロン以上で約３０ミクロン以下、約１０ミクロン〜約２５ミクロン以下、又は約１５ミクロン〜約２０ミクロンの範囲のデヌーデッドゾーン深さを得るのに十分な酸素分圧を有する。更に特に、本発明のアニーリング工程及びクーリング工程は、一般に、（ｉ）窒素含有気体（例えばＮ２）、（ii）窒素不含有及び酸素不含有の気体（例えばアルゴン若しくはへリウム等）、（iii）上記の２つの気体の混合物、並びに（iv）酸素含有気体（例えばＯ２又はパイロジェニックスチーム）を含む雰囲気にて行われる。この雰囲気は、格子間原子の内側へのフラックスを生じさせるのに十分な酸素分圧（例えば、少なくとも約１ｐｐｍａ、５ｐｐｍａ、１０ｐｐｍａ若しくはそれ以上）であるが、約５００ｐｐｍａ以下、好ましくは約４００ｐｐｍａ、約３００ｐｐｍａ、約２００ｐｐｍａ、約１５０ｐｐｍａ若しくは約１００ｐｐｍａ以下の場合もある酸素分圧を有し、態様によっては、約５０ｐｐｍａ、約４０ｐｐｍａ、約３０ｐｐｍａ、約２０ｐｐｍａ、若しくは約１０ｐｐｍａ以下の場合もある酸素分圧を有する。窒素含有気体と、窒素不含有及び酸素不含有の気体（窒素及び酸素を含有しない気体）との混合物を、酸化性気体と共に用いる場合、両者の比（即ち、窒素含有気体の不活性気体に対する比）は、約１：１０〜約１０：１、約１：５〜約５：１、約１：４〜約４：１、約１：３〜約３：１、又は約１：２〜約２：１の範囲であってよく、態様によっては、約１：５、１：４、１：３、１：２又は１：１の窒素含有気体の不活性気体に対する比が好ましいこともある。換言すれば、そのような気体混合物をアニーリング工程及びクーリング工程のための雰囲気として用いる場合、その中の窒素含有気体の濃度は、約１％から約１００％以下、約１０％〜約９０％、約２０％〜約８０％又は約４０％〜約６０％の範囲であってよい。
この点に関して、アニーリング工程及びクーリング工程のための正確な条件は、本発明の範囲から逸脱することなく、上述した条件以外の条件であってもよいということに注意されたい。更に、そのような条件は、例えば、所望の深さのｔ及び／又はｔ’を最適化するように、アニーリングの期間及び温度、並びに雰囲気条件（例えば、雰囲気の組成及び酸素分圧）を調節することによって、経験的に求めることができる。
正確なプロファイルとは無関係に、本発明のウエハはその中に、薄い又は浅いデヌーデッドゾーンを有するシリコンウエハが必要とされる用途に良好に適する酸素析出物用のテンプレートを有すると表現することができる。空孔濃度の高い領域、即ちウエハバルクの領域において、ウエハが酸素析出熱処理に付される際に、酸素は急速にクラスター化する（集まる）。空孔濃度の低い領域、即ち、表面近くの領域において、ウエハがこの酸素析出熱処理に付される場合に、ウエハは既に存在している酸素析出核形成中心を有さない通常のウエハのように挙動する。即ち、酸素のクラスター化は観察されず、酸素の外への拡散（外方拡散(out-diffusion))が生じる。温度が８００℃以上に上昇する際に、又は温度が一定に保たれると、空孔に富む領域においてクラスターは、析出物へ成長し、それによって消費される。ウエハを種々の空孔濃度の領域へ分割することによって、酸素析出熱処理のために炉の中にウエハを装填する際に、固定される酸素析出物のパターンが記されたテンプレートが有効に形成される。
この点に関して、ラピッドサーマルアニーリングプロセスにおいて用いる熱処理はウエハの前方表面及び後方表面から少量の酸素の外部拡散を生じ得るが、ウエハバルクは、シリコン表面からの深さの関数として、実質的に均一な（又は一様な）酸素濃度を有することになるということに留意されたい。例えば、ウエハは、ウエハの中央部からシリコン表面の約１５μｍ以内にあるウエハの領域まで、より好ましくはシリコンウエハの中央部からシリコンウエハ表面の約１０μｍ以内にあるウエハの領域まで、更により好ましくはシリコンウエハの中央部からシリコンウエハ表面の約５μｍ以内にあるウエハの領域まで、最も好ましくはシリコンウエハの中央部からシリコンウエハ表面の約３μｍ以内にあるウエハの領域まで、均一な酸素濃度を有することになる。本明細書において、実質的に均一な酸素濃度とは、酸素濃度における変動が約５０％以下、好ましくは約２０％以下、最も好ましくは約１０％以下であることを意味する。
この点に関して、一般に、デヌーデッドゾーンとは、（ｉ）今日の検出限度（現在、約１０７個の酸素析出物／ｃｍ３）を越える酸素析出物が存在せず、並びに、（ii）酸素析出熱処理に付されて、酸素析出物に転化される酸素析出物中心が低い濃度であり、好ましくは本質的に存在しない、ウエハの表面近くの領域を占めるゾーンであるということに更に注意されたい。酸素析出物核形成中心が存在すること（又は該中心の密度）は、今日利用できる技術を用いても直接的に測定することができない。しかしながら、シリコンを酸素析出熱処理に付することによって、酸素析出物核形成中心を安定化させて、それらのサイトにて酸素析出物を成長させれば、酸素析出核形成中心を間接的に測定することができる。本明細書において用いるように、低密度の酸素析出物核形成中心を有するシリコンとは、約８００℃の温度にて約４時間、その後約１０００℃の温度にて約１６時間でアニールされて、酸素析出物密度が約１０８（酸素析出物／ｃｍ３）以下であるシリコンを意味する。同様に、酸素析出核形成中心を本質的に有さないシリコンとは、約８００℃の温度にて約４時間、その後約１０００℃の温度にて約１６時間でアニールされて、酸素析出物密度が約１０７（酸素析出物／ｃｍ３）以下であるシリコンを意味する。
以上の事項を考慮すると、本発明のウエハは、ウエハの表面近くの領域（例えば、ウエハ表面から約３０ミクロン以下の領域）にデヌーデッドゾーンを信頼性及び再現性よく、効率的に生じさせることができ、並びに、ウエハバルク部にインターナル・ゲッタリングのために所望の数の微小欠陥（酸素析出物）（例えば、少なくとも約１×１０８ｃｍ−３）を生じさせることができる酸素析出物のためのテンプレートを有することが有利である。
更に、本発明の方法によれば、最初に比較的低い酸素濃度を有するインゴットからスライスされたウエハを選択すること、酸素析出物のためのテンプレートを形成した後、ウエハをアニーリングして自己格子間酸素原子濃度を低下させること、又は場合によってデヌーデッドゾーン深さを調節することのいずれかによって、少なくとも表面層が比較的低い自己格子間酸素原子濃度（例えば、約１０ｐｐｍａ以下、約９ｐｐｍａ以下、約８ｐｐｍａ以下、約７ｐｐｍａ以下、約６ｐｐｍａ以下、又は約５ｐｐｍａ以下の場合もある）を有するそのようなウエハを製造することができる。その結果、本発明の方法を用いて、典型的な半導体デバイス製造方法の間に、ウエハの抵抗率に正確に影響を及ぼすために十分な量で、表面層にサーマルドナーを生じさせるのではない、ウエハを製造することができる。
Ｃ．エピタキシャル層
本発明の１つの態様において、比較的低い格子間酸素濃度を有する理想的析出ウエハの表面に、エピタキシャル層をデポジット（又は析出若しくは蒸着(deposit))させることができる。エピタキシャル層は、当業者に既知であり、当業者に従来用いられている手段、例えばケイ素を含有する組成物の気相の分解などによって形成することができる。この発明の好ましい態様において、ウエハの表面は、ケイ素を含有する揮発性気体（例えば、ＳｉＣｌ４、ＳｉＨＣｌ３、ＳｉＨ２Ｃｌ２、ＳｉＨ３Ｃｌ、若しくはＳｉＨ４）を含む雰囲気にさらされる。雰囲気はキャリヤー気体（Ｈ２が好ましい）を含むことが好ましい。１つの態様において、エピタキシャルデポジションの間におけるケイ素源は、ＳｉＨ２Ｃｌ２又はＳｉＨ４である。ＳｉＨ２Ｃｌ２を用いる場合には、デポジションの間における反応装置の減圧の程度は、約５００〜７６０Ｔｏｒｒであることが好ましい。他方で、ＳｉＨ４を用いる場合には、反応装置の圧力は、約１００Ｔｏｒｒであることが好ましい。デポジションの間におけるケイ素源がＳｉＨＣｌ３であることが最も好ましい。この場合には、他のケイ素源よりも低コストとなる傾向にある。更に、ＳｉＨＣｌ３を用いるエピタキシャルデポジションは、大気圧にて行うことができる。この場合には、真空ポンプを必要とせず、反応装置チャンバーは崩壊を防止するために堅牢性を具備する必要もないので、有利である。更に、安全に関する危険性がより低減され、反応装置チャンバーの中へ空気又はその他の気体がリークするおそれも低減される。
エピタキシャルデポジションの間、ケイ素（シリコン）を含む雰囲気がウエハ表面に多結晶シリコンをデポジットすることを防止するために十分な温度、例えば少なくとも約８００℃、より好ましくは約９００℃、最も好ましくは約１１００℃に、ウエハ表面が維持されることが好ましい。エピタキシャルデポジションの成長速度は、約０.５〜約７.０μｍ／分であることが好ましい。例えば、約１１５０℃の温度及び約１気圧の圧力にて、約２.５モル％のＳｉＨＣｌ３及び約９７.５モル％のＨ２から本質的になる雰囲気を用いることによって、約３.５〜４.０μｍ／分の速度を達成することができる。
所望する場合には、エピタキシャル層は、更に、ｐ−型及びｎ−型ドーパントを含むこともできる。例えば、エピタキシャル層がホウ素を含むことが好ましい場合もしばしばある。そのような層は、例えばデポジションの際の雰囲気中にＢ２Ｈ６を含ませることによって製造することができる。所望の特性（例えば抵抗率）を得るために用いる雰囲気中のＢ２Ｈ６のモル分率は、いくつかのファクター、例えば、エピタキシャルデポジションの際の特定の基材からのホウ素外部拡散(boron out-diffusion)の程度、コンタミナントとして基材及び反応装置内に存在するｐ−型ドーパント及びｎ−型ドーパントの量、並びに反応装置の圧力及び温度等に依存することになる。高い抵抗率の用途には、エピタキシャル層中のドーパント濃度は実用的な範囲で低いことが好ましい（本発明の基材ウエハは、高い又は低い抵抗率を有するか、又は約５０Ωｃｍ以上若しくは以下の抵抗率をそれぞれ有する）。
Ｄ．シリコン・オン・インシュレータ構造
シリコン・オン・インシュレータ（ＳＯＩ）構造は、一般に、デバイス層、ハンドルウエハ又は支持層、及び支持層とデバイス層との間の絶縁フィルム若しくは層（一般に、酸化物層）を有してなる。一般に、デバイス層は約０.５〜２０μｍの厚さを有する。シリコン・オン・インシュレータ構造は、以下において更に説明するような、この技術分野において知られている種々の技術を用いて製造することができる。
ＳＯＩ構造の支持層が、本発明の高抵抗率シリコンウエハを含んでなるか又は本発明の高抵抗率シリコンウエハから導かれたものである場合、ＳＯＩ構造のデバイス層をハンドルウエハへ取り付ける前（又は、イオン注入プロセスの場合には、注入を行う前）に、高抵抗率シリコンウエハプロセスを実施することが好ましい。ＳＯＩ構造を形成する前に本発明の方法を行う場合、プロセスを完了した後であって、ＳＯＩ構造の調製を始める前に、ハンドルウエハにおける酸素析出物核形成中心(oxygen precipitate nucleation centers)を安定化させることが望ましい。更に、特定の態様（例えば、ウエハボンディングの場合等）において、このアプローチを実施する場合、ＳＯＩプロセスに用いる処理時間及び温度が酸素析出物の生成に十分なものであることを条件として、工程Ｓ３の酸素析出熱処理を、ＳＯＩ構造を形成する間に行うことができる。
しかしながら、ＳＯＩ構造を形成した後であっても、本発明のシリコンウエハプロセスを行い得るということに、更に注意されたい。いずれか特定の理論に支持されているわけではないが、ＳＯＩ構造は典型的な単結晶シリコンウエハとして挙動し、酸化物層はそこから空孔及び自己格子間原子を注入(inject)し、及びそれらを拡散させ得る自由表面(free surface)として作用し得ると考えられる。
ＳＯＩ構造は、例えば、本発明のウエハを、上述したように、この技術分野において標準的なイオン注入プロセス(Ion Implantation Process)に付することによって行うＳＩＭＯＸプロセスによって形成することができる（例えば、米国特許第5436175号及びPlasma Immersion Ion Implantation for Semiconductor Processing, Materials Chemistry and Physics 46 (1996) 132-139参照のこと；両者とも引用することによってその内容を本明細書に含める）。そのようなプロセスにおいて、イオンはシリコンウエハ基材の中に注入された後、高温アニーリングに付されて、埋められた酸化物絶縁層が形成される。例えば、酸素イオンが注入される場合は、二酸化ケイ素（ＳｉＯ２）の埋設された絶縁層が形成される。窒素原子が注入される場合は、窒化ケイ素（Ｓｉ３Ｎ４）の埋設された層が形成される。そのような場合に、得られるＳＯＩ構造は、デバイス層及び絶縁層を有しており、いずれの層も本発明のウエハから導くことができる。一般に約１１５０℃〜約１４００℃での高温酸化物形成アニーリングのため、酸素溶解度はウエハ中の一般的な酸素濃度を越え、予め存在する析出物は格子間酸素の中へ溶解して戻ることになり得る。従って、ＳＩＭＯＸプロセスに続いて、酸素還元二次的アニーリング(oxygen reduction secondary anneal)を行うことができる。従って、この態様には、ＣＺ結晶引き上げ技術を用いて達成し得るいずれかの酸素濃度を本質的に有する単結晶シリコンウエハについてラピッドサーマルアニーリング及びクーリングを行うこと；そのウエハに酸化物絶縁層を形成すること；並びに約７００℃〜約１１００℃の範囲の温度にて二次的アニーリングを行うことが一般に含まれる。
ＳＯＩ構造は、２つのウエハを結合させ、その結合させたウエハの一方の一部を除去しても形成することができる。例えば、ＳＯＩ構造は、ＢＥＳＯＩプロセスによって形成することもでき、そこでは、本発明のウエハをもう１つのウエハに結合させた後、既知のウエハシニング(wafer thinning)技術を用いて、そのウエハの一方の実質的な部分がエッチ除去（例えば、米国特許第5024723号及び同第5189500号参照のこと、両者とも引用することによってその内容を本明細書に含める）される。この場合、得られるＳＯＩ構造は、（ｉ）デバイス層、（ii）ハンドルウエハ又は支持層、及び（iii）デバイス層と支持層との間の絶縁層を有する。
別のウエハ結合のアプローチでは、一方のウエハの中に水素又はその他のイオンを注入し、２つのウエハを結合させた（貼り合わせた）後、注入部位において貼り合わせ複合体(bonded composite)に割れを生じさせる力にその貼り合わせ複合体を付している。例えば、ＳＯＩ構造は、（１）温度を、気体状のミクロバブルが拡散によって離脱し得る温度以下に保ちながら、ボンバード(bombardment)によって本発明のシリコンウエハにイオン（例えば、水素、窒素等）を注入して、気体状のミクロバブルの層を形成すること、（２）ウエハの平板状表面をスチフナー(stiffener)に接触させて貼り合わせ複合体を形成すること、並びに（３）貼り合わせ複合体を、本発明のウエハのイオン注入の領域に離層を生じさせるような熱的又は機械的ストレスに付することによって形成することもできる。熱的ストレスを用いる場合、イオンの注入が起こって、ミクロバブル中に圧力効果及び結晶再配列を生じさせ、それによって薄い半導体フィルムと基材の大部分との間に分離を生じさせるような温度以上に複合体を加熱する（例えば、米国特許第5374564号参照のこと、引用することによってその内容を本明細書に含める）。１つの態様において、ＳＯＩ構造がスチフナーとして本発明のウエハを含む場合、ウエハは、他のウエハの平坦面に結合させる前に、上述の理想的析出プロセスに付される。もう１つの態様において、まず低欠陥密度シリコンウエハをチョクラルスキー型単結晶シリコンウエハに結合させ、次いで、ＳＯＩ構造全体を上述の理想的析出プロセスに付することができる。
従って、本発明のシリコン・オン・インシュレータ構造は、本発明のシリコンウエハからもたらされる。特に、以下のような態様がある：
１．１つの態様において、ＳＯＩ構造は、デバイス層、支持層及びそれらの間の絶縁層を有してなる。支持層は、第１の部分層及び第２の部分層を有し、（Ａ）その中央部に位置する仮想的平面を有してなり、第２の部分層はその中央平面を有しており、第１の部分層は、絶縁層から第２の部分層の方へ延びて、絶縁層から第２の部分層の方へ測定してＴ１の厚みを有している。並びに、支持層は、（Ｂ）ピーク濃度が、第１の部分層と中央平面との間の第２の部分層にあって、濃度は全体としてそれぞれの方向に低下している不均一な濃度の結晶格子空孔を有しており、(ｉ)Ｔ１は少なくとも約５ミクロンであるが約３０ミクロン以下であって、及び(ii)約７００℃を越える温度での酸素析出熱処理に付されて、第１の部分層は約１×１０７ｃｍ−３以下の酸素析出物密度を有する一方で、第２の部分層は約１×１０７ｃｍ−３以上の酸素析出物密度を有している。
別の態様では、Ｔ１は、少なくとも５ミクロンから、約２５、２０、１５又は１０ミクロン以下（例えば、約１０〜２５ミクロン、又は約１５〜２０ミクロン）の範囲をとり得る。
２．もう１つの態様では、ＳＯＩ構造は、チョクラルスキー法により成長させた単結晶シリコンインゴットからスライスされたシリコンウエハを有する。シリコンウエハは、（Ａ）前方表面、後方表面、前記前方表面と前記後方表面との間においてほぼ等距離にある仮想的中央平面、（Ｂ）前記前方表面と、前記前方表面から中央平面へ向かって測定して距離Ｄの部分との間のウエハの領域を有する表面部分層であって、デバイス層及び絶縁層を含み、前記デバイス層は前方表面から絶縁層へ向かって延びている表面部分層、（Ｃ）仮想的中央平面を含むが、第１の表面部分層は含まないバルク部分層、並びに（Ｄ）ピーク濃度が中央平面と表面部分層との間のバルク部分層に存する不均一な濃度の結晶格子空孔を有しており、(ｉ)Ｄ１は少なくとも５ミクロンであるが約３０ミクロン以下であって、(ii)表面部分層は約５０Ωｃｍ以上の抵抗率を有しており、そして、(iii)約７００℃を越える温度での酸素析出熱処理に付されると、表面部分層は約１×１０７ｃｍ−３以下の酸素析出物密度を有するが、バルク部分層は約１×１０７ｃｍ−３以上の酸素析出物密度を有している。
別の態様では、Ｄは、少なくとも約５ミクロンから、約２５、約２０、約１５又は約１０ミクロン以下（例えば、約１０〜２５ミクロン、又は約１５〜２０ミクロン）の範囲をとり得る。
Ｅ．追加的態様
上述した態様に加えて、チョクラルスキー型単結晶シリコンウエハにおける空孔濃度プロファイルを制御するための本明細書に一般的に記載する方法は、この他に、例えば以下のようなプロセスによって、本質的に酸素析出物を有さない（「デヌーデッドの」）薄い又は浅い表面層又は領域を有するシリコンウエハを製造するために用いることができるということに留意されたい。
１．上述のように、純粋な窒素の雰囲気又はその他の純粋に近い窒化性気体の雰囲気において、シリコンウエハを熱的にアニーリングすること。これによって、全体にわたって実質的に均質な高い空孔濃度のウエハが得られる。即ち、その熱的アニールを用いて、（いずれの表面も何らかの方法によってシールドされていないと仮定して、）ウエハの前方表面から後方表面へ実質的に一定の高い空孔濃度を有するウエハを得ることができる。酸素析出熱処理と、適当なエピタキシャル層又は（例えばシリコン・オン・インシュレータ構造の場合の）ある種のデバイス層を組み合わせて、酸素析出物を実質的に含まない所望の深さの表面層又は領域を有するウエハを得ることができる。
別法として、窒化性雰囲気又は環境における熱的アニーリング、及びそのようにしてウエハ全体に高い空孔濃度を形成した後で、（ウエハを冷却した後又は温度にて）ウエハを酸化性雰囲気でのアニーリングに付し、（本明細書に記載するように）格子間原子の内側へのフラックスを形成することによって、高い空孔プロファイルを変更させ、再結合によって空孔を消費することができる。
２．熱的アニーリング後に冷却速度を上昇させることによって、薄い（例えば、約３０ミクロン以下の）デヌーデッドゾーンを達成することができる。
３．ウエハを熱的アニーリング及びクーリングに付して、厚い（例えば、約３０ミクロン以上の）デヌーデッドゾーンを得た後、この技術分野において既知の手段（例えば、ウエハポリッシング）によってその一部を除去する。
更に、本明細書に記載したそのような１またはそれ以上の態様は、デヌーデッドゾーンが本質的にいずれかの抵抗率（例えば、約５０Ωｃｍ以下、又は約５０Ωｃｍ以上、約１００Ωｃｍ以上、約３００Ωｃｍ以上、約５００Ωｃｍ又はそれ以上の抵抗率）を有する種々の用途にも適しており、即ち、本明細書に記載する１またはそれ以上の態様は、低い抵抗率（例えば、約５０Ωｃｍ以下の抵抗率）を有するウエハにも用い得るということに留意されたい。
実施例
以下の実施例において、本発明の種々の特徴を説明する。
実施例１
実施例１及び図２は、ある酸素濃度の範囲にわたる理想的析出ウエハのゲッタリング能力(gettering capability)を示している。第１の組の実験では、１２００℃の熱処理温度の工程Ｓ１にて、１３ｐｐｍａの酸素濃度を有する理想的析出ウエハを形成した後、３０分〜１８０分の範囲で９５０℃にて酸素バルク析出成長させた。１２２５℃及び１２５０℃の熱処理温度の工程Ｓ１についても評価を繰り返した。第２及び第３の組の実験において、それぞれ１１.５ｐｐｍａ及び９.５ｐｐｍａの酸素濃度で、理想的析出ウエハについて第１の組と同じ試験を繰り返した。ウエハの後方表面をニッケルによってコンタミネートすることによって、ゲッタリング能力を測定した。図２における矢印は、完全ゲッタリング(complete gettering)の開始を示している。このデータは、ある酸素濃度の範囲にわたって、及び低酸素濃度の場合であっても、理想的析出ウエハについて、有効なゲッタリングのためのしきい値以上のバルク析出物密度が得られるということを示している。
実施例２
高抵抗率ＣＺ結晶の２つの領域から４つのウエハを切り出した。３つのウエハは、それぞれ１２３５℃、１２５０℃及び１２７５℃にて理想的析出ウエハ熱処理した。４つ目のウエハは、理想的析出ウエハ熱処理しない対照標準(control)とした。各ウエハを４分割し、以下のような二次的アニーリングを行った：
ウエハＧＧ、クォーター１（GGQ1)：800℃で4時間の後、1000℃で16時間；
ウエハＧＧ、クォーター２（GGQ2)：800℃で8時間の後、1000℃で16時間；
ウエハＧＧ、クォーター３（GGQ3)：800℃から1000℃へ１℃／分の温度傾斜(ramp)で、その後、1000℃で1時間；並びに
ウエハＧＧ、クォーター４（GGQ4)：800℃から1000℃へ２℃／分の温度傾斜で、その後、1000℃で1時間。
二次的アニーリングに続いて、ＯＰＰ(Optical Precipitate Profiler)によってＢＭＤ密度(Bulk Micro Defects)を測定した。ＯＰＰ法は、ノマルスキー(Normalski)型微分干渉顕微鏡の応用法である。この方法では、光源からのレーザー光線は、偏光プリズムを用いて、偏光されて位相が互いに９０度異なる直交する２つの垂直光線に分けられ、その後ミラーポリッシュ（鏡面加工）された表面の側からウエハに入る。このとき、一方の光線が欠陥と交差すると、位相のシフトが起こり、他方の光線と位相差(phase contrast)を生じることになる。この欠陥は、ウエハの背面から光線が出た後、偏光分析装置(polarization analyzer)を用いて位相差を検出することによって見出されるものである。結果を以下の表に示す。
Figure 2005522879
対照標準ウエハは理想的な理想的析出ウエハ処理を受けなかったので、熱サイクルの後での析出密度は、種々の熱サイクルの間に成長した既存の析出物によるものである。理想的析出ウエハ処理に付されたウエハについて、Ｑ３及びＱ４（温度傾斜）アニールと対比して、Ｑ１（８００℃＋１０００℃の固定温）アニールとＱ２（８００℃＋１０００℃の固定温）アニールとの間で、ＢＭＤ密度に大きな差がある。８００℃＋１０００℃のアニールは、ＢＭＤをＯＰＰによって検出し得る寸法に成長させるのに有効であった。対照的に、８００℃から１０００℃への温度傾斜アニールは、析出物を成長させるのにあまり有効ではなかった。この結果は、８００℃＋１０００℃のアニールの後でのＢＭＤ密度は、理想的析出ウエハアニール温度の上昇と共に、上昇することを示している。
実施例３
実施例２からのアニールされたＧＧウエハ、実施例２において製造した第２の組のウエハ（ＧＡ）、及び対応する未処理のＧＧ及びＧＡウエハの半径方向の初期及び終期の酸素濃度（Ｏｉ）を測定した。括弧内に示す理想的析出ウエハ処理温度にてアニールしたウエハについて、ウエハからの半径方向の距離（ｍｍ）でのＯｉ（ｐｐｍａ）によって報告される結果を、下記の表に示す。
Figure 2005522879
８００℃から１０００℃への温度傾斜アニール（Ｑ３及びＱ４）は、理想的析出ウエハプロセスの間に生成する析出物の成長についてあまり有効ではなく、溶体から除かれる格子間酸素はあまり多くない。対照的に、８００℃及び１０００℃の２段階アニール（Ｑ１及びＱ２）は、理想的析出ウエハプロセスの間に生成する析出物の成長について有効であり、並びに、溶体から格子間酸素を除くことにも有効である。更に、格子間酸素を除くことに関して、４時間／８００℃アニールよりも、８時間／８００℃アニールはより効果的である。更に、理想的析出ウエハ高温アニールの温度が増すと、２段階アニール後の最終（終期）格子間酸素濃度Ｏｉは低下する。最後に、このデータは、最終格子間酸素濃度Ｏｉは初期格子間酸素濃度Ｏｉの関数であって、より高い格子間酸素濃度Ｏｉでより高い過飽和度をもたらし、二次的アニーリングの間に溶体から格子間酸素を除去する程度も大きくなるということを示している。
実施例４
この実施例では、１２５０℃（１５秒アニール）のＳ１温度での標準的な理想的析出ウエハ熱サイクルに使用した周囲雰囲気での酸素濃度の上昇から得られるデヌーデッドゾーンの深さについて観察することができる傾向を説明する。Ａ組のウエハはアルゴン／窒素／酸素含有雰囲気中でアニールし、Ｂ組のウエハは窒素／酸素含有雰囲気（酸素の分圧を変動させる雰囲気）でアニールした。処理を完了した後、ＢＭＤ密度及びデヌーデッドゾーン深さを、この技術分野において既知の手段によって測定した。結果を以下の表に示す。
Figure 2005522879
このデータは、窒素／酸素の組合せ又はアルゴン／窒素／酸素の組合せを、理想的析出ウエハ処理の間におけるアニーリング（及び場合によって冷却）雰囲気として用いることによって、予め設定されたデヌーデッドゾーン（ＤＺ）深さのウエハを形成することができるということを示している。換言すると、この結果は、デヌーデッドゾーン深さは、雰囲気中の酸素濃度を調節する（酸素含量が増大すると、デヌーデッドゾーン深さは小さくなる）ことによって調整することができるということを示している。
更に、これらの実験により得られる結果が示す事項は（特に示さないが）、アルゴン雰囲気中の窒素は、低い分圧（例えば約５％以下、３％以下、又は２％以下）であっても、酸素が存在しない場合には、デヌーデッドゾーンを生じさせないということであることに留意されたい。従って、アルゴン中の窒素の分圧は、約１％以下〜約１００％までの範囲をとることができる。しかしながら、今日までの実験は、アルゴン中約２５％〜７５％の窒素濃度で、（制御された酸素濃度と組み合わせた）デヌーデッドゾーン深さをより正確に制御することができることを示している。
以上の事項を考慮すると、本発明のいくつかの目的が達成されたことが判る。本発明の範囲から逸脱しない限り、上記の組成及び方法においては種々の変更が可能であるので、上記の説明に含まれる全ての事項は例として説明するものであり、これらに限定する意図はないということに留意されたい。
図１は、本発明の方法を模式的に示す図であって、シリコンウエハを熱的にアニールする工程（Ｓ１）、及び急速に冷却する工程（Ｓ２）によって、不均一な結晶格子空孔濃度を形成し、酸素析出熱処理（Ｓ３）に付することによって、所望の深さのデヌーデッドゾーンを有するウエハが得られる。 図２は、アニール時間の関数として、３種の異なる酸素濃度範囲についての二次的アニール温度に対するウエハバルク析出物密度の関係を示すグラフである。

Claims (39)

  1. チョクラルスキー法によって成長させた単結晶シリコンインゴットからスライスされるウエハであって、
    前方表面、後方表面、前記前方表面と後方表面との間のほぼ等しい距離にある仮想的中央平面、前記前方表面から中央平面へ向かって測定して距離Ｄ１の部分と前記前方表面との間のウエハの領域を有する前方表面層、及び、前記仮想的中央平面を含むが、前記前方表面層は含まないバルク層を有し、並びに、ピーク濃度が前記中央平面と前記前方表面層との間のバルク層にあって、その濃度は前記前方表面及び中央平面の両方へ向かって全体として低下する不均一な濃度の結晶格子空孔を有しており、
    （ｉ）距離Ｄ１は少なくとも約５ミクロンであるが約３０ミクロン以下であって、（ii）約７００℃を越える温度での酸素析出熱処理に付されて、表面層は約１×１０７ｃｍ−３以下の酸素析出物を有するが、バルク層は約１×１０７ｃｍ−３以上の酸素析出物を有するウエハ。
  2. バルク層は約１×１０８ｃｍ−３以上の酸素析出物密度を有する請求項１記載のウエハ。
  3. バルク層は約１×１０９ｃｍ−３以上の酸素析出物密度を有する請求項１記載のウエハ。
  4. バルク層は約１×１０１０ｃｍ−３以上の酸素析出物密度を有する請求項１記載のウエハ。
  5. 前方表面にエピタキシャル層を更に有する請求項１記載のウエハ。
  6. 約５×１０１６原子／ｃｍ３以下の炭素濃度を有する請求項１記載の単結晶シリコンウエハ。
  7. 約１×１０１６原子／ｃｍ３以下の炭素濃度を有する請求項１記載の単結晶シリコンウエハ。
  8. 約５×１０１５原子／ｃｍ３以下の炭素濃度を有する請求項１記載の単結晶シリコンウエハ。
  9. 前方表面がポリッシュされる請求項１記載の単結晶シリコンウエハ。
  10. ウエハを約１３００℃を越えない温度で熱処理することによって溶解させることができない酸素析出核形成中心がウエハ中に存在しないことを特徴とする請求項１記載のウエハ。
  11. 抵抗率が約５０Ωｃｍ以下である請求項１記載のウエハ。
  12. 距離Ｄ１は約１０マイクロメートル以上、約２５マイクロメートル以下である請求項１記載のウエハ。
  13. 距離Ｄ１は約１５マイクロメートル以上、約２０マイクロメートル以下である請求項１記載のウエハ。
  14. チョクラルスキー法によって成長させた単結晶シリコンインゴットからスライスされて、前方表面、後方表面、前記前方表面と後方表面との間のほぼ等しい距離にある仮想的中央平面、前記前方表面から中央平面へ向かって測定して距離Ｄ１の部分と前記前方表面との間のウエハの領域を有する前方表面層であって、距離Ｄ１は約５マイクロメートル以上、約３０マイクロメートル以下である前方表面層、及び、前記仮想的中央平面を含むが、前記前方表面層は含まないバルク層を有してなるウエハを製造する方法であって、
    窒素含有気体及び酸素含有気体を含む雰囲気中で、その雰囲気中の酸素濃度を約５００ｐｐｍａ以下として、前記単結晶シリコンウエハを熱処理して、前方表面層及びバルク層の中に結晶格子空孔を生じさせる工程；
    熱処理した前記ウエハを冷却して、その中に、ピーク濃度が前記中央平面と前記前方表面層との間のバルク層にあり、その濃度は前記前方表面及び中央平面の両方へ向かって全体として低下するような不均一な濃度の結晶格子空孔を生じさせる工程；並びに
    冷却したウエハを約７００℃を越える温度での酸素析出熱処理に付して、前方表面層にデヌーデッドゾーンを有し、前記バルク層に酸素析出物を有するウエハを生じさせる工程
    を含んでなる方法。
  15. バルク層は約１×１０７ｃｍ−３以上の酸素析出物密度を有する請求項１４記載の方法。
  16. バルク層は約１×１０９ｃｍ−３以上の酸素析出物密度を有する請求項１４記載の方法。
  17. 窒素含有気体は窒素含有化合物気体である請求項１４記載の方法。
  18. 窒素含有気体はアンモニア又は窒素元素である請求項１４記載の方法。
  19. 酸素含有気体は酸素元素又はパイロジェニックスチームである請求項１４記載の方法。
  20. ウエハの熱処理を、不活性気体を更に含む雰囲気中で行う請求項１４記載の方法。
  21. 不活性気体は、アルゴン、ヘリウム、ネオン、二酸化炭素又はこれらの混合物から選ばれる請求項２０記載の方法。
  22. 窒素含有気体の不活性気体に対する割合は、約１：１０〜約１０：１の範囲である請求項２０記載の方法。
  23. 窒素含有気体の不活性気体に対する割合は、約１：５〜約５：１の範囲である請求項２０記載の方法。
  24. 雰囲気中における窒素含有気体の濃度は約１０％〜約６０％の範囲である請求項１４記載の方法。
  25. 雰囲気は約４００ｐｐｍａ以下の酸素分圧を有する請求項１４記載の方法。
  26. 雰囲気は約２００ｐｐｍａ以下の酸素分圧を有する請求項１４記載の方法。
  27. 雰囲気は約１００ｐｐｍａ以下の酸素分圧を有する請求項１４記載の方法。
  28. 雰囲気は約３００ｐｐｍａ以下であって、約５ｐｐｍａ以上の酸素分圧を有する請求項１４記載の方法。
  29. 雰囲気は約２００ｐｐｍａ以下であって、約１０ｐｐｍａ以上の酸素分圧を有する請求項１４記載の方法。
  30. 距離Ｄ１は約１０マイクロメートル以上であって、約２５マイクロメートル以下である請求項１４記載の方法。
  31. 距離Ｄ１は約１５マイクロメートル以上であって、約２０マイクロメートル以下である請求項１４記載の方法。
  32. 雰囲気は、窒素含有気体及び酸素含有気体の組合せを本質的に含む請求項１４記載の方法。
  33. 雰囲気は、窒素含有気体、酸素含有気体及び不活性気体の組合せを本質的に含む請求項１４記載の方法。
  34. 熱処理したウエハを、結晶格子空孔がシリコン中で比較的動き得る温度範囲を通して、少なくとも約２０℃／秒の冷却速度にて冷却する請求項１４記載の方法。
  35. 熱処理したウエハを、結晶格子空孔がシリコン中で比較的動き得る温度範囲を通して、少なくとも約５０℃／秒の冷却速度にて冷却する請求項１４記載の方法。
  36. ウエハを、少なくとも約１１５０℃の温度にて、約６０秒以下の時間で熱処理して、結晶格子空孔を生じさせる請求項１４記載の方法。
  37. ウエハを、少なくとも約１１７５℃の温度にて、約６０秒以下の時間で熱処理して、結晶格子空孔を生じさせる請求項１４記載の方法。
  38. 表面層が約５０Ωｃｍ以下の抵抗率を有する請求項１４記載の方法。
  39. バルク層が約５０Ωｃｍ以下の抵抗率を有する請求項１４記載の方法。

JP2003585173A 2002-04-10 2002-10-21 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法 Pending JP2005522879A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US37132402P 2002-04-10 2002-04-10
PCT/US2002/033664 WO2003088346A1 (en) 2002-04-10 2002-10-21 Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer

Publications (1)

Publication Number Publication Date
JP2005522879A true JP2005522879A (ja) 2005-07-28

Family

ID=29250668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003585173A Pending JP2005522879A (ja) 2002-04-10 2002-10-21 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法

Country Status (8)

Country Link
US (1) US20030192469A1 (ja)
EP (1) EP1493179B1 (ja)
JP (1) JP2005522879A (ja)
KR (1) KR100745309B1 (ja)
CN (1) CN1324664C (ja)
DE (1) DE60224099T2 (ja)
TW (1) TW564500B (ja)
WO (1) WO2003088346A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009075288A1 (ja) * 2007-12-11 2011-04-28 株式会社Sumco シリコン基板とその製造方法
JP2013074139A (ja) * 2011-09-28 2013-04-22 Globalwafers Japan Co Ltd シリコンウェーハの熱処理方法
JP2013084920A (ja) * 2011-09-27 2013-05-09 Globalwafers Japan Co Ltd シリコンウェーハの熱処理方法
US8476149B2 (en) 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
US8999864B2 (en) 2009-06-03 2015-04-07 Global Wafers Japan Co., Ltd. Silicon wafer and method for heat-treating silicon wafer
WO2018051728A1 (ja) * 2016-09-13 2018-03-22 信越半導体株式会社 シリコンウェーハの熱処理方法及びシリコンウェーハの製造方法
JP2021090007A (ja) * 2019-12-05 2021-06-10 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその熱処理方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
EP1542269B1 (en) * 2002-07-17 2016-10-05 Sumco Corporation A method of manufacturing a high-resistance silicon wafer
JP4617751B2 (ja) * 2004-07-22 2011-01-26 株式会社Ｓｕｍｃｏ シリコンウェーハおよびその製造方法
US7977919B1 (en) 2005-04-06 2011-07-12 Rf Micro Devices, Inc. Over-voltage protection accounting for battery droop
KR20080017376A (ko) * 2005-05-19 2008-02-26 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 고저항률 실리콘 구조 및 그 제조 프로세스
US7485928B2 (en) 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP2008016652A (ja) * 2006-07-06 2008-01-24 Shin Etsu Handotai Co Ltd シリコンウェーハの製造方法
US7956615B1 (en) 2007-02-27 2011-06-07 Rf Micro Devices, Inc. Utilizing computed battery resistance as a battery-life indicator in a mobile terminal
US7962109B1 (en) * 2007-02-27 2011-06-14 Rf Micro Devices, Inc. Excess current and saturation detection and correction in a power amplifier
US20090004458A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Diffusion Control in Heavily Doped Substrates
US20090004426A1 (en) * 2007-06-29 2009-01-01 Memc Electronic Materials, Inc. Suppression of Oxygen Precipitation in Heavily Doped Single Crystal Silicon Substrates
JP5248838B2 (ja) * 2007-10-25 2013-07-31 信越化学工業株式会社 半導体基板の製造方法
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
CN102168314B (zh) * 2011-03-23 2012-05-30 浙江大学 直拉硅片的内吸杂工艺
JP2013048218A (ja) * 2011-07-22 2013-03-07 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
KR101383608B1 (ko) 2011-10-20 2014-04-10 주식회사 엘지실트론 저온 공정에서 근접 게터링 능력을 갖는 실리콘 웨이퍼 및 그 제조 방법
US8853054B2 (en) 2012-03-06 2014-10-07 Sunedison Semiconductor Limited Method of manufacturing silicon-on-insulator wafers
JP2016504759A (ja) * 2012-11-19 2016-02-12 サンエディソン・セミコンダクター・リミテッドＳｕｎＥｄｉｓｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｌｉｍｉｔｅｄ 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
FR3009380B1 (fr) * 2013-08-02 2015-07-31 Commissariat Energie Atomique Procede de localisation d'une plaquette dans son lingot
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
DE102014114683B4 (de) 2014-10-09 2016-08-04 Infineon Technologies Ag Verfahren zur herstellung eines halbleiter-wafers mit einer niedrigen konzentration von interstitiellem sauerstoff
DE102015200890A1 (de) * 2015-01-21 2016-07-21 Siltronic Ag Epitaktisch beschichtete Halbleiterscheibe und Verfahren zur Herstellung einer epitaktisch beschichteten Halbleiterscheibe
FR3045831B1 (fr) * 2015-12-21 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'etalonnage d'un four de recuit utilise pour former des donneurs thermiques
JP6484762B2 (ja) * 2016-07-06 2019-03-13 株式会社トクヤマ 単結晶シリコン板状体およびその製造方法
CN106370932B (zh) * 2016-11-17 2023-04-21 河北工业大学 基于伪测量值法的薄层硅片电阻率检测方法及系统
CN114093764A (zh) * 2016-12-28 2022-02-25 太阳能爱迪生半导体有限公司 单晶硅晶片

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5194395A (en) * 1988-07-28 1993-03-16 Fujitsu Limited Method of producing a substrate having semiconductor-on-insulator structure with gettering sites
JP2666757B2 (ja) * 1995-01-09 1997-10-22 日本電気株式会社 Ｓｏｉ基板の製造方法
US6485807B1 (en) * 1997-02-13 2002-11-26 Samsung Electronics Co., Ltd. Silicon wafers having controlled distribution of defects, and methods of preparing the same
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
CN1316072C (zh) * 1997-04-09 2007-05-16 Memc电子材料有限公司 低缺陷密度、理想氧沉淀的硅
JPH1126390A (ja) * 1997-07-07 1999-01-29 Kobe Steel Ltd 欠陥発生防止方法
WO2000013226A1 (en) * 1998-09-02 2000-03-09 Memc Electronic Materials, Inc. Process for preparing an ideal oxygen precipitating silicon wafer
US6336968B1 (en) * 1998-09-02 2002-01-08 Memc Electronic Materials, Inc. Non-oxygen precipitating czochralski silicon wafers
KR100816696B1 (ko) * 1998-09-02 2008-03-27 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 개선된 내부 게터링을 갖는 열어닐된 웨이퍼
US6236104B1 (en) 1998-09-02 2001-05-22 Memc Electronic Materials, Inc. Silicon on insulator structure from low defect density single crystal silicon
US6284384B1 (en) * 1998-12-09 2001-09-04 Memc Electronic Materials, Inc. Epitaxial silicon wafer with intrinsic gettering
WO2000055397A1 (fr) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
US20030051656A1 (en) * 1999-06-14 2003-03-20 Charles Chiun-Chieh Yang Method for the preparation of an epitaxial silicon wafer with intrinsic gettering
US6339016B1 (en) * 2000-06-30 2002-01-15 Memc Electronic Materials, Inc. Method and apparatus for forming an epitaxial silicon wafer with a denuded zone
JP4605876B2 (ja) * 2000-09-20 2011-01-05 信越半導体株式会社 シリコンウエーハおよびシリコンエピタキシャルウエーハの製造方法
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
US6897084B2 (en) * 2001-04-11 2005-05-24 Memc Electronic Materials, Inc. Control of oxygen precipitate formation in high resistivity CZ silicon
TW541581B (en) * 2001-04-20 2003-07-11 Memc Electronic Materials Method for the preparation of a semiconductor substrate with a non-uniform distribution of stabilized oxygen precipitates
US6673147B2 (en) * 2001-12-06 2004-01-06 Seh America, Inc. High resistivity silicon wafer having electrically inactive dopant and method of producing same
US6669777B2 (en) * 2001-12-06 2003-12-30 Seh America, Inc. Method of producing a high resistivity silicon wafer utilizing heat treatment that occurs during device fabrication

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009075288A1 (ja) * 2007-12-11 2011-04-28 株式会社Sumco シリコン基板とその製造方法
US8476149B2 (en) 2008-07-31 2013-07-02 Global Wafers Japan Co., Ltd. Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
US8999864B2 (en) 2009-06-03 2015-04-07 Global Wafers Japan Co., Ltd. Silicon wafer and method for heat-treating silicon wafer
JP2013084920A (ja) * 2011-09-27 2013-05-09 Globalwafers Japan Co Ltd シリコンウェーハの熱処理方法
JP2013074139A (ja) * 2011-09-28 2013-04-22 Globalwafers Japan Co Ltd シリコンウェーハの熱処理方法
WO2018051728A1 (ja) * 2016-09-13 2018-03-22 信越半導体株式会社 シリコンウェーハの熱処理方法及びシリコンウェーハの製造方法
JP2018046107A (ja) * 2016-09-13 2018-03-22 信越半導体株式会社 シリコンウェーハの熱処理方法及びシリコンウェーハの製造方法
JP2021090007A (ja) * 2019-12-05 2021-06-10 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその熱処理方法
JP7282019B2 (ja) 2019-12-05 2023-05-26 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその熱処理方法

Also Published As

Publication number Publication date
TW564500B (en) 2003-12-01
CN1324664C (zh) 2007-07-04
US20030192469A1 (en) 2003-10-16
KR100745309B1 (ko) 2007-08-01
KR20040099416A (ko) 2004-11-26
CN1625802A (zh) 2005-06-08
DE60224099D1 (de) 2008-01-24
EP1493179A1 (en) 2005-01-05
DE60224099T2 (de) 2008-04-03
EP1493179B1 (en) 2007-12-12
WO2003088346A1 (en) 2003-10-23

Similar Documents

Publication Publication Date Title
JP2005522879A (ja) 理想的酸素析出シリコンウエハにおいてデヌーデッドゾーン深さを制御する方法
US6897084B2 (en) Control of oxygen precipitate formation in high resistivity CZ silicon
KR102453743B1 (ko) 고유 게터링 및 게이트 산화물 무결성 수율을 갖도록 규소 웨이퍼들을 처리하는 방법
US6930375B2 (en) Silicon on insulator structure having an epitaxial layer and intrinsic gettering
JP2010161393A (ja) 窒素／炭素安定化された酸素析出核形成中心を有する理想的酸素析出を行ったシリコンウエハおよびその製造方法
US7537657B2 (en) Silicon wafer and process for producing it
JP6671436B2 (ja) 熱処理により不活性な酸素析出核を活性化する高析出密度ウエハの製造
US7201800B2 (en) Process for making silicon wafers with stabilized oxygen precipitate nucleation centers
US6808781B2 (en) Silicon wafers with stabilized oxygen precipitate nucleation centers and process for making the same
EP1879224A2 (en) Process for controlling denuded zone depth in an ideal oxygen precipitating silicon wafer
KR100745312B1 (ko) 고저항율의 초크랄스키 실리콘 내의 열적 도너 형성의 제어

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091222