JP2010153706A - シリコンウエハ及びその製造方法 - Google Patents

シリコンウエハ及びその製造方法 Download PDF

Info

Publication number
JP2010153706A
JP2010153706A JP2008332424A JP2008332424A JP2010153706A JP 2010153706 A JP2010153706 A JP 2010153706A JP 2008332424 A JP2008332424 A JP 2008332424A JP 2008332424 A JP2008332424 A JP 2008332424A JP 2010153706 A JP2010153706 A JP 2010153706A
Authority
JP
Japan
Prior art keywords
temperature
heat treatment
less
bmd
silicon wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008332424A
Other languages
English (en)
Other versions
JP5537802B2 (ja
Inventor
Masayuki Fukuda
真行 福田
Katsuhiko Nakai
克彦 中居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to JP2008332424A priority Critical patent/JP5537802B2/ja
Priority to EP09014967.5A priority patent/EP2204476B1/en
Priority to KR1020090120506A priority patent/KR101116949B1/ko
Priority to US12/637,850 priority patent/US8343618B2/en
Priority to SG200908402-1A priority patent/SG162693A1/en
Priority to TW98143316A priority patent/TWI398927B/zh
Priority to CN2009102663681A priority patent/CN101768777B/zh
Publication of JP2010153706A publication Critical patent/JP2010153706A/ja
Priority to US13/766,020 priority patent/USRE45238E1/en
Application granted granted Critical
Publication of JP5537802B2 publication Critical patent/JP5537802B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02Heat treatment
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/28Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2813Heat or solvent activated or sealable
    • Y10T428/2817Heat sealable
    • Y10T428/2822Wax containing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31855Of addition polymer from unsaturated monomers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】デバイス製造プロセスにおけるスリップ転位及び反りの発生を共に抑制することができるシリコンウエハ及びその製造方法を提供する。
【解決手段】本発明のシリコンウエハは、BMDの形態が八面体であるシリコンウエハであって、該シリコンウエハ表面から深さ20μmより浅い位置に存在している、対角長が200nm以上のBMDが、2×10/cm以下であり、深さ50μmより深い位置に存在している、対角長が10nm以上50nm以下のBMDが、1×1012/cm以上である。
【選択図】なし

Description

本発明は、半導体ウエハ製造技術分野において、特に、デバイス製造プロセスにおいてスリップ転位及び反りの発生を共に抑制することができるシリコンウエハ及びその製造技術に関する。
半導体デバイスなどの基板として用いられるシリコンウエハは、シリコン単結晶インゴットをスライスして、熱処理や鏡面加工等を行うことにより製造される。こうしたシリコン単結晶インゴットの製造方法としては、たとえば、チョクラルスキ法(以下、「CZ法」とする。)が挙げられる。CZ法は、大口径の単結晶インゴットを得やすいことや、欠陥の制御が比較的容易であるなどの理由により、シリコン単結晶インゴットの製造の大部分を占める。
CZ法によって引き上げられたシリコン単結晶(以下、「CZ−Si」とする)は、grown−in欠陥と呼ばれる結晶欠陥が存在する。またCZ−Siは、酸素を格子間に過飽和に取り込んでいるが、こうした過飽和酸素は、その後の熱処理(アニール)で、Bulk Micro Defect(以下、「BMD」とする。)と称される微小欠陥を誘起する原因となる。
シリコンウエハに半導体デバイスを形成するには、半導体デバイス形成領域に結晶欠陥がないことが求められる。回路を形成する面に結晶欠陥が存在すると、その欠陥部分から回路破壊等を引き起こす原因となるためである。一方でシリコンウエハ内部には適度なBMDが存在することが求められる。このようなBMDは半導体デバイス動作不良の原因となる金属不純物などをゲッタリングする作用があるためである。
上記要求を満たすため、シリコンウエハを高温アニールすることによって、シリコンウエハの内部にBMDを誘起してIntrinsic Gettering層(以下、「IG層」とする。)を形成するとともに、シリコンウエハの表面に存在するgrown−in欠陥を消滅させ、結晶欠陥の限りなく少ないDenuded Zone(以下、「DZ層」とする。)層を形成する手法が用いられる。
具体例として、窒素添加したサブストレートを高温アニールすることで、表面のgrown−in欠陥を低減するとともに、窒素を核としたBMDを内部に形成させる方法(特許文献1)が提案されている。
ところが、前記の高温アニール過程によりシリコンウエハ表裏面に形成したDZ層は、熱処理中の酸素の外方拡散により酸素濃度が極端に低下している。その結果、ウエハ表裏面の転位欠陥伸展の抑制力が著しく低下するため、アニール工程で導入された表裏面の微小傷から、転位欠陥(以下、「スリップ」とする。)がバルク中に伸展しやすく、こうしたスリップ転位の伸展によってシリコンウエハの強度が低下するという問題があった。たとえば、熱処理ポート等によって支持した状態でアニールをおこなうと、ウエハの裏面周辺の支持されている部分からスリップ転位が伸展することがしばしばある。また、シリコンウエハエッジ部からスリップ転位が伸展することもある。
シリコンウエハの強度が低下すると、製造工程中にウエハが損傷したり、ウエハの破壊といった事態が生じる懸念がある。しかしながら、DZ層は半導体デバイス形成には不可欠であり、DZ層を有しつつ強度特性に優れたシリコンウエハが求められていた。
下記特許文献1に記載の従来技術ではシリコンウエハの強度低下に関する配慮がなされておらず、このような方法で作ったシリコンウエハはスリップ転位の伸展を避けることができなかった。
一方で、このようなスリップ転位の発生を防止するために、高密度にBMDを発生させる方法も提案されている。
具体的には、シリコン単結晶インゴットから切り出したサブストレートを、窒素ガスまたは不活性ガスあるいはアンモニアガスと不活性ガスとの混合ガスの雰囲気下で、温度500℃以上1200℃以下、時間1分以上600分以下の範囲内で急速昇降温熱処理することにより、BMD層に20nm以下のサイズの酸素析出核を1×1010/cm以上形成するシリコンウエハ製造方法が提案されている(特許文献2)。また、酸素濃度が1.2×1018atoms/cmから1.4×1018atoms/cm、炭素濃度が0.5×1016atoms/cmから2×1017atoms/cmのシリコンウエハを、非酸化性雰囲気中で、温度1100℃から1250℃、時間1時間から5時間、1100℃から1250℃の温度範囲の昇温レート0.1から1℃/分の条件で熱処理することにより、150nm以下のサイズのBMDを5×10/cm以上形成するシリコンウエハ製造方法も提案されている(特許文献3)。また、熱処理を数工程繰り返すことにより、高密度(1×1010/cmから1×1012/cm)のBMDを発生させたシリコンウエハも提案されている(特許文献4)。さらに、表面から深さ50μm以上の位置に存在している、サイズ10nm以上50nm以下のBMDを5×1011/cm以上形成させ、スリップと反りを抑えたシリコンウエハも提案されている(特許文献5)。
特開平10−98047号公報 特開2006−40980号公報 特開2006−269896号公報 特開平08−213403号公報 特開2008−160069号公報
しかし、近年シリコンウエハが大径化し、かつ、半導体デバイスパターンの集積度が大きくなるにつれて、スリップ転位の発生に加えて、ウエハに発生する反りが問題となってきた。
熱処理炉にはバッチ式熱処理炉とRTAの二種類がある。スリップはシリコンウエハエッジ裏面とシリコンウエハ保持部の接点、あるいはシリコンウエハエッジ部から導入される。導入されたスリップは[110]方向に伸び、場合によってはシリコンウエハの損傷や破壊を引き起こす。反りは、熱処理時の熱歪みによりシリコンウエハが変形する現象である。通常、所望の特性を付与されるための熱処理が行われる前のシリコンウエハの反りは10μm以下に抑えられている。しかし、熱処理が加わると、シリコンウエハの山と谷の高さの差は数十μmに達し、ウエハ表面に半導体デバイスパターンが正確に露光できなくなり、半導体デバイス歩留まり低下の原因となる。
反りの問題はウエハ径が200mm以上になると顕著であり、特にバッチ式熱処理の反りは、表層のBMD密度とサイズに着目しないと、問題を解決することはできず、上記のように単にBMDを高密度、または深さ50μmより深い位置でサイズを小さくしたと規定するのみでは回避不可能である。
そこで本発明で解決しようとする課題は、適切な広さのDZ層を有し、かつデバイス製造プロセスにおけるスリップ転位及び反りの発生を共に抑制することができるBMD密度を制御したシリコンウエハの製造方法を提供することにある。
本発明者らは、上記課題を解決するために誠意研究した結果、DZ層直下のBMDを、サイズが200μm以上を、密度2×10/cm以下、深さ50μm以上のバルク内で、10nm以上50nm以下のBMDを、1×1012/cm以上、に制御することで、デバイス製造プロセスにおけるバッチ式熱処理炉によるスリップおよび反りの発生を抑えられることができるという知見を得、本発明に至った。
バッチ式熱処理はウエハ外周部とウエハ中心部の温度差が大きくなり、その結果ウエハを凸型、あるいは凹型に変形させる応力が働く。この時の応力はウエハの厚み中心ではゼロであり、ウエハの表面付近に近づくに従って増加する。一方、反りが発生する原因としてBMDから発生する転位があり、サイズが大きいほど転位を発生させやすい。よって、応力が大きいウエハの表面付近に大きなサイズのBMDが存在した場合、BMDから転位が発生してウエハが反りやすくなる。本発明者らは、ウエハの比較的深い位置(50μmより深い位置)に存在するBMD密度・サイズのコントロールは、反り特性の改善には重要ではなく、むしろ表層近傍(20μmより浅い位置)のBMD密度・サイズのコントロールが反り特性の改善に非常に有効であることを見出した。先行文献1から5にある従来技術はいずれも、表面から20μmより浅い位置にあるBMD密度・サイズの制御には一切言及していない。そのため、前記従来技術では、バッチ式熱処理におけるウエハ反り特性を改善することはできない。
すなわち、バルク内はBMDを高密度に析出させてスリップ転位を抑制し、かつ、バッチ式熱処理で最も熱応力が発生する表層付近のBMDのサイズを小さくすることによって、反りを抑制するシリコンウエハとその製造方法に関するものである。
本発明には、以下の(1)〜(3)の発明が含まれる。
(1)BMDの形態が八面体であるシリコンウエハであって、
該シリコンウエハ表面から深さ20μmより浅い位置に存在している、対角長が200nm以上のBMDが、2×10/cm以下であり、深さ50μmより深い位置に存在している、対角長が10nm以上50nm以下のBMDが、1×1012/cm以上であることを特徴とする、シリコンウエハ。
(2)上記(1)に記載のシリコンウエハの製造方法であって、
サブストレートの窒素濃度が、5×1014atoms/cm以上1×1016atoms/cm以下であり、炭素濃度が、1×1015atoms/cm以上3×1016atoms/cm以下であり、
(A)650℃以上750℃以下の温度範囲で、30分以上5時間以下の所要時間で熱処理を行う低温熱処理工程と、
(B)さらに、850℃までの温度範囲で、0.5℃/分以上2℃/分以下の昇温速度で昇温させる熱処理と、
(C)昇温工程の後、1℃/分以上10℃/分以下の降温速度で炉の温度を下げ、当該炉の温度が600℃以上750℃以下の温度のときにサブストレートを炉外に取り出して室温まで冷却する降温・取出工程と、
(D)降温・取出工程の後、炉の温度を600℃以上750℃以下にして当該炉内にサブストレートを挿入して、当該炉の温度を1100℃未満の温度範囲は5℃/分以上10℃/分以下の昇温速度で昇温し、かつ1100℃以上1250℃以下の温度範囲は1℃/分以上2℃/分以下の昇温速度で昇温し、かつ1000℃以上1250℃以下の温度で一定のまま保持し、格子間酸素の拡散長が50μm以上になるようにする高温熱処理と、
を含む熱処理を行うことを特徴とする、製造方法。
(3)上記(1)に記載のシリコンウエハの製造方法であって、
サブストレートの窒素濃度が、5×1014atoms/cm以上1×1016atoms/cm以下であり、炭素濃度が、1×1015atoms/cm以上3×1016atoms/cm以下であり、
(A)650℃以上750℃以下の温度範囲で、30分以上5時間以下の所要時間で熱処理を行う低温熱処理工程と、
(B)さらに、850℃までの温度範囲で、0.5℃/分以上2℃/分以下の昇温速度で昇温させる熱処理と、
(C)さらに、1100℃未満の昇温処理を、5℃/分以上10℃/分以下の昇温速度で昇温し、かつ1100℃以上1250℃以下の温度範囲は1℃/分以上2℃/分以下の昇温速度で昇温し、かつ1000℃以上1250℃以下の温度で一定のまま保持し、格子間酸素の拡散長が50μm以上になるようにする高温熱処理と、
を含む熱処理を行うことを特徴とする、製造方法。
ここで、本発明において、八面体形態であるBMDとは、複数の{111}面とそれ以外の面で囲まれた形のBMDのことを意味する。通常、八面の{111}面で囲まれるものと、{111}面と共に{100}で囲まれているものがある。また、{111}面や{100}面以外の面が現れることがある。
ウエハに存在するBMDの形状には、八面体の他に板状のものもあり、板状のBMDは、比較的大きな二面の{100}面とその他の面で囲まれた形のBMDである。なお、BMDの内部が、樹状になっている場合もある。八面体と板状の区別としては、[001]方向から見た時の[100]方向と[010]方向のサイズのうち、長い方をA、短い方をBとした時のA/B(以下、「扁平率」とする。)が1.5以下のものを八面体、1.5を越えるものを板状とする。シリコンウエハ中のBMD形態にはばらつきがあるので、ウエハ内に存在するBMDが八面体であるか板状であるかの判定は、ウエハ内の位置が異なる複数のBMDのA/Bを測定し、それらの平均値(以下、「平均扁平率」とする。)を求め、その値が1.5を越えるか否かにより行えば良い。この値が1.5を超えると、BMD周囲の結晶格子に加わる歪みの状況が異なるため、スリップおよび反りの発生を抑制するための最適BMDサイズ分布が本発明の範囲とは異なるものになってしまう。
さらに、本発明において、八面体BMDの対角長とは、上記[100]方向と[010]方向のうち、長い方Aを意味する。
本発明のシリコンウエハは、BMDの形態が八面体であるシリコンウエハであって、該シリコンウエハの表面から20μmの位置に存在しているBMDのうち、対角長が200nm以上のBMDが、密度2×10/cm以下、深さ50μm以上の位置に存在しているBMDのうち、対角長が10nm以上50nm以下のBMDが、密度1×1012/cm以上であることで、デバイス製造プロセスにおけるスリップと反りの発生を共に極小さく抑え、DZ層を有しながらも強度低下を防止でき、さらに大型(典型的には200mm)、かつ、高品質なデバイスの製造を可能とする。
本発明のシリコンウエハは、ウエハ内部にBMDを持たないミラーウエハよりも、スリップ転位、反りが発生しにくく、また高いゲッタリング能力を有する。
以下、本発明を実施の形態に即して詳細に説明する。
(シリコンウエハ)
本発明のシリコンウエハは、デバイス製造プロセスにおけるスリップや反りの発生を、共に極小さく抑制することができることを特徴とするものである。
ここで、本発明が実現されるウエハの大きさ(直径、厚さ)、種々の元素のドープの有無に関しての制限は特になく、これらの特徴は要求される半導体シリコンウエハの種類に応じて適宜選択することができる。
また、本発明のシリコンウエハを使用して製造される半導体デバイスに関しての制限も特になく、種々の半導体デバイス製造に応用することができる。具体的には、本発明のシリコンウエハは、表面にエピタキシャル層を形成したエピタキシャルウエハ、貼り合わせSOIウエハ、SIMOX(Separation By Implanted Oxygen)処理をしたSIMOXウエハ、あるいは表面にSiGe層を形成したSiGeウエハの製造などに広く適用できるものである。
本発明のシリコンウエハの特徴は、BMDの形態が八面体であるシリコンウエハであって、該シリコンウエハ表面から20μmの位置に存在しているBMDのうち、対角長が200nm以上のBMDが、密度2×10/cm以下、深さ50μm以上の位置に存在しているBMDのうち、対角長が10nm以上50nm以下のBMDが、密度1×1012/cm以上であることである。これは、本発明者による下に説明する知見である。
すなわち、BMDの形態が八面体であるシリコンウエハにおいて、表面から深さ20μmの位置に存在しているBMDが、反りの特性に影響を与え、さらに、深さ50μm以上の位置に存在している対角長10nm以上50nm以下のBMDは、スリップ抑制特性に影響を与え、一般的デバイス製造プロセスにおいて、極めて反りとスリップの発生を小さく抑えられたことである。また、これにより、デバイス製造プロセスにおいてウエハ支持部からスリップが発生した場合でも、シリコンウエハ表面に突き抜けることを防止でき、ウエハエッジ部にスリップが発生した場合においても、半導体デバイス作成領域にまでスリップが到達することを防止でき、デバイスへの悪影響を防止できたことである。
ここで深さ50μm以上の位置に存在しているBMDの対角長が、10nm未満、あるいはBMDの密度が1×1012/cm未満であるとBMDがスリップ伝搬に対して十分な障壁となりにくい。スリップ伝搬の障壁となりうるBMDの密度・対角長に上限はないが、後述する理由により、現実のシリコンウエハで実現できる範囲は、BMD対角長は50nmが上限になる。すなわち、高密度にBMDが存在すると、固溶酸素はほぼ全てがBMDとして析出している状態になる。一方で、BMDとして析出する酸素原子の個数はCZ−Si中に固溶している酸素原子を上回ることはなく、固溶酸素濃度は多くても1×1018atoms/cm程度が上限である。よって、高密度にBMDが存在した状態では、BMDとして析出している酸素原子はほぼ1×1018atoms/cm程度で一定であると考えてよい。この状態ではBMD密度が増えるほど、個々の対角長は低下する。すなわち、ある密度以上に存在するBMDは対角長に上限があり、密度1×1012/cmのBMDをサイズ50nm超で実現することはできない。したがって、スリップ伝搬を抑制できるBMD密度・対角長の範囲は、密度が1×1012/cm以上、かつ対角長が10nm以上50nm以下となる。
この目的のため、格子間酸素濃度は、5×1017atoms/cm以下であることが好ましい。一方で、格子間酸素濃度の下限は、2×1017atoms/cm程度であると考えて良い。これは、それよりも低減するためには、低温で極めて長時間の熱処理を要することとなるため、実現が難しいからである。
上で説明したBMDサイズ分布、および格子間酸素濃度は、ウエハ全面に渡って実現していることが望ましいが、用途によっては一部の領域で実現できていてもよい。例えば、ウエハのエッジ部から導入される典型的なスリップのみを防止する場合は、ウエハ中心からウエハ半径の80%以上離れた領域で、上記BMDサイズ分布、および格子間酸素濃度が実現できていればよい。これは、ウエハのエッジ部から導入されるスリップは主にウエハ半径の80%以上離れた領域に発生することが多いためである。また、典型的なウエハの反りのみを防止するためには、ウエハ半径の80%より内側の領域で上記BMDサイズ分布、および格子間酸素濃度が実現できていればよい。これは、反りを引き起こす典型的なウエハ内部の高密度転位は、ウエハ半径の80%以内の領域で多く発生するためである。
本発明のシリコンウエハは、デバイス製造プロセスにおいて発生するスリップと反りが小さいという点で極めて優れている。より具体的には、本発明に係るシリコンウエハ、特に、上記のようにBMDが制御され、かつ、格子間酸素濃度が低減されたシリコンウエハでは、下記の熱処理においても発生するスリップの長さが極めて小さい(典型的には、スリップが10mm以下であり、且つ、熱処理後のウエハの反り量が10μm以下)ことを特徴とする。
すなわち、デバイス製造プロセスのおけるスリップの評価や反りの発生への耐性を評価する目的の試験として、炉温度を900℃に保持してウエハを挿入し、1100℃30分保持する熱処理である。
このような熱処理は、スリップや反りが発生しやすい温度域で、かつ、熱応力も実用上最大となるため、この温度範囲と昇降温速度で転位が発生しないようにすれば、一般的なデバイス製造プロセスのほぼすべてにおいてスリップ及び反りの発生が極めて少ないシリコンウエハであると言える。
なお、上で説明したBMDの形態、対角長、個数の測定を目的としては、通常公知の測定方法により測定が可能である。より具体的には、透過型電子顕微鏡(以下、「TEM」とする。)及び赤外干渉法(Optical Precipitate Profiler:以下、「OPP」とする。)による測定があげられる。
また、ウエハのスリップ転位、反り量の測定、評価方法に関しても制限はなく、通常公知の方法により測定可能である。より具体的には、スリップ転位の測定としてX線トポグラフ、反り量としては、NIDEK社製FT−90Aなどを用いて観測することで評価することが可能である。
さらに、格子間酸素濃度を測定する目的としては、フーリエ変換赤外吸収分光法(FTIR)を用いることができる。
(シリコンウエハの製造方法)
本発明に係るシリコンウエハは、上に説明した特徴を有する。したがって、かかる特徴を有するシリコンウエハを製造するための方法であれば特に制限はない。具体的には、単結晶育成条件(結晶引上速度、結晶冷却速度、坩堝回転、ガス流など)や熱処理条件(熱処理温度、時間、昇降温など)を適切に制御することで、上の特徴を有するシリコンウエハを作製することができる。
本発明では、特に、サブストレートを段階的に熱処理することが好ましい。
ここで、サブストレートとは、未熱処理のシリコンウエハを意味し、単結晶インゴットから切り出され、適宜、面取りなどの熱処理以外の工程が施されたものを含む意である。
また、サイズ(直径、厚さ等)に関しての制限、種々の元素のドープの有無に関しての制限は特になく、要求されるシリコンウエハの種類・性能に合わせて適宜選択することが可能である。
また、サブストレートに含まれる格子間酸素としては、通常の条件のCZ法によるシリコン単結晶育成で含まれる酸素濃度であれば良く、下に説明する熱処理により製造する場合には、好ましくは、8.0×1017atoms/cm以上9.5×1017atoms/cm以下の範囲である。かかる範囲から酸素濃度がはずれると高密度にBMDが形成されないことや、大きなサイズのBMDが高密度になるといったことが生じるため好ましくない。
本発明で分割熱処理の場合は、より好ましくは、(A)650℃以上750℃以下、30分以上5時間以下で行う低温熱処理と、(B)さらに、850℃までの昇温処理を、0.5℃/分以上2℃/分以下の昇温速度で昇温させる熱処理と、(C)1℃/分以上10℃/分以下の降温速度で炉の温度を下げて、600℃以上750℃以下の温度でサブストレートを炉外に取り出し、サブストレートを室温まで冷却する降温・取出工程があって、(D)600℃以上750℃以下でウエハを挿入し、1100℃未満の温度範囲は5℃/分以上10℃/分以下の昇温速度で昇温し、かつ1100℃以上1250℃以下の温度範囲は1℃/分以上2℃/分以下の昇温速度で昇温し、かつ1000℃以上1250℃以下の温度で一定のまま保持し、格子間酸素の拡散長が50μm以上になるようにする高温熱処理工程を、含むことである。
本発明で一括熱処理の場合は、より好ましくは、(A)650℃以上750℃以下、30分以上5時間以下で行う低温熱処理と、(B)さらに、800℃までの昇温処理を、0.5℃/分以上2℃/分以下の昇温速度で昇温させる熱処理と、(C)さらに、1100℃未満の温度範囲は5℃/分以上10℃/分以下の昇温速度で昇温し、かつ1100℃以上1250℃以下の温度範囲は1℃/分以上2℃/分以下の昇温速度で昇温し、かつ1000℃以上1250℃以下の温度で一定のまま保持し、格子間酸素の拡散長が50μm以上になるようにする高温熱処理工程を、含むことである。
(A)の工程において、熱処理の温度が650℃未満であると酸素の拡散が十分起こらないため、BMD形成が十分に起こらなくなり好ましくなく、一方、750℃を超えてもBMD最適化にほとんど影響を与えないため、無駄が多くなり好ましくない。また、この熱処理の時間が30分未満であるとBMD核形成のための時間が不十分であり、5時間を超えると生産性の極端な低下が生じ、好ましくない。
さらに、(B)の工程において、昇温工程の昇温速度が0.5℃/分未満であると、安定した昇温速度が確保できなくなり、2℃/分を越えると析出したBMDが消滅するおそれがあり好ましくはない。
さらに、(D)の高温熱処理工程は、格子間酸素を外方拡散させ、DZ層を形成することを目的とする。この工程において、保持温度が1000℃未満であると格子間酸素の外方拡散に長時間要すこととなり生産性低下の観点から好ましくなく、温度が1250℃を超えると、アニール炉の部材劣化が激しくなり好ましくない。また、格子間酸素の拡散長とは、この工程における温度、および時間に基づいて計算される数値であり、具体的には下記式(i)により求めることができる。
格子間酸素の拡散長(μm)=2×10×(D×時間(秒))0.5
ここで、
D(cm/秒)=0.17×exp(−2.53÷8.62×10−5÷温度(K))
このように、拡散長が50μm以上となる熱処理は、5μm以上といった広いDZ層を形成するうえで好ましい。
熱処理で取出工程を追加するのは、熱処理炉が二台あり、低温熱処理と、高温熱処理をそれぞれ別の熱処理炉で行う場合である。生産性を上げるために、それぞれの熱処理を別々の炉で行ったほうが有利な場合は、降温取出工程を追加して、熱処理を低温熱処理、および高温熱処理に分割することが好ましい。
降温取出工程における降温速度は、一般的な炉で実現できる1℃/分以上10℃/分以下が好ましい。サブストレートを炉外に取り出すときの炉の温度は、600℃未満にすると炉のヒーターの寿命低下を招くため好ましくなく、750℃超にすると炉の部材が劣化するため好ましくない。
高温熱処理におけるウエハを挿入するときの炉の温度は、降温取出工程と同じ理由から、600℃未満と750℃より高温は好ましくない。1100℃までの昇温速度は、一般的な炉で実現できる5℃/分以上10℃/分以下で昇温し、かつ1100℃以上1250℃以下の温度範囲は1℃/分以上2℃/分以下の昇温速度で昇温することが好ましい。1000℃以上の熱処理における温度、酸素の拡散長の範囲は前述した通りである。高温熱処理を行った後の降温速度、引出温度には特に制限はない。
また、上で説明した一連の熱処理において使用する装置に関しての制限は特になく、従来公知の装置が好ましく使用可能である。具体的には、通常のバッチ式の縦型炉、酸素パージ機能のついたバッジ式の縦型炉などがあげられる。
本発明の製造方法において、前記サブストレートは窒素を含有していることが好ましい。これは、前記サブストレートが窒素を含有することで、反りがさらに小さく(典型的には15μm以下)抑えられるためである。このように、反りを更に抑えることにより、より高性能なデバイス製造が可能となる。
この目的で添加される窒素の濃度は、5×1014atoms/cm以上1×1016atoms/cm以下であることが好ましい。係る範囲を超えると、多結晶化が起こって、歩留まりが低下するおそれがあるため好ましくない。
また、本発明の製造方法において、前記サブストレートは炭素を含有していることが好ましい。これは、前記サブストレートが炭素を含有することで、(A)の低温熱処理が比較的低温・短時間でも、高密度のBMDが形成できる、という効果が得られるからである。
この目的で添加される炭素の濃度は、1×1015atoms/cm以上3×1016atoms/cm以下であることが好ましい。かかる範囲を越えて炭素を添加すると、結晶製造において歩留まりが低下し、生産上好ましくない。さらに、かかる範囲を下回ると、バルクのBMD密度を1×1012/cm以上にすることが困難になる。さらに、炭素濃度は2×1016atoms/cm以下であることがより好ましい。
なお、サブストレートに窒素や炭素を添加する方法に関しては特に制限はなく、従来公知の方法が好ましく使用可能である。より具体的には窒素の添加方法として、窒化膜付きの基板を単結晶引き上げの融液に添加して、得られるサブストレートの窒素濃度を調節すること、炭素の添加方法として、炭素粉を単結晶引き上げの融液に添加して、得られるサブストレートの炭素濃度を調節することができる。
また、サブストレートに含まれる窒素、炭素、及び酸素濃度の測定方法に関しても特に制限はなく、従来公知の方法で好ましく測定可能である。より具体的には、窒素濃度の測定として二次イオン質量分析装置(SIMS)を使用して求めることができる。また、酸素及び炭素濃度の測定として赤外吸収法により測定し、換算係数としてJEITA(電子情報技術産業協会)の値により求めることができる。
以下、本発明を実施例をあげながら詳細に説明するが、本発明はこれらに何ら制限されるものではない。
(アニールウエハの作製方法)
単結晶インゴットを種々の条件(ウエハ径、伝導型、酸素、窒素、炭素濃度)で作製し、それぞれの単結晶インゴットの直胴部の同一部位を、ワイヤソーを用いて切り出し、ミラー加工して作成した厚さ725μm以上750μm以下の基板をサブストレートとした。さらにサブストレートから、以下に示す方法により、アニールウエハを作製した。
分割熱処理
得られたサブストレートをバッチ式の第一縦型熱処理炉内に投入し、低温熱処理を行った後、第二縦型熱処理炉内に投入し、高温熱処理をアルゴン雰囲気中にて行った。高温熱処理の格子間酸素の拡散長は、高温熱処理の温度パターンに従って上記式(i)を積分することで得た。各実施例及び比較例の熱処理条件は、以下に示す通りである。
一括熱処理
得られたサブストレートをバッチ式の縦型熱処理炉内に投入し、同じ炉内で低温熱処理、高温熱処理をアルゴン雰囲気中にて行った。高温熱処理の格子間酸素の拡散長は、高温熱処理の温度パターンに従って上記式(i)を積分することで得た。各実施例及び比較例の熱処理条件は、以下に示す通りである。
熱処理の実施例
実施例1から3:700℃で4時間、800℃まで1℃/分で昇温、800℃で0時間、3℃/分で降温、700℃で取り出し、室温まで冷却、700℃で挿入、1100℃未満は5℃/分で昇降温、1100℃以上は1℃/分で昇降温、1200℃で5時間
実施例4:700℃で4時間、750℃まで0.5℃/分で昇温、750℃で0時間、3℃/分で降温、700℃で取り出し、室温まで冷却、700℃で挿入、1100℃未満は5℃/分で昇降温、1100℃以上は1℃/分で昇降温、1200℃で5時間
実施例5:700℃で4時間、800℃まで0.5℃/分で昇温、1100℃まで8℃/分で昇降温、1100℃以上は1℃/分で昇降温、1200℃で5時間
比較例1から4:700℃で4時間、800℃まで1℃/分、800℃で0時間、3℃/分で降温、700℃で取り出し、室温まで冷却、700℃で挿入、1100℃未満は5℃/分で昇降温、1100℃以上は1℃/分で昇降温、1200℃で1時間
比較例5:700℃で4時間、700℃で取り出し、室温まで冷却、700℃で挿入、1100℃未満は5℃/分で昇降温、1100℃以上は1℃/分で昇降温、1200℃で1時間
比較例6:700℃で4時間、800℃まで0.5℃/分、800℃で0時間、3℃/分で降温、700℃で取り出し、室温まで冷却、700℃で挿入、1100℃未満は5℃/分で昇降温、1100℃以上は1℃/分で昇降温、1200℃で1時間
また、作製したウエハ(実施例1から5、比較例1から6)の作製条件(ウエハ径、伝導型、サブストレート中の各濃度(窒素、酸素、炭素)、各熱処理における格子間酸素の拡散長)を表1にまとめた。なお、表中でP型はボロンドープ、N型はリンドープである。また、各含有物(酸素等)の濃度の調整・測定は通常公知の方法に従った。
作製したウエハの作製条件、サブストレート中の各濃度
(アニールウエハの測定及び評価)
上記作製条件で得られたそれぞれのアニールウエハについて以下の(1)、(2)、(3)、(4)に関する測定及び評価を行った。また、(1)及び(2)の測定に使用するサンプルのうちTEMサンプルは、各ウエハを所定深さ(50μm、100μm、300μm)まで、精密研磨機により削り、ウエハの中心部と、エッジから10mmの二箇所から採取した。OPPは、各ウエハの所定深さ(表層から5μm、15μm)、所定位置(中心、エッジから10mm)にフォーカスを設定して測定を行った。
(1)BMD形状の判定:BMD扁平率は、同じ測定サンプルをOPPのスキャン方向を<110>方向と<100>方向に変えて二回測定し、両測定で得られたシグナル強度の比から判定した。すなわち、シグナル強度の比とBMD扁平率との関係を予め調べておき、シグナル強度の比から扁平率を求めた。また、TEMによっても測定し、その際は、[001]方向から見た顕微鏡像から扁平率を測定し求めた。これらの結果からBMD形態判定を行った。なお、それぞれのサンプルで少なくとも10個以上のBMDを測定し、それによって得られた扁平率をすべて平均することで平均扁平率を求め、それらが1.5を超えるか否かで行った。
(2)BMDサイズおよび密度:各サンプルに関して、表層から深さ20μmまではOPP、深さ50μmより深い位置はTEMを用いて測定することで得た。下記1)と下記2)の方法で得られたBMDの観察結果から、所定のサイズを有するBMDの密度を求めた。なお、所定のサイズを有するBMDの密度は、所定深さ三箇所の平均値とした。
1)OPPによる測定:アクセント社のOPPを用い、BMDに起因する透過レーザーの位相差を電気的に信号処理したシグナル強度を測定した。深さ方向の測定範囲は、設定から±5μmの深さ範囲を測定する。すなわち、フォーカスを表面から5μmの深さに設定した場合は、深さ0μmから10μmを測定することになり、フォーカスを表面から15μmの深さに設定した場合は、深さ10μmから20μmを測定することになる。BMDのサイズ校正は、予め、サイズがわかっているBMDをOPPで測定し、シグナル強度とBMDサイズの校正曲線を作成した。その校正曲線は下記の通りである。
八面体形状のBMD対角長(nm)=153×(OPPシグナル)0.43
この校正曲線を使って、シグナル強度からBMDのサイズを求めた。なお、サイズを求める際は、ゴーストシグナル除去処理(K. Nakai Review of Scientific Instruments, vol. 69 (1998) pp. 3283)を行った。検出感度は、対角長80nm以上のBMDが測定できる感度に設定した。
2)TEMによる測定:測定で得られた顕微鏡像から所定サイズのBMDの密度を求めた。なお、密度は視野内で観察されたBMDの個数と、観察した領域にあたる試料の体積から求めた。
(3)アニールウエハの窒素濃度
アニールウエハからサンプルを採取し、表面の窒素外方拡散層を除去するために20μmのポリッシュを行った後、SIMSを用いて窒素濃度を測定した。
アニールウエハのスリップ長さ、及び反り耐性評価
アニールウエハに対して、下記(4)の熱処理(以下、「擬似デバイスプロセス熱処理」とする。)を行った。そして、擬似デバイスプロセス熱処理前、および擬似デバイスプロセス熱処理後のアニールウエハの反りをNIDEK社製FT−90Aで測定し、反り増加量=熱処理後の反り−熱処理前の反り、を求めた。また、擬似デバイスプロセス熱処理後のアニールウエハをX線トポグラフで観察し、観察されたスリップの長さのうち最大の長さを代表値とした。
(4)バッチ式熱処理炉を使った熱処理
(I):炉温を900℃に保持してウエハを挿入
(II):酸素雰囲気で900℃30分保持した後、900℃でウエハを引出
(アニールウエハの各測定結果並びに評価結果)
表2には実施例および比較例として、表1に示した作製条件にて作製されたアニールウエハについて、測定された所定サイズのBMDの密度、擬似デバイスプロセス熱処理により発生したスリップと反り量をまとめた。また、いずれの条件により作製されたウエハでも、BMDの平均扁平率は1.5以下であった。
実施例、比較例
ここで、表2中のBMD密度の「表層」とは、サイズ200nm以上のBMDの密度であり、BMD密度の「バルク内部」とは、サイズ10nm以上50nm以下のBMDの密度を意味する。また、「表層」の密度の値は、深さ5μmと深さ15μmで測定した密度の和である。
これらの結果より、以下のことが分かる。
(i)BMD密度の表層が2×10/cm以下で、BMD密度のバルク内部が1×1012/cm以上になることで、スリップ長さが10mm以下になり、反り量が10μm以下に抑えられている。
(ii)窒素添加されたアニールウエハの窒素濃度は、サブストレートで測定された窒素濃度と変わらなかった。
(iii)スリップと反りは、P型、N型の区別はなかった。
(iv)熱処理が分割熱処理、一括熱処理のどちらでも効果が変わらなかった。
(v)サブストレートの窒素、酸素、炭素が同じウエハでも、格子間酸素の拡散長さを50μmにすることで、スリップ特性と反り特性を満足することができた。
(vi)サブストレートの窒素、酸素、炭素がほぼ同じウエハでも、低温熱処理を変更することでスリップ特性または反り特性を満足することはできるが、両方の特性を満足することはできなかった。

Claims (3)

  1. BMDの形態が八面体であるシリコンウエハであって、
    該シリコンウエハ表面から深さ20μmより浅い位置に存在している、対角長が200nm以上のBMDが、2×10/cm以下であり、深さ50μmより深い位置に存在している、対角長が10nm以上50nm以下のBMDが、1×1012/cm以上であることを特徴とする、シリコンウエハ。
  2. 請求項1記載のシリコンウエハの製造方法であって、
    サブストレートの窒素濃度が、5×1014atoms/cm以上1×1016atoms/cm以下であり、炭素濃度が、1×1015atoms/cm以上3×1016atoms/cm以下であり、
    (A)650℃以上750℃以下の温度範囲で、30分以上5時間以下の所要時間で熱処理を行う低温熱処理工程と、
    (B)さらに、850℃までの温度範囲で、0.5℃/分以上2℃/分以下の昇温速度で昇温させる熱処理と、
    (C)昇温工程の後、1℃/分以上10℃/分以下の降温速度で炉の温度を下げ、当該炉の温度が600℃以上750℃以下の温度のときにサブストレートを炉外に取り出して室温まで冷却する降温・取出工程と、
    (D)降温・取出工程の後、炉の温度を600℃以上750℃以下にして当該炉内にサブストレートを挿入して、当該炉の温度を1100℃未満の温度範囲は5℃/分以上10℃/分以下の昇温速度で昇温し、かつ1100℃以上1250℃以下の温度範囲は1℃/分以上2℃/分以下の昇温速度で昇温し、かつ1000℃以上1250℃以下の温度で一定のまま保持し、格子間酸素の拡散長が50μm以上になるようにする高温熱処理と、
    を含む熱処理を行うことを特徴とする、製造方法。
  3. 請求項1記載のシリコンウエハの製造方法であって、
    サブストレートの窒素濃度が、5×1014atoms/cm以上1×1016atoms/cm以下であり、炭素濃度が、1×1015atoms/cm以上3×1016atoms/cm以下であり、
    (A)650℃以上750℃以下の温度範囲で、30分以上5時間以下の所要時間で熱処理を行う低温熱処理工程と、
    (B)さらに、850℃までの温度範囲で、0.5℃/分以上2℃/分以下の昇温速度で昇温させる熱処理と、
    (C)さらに、1100℃未満の昇温処理を、5℃/分以上10℃/分以下の昇温速度で昇温し、かつ1100℃以上1250℃以下の温度範囲は1℃/分以上2℃/分以下の昇温速度で昇温し、かつ1000℃以上1250℃以下の温度で一定のまま保持し、格子間酸素の拡散長が50μm以上になるようにする高温熱処理と、
    を含む熱処理を行うことを特徴とする、製造方法。
JP2008332424A 2008-12-26 2008-12-26 シリコンウエハの製造方法 Active JP5537802B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2008332424A JP5537802B2 (ja) 2008-12-26 2008-12-26 シリコンウエハの製造方法
EP09014967.5A EP2204476B1 (en) 2008-12-26 2009-12-02 Method of manufacturing a silicon wafer
KR1020090120506A KR101116949B1 (ko) 2008-12-26 2009-12-07 실리콘 웨이퍼 및 실리콘 웨이퍼 제조 방법
US12/637,850 US8343618B2 (en) 2008-12-26 2009-12-15 Silicon wafer and method of manufacturing the same
SG200908402-1A SG162693A1 (en) 2008-12-26 2009-12-17 Silicon wafer and method of manufacturing the same
TW98143316A TWI398927B (zh) 2008-12-26 2009-12-17 矽晶圓及其製造方法
CN2009102663681A CN101768777B (zh) 2008-12-26 2009-12-24 硅晶片及其制造方法
US13/766,020 USRE45238E1 (en) 2008-12-26 2013-02-13 Silicon wafer and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008332424A JP5537802B2 (ja) 2008-12-26 2008-12-26 シリコンウエハの製造方法

Publications (2)

Publication Number Publication Date
JP2010153706A true JP2010153706A (ja) 2010-07-08
JP5537802B2 JP5537802B2 (ja) 2014-07-02

Family

ID=42140054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008332424A Active JP5537802B2 (ja) 2008-12-26 2008-12-26 シリコンウエハの製造方法

Country Status (7)

Country Link
US (2) US8343618B2 (ja)
EP (1) EP2204476B1 (ja)
JP (1) JP5537802B2 (ja)
KR (1) KR101116949B1 (ja)
CN (1) CN101768777B (ja)
SG (1) SG162693A1 (ja)
TW (1) TWI398927B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014034513A (ja) * 2012-08-08 2014-02-24 Siltronic Ag 単結晶シリコンからなる半導体ウエハおよびその製造方法
JP2016088822A (ja) * 2014-11-10 2016-05-23 三菱マテリアル株式会社 シリコン部品用シリコン結晶及びこのシリコン結晶から加工されたシリコン部品
JP2021067488A (ja) * 2019-10-18 2021-04-30 信越半導体株式会社 シリコン単結晶ウエーハの窒素濃度の測定方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5256195B2 (ja) * 2007-05-02 2013-08-07 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
WO2010109873A1 (ja) * 2009-03-25 2010-09-30 株式会社Sumco シリコンウェーハおよびその製造方法
KR101231412B1 (ko) * 2009-12-29 2013-02-07 실트로닉 아게 실리콘 웨이퍼 및 그 제조 방법
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US9397051B2 (en) 2013-12-03 2016-07-19 Invensas Corporation Warpage reduction in structures with electrical circuitry
JP6187689B2 (ja) * 2014-06-02 2017-08-30 株式会社Sumco シリコンウェーハの製造方法
US9425063B2 (en) * 2014-06-19 2016-08-23 Infineon Technologies Ag Method of reducing an impurity concentration in a semiconductor body, method of manufacturing a semiconductor device and semiconductor device
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6413952B2 (ja) * 2015-06-26 2018-10-31 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
JP6717267B2 (ja) * 2017-07-10 2020-07-01 株式会社Sumco シリコンウェーハの製造方法
JP6834816B2 (ja) * 2017-07-10 2021-02-24 株式会社Sumco シリコンウェーハの加工方法
JP6436255B1 (ja) * 2018-02-27 2018-12-12 株式会社Sumco シリコンウェーハの反り量の予測方法およびシリコンウェーハの製造方法
CN114664657A (zh) * 2021-10-29 2022-06-24 中国科学院上海微系统与信息技术研究所 一种晶圆表面处理方法
CN114334792A (zh) * 2021-10-29 2022-04-12 上海新昇半导体科技有限公司 Soi结构的半导体硅晶圆及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09190954A (ja) * 1996-01-10 1997-07-22 Sumitomo Sitix Corp 半導体基板およびその製造方法
WO2000055397A1 (fr) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
JP2001270796A (ja) * 2000-03-27 2001-10-02 Wacker Nsce Corp シリコン半導体基板およびその製造方法
JP2005159028A (ja) * 2003-11-26 2005-06-16 Shin Etsu Handotai Co Ltd アニールウエーハ及びアニールウエーハの製造方法
JP2006261558A (ja) * 2005-03-18 2006-09-28 Fujitsu Ltd シリコン半導体基板
JP2007305968A (ja) * 2006-04-14 2007-11-22 Covalent Materials Corp シリコンウェハ、その製造方法および半導体装置用シリコンウェハ
JP2008103673A (ja) * 2006-09-20 2008-05-01 Siltronic Ag 半導体用シリコンウエハ、およびその製造方法
JP2008160069A (ja) * 2006-12-01 2008-07-10 Siltronic Ag シリコンウエハ及びその製造方法
WO2008136500A1 (ja) * 2007-05-02 2008-11-13 Siltronic Ag シリコンウエハ及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4437922A (en) * 1982-03-26 1984-03-20 International Business Machines Corporation Method for tailoring oxygen precipitate particle density and distribution silicon wafers
JPH0198047A (ja) 1987-10-09 1989-04-17 Nec Corp 割込み処理方式
US6893499B2 (en) * 2000-06-30 2005-05-17 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer and method for manufacturing the same
JP2006040980A (ja) 2004-07-22 2006-02-09 Sumco Corp シリコンウェーハおよびその製造方法
JP5160023B2 (ja) 2005-03-25 2013-03-13 株式会社Sumco シリコンウェーハ及びシリコンウェーハの製造方法
US7781715B2 (en) * 2006-09-20 2010-08-24 Fujifilm Corporation Backside illuminated imaging device, semiconductor substrate, imaging apparatus and method for manufacturing backside illuminated imaging device
JP5207705B2 (ja) * 2006-12-07 2013-06-12 ジルトロニック アクチエンゲゼルシャフト シリコンウエハ及びその製造方法
JP2008166516A (ja) 2006-12-28 2008-07-17 Covalent Materials Corp 半導体基板の製造方法
JP2008213403A (ja) 2007-03-07 2008-09-18 Teijin Dupont Films Japan Ltd 光学用易接着フィルム

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09190954A (ja) * 1996-01-10 1997-07-22 Sumitomo Sitix Corp 半導体基板およびその製造方法
WO2000055397A1 (fr) * 1999-03-16 2000-09-21 Shin-Etsu Handotai Co., Ltd. Procede de production d'une tranche de silicium et tranche de silicium ainsi obtenue
JP2001270796A (ja) * 2000-03-27 2001-10-02 Wacker Nsce Corp シリコン半導体基板およびその製造方法
JP2005159028A (ja) * 2003-11-26 2005-06-16 Shin Etsu Handotai Co Ltd アニールウエーハ及びアニールウエーハの製造方法
JP2006261558A (ja) * 2005-03-18 2006-09-28 Fujitsu Ltd シリコン半導体基板
JP2007305968A (ja) * 2006-04-14 2007-11-22 Covalent Materials Corp シリコンウェハ、その製造方法および半導体装置用シリコンウェハ
JP2008103673A (ja) * 2006-09-20 2008-05-01 Siltronic Ag 半導体用シリコンウエハ、およびその製造方法
JP2008160069A (ja) * 2006-12-01 2008-07-10 Siltronic Ag シリコンウエハ及びその製造方法
WO2008136500A1 (ja) * 2007-05-02 2008-11-13 Siltronic Ag シリコンウエハ及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014034513A (ja) * 2012-08-08 2014-02-24 Siltronic Ag 単結晶シリコンからなる半導体ウエハおよびその製造方法
US9458554B2 (en) 2012-08-08 2016-10-04 Siltronic Ag Semiconductor wafer composed of monocrystalline silicon and method for producing it
JP2016088822A (ja) * 2014-11-10 2016-05-23 三菱マテリアル株式会社 シリコン部品用シリコン結晶及びこのシリコン結晶から加工されたシリコン部品
JP2021067488A (ja) * 2019-10-18 2021-04-30 信越半導体株式会社 シリコン単結晶ウエーハの窒素濃度の測定方法
JP7115456B2 (ja) 2019-10-18 2022-08-09 信越半導体株式会社 シリコン単結晶ウエーハの窒素濃度の測定方法

Also Published As

Publication number Publication date
US20100163807A1 (en) 2010-07-01
JP5537802B2 (ja) 2014-07-02
CN101768777B (zh) 2013-11-06
EP2204476B1 (en) 2017-02-08
US8343618B2 (en) 2013-01-01
USRE45238E1 (en) 2014-11-11
EP2204476A3 (en) 2010-08-25
TW201025453A (en) 2010-07-01
CN101768777A (zh) 2010-07-07
SG162693A1 (en) 2010-07-29
KR101116949B1 (ko) 2012-03-14
KR20100076875A (ko) 2010-07-06
TWI398927B (zh) 2013-06-11
EP2204476A2 (en) 2010-07-07

Similar Documents

Publication Publication Date Title
JP5537802B2 (ja) シリコンウエハの製造方法
JP5256195B2 (ja) シリコンウエハ及びその製造方法
JP5072460B2 (ja) 半導体用シリコンウエハ、およびその製造方法
KR100945767B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
US7344689B2 (en) Silicon wafer for IGBT and method for producing same
JP5207706B2 (ja) シリコンウエハ及びその製造方法
JP2004006615A (ja) 高抵抗シリコンウエーハ及びその製造方法
JP5160023B2 (ja) シリコンウェーハ及びシリコンウェーハの製造方法
JP2002187794A (ja) シリコンウェーハおよびこれに用いるシリコン単結晶の製造方法
JP2007176732A (ja) アニールウエハ及びアニールウエハの製造方法
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
JP5207705B2 (ja) シリコンウエハ及びその製造方法
US6709957B2 (en) Method of producing epitaxial wafers
JP2006040980A (ja) シリコンウェーハおよびその製造方法
KR101524913B1 (ko) 실리콘 웨이퍼
JP3452042B2 (ja) シリコンウェーハの製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100823

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110606

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130801

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5537802

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140428

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250