JP2008103673A - 半導体用シリコンウエハ、およびその製造方法 - Google Patents

半導体用シリコンウエハ、およびその製造方法 Download PDF

Info

Publication number
JP2008103673A
JP2008103673A JP2007178920A JP2007178920A JP2008103673A JP 2008103673 A JP2008103673 A JP 2008103673A JP 2007178920 A JP2007178920 A JP 2007178920A JP 2007178920 A JP2007178920 A JP 2007178920A JP 2008103673 A JP2008103673 A JP 2008103673A
Authority
JP
Japan
Prior art keywords
less
silicon wafer
bmd
atoms
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007178920A
Other languages
English (en)
Other versions
JP5072460B2 (ja
Inventor
Katsuhiko Nakai
克彦 中居
Sei Fukushima
聖 福島
Ammon Wilfried Von
フォン アモン ヴィルフリート
Martin Dr Weber
ヴェーバー マルティン
Herbert Schmidt
シュミット ヘルベルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Priority to JP2007178920A priority Critical patent/JP5072460B2/ja
Priority to SG200705539-5A priority patent/SG141309A1/en
Priority to DE602007003296T priority patent/DE602007003296D1/de
Priority to EP07017887A priority patent/EP1914795B1/en
Priority to KR1020070095498A priority patent/KR100875228B1/ko
Priority to TW096134885A priority patent/TWI399464B/zh
Priority to US11/857,460 priority patent/US8197594B2/en
Priority to CN2007101534928A priority patent/CN101187058B/zh
Publication of JP2008103673A publication Critical patent/JP2008103673A/ja
Application granted granted Critical
Publication of JP5072460B2 publication Critical patent/JP5072460B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20Controlling or regulating
    • C30B15/206Controlling or regulating the thermal history of growing the ingot
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/24992Density or compression of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】スリップ転位と反りを共に極小さく抑えた高品質、且つ、大径化に適したシリコンウエハ、及びその製造方法を提供する。
【解決手段】本発明のシリコンウエハは、ウエハの表面から20μmより深い位置に存在しているBMDのうち、20nm以上40nm以下のサイズのBMDの密度が5×1011/cm3以上5×1013/cm3以下であり、且つ、300nm以上のサイズのBMDの密度が1×107/cm3以下である。
【選択図】図1

Description

本発明は、半導体ウエハ製造技術分野において、シリコン単結晶インゴットから切り出された段階の未熱処理シリコンウエハ(以下、「サブストレート」とする。)を熱処理して得られるシリコンウエハに関し、特にスリップ転位及び反りの発生を抑制して半導体デバイス形成領域に結晶欠陥を含まない高品質のシリコンウエハ及びその製造技術に関する。
半導体デバイスなどの基板として用いられるシリコンウエハは、シリコン単結晶インゴットをスライスして、熱処理や鏡面加工等を行うことにより製造される。こうしたシリコン単結晶インゴットの製造方法としては、たとえば、チョクラルスキー法(CZ法)が挙げられる。CZ法は、大口径の単結晶インゴットを得やすいことや、欠陥の制御が比較的容易であるなどの理由により、シリコン単結晶インゴットの製造の大部分を占める。
CZ法によって引き上げられたシリコン単結晶(CZ−Si)は、grown−in欠陥と呼ばれる結晶欠陥が存在する。またCZ−Siは、酸素を格子間に過飽和に取り込んでいるが、こうした過飽和酸素は、その後の熱処理(アニール)で、BMD(Bulk Micro Defect)と称される微小欠陥を誘起する原因となる。
シリコンウエハに半導体デバイスを形成するには、半導体デバイス形成領域に結晶欠陥がないことが求められる。回路を形成する面に結晶欠陥が存在すると、その欠陥部分から回路破壊等を引き起こす原因となるためである。一方でシリコンウエハ内部には適度なBMDが存在することが求められる。このようなBMDは半導体デバイス動作不良の原因となる金属不純物などをゲッタリングする作用があるためである。
上記要求を満たすため、シリコンウエハを高温アニールすることによって、シリコンウエハの内部にBMDを誘起してIG(Intrinsic Gettering)層を形成するとともに、シリコンウエハの表面に存在するgrown−in欠陥を消滅させ、結晶欠陥の限りなく少ないDZ(Denuded Zone)層を形成する手法が用いられる。
具体例として、窒素添加したサブストレート、あるいは窒素に加えて水素を添加したサブストレートを高温アニールすることで、表面のgrown−in欠陥を低減するとともに、窒素を核としたBMDを内部に形成させる方法(特許文献1、特許文献2)が提案されている。
ところが、前記の高温アニール過程によりシリコンウエハ表裏面に形成したDZ層は、熱処理中の酸素の外方拡散により酸素濃度が極端に低下している。その結果、ウエハ表裏面の転位欠陥伸展の抑制力が著しく低下するため、アニール工程で導入された表裏面の微小傷から、スリップ(転位欠陥)がバルク中に伸展しやすく、こうしたスリップ転位の伸展によってシリコンウエハの強度が低下するという問題があった。たとえば、熱処理ポート等によって支持した状態でアニールをおこなうと、ウエハの裏面周辺の支持されている部分からスリップ転位が伸展することがしばしばある。また、シリコンウエハエッジ部からスリップ転位が伸展することもある。
シリコンウエハの強度が低下すると、製造工程中にウエハが損傷したり、ウエハの破壊といった事態が生じる懸念がある。しかしながら、DZ層は半導体デバイス形成には不可欠であり、DZ層を有しつつ強度特性に優れたシリコンウエハが求められていた。
下記特許文献1あるいは特許文献2に記載の従来技術ではシリコンウエハの強度低下に関する配慮がなされておらず、このような方法で作ったシリコンウエハはスリップ転位の伸展を避けることができなかった。
一方で、このようなスリップ転位の発生を防止するために、高密度にBMDを発生させる方法も提案されている。
具体的には、シリコン単結晶インゴットから切り出したサブストレートを、窒素ガスまたは不活性ガスあるいはアンモニアガスと不活性ガスとの混合ガスの雰囲気下で、温度500〜1200℃、時間1〜600分の範囲内で急速昇降温熱処理することにより、BMD層に20nm以下のサイズの酸素析出核を1×1010atoms/cm3 以上形成するシリコンウエハ製造方法が提案されている(特許文献3)。また、熱処理を数工程繰り返すことにより、高濃度(1×1010atoms/cm3〜1×1012atoms/cm3)のBMDを発生させたシリコンウエハも提案されている(特許文献4)。
しかし、近年シリコンウエハが大径化し、かつRapid Thermal Annealer(RTA)による急速昇降温熱処理を多用するようになってから、スリップ転位の発生に加えて、ウエハに発生する反りが問題となってきた。
RTA熱処理によって導入されるスリップと反りの模式図を図1に示す。スリップはウエハ裏面とウエハ保持部の接点から導入される。導入されたスリップは110方向に伸び、場合によってはウエハ損傷や破壊を引き起こす。反りは、RTA熱処理時の熱歪みによりウエハが変形する現象である。たとえば100面のウエハでは、図1に示すように山形と谷型になる箇所が現れる。通常、出荷された段階でのシリコンウエハの反りは10μm以下である。しかし、RTAのような熱処理が加わると、シリコンウエハの山と谷の高さの差は数十μmに達する場合もある。この反りが大きくなると、ウエハ表面に半導体デバイスパターンを正確に露光できなくなり、半導体デバイス歩留まり低下の原因となる。大きな反りが発生したシリコンウエハの内部には、スリップとは別の高密度転位が存在している。これらが反りの原因になっていると考えられている。
この反りの問題はウエハ径が200mm以上になると顕著であり、BMD濃度を上記のように単に高濃度に規定するのみでは回避不可能であった。
このような技術的背景の下で、デバイス製造プロセスにおけるスリップ転位及び反りの発生を抑制して半導体デバイス形成領域に結晶欠陥を含まない高品質のシリコンウエハ及びその製造技術に対する要求が強まっている。
特開平10−98047号公報 特開2000−281491号公報 特開2006−40980号公報 特開平08−213403号公報
本発明が解決しようとする課題は、スリップ転位と反りを共に極小さく抑え、高品質で、且つ大径化に適したシリコンウエハ及びその製造方法を提供することにある。
本発明者等は、前記要求を満たすべく優れたシリコンウエハの製造を可能とすべく、BMDサイズ分布とスリップ転位、および反りとの関係を鋭意研究した結果、スリップ転位と反りを共に防止するための最適なBMDサイズ分布を明らかにすることで本発明に至った。
すなわち本発明は、以下の(1)〜(10)に関する。
(1)シリコンウエハの表面から20μmより深い位置に存在しているBMDのうち、20nm以上40nm以下のサイズのBMDの密度が5×1011/cm3以上5×1013/cm3以下であり、且つ、300nm以上のサイズのBMDの密度が1×107/cm3以下であることを特徴とするシリコンウエハ。
(2)窒素を含有する前記(1)記載のシリコンウエハ。
(3)水素を含有する前記(1)又は(2)いずれかに記載のシリコンウエハ。
(4)前記(1)〜(3)記載のいずれかのシリコンウエハを製造する方法であって、シリコン単結晶育成中の結晶の中心温度が1000℃から900℃になる間の冷却速度を、5℃/分以上に維持してシリコン単結晶インゴットを育成し、当該インゴットから切り出されたサブストレートを、400℃以上850℃以下で30分以上4時間以下熱処理した後、高温アニール工程として、不純物濃度が体積比で0.5%以下の希ガス若しくは熱処理後の酸化膜が2nm以下に抑えられている非酸化性雰囲気中にて1100℃以上1250℃以下で10分以上2時間以下熱処理することを特徴とするシリコンウエハの製造方法。
(5)前記サブストレートの酸素濃度が、結晶から切り出された直後の段階で7×1017atoms/cm3以上9×1017atoms/cm3以下になるようにしたことを特徴とする前記(4)記載のシリコンウエハの製造方法。
(6)前記サブストレートの窒素濃度が、結晶から切り出された直後の段階で、1×1013atoms/cm3以上8×1015atoms/cm3以下になるようにしたことを特徴とする前記(4)又は(5)いずれかに記載のシリコンウエハの製造方法。
(7)前記シリコン単結晶インゴットの育成は、窒素が1×1016atoms/cm3以上1×1019atoms/cm3以下になるように添加された融液から行うことを特徴とする前記(6)記載のシリコンウエハの製造方法。
(8)前記サブストレートの水素濃度が、結晶から切り出された直後の段階で1×1012atoms/cm3以上5×1016atoms/cm3以下になるようにしたことを特徴とする前記(4)〜(7)いずれかに記載のシリコンウエハの製造方法。
(9)前記シリコン単結晶インゴットの育成は、水素ガスの濃度が体積比で0.01%以上3%以下となるように連続的に導入された雰囲気中で行うことを特徴とする前記(8)記載のシリコンウエハの製造方法。
(10)前記高温アニールの後に、エピタキシャル法によりシリコン単結晶層(エピ層)を堆積させることを特徴とする前記(4)〜(9)いずれかに記載のシリコンウエハの製造方法。
本発明のシリコンウエハは、シリコンウエハの表面から20μmより深い位置に存在しているBMDのうち、20nm以上40nm以下のサイズのBMDの密度が5×1011/cm3以上5×1013/cm3以下であり且つ、300nm以上のサイズのBMDの密度が1×107/cm3以下とすることで、スリップ転位と反りを共に極小さく抑え、高品質な大径のシリコンウエハ(典型的には200mm以上)の製造を可能とする。
本発明のシリコンウエハは、ウエハ内部にBMDを持たないミラーウエハよりも、スリップ転位、反りが発生しにくく、また、ゲッタリング能力も優れている。
(シリコンウエハ)
本発明に係るシリコンウエハの特徴は、シリコンウエハの表面から20μmより深い位置に存在しているBMDのうち、20nm以上40nm以下のサイズのBMDの密度が5×1011/cm3以上5×1013/cm3以下であることであり、これは本発明者等の以下の知見及び事実により導かれるものである。
本発明者らは、熱処理後のウエハ内部に発生するBMDの状態を詳細に調査した結果、BMDには幅広いサイズ分布があることを明らかにした。そして本発明者らは、シリコンウエハの表面から20μmより深い位置に存在して、スリップや反りの特性に影響を与えるBMDサイズ分布とスリップ、および反りとの関係を調査した結果、スリップを防止するための最適なBMDサイズ分布を明らかにする、後述の知見を得た。すなわち、サイズが、20nm以上40nm以下のBMDを、密度にして5×1011/cm3以上5×1013/cm3以下にすることで、スリップの長さを10mm以下に抑えることができる。そして、スリップの長さが10mm以下であれば、スリップがシリコンウエハ表面に突き抜けることがなくなる。また、ウエハエッジ部にスリップが発生した場合においても、スリップの長さが10mm以下であれば、半導体デバイス作成領域にまでスリップが到達することがなく、デバイスに悪影響を及ぼすことがないというものである。
ここでBMDのサイズが、20nm未満、あるいはBMDの密度が5×1011/cm3未満であるとBMDがスリップ伝搬に対して十分な障壁となりにくい。スリップ伝搬の障壁となりうるBMDの密度・サイズに上限はないが、後述する理由により、現実のシリコンウエハで実現できる範囲は、BMD密度は5×1013/cm3、サイズは40nmが上限になる。
BMDの密度の範囲は後述の事実から導かれる。すなわち、高密度にBMDが存在すると、固溶酸素はほぼ全てがBMDとして析出している状態になる。一方で、BMDとして析出する酸素原子の個数はCZ−Si中に固溶している酸素原子を上回ることはなく、固溶酸素濃度は多くても1×1018atoms/cm3程度が上限である。よって、高密度にBMDが存在した状態では、BMDとして析出している酸素原子はほぼ1×1018atoms/cm3程度で一定であると考えてよい。この状態ではBMD個数が増えると個々のサイズは低下し、BMDサイズが増えると、個数が低下する。すなわち、高密度に存在するBMDはサイズと密度に上限があるというものである。したがって、密度5×1011/cm3のBMDをサイズ40nm超で実現することはできず、サイズ20nm以上のBMDを5×1013/cm3超で実現することはできない。したがって、スリップ伝搬を抑制できるBMD密度・サイズの範囲が20nm以上40nm以下のBMDを、密度にして5×1011/cm3以上5×1013/cm3以下と規定すればよいことが分かる。
係る範囲においてBMD密度は、多いほど好ましい。また、スリップの長さを5mm以下に抑えるには、BMD密度が1×1012/cm3以上であることがより好ましい。
本発明に係るシリコンウエハのもう一つの特徴は、300nm以上のサイズのBMDの密度が1×107/cm3以下であることである。これは、本発明者等の以下の知見に基づく。
すなわち、ウエハに熱応力がかかると、大きなサイズのBMDが起点となってウエハ内部に高密度の転位が発生する。その結果、ウエハが塑性変形を起こし、反りが引き起こされる。逆に、転位の起点となる大きなBMDが少なくなると、熱応力がかかっても塑性変形は起こりにくくなり、反りが少なくなる。特に、300nm以上のサイズのBMDが転位の発生源になりやすく、そのようなBMDが1×107/cm3を越えると、ウエハ内部の転位が高密度になって20μmを越える反りを引き起こす。したがって、300nm以上のBMD密度を1×107/cm3以下にすることで、反りを20μm以下に抑えることが出来る。さらに、ウエハの反りが20μm以下であれば、シリコンウエハの上に半導体デバイスパターンを焼き付けるときの位置ずれが許容範囲を超えないというものである。
したがって、300nm以上のBMDの密度が1×107/cm3超であると、反りが20μm以上となるため好ましくない。
スリップや反りへの耐性を評価するための熱処理としては、700℃以上1100℃以下の温度域を30℃/秒以上の速度で昇降温し1100℃以上の温度で保持する熱処理を行うことが好ましい。ここで、熱処理温度を700℃以上とするのは、熱処理温度が700℃以上になると、スリップ転位あるいは反りが発生し易くなるためである。また、1100℃以下とするのは、デバイスプロセスの熱処理温度の上限がほぼ1100℃であり、1100℃までの特性を調べておけば、デバイスプロセス熱処理で起こる現象をほぼ予測できるためである。さらに、昇降温速度を30℃/秒以上とするのは、昇降温速度が30℃/秒以上になると、シリコンウエハにかかる熱応力が大きくなるため、スリップあるいは反りの発生が顕著になるためである。したがってこの温度範囲と昇降温速度範囲で転位が発生しないようにすれば、一般的なデバイスプロセスにおいてスリップ転位及び反りの発生がないシリコンウエハであると言える。
本発明に係るシリコンウエハは、前記の熱処理においても発生するスリップの長さが10mm以下であり、且つ、熱処理後のウエハの反り量が20μm以下であることを特徴とする。
本発明に係るシリコンウエハは窒素が添加された前記シリコンウエハ、水素が添加された前記シリコンウエハを含む。これは、本発明に係るシリコンウエハの製造方法において述べる本発明者等の知見に基づくものである。
なお、BMDサイズ分布や密度の測定は、従来公知の測定方法により可能である。具体的には、透過型電子顕微鏡及び/又は赤外干渉法(Optical Precipitate Profiler)などによる測定があげられる。
また、ウエハのスリップ転位に関しては従来公知の測定方法により測定可能である。たとえば、X線トポグラフなどがあげられる。
さらに、ウエハの反りに関しても従来公知の測定方法により測定が可能で、具体的には熱処理後の反り量を、NIDEK社製FT−90Aなどを用いて観測することで評価することが可能である。
(シリコンウエハの製造方法)
本発明に係るシリコンウエハの製造方法は、上記の特徴を有するシリコンウエハを製造するための方法である。
本発明に係るシリコンウエハの製造方法に使用するシリコン単結晶インゴットの育成方法に関してはCZ法が好ましく使用可能であるが、サブストレートに含まれる酸素濃度をコントロールすることによりFZ法も使用可能となる。また、種々の元素のドープの有無、目的とするインゴットのサイズ(直径、重量等)に関しての制限はなく、要求される半導体シリコンウエハの種類、性能等にあわせて適宜選択することができる。
本発明に係るシリコンウエハの製造方法に使用するシリコン単結晶製造装置に関しての制限は特になく、通常のCZ法によるシリコン単結晶製造に用いられるものであれば好ましく使用可能である。
また本発明に係るシリコンウエハの製造方法に使用する、サブストレートをシリコン単結晶インゴットから切り出す方法に関しての制限はなく、従来公知の方法が使用可能であり、具体的には内周刃のスライサー、あるいはワイヤーソーなどがあげられる。
さらに、本発明に係る熱処理、高温アニール工程において使用する装置に関しても制限はなく、従来公知の装置が好ましく使用可能である。具体的には、熱処理に使用する装置としてバッチ式の縦型炉、高温アニール工程に使用する装置としては酸素パージ機能のついたバッジ式の縦型炉などがあげられる。また、パージ機能のついたバッジ式の縦型炉で、熱処理と高温アニール工程の両方を連続して行っても良い。
本発明に係るシリコンウエハの製造方法は、シリコン単結晶育成中の結晶の中心温度が1000℃から900℃になる間の冷却速度を、5℃/分以上に維持してシリコン単結晶インゴットを育成することを特徴とする。これは、上記の冷却速度を保持する温度範囲がBMDサイズ低下に著しく影響を与え、さらに係る範囲で上記冷却速度に維持して育成すると、300nm以上のサイズのBMD密度を1×107/cm3以下とすることができるという本発明者等の知見に基づくものである。また、係る範囲以外の温度範囲を上記冷却速度で冷却しても、BMDサイズ低下にはそれほど効果を与えなかった。
係る温度範囲において、冷却速度は大きくするほど良いが、300nm以上のサイズのBMD密度を1×107/cm3以下とする上で、冷却速度を7℃/分以上とすることがより好ましい。
本発明に係るシリコンウエハの製造方法のもう一つの特徴は、前記の育成方法で育成されたシリコン単結晶インゴットから切り出されたサブストレートを、400℃以上850℃以下で30分以上4時間以下熱処理した後、高温アニール工程として、不純物濃度が体積比で0.5%以下の希ガス若しくは熱処理後の酸化膜が2nm以下に抑えられている非酸化性雰囲気中にて1100℃以上1250℃以下で10分以上2時間以下熱処理することを特徴とする。これは本発明者等の後述する知見に基づくものである。
すなわち本発明者等は、熱処理温度が400℃以上850℃以下の比較的低温の熱処理を施すことが、DZ層下端からウエハ厚み中心に渡って、上記高密度のBMD密度を有するシリコンウエハの製造に極めて有効であることを見出した。そして、後続して高温アニール工程を行うことで、DZ層を形成する。なお、低温の熱処理で形成された高密度BMDは、この高温アニール工程においても消えることが無いものであった。
ここで、熱処理温度が400℃未満の場合、酸素の拡散が十分起こらないため、BMD形成が起こらず、BMD密度が5×1011/cm3未満になってしまうため好ましくない。また、熱処理温度が850℃超の場合、BMD核の消滅が起こるため、BMD密度が5×1011/cm3未満になるため好ましくない。
また、熱処理時間が30分未満の場合、酸素の拡散が十分起こらないため、BMD形成が起こらず、BMD密度が5×1011/cm3未満になってしまうため好ましくない。また、熱処理が4時間を越える場合、BMD総密度が5×1013/cm3を越えてしまい、その中でサイズ、20nm以上のBMDが5×1011/cm3未満になってしまう上、ウエハ製造工程が長くなり、生産性が低下し好ましくない。
後続する高温アニール工程は、不純物濃度を体積比で0.5%以下である希ガス雰囲気中で行うことで、表面の酸化膜成長を2nm以下に抑える必要がある。不純物濃度が体積比で0.5%を越えると、表面の酸化膜が2nm超になってしまうため好ましくない。表面の酸化膜を2nm以下に抑えるのは、酸素の外方拡散を促進し、表面付近のボイド収縮・消滅が起こりやすくするためである。一方、表面の酸化膜が2nm超になると、表面の酸素の外方拡散が抑制される。その結果、ウエハ表面近傍のボイドの内壁酸化膜が溶けず、アニール中のボイド収縮・消滅が起こらなくなり好ましくない。
上記高温アニール温度が1100℃未満では、ボイドの収縮速度が小さく、表面近傍にボイドが残留してしまうため好ましくない。またアニール温度が1250℃超になるとアニール炉の部材の劣化が激しいため、部材の交換頻度が多くなりコスト増に繋がるため好ましくない。
上記高温アニール時間が、10分未満ではボイド収縮に要する時間が短すぎて、表面近傍にボイドが残留してしまうため好ましくない。また、2時間超になると全体のアニール時間が長くなり、生産性が悪くなるため好ましくない。
本発明に係るシリコンウエハの製造方法には、前記サブストレートが、結晶から切り出された直後の段階で、酸素濃度が7×1017atoms/cm3以上9×1017atoms/cm3以下になるようにしたことを特徴とする前記製造方法を含む。これは本発明者等の以下の知見に基づく。
すなわち前記サブストレートの酸素濃度が、単結晶インゴットから切り出された直後の段階で、7×1017atoms/cm3以上になるようにすることで、400℃以上850℃以下で30分以上4時間以下熱処理を施したときに、5×1011/cm3以上の高密度のBMDを実現できる。また、サブストレートの酸素濃度を9×1017atoms/cm3以下にすることで、シリコンウエハの表面に存在するgrown−in欠陥が高温アニールで消滅しやすくなる。また、酸素濃度を9×1017atoms/cm3以下にすることで、5μm以上の広いDZ層を形成することが可能となるというものである。
前記酸素濃度を有するサブストレートの作製は、融液の酸素濃度を、坩堝の回転数等を適切に制御することにより調節することで可能となる。
また、本発明に係るシリコンウエハの製造方法には、前記サブストレートの窒素濃度が、単結晶インゴットから切り出された直後の段階で、1×1013atoms/cm3以上8×1015atoms/cm3以下になるようにすることを特徴とする前記シリコンウエハの製造方法を含む。そしてこれは本発明者等の以下の知見に基づく。
すなわち前記サブストレートが、単結晶インゴットから切り出された直後の段階で、窒素濃度が1×1013atoms/cm3以上8×1015atoms/cm3以下であると、上記熱処理して得られ、且つ、BMD密度が前記特徴を有するシリコンウエハでは、窒素添加なしの場合に比べて反りを更に少なくすることができるというものである。
ここで、前記サブストレートの窒素濃度が1×1013atoms/cm3以上であれば、BMDから発生する転位の伝搬を抑制して、窒素添加なしの場合に比べて反りを更に少なくすることができるが、窒素濃度が8×1015atoms/cm3以上であると多結晶化が起こって、歩留まりが低下するおそれがあるため好ましくない。
上記サブストレートは、CZ法におけるシリコン単結晶インゴットの育成を、窒素を1×1016atoms/cm3以上1×1019atoms/cm3以下で添加された融液から行うことで実現される。
融液への窒素の添加方法としては、従来公知の方法が好ましく使用可能であり、具体的には窒化膜のついたウエハを融液中に投入する方法などがあげられる。
さらに、本発明に係るシリコンウエハの製造方法には、前記サブストレートの水素濃度が、単結晶インゴットから切り出された直後の段階で、1×1012atoms/cm3以上5×1016atoms/cm3以下になるようにしたことを特徴とする前記シリコンウエハの製造方法を含む。そして、これは本発明者等の以下の知見に基づく。
すなわち、水素を添加することで、比較的低酸素でも1×1012/cm3以上のより好ましいBMD密度が実現できる。低酸素であることは、結晶欠陥がより少ないDZ層を形成するために有効である。さらに、水素添加することで、比較的短時間の低温熱処理でアニールしても上記のBMD密度が実現可能であったというものである。このような利点は、表面欠陥がより少ないアニールウエハを低コストで製造することができる点で有利となる。
ここで、上記効果を奏するには、水素濃度を1×1012atoms/cm3以上としなければならないが、5×1016atoms/cm3超であると、水素に起因したバブル欠陥の発生が生じ好ましくない。
上記サブストレートは、結晶育成中の雰囲気中に水素ガスをその濃度が体積比で0.01%以上3%以下となるように連続的に導入して育成を行うことで実現できる。
ここで、0.01%未満の場合、上記サブストレートの水素濃度が1×1012atoms/cm3以上にならないため好ましくない。また、水素ガスの濃度を3%超であると、サブストレートの水素濃度が5×1016atoms/cm3超になり、バブル欠陥が発生し好ましくない。
さらに、本発明に係るシリコンウエハの製造方法には、前記高温アニールの後に、エピタキシャル法によりシリコン単結晶層(エピ層)を堆積させることを特徴とする前記シリコンウエハの製造方法を含む。
以下、実施例により本発明をさらに詳細に説明するが、本発明はこれらに限られるものではない。
(アニールウエハ及びエピタキシャルウエハの作製方法)
以下のようにアニールウエハ及びエピタキシャルウエハを作製した。
(1)融液の準備:引き上げ炉内の坩堝内にシリコンと所望の抵抗率になるようにドープ剤を充填した。
(2)単結晶インゴットの育成
坩堝をヒータにより加熱して融液とした後、種結晶を融液に浸漬して引上げ、坩堝回転数、種結晶回転数を制御しながらネック部、拡径部を形成した。拡径部形成後、ヒータ出力と引上速度で直径を制御し、直胴部を所定長さ(直径200mmウエハ:1000mm、直径300mmウエハ:500mm)まで育成させた。その後、縮径部を形成し、融液より切り離して単結晶インゴットをそれぞれ作成した。この単結晶インゴットの伝導型はp型(ボロンドープ)、及びn型(リンドープ)である。
結晶の中心温度が1000℃から900℃になる間の冷却速度は以下の方法で求めた。すなわち、結晶育成中の結晶中心部の温度分布を伝熱解析により計算し、1000℃から900℃になる間の結晶成長軸方向の平均温度勾配G[℃/mm]を求めた。そして結晶成長速度の平均値V[mm/min]を実験結果から求め、V×G[℃/min]を冷却速度とした。
伝熱解析の方法としては、市販の伝熱解析ソフトであるFEMAGで行った。
結晶の中心温度が1000℃から900℃になる間の上記方法によって計算される冷却速度を上下させる方法としては、熱伝導性の良い金属(たとえば銀)などで作成した熱遮蔽板を、結晶の中心温度が1000℃〜900℃になる位置に設置し、熱遮蔽板を適宜水冷するか、あるいは熱遮蔽板の構造を適宜変えて引き上げ速度を変化させることによって行った。
(3)サブストレートの酸素、窒素、水素濃度の調節
サブストレートの酸素、窒素、水素濃度の調節は以下のように行った。
1)酸素濃度:坩堝の回転数等を制御することで、結晶中の酸素濃度を制御することにより行った。なお、サブストレートの酸素濃度は赤外吸収法により測定し、換算係数としてJEITA(電子情報技術産業協会)の値を使用した。
2)窒素濃度:液中の混入窒素と結晶中に添加される窒素濃度との関係を求めておき、目的とするサブストレートに導入する窒素濃度から融液窒素濃度を決定し、窒化膜つき基板を投入することにより融液中の混入窒素を制御することにより行った。なお、サブストレートの窒素濃度は、二次イオン質量分析装置(SIMS)を用いて測定した。5×1014atoms/cm3以下の窒素濃度は、融液に添加されている窒素濃度と、結晶の固化率を基に、偏析係数0.0007を用いて計算により求めた。
3)水素濃度:予め高濃度ボロン添加結晶において種々の体積比で水素を結晶育成中の雰囲気に混入しながら結晶を製造し、得られた結晶から切り出したシリコンウエハを赤外吸収で測定し、水素−ボロンペアの濃度から水素濃度を求めた。この方法により、混入水素の体積比と結晶中に添加される水素濃度との関係を求めておき、混入水素の体積比を制御することによってサブストレートに導入する水素濃度を決定した。なお、水素の混入は、シリコン単結晶製造装置のアルゴンガス導入口から、アルゴンガスに対して所定の体積比になるようにすることによって行った。
(4)サブストレートの切り出し方法
上記方法で育成したそれぞれの単結晶インゴットの直胴部の同一部位を、ワイヤソーを用いて複数枚切り出し、ミラー加工して作成した基板をサブストレートとした。
(5)熱処理(低温熱処理及び高温熱処理)
得られたサブストレートを反応室内が所定温度に保持されたパージ機能のついたバッチ式の縦型熱処理炉内に投入し、アルゴンガス雰囲気下で所定時間熱処理(低温熱処理)し、後続して所定時間(200mm:1時間、300mm:2時間)の高温熱処理(1200℃)を同じ炉内でアルゴン雰囲気中にて行った(以下、この熱処理後のウエハを、「アニールウエハ」とする。)。
(6)エピタキシャル層堆積
アニールウエハの一部には、その表面に気相成長装置でエピタキシャル層を5μm堆積した(以下、エピタキシャル層を堆積したアニールウエハを、「エピタキシャルウエハ」とする。)。
(アニールウエハ及びエピタキシャルウエハの測定及び評価)
上記作製方法で得られたアニールウエハ、及びエピタキシャルウエハについて以下の測定及び評価、すなわち(1)BMDサイズ分布測定、(3)スリップ長さ、及び反りの評価(RTA熱処理)、及び(4)DZ層の幅の測定を行った。また、窒素添加したウエハに関しては、(2)窒素濃度も測定した。
(1)BMDサイズ分布:赤外干渉法と透過型電子顕微鏡で測定した。赤外干渉法による欠陥評価装置として、アクセント社のOPP(Optical PrecipitateProfiler)を用いた。アニールウエハ及びエピタキシャルウエハ表面から20μm、100μm、300μmの三箇所を測定した。透過レーザーの位相差を電気的に信号処理して得られるシグナル強度からBMDサイズを求め、三箇所の平均値を代表値とした。検出感度は、対角長80nm以上の八面体状BMDが測定できる感度に設定した。BMDサイズは八面体析出物の対角長とした。また、透過型電子顕微鏡用のサンプルとして、アニールウエハ及びエピタキシャルウエハ表面から20μm、100μm、300μmに当たる位置からサンプルを採取し、測定で得られた顕微鏡像からBMDサイズを求めた。BMDサイズは八面体析出物の対角長とした。また、視野内で観察されたBMDの個数と、観察した領域にあたる試料の体積から、BMD密度を求めた。BMD密度・サイズは三箇所の平均値を代表値とした。OPPとTEMで得られたこれらのBMDサイズ分布から、サイズ、20nm以上40nm以下であるBMDの密度と、サイズ、300nm以上であるBMDの密度を求めた。
(2)アニールウエハ及びエピタキシャルウエハの窒素濃度
アニールウエハ及びエピタキシャルウエハからサンプルを採取し、表面の窒素外方拡散層を除去するために20μmのポリッシュを行った後、SIMSを用いて窒素濃度を測定した。
(3)アニールウエハ及びエピタキシャルウエハのスリップ長さ、及び反り:アニールウエハ及びエピタキシャルウエハをRTA(Rapid Thermal Annealer)を用いて下記の条件で10回アニールを行った。
挿入 室温
昇温 50℃/分
保持 1100℃1分
雰囲気 アルゴン
降温 30℃/分
引出 室温
RTA熱処理前、およびRTA熱処理後のアニールウエハ及びエピタキシャルウエハの反りをNIDEK社製FT−90Aで測定した。また、RTA熱処理後のアニールウエハをX線トポグラフで観察し、観察されたスリップの長さのうち最大の長さを代表値とした。
(4)アニールウエハのDZ層の幅:アニールウエハの表面を研磨深さXμmで再研磨を行い、再研磨を行った後のアニールウエハ全面に存在する欠陥を三井金属製LSTDスキャナ(MO−6)で測定した。MO−6の検出深さは表面から1μmまでの深さであるので、再研磨Xμm後にMO−6で検出された欠陥は、元々のアニールウエハ表面からX〜X+1μmの深さに存在していることになる。検出感度は、対角長100nmのgrown−in欠陥が測定できる感度に設定した。MO−6で検出される欠陥の総数を測定した領域の面積と測定深さ1μmで割って、欠陥の体積密度を算出した。研磨深さXを種々に変えて再研磨を行い、測定した欠陥の体積密度が0.1個/cm3以下になる時の研磨深さをDZ層の幅とした。
(アニールウエハ及びエピタキシャルウエハの各測定結果並びに評価結果)
種々の条件下(酸素、窒素、水素濃度、冷却時間、熱処理時間)、上記方法により得られたウエハについて、上記測定(1)及び評価(3)を行った結果を表1〜表5に示した。
表1には、実施例として、ウエハ径が200mmで、各伝導型(p又はn)、種々の窒素濃度、水素濃度、酸素濃度を有し、種々の低温熱処理(温度、時間)と高温アニール処理したアニールウエハについて測定されたBMDサイズ分布、評価試験により得られたスリップと反り量をまとめた。
表2には、実施例として、ウエハ径が300mmで、各伝導型(p又はn)、種々の窒素濃度、水素濃度、酸素濃度を有し、種々の低温熱処理(温度、時間)と高温アニール処理したアニールウエハについて測定されたBMDサイズ分布、評価試験により得られたスリップと反り量をまとめた。
表3には、実施例として、ウエハ径が200mm及び300mmで、各伝導型(p又はn)、種々の窒素濃度、水素濃度、酸素濃度を有し、低温熱処理と高温アニール処理し、エピタキシャル層を堆積させたエピタキシャルウエハについて測定されたBMDサイズ分布、評価試験により得られたスリップと反り量をまとめた。
表4には、実施例及び比較例として、ウエハ径が200mmで、各伝導型(p又はn)、種々の窒素濃度、水素濃度、酸素濃度を有し、種々の低温熱処理(温度、時間)と高温アニール処理したアニールウエハについて測定されたBMDサイズ分布、評価試験により得られたスリップと反り量をまとめた。
表5には、実施例及び比較例として、ウエハ径が300mmで、各伝導型(p又はn)、種々の窒素濃度、水素濃度、酸素濃度を有し、種々の低温熱処理(温度、時間)と高温アニール処理したアニールウエハについて測定されたBMDサイズ分布、評価試験により得られたスリップと反り量をまとめた。
なお、ウエハのRTA熱処理前の反り量は、すべて10μm以下であった。また、窒素添加されたアニールウエハ及びエピタキシャルウエハの窒素濃度は、asgrownで測定された窒素濃度と変わらなかった。
ここで、表中のBMD密度(1)は、サイズ20nm以上40nm以下であるBMDの密度であり、(2)はサイズ300nm以上であるBMDの密度を意味する。
表1〜表3より、シリコンウエハの伝導型に関係なく、いずれの径のアニールウエハ及びエピタキシャルウエハでも、サブストレートの酸素濃度を7×1017atoms/cm3以上9×1017atoms/cm3以下、低温熱処理の温度を400℃以上850℃以下、低温熱処理の時間を30分以上4時間以下、且つ、結晶中心の温度が1000℃〜900℃になる間の冷却速度を5℃/分以上とすることで、BMD密度(1)は5×1011/cm3以上5×1013/cm3以下となり、且つ、BMD密度(2)は1×107/cm3以下となることが分かる。その結果、スリップの長さが10mm以下になり、反り量が20μm以下に抑えられていることが分かる。
また、BMD密度(2)が同じでも、サブストレートの窒素濃度が1×1013atmos/cm3以上になると、反りがより少なくなることが分かる。特に窒素濃度が1×1013atoms/cm3以上で、BMD密度(2)が1×106/cm3以下の場合、反りがすべて10μm以下となることが分かる。
また、酸素濃度、あるいは熱処理条件が同一でも、水素濃度が1×1012atoms/cm3以上になると、BMD密度(1)の密度はより多くなっており、スリップはより短くなることが分かる。特に、低温熱処理温度が700℃以下の場合、熱処理時間が30分以上で、BMD密度(1)が1×1012atoms/cm3以上になり、スリップを5mm以下に抑えられることが分かる。
なお、DZ層の幅は、すべての水準で5μm以上であったが、特に窒素濃度が1×1013atoms/cm3以上の場合、あるいは酸素濃度が7×1017atoms/cm3の場合は7μm以上と、より広くなっていた。
さらに、表4及び表5より、サブストレートの酸素濃度が7×1017atoms/cm3未満の場合、BMD密度(1)は5×1011/cm3未満となることが分かる。その結果、スリップは10mmを越える結果となった。
なお、シリコン単結晶育成時の水素ガス体積比が3%を越えた場合、バブル欠陥が発生してしまい、評価不能となった。また、シリコン融液中の窒素濃度が1×1019atoms/cm3を越えた場合は、多結晶化が起こってしまい評価不能となった。
そして、結晶の中心温度が1000℃〜900℃になる間の結晶冷却速度が5℃/分未満の場合は、BMD密度(2)は1×107/cm3を越え、その結果反り量が20μmを越えていることが分かる。
高温アニール前の低温熱処理がない場合や、低温熱処理の温度が400℃未満、あるいは850℃を越える場合、ならびに時間が30分未満の場合、BMD密度(1)は5×1011/cm3未満となり、その結果スリップが10mmを越えていることが分かる。
なお、表5には記載していないが、サブストレートの酸素濃度が9×1017atoms/cm3を越えた場合、DZ層の幅は5μm未満であった。また、アニール後の酸化膜厚が2nm超、あるいは高温アニールの温度が1100℃未満ならびに時間が10分未満の場合、DZ層の幅が5μm未満となった。
図1はRTA熱処理で導入されるスリップと反りを説明する図である。 図2はBMDサイズ分布とスリップ・反りとの関係を示す模式図である。 図3は従来技術によるBMDサイズ分布とスリップ・反りとの関係を示す模式図である。

Claims (10)

  1. シリコンウエハの表面から20μmより深い位置に存在しているBMDのうち、20nm以上40nm以下のサイズのBMDの密度が5×1011/cm3以上5×1013/cm3以下であり、且つ、300nm以上のサイズのBMDの密度が1×107/cm3以下であることを特徴とするシリコンウエハ。
  2. 窒素を含有する請求項1記載のシリコンウエハ。
  3. 水素を含有する請求項1又は2いずれかに記載のシリコンウエハ。
  4. 請求項1〜3記載のいずれかのシリコンウエハを製造する方法であって、シリコン単結晶育成中の結晶の中心温度が1000℃から900℃になる間の冷却速度を、5℃/分以上に維持してシリコン単結晶インゴットを育成し、当該インゴットから切り出されたサブストレートを、400℃以上850℃以下で30分以上4時間以下熱処理した後、高温アニール工程として、不純物濃度が体積比で0.5%以下の希ガス若しくは熱処理後の酸化膜が2nm以下に抑えられている非酸化性雰囲気中にて1100℃以上1250℃以下で10分以上2時間以下熱処理することを特徴とするシリコンウエハの製造方法。
  5. 前記サブストレートの酸素濃度が、結晶から切り出された直後の段階で7×1017atoms/cm3以上9×1017atoms/cm3以下になるようにすることを特徴とする請求項4記載のシリコンウエハの製造方法。
  6. 前記サブストレートの窒素濃度が、結晶から切り出された直後の段階で1×1013atoms/cm3以上8×1015atoms/cm3以下になるようにすることを特徴とする請求項4又は5いずれかに記載のシリコンウエハの製造方法。
  7. 前記シリコン単結晶インゴットの育成は、窒素が1×1016atoms/cm3以上1×1019atoms/cm3以下になるように添加された融液から行うことを特徴とする請求項6記載のシリコンウエハの製造方法。
  8. 前記サブストレートの水素濃度が、結晶から切り出された直後の段階で1×1012atoms/cm3以上5×1016atoms/cm3以下になるようにすることを特徴とする請求項4〜7いずれかに記載のシリコンウエハの製造方法。
  9. 前記シリコン単結晶インゴットの育成は、水素ガスの濃度が体積比で0.01%以上3%以下となるように連続的に導入された雰囲気中で行うことを特徴とする請求項8記載のシリコンウエハの製造方法。
  10. 前記高温アニールの後に、エピタキシャル法によりシリコン単結晶層(エピ層)を堆積させることを特徴とする請求項4〜9いずれかに記載のシリコンウエハの製造方法。
JP2007178920A 2006-09-20 2007-07-06 半導体用シリコンウエハ、およびその製造方法 Active JP5072460B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007178920A JP5072460B2 (ja) 2006-09-20 2007-07-06 半導体用シリコンウエハ、およびその製造方法
SG200705539-5A SG141309A1 (en) 2006-09-20 2007-07-27 Silicon wafer for semiconductor and manufacturing method thereof
EP07017887A EP1914795B1 (en) 2006-09-20 2007-09-12 Silicon wafer for semiconductor and manufacturing method thereof
DE602007003296T DE602007003296D1 (de) 2006-09-20 2007-09-12 Siliciumwafer für Halbleiter und Verfahren zu seiner Herstellung
KR1020070095498A KR100875228B1 (ko) 2006-09-20 2007-09-19 반도체용 실리콘 웨이퍼 및 그 제조방법
TW096134885A TWI399464B (zh) 2006-09-20 2007-09-19 半導體矽晶圓及其製造方法
US11/857,460 US8197594B2 (en) 2006-09-20 2007-09-19 Silicon wafer for semiconductor and manufacturing method thereof
CN2007101534928A CN101187058B (zh) 2006-09-20 2007-09-20 硅半导体晶片及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006254946 2006-09-20
JP2006254946 2006-09-20
JP2007178920A JP5072460B2 (ja) 2006-09-20 2007-07-06 半導体用シリコンウエハ、およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008103673A true JP2008103673A (ja) 2008-05-01
JP5072460B2 JP5072460B2 (ja) 2012-11-14

Family

ID=38663072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007178920A Active JP5072460B2 (ja) 2006-09-20 2007-07-06 半導体用シリコンウエハ、およびその製造方法

Country Status (8)

Country Link
US (1) US8197594B2 (ja)
EP (1) EP1914795B1 (ja)
JP (1) JP5072460B2 (ja)
KR (1) KR100875228B1 (ja)
CN (1) CN101187058B (ja)
DE (1) DE602007003296D1 (ja)
SG (1) SG141309A1 (ja)
TW (1) TWI399464B (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231430A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハ
JP2010153706A (ja) * 2008-12-26 2010-07-08 Siltronic Ag シリコンウエハ及びその製造方法
JP2011155258A (ja) * 2009-12-29 2011-08-11 Siltronic Ag シリコンウエハ及びその製造方法
JP2011238664A (ja) * 2010-05-06 2011-11-24 Sumco Corp シリコンウェーハの熱処理方法
JP2014034513A (ja) * 2012-08-08 2014-02-24 Siltronic Ag 単結晶シリコンからなる半導体ウエハおよびその製造方法
JP2014160784A (ja) * 2013-02-21 2014-09-04 Sumco Corp エピタキシャルシリコンウェーハ
KR20160103944A (ko) 2015-02-25 2016-09-02 가부시키가이샤 사무코 실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
KR20170001635A (ko) 2015-06-26 2017-01-04 가부시키가이샤 사무코 실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
KR20180094102A (ko) * 2015-12-22 2018-08-22 실트로닉 아게 균질한 방사형 산소 변화를 갖는 실리콘 웨이퍼
WO2019131074A1 (ja) * 2017-12-28 2019-07-04 信越半導体株式会社 再結合ライフタイムの制御方法
JP2020526472A (ja) * 2017-07-10 2020-08-31 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 単結晶シリコンから作られる半導体ウェハおよびその製造プロセス

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4894863B2 (ja) 2008-02-08 2012-03-14 Jfeスチール株式会社 加工性に優れた高強度溶融亜鉛めっき鋼板およびその製造方法
JP5764937B2 (ja) * 2011-01-24 2015-08-19 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
WO2014078847A1 (en) * 2012-11-19 2014-05-22 Sunedison, Inc. Production of high precipitate density wafers by activation of inactive oxygen precipitate nuclei by heat treatment
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
JP5885305B2 (ja) * 2013-08-07 2016-03-15 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP6191534B2 (ja) * 2014-05-01 2017-09-06 信越半導体株式会社 ウエハのそりの評価方法及びウエハの選別方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
CN105070647B (zh) * 2015-07-27 2018-09-25 上海晶盟硅材料有限公司 外延片、外延片制备方法以及半导体器件
US10026843B2 (en) * 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
DE102015224983B4 (de) 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
CN106884203A (zh) * 2015-12-15 2017-06-23 上海新昇半导体科技有限公司 单晶硅锭及晶圆的形成方法
JP6299835B1 (ja) 2016-10-07 2018-03-28 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
JP7008844B2 (ja) * 2018-12-05 2022-01-25 三菱電機株式会社 半導体装置および半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310517A (ja) * 1993-02-23 1994-11-04 Toshiba Corp 半導体基板及びその製造方法
JPH10303208A (ja) * 1997-04-30 1998-11-13 Toshiba Corp 半導体基板およびその製造方法
JP2000109396A (ja) * 1998-08-07 2000-04-18 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2000281491A (ja) * 1999-03-26 2000-10-10 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2003068743A (ja) * 2001-08-23 2003-03-07 Shin Etsu Handotai Co Ltd エピタキシャルウエーハおよびその製造方法
JP2006040980A (ja) * 2004-07-22 2006-02-09 Sumco Corp シリコンウェーハおよびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
DE4407272C2 (de) * 1994-03-04 1996-01-11 Cassella Ag Verfahren zur Herstellung cyclischer Vinylphosphonsäureester
JPH08213403A (ja) 1995-02-07 1996-08-20 Sumitomo Metal Ind Ltd 半導体基板及びその製造方法
DE19637182A1 (de) * 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
JP4646440B2 (ja) * 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310517A (ja) * 1993-02-23 1994-11-04 Toshiba Corp 半導体基板及びその製造方法
JPH10303208A (ja) * 1997-04-30 1998-11-13 Toshiba Corp 半導体基板およびその製造方法
JP2000109396A (ja) * 1998-08-07 2000-04-18 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2000281491A (ja) * 1999-03-26 2000-10-10 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2003068743A (ja) * 2001-08-23 2003-03-07 Shin Etsu Handotai Co Ltd エピタキシャルウエーハおよびその製造方法
JP2006040980A (ja) * 2004-07-22 2006-02-09 Sumco Corp シリコンウェーハおよびその製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231430A (ja) * 2008-03-21 2009-10-08 Covalent Materials Corp シリコンウェーハ
JP2010153706A (ja) * 2008-12-26 2010-07-08 Siltronic Ag シリコンウエハ及びその製造方法
TWI398927B (zh) * 2008-12-26 2013-06-11 Siltronic Ag 矽晶圓及其製造方法
JP2011155258A (ja) * 2009-12-29 2011-08-11 Siltronic Ag シリコンウエハ及びその製造方法
JP2011238664A (ja) * 2010-05-06 2011-11-24 Sumco Corp シリコンウェーハの熱処理方法
US9458554B2 (en) 2012-08-08 2016-10-04 Siltronic Ag Semiconductor wafer composed of monocrystalline silicon and method for producing it
JP2014034513A (ja) * 2012-08-08 2014-02-24 Siltronic Ag 単結晶シリコンからなる半導体ウエハおよびその製造方法
JP2014160784A (ja) * 2013-02-21 2014-09-04 Sumco Corp エピタキシャルシリコンウェーハ
US9748112B2 (en) 2015-02-25 2017-08-29 Sumco Corporation Quality evaluation method for silicon wafer, and silicon wafer and method of producing silicon wafer using the method
KR20160103944A (ko) 2015-02-25 2016-09-02 가부시키가이샤 사무코 실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
KR20170001635A (ko) 2015-06-26 2017-01-04 가부시키가이샤 사무코 실리콘 웨이퍼의 양부 판정 방법, 당해 방법을 이용한 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
US9995693B2 (en) 2015-06-26 2018-06-12 Sumco Corporation Quality evaluation method for silicon wafer, and silicon wafer and method of producing silicon wafer using the method
US10731271B2 (en) 2015-12-22 2020-08-04 Siltronic Ag Silicon wafer with homogeneous radial oxygen variation
CN108474137A (zh) * 2015-12-22 2018-08-31 硅电子股份公司 具有均匀的径向氧变化的硅晶片
JP2019505467A (ja) * 2015-12-22 2019-02-28 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 均質な径方向の酸素変化量を有するシリコンウェハ
KR102089886B1 (ko) * 2015-12-22 2020-03-17 실트로닉 아게 균질한 방사형 산소 변화를 갖는 실리콘 웨이퍼
KR20180094102A (ko) * 2015-12-22 2018-08-22 실트로닉 아게 균질한 방사형 산소 변화를 갖는 실리콘 웨이퍼
CN108474137B (zh) * 2015-12-22 2021-02-26 硅电子股份公司 具有均匀的径向氧变化的硅晶片
JP2020526472A (ja) * 2017-07-10 2020-08-31 ジルトロニック アクチエンゲゼルシャフトSiltronic AG 単結晶シリコンから作られる半導体ウェハおよびその製造プロセス
WO2019131074A1 (ja) * 2017-12-28 2019-07-04 信越半導体株式会社 再結合ライフタイムの制御方法
JP2019121657A (ja) * 2017-12-28 2019-07-22 信越半導体株式会社 再結合ライフタイムの制御方法
CN111512421A (zh) * 2017-12-28 2020-08-07 信越半导体株式会社 复合寿命的控制方法
CN111512421B (zh) * 2017-12-28 2023-08-29 信越半导体株式会社 复合寿命的控制方法

Also Published As

Publication number Publication date
US20080113171A1 (en) 2008-05-15
KR20080026516A (ko) 2008-03-25
JP5072460B2 (ja) 2012-11-14
DE602007003296D1 (de) 2009-12-31
EP1914795A1 (en) 2008-04-23
CN101187058A (zh) 2008-05-28
US8197594B2 (en) 2012-06-12
TWI399464B (zh) 2013-06-21
KR100875228B1 (ko) 2008-12-19
EP1914795B1 (en) 2009-11-18
CN101187058B (zh) 2011-01-19
SG141309A1 (en) 2008-04-28
TW200822231A (en) 2008-05-16

Similar Documents

Publication Publication Date Title
JP5072460B2 (ja) 半導体用シリコンウエハ、およびその製造方法
JP5537802B2 (ja) シリコンウエハの製造方法
US8382894B2 (en) Process for the preparation of silicon wafer with reduced slip and warpage
KR100945767B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP5121139B2 (ja) アニールウエハの製造方法
US8357939B2 (en) Silicon wafer and production method therefor
JP5207706B2 (ja) シリコンウエハ及びその製造方法
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
JP4529416B2 (ja) シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
KR101532154B1 (ko) 어닐링 웨이퍼를 제조하는 방법
JP5207705B2 (ja) シリコンウエハ及びその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20080826

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091006

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100823

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

R150 Certificate of patent or registration of utility model

Ref document number: 5072460

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250