KR100875228B1 - 반도체용 실리콘 웨이퍼 및 그 제조방법 - Google Patents

반도체용 실리콘 웨이퍼 및 그 제조방법 Download PDF

Info

Publication number
KR100875228B1
KR100875228B1 KR1020070095498A KR20070095498A KR100875228B1 KR 100875228 B1 KR100875228 B1 KR 100875228B1 KR 1020070095498 A KR1020070095498 A KR 1020070095498A KR 20070095498 A KR20070095498 A KR 20070095498A KR 100875228 B1 KR100875228 B1 KR 100875228B1
Authority
KR
South Korea
Prior art keywords
silicon wafer
atoms
density
wafer
concentration
Prior art date
Application number
KR1020070095498A
Other languages
English (en)
Other versions
KR20080026516A (ko
Inventor
카츠히코 나카이
빌프리드 본 아몬
세이 후쿠시마
허버트 쉬미트
마르틴 베버
Original Assignee
실트로닉 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실트로닉 아게 filed Critical 실트로닉 아게
Publication of KR20080026516A publication Critical patent/KR20080026516A/ko
Application granted granted Critical
Publication of KR100875228B1 publication Critical patent/KR100875228B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/24992—Density or compression of components

Abstract

슬립 전위와 뒤틀림이 상당히 적게 되도록 억제되고, 직경 확대에 적합한 고 품질의 실리콘 웨이퍼 및 그 제조방법이 제공된다.
실리콘 웨이퍼의 표면과 20㎛이상의 거리 간격을 두는 깊은 위치에 존재하는 BMDs의 크기가 20nm 내지 40nm인 BMDs의 밀도는 5×1011/㎤ 내지 5×1013/㎤이고, 크기가 300nm 이상인 BMDs의 밀도는 1×107/㎤ 이하인 실리콘 웨이퍼를 얻는다.

Description

반도체용 실리콘 웨이퍼 및 그 제조방법{SILICON WAFER FOR SEMICONDUCTOR AND MANUFACTURING METHOD THEREOF}
본 발명은, 반도체 웨이퍼 제조 기술 분야에서 실리콘 단결정 잉곳으로부터 절단하여 후반의 실리콘 웨이퍼를 얻는 단계에서 열처리를 받지 않은 실리콘 웨이퍼(이하, "기판"이라 한다)의 열처리를 수행함으로써 얻어지는 실리콘 웨이퍼에 관한 것으로서, 상세하게는 슬립 전위 및 뒤틀림의 발생을 억제함으로써 반도체 소자 형성 영역 내에 결정 결함을 포함하지 않는 고품질의 실리콘 웨이퍼 및 그 제조방법에 관한 것이다.
반도체 소자 등을 위한 기판으로서 이용되는 실리콘 웨이퍼는 실리콘 단결정 잉곳을 절단하고, 절단된 잉곳에 열처리, 미러 폴리싱 등을 행함으로써 제조된다. 이러한 실리콘 단결정 잉곳의 제조방법으로서, 예를 들면, Czochralski법 (CZ법)이 있다. CZ법은 실리콘 단결정 잉곳 제조의 대부분을 차지하는데 이는 큰 직경을 갖는 단결정 잉곳을 얻는 것이 용이하거나 결함의 제어가 비교적 쉽다는 이유 때문이다.
CZ법에 의해 얻어진 실리콘 단결정(CZ-Si)은 "성장 결함"이라 불리는 결정 결함을 포함한다. CZ-Si는 격자 사이에 과포화 상태로 산소를 받아들이지만, 이러한 과포화 산소(산소 석출)는 이후 수행되는 열처리(어닐링)에서 "BMDs"(Bulk Micro Defects)라 불리는 미세 결함의 도입을 야기한다.
실리콘 웨이퍼에서 반도체 소자를 형성하기 위해서, 어떤 결정 결함도 반도체 소자 형성 영역 내에 존재하지 않을 것이 요구된다. 이는 결정 결함이 회로가 형성되어야 하는 표면에 존재할 때, 회로 차단 등이 결함 부분으로부터 야기되기 때문이다. 한편, 실리콘 웨이퍼는 적절한 양의 BMDs를 내부에 포함할 필요가 있다. BMDs는 금속 불순물 등을 제거하는 역할을 한다. 금속 불순물은 반도체 소자의 부전을 야기한다.
상기 요구를 만족시키기 위해서, 결정 결함이 무제한으로 줄어드는 DZ(denuded zone; 무결함) 층을 형성하기 위해 실리콘 웨이퍼의 표면에 존재하는 성장 결함을 줄이고 IG(intrinsic gettering; 진성 게더링) 층을 형성하는 실리콘 웨이퍼 내에 BMDs를 도입하기 위해 실리콘 웨이퍼에 고온 어닐링을 행하기 위한 기술이 사용된다.
특정 예로서, 기판의 표면상의 성장 결함을 줄이고 기판 내의 코어로서 질소를 포함하는 BMD를 형성하기 위해서 질소 첨가 기판 또는 질소뿐만 아니라 수소도 첨가된 기판에 고온 어닐링을 행하는 방법이 제안되었다(JP-A-10-98047 및 JP-A-2000-281491).
그러나, 상기의 고온 어닐링 공정에서 실리콘 웨이퍼의 표면 및 뒷면에 형성된 DZ 층 내의 산소 농도가 극도로 저하되는데 이는 열처리 동안 산소의 외부 확산 때문이다. 결과적으로, 웨이퍼 표면 및 뒷면에서 전위 결함 확장을 억제하는 것이 상대적으로 감소하기 때문에, 어닐링 공정에서 벌크 내로 도입된 표면 및 뒷면 상의 미세 결함으로부터 슬립(전위 결함)이 쉽게 연장되고, 이러한 슬립 전위의 연장 때문에 실리콘 웨이퍼의 강도가 저하되는 문제가 발생한다. 예를 들면, 실리콘 웨이퍼가 열 처리 포트 등에 의해서 지지되는 상태에서 어닐링될 때, 슬립 전위는 웨이퍼의 뒷면 주위의 지지부로부터 흔히 연장된다. 슬립 전위가 실리콘 웨이퍼 에지부로부터 연장되는 경우가 있다.
실리콘 웨이퍼의 강도가 저하될 때, 제조 단계에서 웨이퍼가 손상되거나 파괴되는 상황이 발생할 우려가 있다. 그러나, DZ 층은 반도체 소자 형성을 위해서는 필연적이고, DZ 층을 구비하고 강도 특성이 훌륭한 실리콘 웨이퍼가 필요하다.
JP-A-10-98047 또는 JP-A-2000-281491에서 기술된 종래 기술에서, 실리콘 웨이퍼의 강도 저하가 고려되지 않고, 이러한 방법에 의해 제조된 실리콘 웨이퍼는 슬립 전위의 연장을 피할 수 없다.
한편, 이러한 슬립 전위의 발생을 막기 위해서, 고밀도에서 BMDs를 발생시키는 방법이 제안된다.
특히, 질소 가스 및 불활성 가스의 혼합 가스 또는 암모니아 가스 및 불활성 가스의 혼합 가스의 분위기 하에서 1 내지 600분 범위 내에 500 내지 1200℃의 온도로 실리콘 단결정 잉곳으로부터 절단된 기판에 급속한 온도 상승/하강 열처리를 행함으로써 1×1010atoms/㎤ 이상의 양으로 20nm이하의 크기를 갖는 산소 석출 핵이 BMD 층에 형성되는 실리콘 웨이퍼 제조 방법이 제안되었다(JP-A-2006-40980). 여러 번 열처리 단계를 반복함으로써 1×1010atoms/㎤ 내지 1×1012atoms/㎤ 의 고농도를 갖는 BMDs가 발생되는 실리콘 웨이퍼가 역시 제안되었다(JP-A-08-213403).
그러나, 실리콘 웨이퍼의 직경이 증가되고 급속 열처리 장치(RTA; Rapid Thermal Annealer)를 이용한 급속한 온도 상승/하강 열처리가 최근에 자주 이용되기 때문에, 슬립 전위의 발생 외에도, 웨이퍼 내에 발생한 뒤틀림에 문제가 있다.
RTA 열처리에 의해 도입된 슬립 및 뒤틀림의 실례가 되는 도면이 도 1에 도시되어 있다. 슬립은 웨이퍼 뒷면과 웨이퍼 홀딩 부분 사이의 접촉 포인트로부터 도입된다. 도입된 슬립은 110 방향으로 연장하고, 이는 어떤 경우엔 웨이퍼의 손상 또는 파괴를 야기한다. 뒤틀림은 RTA 열처리 동안 열 변형 때문에 웨이퍼가 변형되는 현상이다. 100 면의 웨이퍼에서, 예를 들면, 도 1에 도시한 바와 같이, 산 모양 부분 및 계곡 모양 부분이 나타난다. 출하 단계에서 실리콘 웨이퍼의 뒤틀림은 10㎛ 이하이다. 그러나, RTA와 같은 열처리로 실리콘 웨이퍼를 적용할 때 산과 계곡간의 높이 차이는 수십 ㎛에 이르는 경우가 발생한다. 뒤틀림이 크게 될 때, 반도체 소자 패턴은 웨이퍼 표면 상에 노광될 수 없고, 이는 반도체 소자 수율을 저하시킨다. 슬립 외에도, 큰 뒤틀림이 발생한 실리콘 웨이퍼 내에 고밀도의 전위가 존재한다. 이들이 뒤틀림을 야기하는 것이라 여겨진다.
웨이퍼의 직경이 200mm 이상이 될 때 뒤틀림의 문제가 중요하게 되고, 단순히 BMD 농도를 상기와 같은 고농도로 조절하는 것에 의해 상기 문제를 피할 수 없 다.
반도체 소자 형성 영역 내의 결정 결함을 포함하지 않으면서 소자 제조 공정에서 슬립 전위 및 뒤틀림의 발생을 억제하는 고품질의 실리콘 웨이퍼 및 그 제조 기술에 대한 요구가 이러한 기술 분야에서 증가하고 있다.
본 발명의 목적은, 슬립 전위와 뒤틀림 모두가 상당히 적게 되도록 억제되고, 직경 확대에 적합한 고품질의 실리콘 웨이퍼 및 그 제조방법을 제공하는 것에 있다.
본 발명은 상기 요구를 만족시키는 훌륭한 실리콘 웨이퍼를 제조하는 것을 가능하게 하기 위해서 BMD 크기 분포, 슬립 전위, 및 뒤틀림 사이의 관계에 대한 광범위한 연구를 수행하였다. 결과적으로, 본 발명자는 슬립 전위 및 뒤틀림을 막기 위해서 최적의 BMD 크기 분포를 명백히 하였고 본 발명에 이르렀다.
본 발명은 이하의 (1) 내지 (10)에 관한 것이다.
(1) 실리콘 웨이퍼의 표면과 20㎛이상의 거리 간격을 두는 깊은 위치에 존재하는 BMDs의 크기가 20nm 내지 40nm인 BMDs의 밀도는 5×1011/㎤ 내지 5×1013/㎤이고, 크기가 300nm 이상인 BMDs의 밀도는 1×107/㎤ 이하인 실리콘 웨이퍼.
(2) 상기 (1)에 기술된 실리콘 웨이퍼에 있어서, 질소를 함유하는 것인 실리콘 웨이퍼.
(3) 상기 (1) 또는 (2)에 기술된 실리콘 웨이퍼에 있어서, 수소를 함유하는 것인 실리콘 웨이퍼.
(4) 상기 (1) 내지 (3) 중 어느 하나에 기술된 실리콘 웨이퍼의 제조 방법에 있어서, 실리콘 단결정 잉곳을 성장시키는 동시에 실리콘 단결정이 성장하는 동안 결정의 중심 온도가 1000℃에서 900℃로 변화하는 5℃/min 이상의 냉각 속도를 유지하는 단계; 및 상기 잉곳으로부터 절단된 기판에 30분 내지 4시간 동안 400℃ 내지 850℃의 온도로 열처리를 행한 후에, 고온 어닐링 단계로서 부피비율로 0.5% 이하의 불순물 농도를 갖는 희가스의 분위기하에서 또는 열처리 이후의 산화막의 두께가 2nm 이하로 억제되는 비산화 분위기하에서 10분 내지 2시간 동안 1100℃ 내지 1250℃의 온도로 기판에 열처리를 행하는 단계를 포함하는 것인 실리콘 웨이퍼 제조 방법.
(5) 상기 (4)에 기술된 실리콘 웨이퍼의 제조 방법에 있어서, 결정으로부터 절단된 바로 후의 상기 기판의 산소 농도는 7×1017atoms/㎤ 내지 9×1017atoms/㎤ 의 범위 내인 것인 실리콘 웨이퍼 제조 방법.
(6) 상기 (4) 또는 (5)에 기술된 실리콘 웨이퍼의 제조 방법에 있어서, 결정으로부터 절단된 바로 후의 상기 기판의 질소 농도는 1×1013atoms/㎤ 내지 8×1015atoms/㎤ 의 범위 내인 것인 실리콘 웨이퍼 제조 방법.
(7) 상기 (6)에 기술된 실리콘 웨이퍼의 제조 방법에 있어서, 상기 실리콘 단결정 잉곳의 성장은 질소가 1×1016atoms/㎤ 내지 1×1019atoms/㎤ 의 범위가 되도록 첨가된 용해물로부터 수행되는 것인 실리콘 웨이퍼 제조 방법.
(8) 상기 (4) 내지 (7) 중 어느 하나에 기술된 실리콘 웨이퍼의 제조 방법에 있어서, 결정으로부터 절단된 바로 후의 상기 기판의 수소 농도는 1×1012atoms/㎤ 내지 5×1016atoms/㎤ 의 범위 내인 것인 실리콘 웨이퍼 제조 방법.
(9) 상기 (8)에 기술된 실리콘 웨이퍼의 제조 방법에 있어서, 수소 가스의 농도가 부피 비율로 0.01% 내지 3%의 범위로 떨어지도록 실리콘 단결정 잉곳의 성장이 수소가스가 연속해서 주입되는 분위기하에서 수행되는 것인 실리콘 웨이퍼 제조 방법.
(10) 상기 (4) 내지 (9) 중 어느 하나에 기술된 실리콘 웨이퍼의 제조 방법에 있어서, 실리콘 단결정 층(에피층)이 고온 어닐링 이후에 에피텍셜법에 의해 침적되는 것인 실리콘 웨이퍼 제조 방법.
본 발명의 실리콘 웨이퍼는 실리콘 웨이퍼의 표면과 20㎛이상의 거리 간격을 두는 깊은 위치에 존재하는 BMDs의 크기가 20nm 내지 40nm인 BMDs의 밀도는 5×1011/㎤ 내지 5×1013/㎤이고, 크기가 300nm 이상인 BMDs의 밀도는 1×107/㎤ 이하가 되도록 함으로써 슬립 전위 및 뒤틀림이 극도로 작게 되도록 억제하는 조정을 수행함으로써 큰 직경(일반적으로, 200mm 이상)을 갖는 고품질의 실리콘 웨이퍼를 제조하는 것을 가능하게 한다.
본 발명의 실리콘 웨이퍼는 웨이퍼의 내부에 BMD를 갖지 않는 미러 웨이퍼와 비교할 때 슬립 전위 및 뒤틀림의 발생을 감소시키고, 또한 제거 능력에서 탁월하다.
본 발명에 따른 실리콘 웨이퍼의 특징은 실리콘 웨이퍼의 표면과 20㎛이상의 거리 간격을 두는 깊은 위치에 존재하는 BMDs의 크기가 20nm 내지 40nm인 BMDs의 밀도는 5×1011/㎤ 내지 5×1013/㎤ 의 범위 내에 있다는 것이고, 이는 본 발명자들의 이하 기술되는 발견 및 사실로부터 도입된다.
본 발명자들에 의해 실시된 열처리 이후에 웨이퍼 내에 발생한 BMDs의 상태의 특정 시험 결과로부터, 본 발명자들은 넓은 크기 분포가 BMDs 내에 존재한다는 사실을 명백히 하였다. 그 후, 본 발명자들은 실리콘 웨이퍼의 표면과 20㎛이상의 거리 간격을 두는 깊은 위치에 존재하고, 슬립과 뒤틀림 특성에 영향을 주는 BMD 크기 분포, 슬립 및 뒤틀림 사이의 관계를 시험했다. 결과적으로, 그들은 슬립을 막기 위한 최적의 BMD 크기를 명백히 하는, 이하 기술되는 발견을 얻었다. 즉, 5×1011/㎤ 내지 5×1013/㎤ 의 밀도에서 20nm 내지 40nm 크기의 BMDs를 발생시킴으로써, 슬립의 길이는 10mm 이하로 억제될 수 있다. 슬립의 길이가 10mm 이하일 때, 슬립은 실리콘 웨이퍼의 표면에 노출되지 않는다. 슬립이 웨이퍼 에지 부분에서 발생할지라도, 슬립의 길이가 10mm 이하일 때, 슬립은 반도체 소자 형성 영역에 도달하지 않고, 소자에 불리하게 영향을 미치지 않는다.
BMDs의 크기가 20nm 이하이거나 BMD의 밀도가 5×1011/㎤ 미만일 때, BMDs는 슬립 전파에 관하여 충분한 장벽으로서 제공되지 않는다. 슬립 전파에 대한 장벽으로서 제공될 수 있는 BMDs의 밀도 및 크기에는 상한이 없지만, 실제의 실리콘 웨이퍼에 나타나는 BMD의 밀도 및 크기 범위의 상한은 각각 5×1013/㎤ 및 40nm이고, 이는 이후 기술되는 이유 때문이다.
BMDs의 밀도 범위는 이하 기술되는 사실로부터 도입된다. 즉, BMDs가 고밀도로 존재할 때, 거의 모든 고체 용해 산소가 BMDs로서 석출되는 상태가 발생한다. 한편, BMDs로서 석출하는 산소 원자의 수는 고체 형식으로 CZ-Si에 용해되는 산소 원자의 수를 초과하지 않고 고체 용해 산소 밀도의 상한은 기껏해야 약 1×1018atoms/㎤ 이다. 그러므로, BMDs로서 석출하는 산소 원자의 밀도는 약 1×1018atoms/㎤ 이고 BMDs가 고밀도로 존재하는 상태에서는 일정하다고 생각될 수 있다. 이 상태에서, BMDs의 수가 증가할 때, BMDs의 각 크기는 작게 되는 동시에, BMD의 크기가 크게 될 때는 그 수가 감소한다. 즉, BMDs의 크기와 밀도의 상한은 고밀도에서 나타난다는 것이 이해된다. 따라서, 크기가 40nm를 초과하도록 5×1011/㎤의 밀도로 존재하는 BMDs를 구현하는 것이 불가능하고, BMDs의 밀도가 5×1013/㎤를 초과하도록 20nm 이상의 크기를 갖는 BMDs를 구현하는 것이 불가능하다. 그러므로, 슬립 전파를 억제할 수 있는 BMD 밀도 및 BMD 크기의 범위는 BMD의 크기를 20nm 내지 40nm 범위로 조절하고 그 밀도를 5×1011/㎤ 내지 5×1013/㎤ 의 범위로 조절함으로써 얻을 수 있다는 점이 이해된다.
바람직하게는 BMD 밀도는 이러한 범위에서 더 높다. 슬립의 길이를 5mm 이하 로 억제하기 위해서, 더 바람직하게는 BMD 밀도는 1×1012/㎤ 이상이다.
본 발명에 따른 실리콘 웨이퍼의 다른 특징은 300nm 이상의 크기를 갖는 BMDs의 밀도가 1×107/㎤ 이하라는 점에 있다. 이는 이하 기술된 본 발명자의 발견에 기초한다.
즉, 열 응력이 웨이퍼 상에 가해질 때, 시작 포인트로서 작용하는 큰 크기를 갖는 BMDs로부터 고밀도의 전위가 웨이퍼 내에 발생한다. 결과적으로, 웨이퍼가 소성변형되고, 이는 뒤틀림을 야기한다. 반대로, 전위의 시작 포인트로서 제공되는 BMDs가 감소할 때에는, 열 응력이 웨이퍼 상에 가해질지라도, 소성 변령이 발생하기 어렵게 되고 뒤틀림이 감소된다. 특히, 300nm 이상의 크기를 갖는 BMDs는 전위를 쉽게 발생시키는 원인으로서 작용하는 경향이 있고, 이러한 BMDs의 밀도는 1×107/㎤ 를 초과하며, 웨이퍼 내의 전위는 고밀도가 되고, 이는 20㎛를 초과하는 뒤틀림을 야기한다. 따라서, 300nm 이상의 크기를 갖는 BMDs의 밀도를 1×107/㎤ 이하로 억제함으로써, 뒤틀림이 20㎛ 이하로 억제된다. 또한, 웨이퍼의 뒤틀림이 20㎛ 이하라면, 반도체 소자 패턴이 실리콘 웨이퍼 상에 노광될 때 발생하는 위치 편차는 허용 범위를 초과하지 않는다.
따라서, 300nm 이상의 크기를 갖는 BMDs의 밀도가 1×107/㎤ 를 초과하면, 뒤틀림은 바람직하지 않게도 20㎛ 이상이 된다.
슬립 또는 뒤틀림에 대한 저항 특성을 평가하기 위한 열처리로서, 1100℃ 이 상의 온도에서 실리콘 웨이퍼를 유지하기 위해 700℃ 내지 1100℃의 온도 범위에서 30℃/sec 이상의 속도로 온도 상승/하강을 행하기 위한 열처리를 행하는 것이 바람직하다. 여기서, 열처리 온도가 700℃ 이상이 되도록 조정하는 이유는, 열처리 온도가 700℃ 이상이 될 때, 슬립 전위 또는 뒤틀림이 더 쉽게 발생하기 때문이다. 열처리 온도가 1100℃ 이하가 되도록 조정하는 이유는, 소자 공정에서 열처리 온도의 상한이 약 1100℃이고 소자 공정 열처리에서 일어나는 현상은 1100℃까지의 특성을 조사함으로써 대략적으로 예측 가능하기 때문이다. 또한, 온도 상승/하강 속도가 30℃/sec 이상이 되도록 조정하는 이유는, 온도 상승/하강 속도가 30℃/sec 이상이 될 때, 실리콘 웨이퍼 상에 작용하는 열 응력이 크게 되어 슬립 또는 뒤틀림의 발생이 현저하게 되기 때문이다. 따라서, 전위가 상기 온도 범위 및 상기 온도 상승/하강 속도 범위 내에서 발생하지 않는다면, 소위 이러한 실리콘 웨이퍼는 슬립 전위 및 뒤틀림이 일반적인 소자 공정에서 발생하지 않는 실리콘 웨이퍼이다.
본 발명에 따른 실리콘 웨이퍼의 특징은 상기 열처리에서 발생하는 슬립의 길이가 10mm 이하이고 열처리 이후 웨이퍼의 뒤틀림의 양은 20㎛ 이하가 된다는 점에 있다.
본 발명에 따른 실리콘 웨이퍼는 질소가 첨가된 실리콘 웨이퍼 및 수소가 첨가된 실리콘 웨이퍼를 포함한다. 이는 본 발명에 따른 실리콘 웨이퍼의 제조 방법에 관하여 기술된 본 발명자들의 발견에 기초한다.
수반하여, BMD 크기 분포 및 BMD 밀도의 측정은 종래 공지된 측정 방법을 이용하여 이루어질 수 있다. 특히, 이러한 측정은 투과 전자 현미경 및/또는 광학 석 출 기계 등을 이용한 측정을 포함한다.
웨이퍼 내의 슬립전위는 종래의 공지된 측정 방법에 의해 측정될 수 있다. 예를 들면, 이러한 측정은 X선 사진을 이용한 측정을 포함한다.
또한, 웨이퍼의 뒤틀림은 종래의 공지된 측정 방법에 의해 측정될 수 있다. 특히, 열처리 이후의 뒤틀림의 양은 NIDEK사에 의해 제조된 FT-90A 등을 사용한 측정을 행함으로써 평가될 수 있다.
실리콘 웨이퍼의 제조 방법
본 발명에 따른 실리콘 웨이퍼의 제조 방법은 상기의 특징을 갖는 실리콘 웨이퍼를 제조하는 방법이다.
본 발명에 따른 실리콘 웨이퍼의 제조 방법에 사용되는 실리콘 단결정 잉곳의 성장 방법에 있어서, 바람직하게는 CZ법이 이용되지만 FZ법이 기판에 함유된 산소 농도를 제어함으로써 이용될 수 있다. 다양한 요소의 도프의 존재/부재 및 의도된 잉곳의 크기(직경, 무게 등)에 관한 한정을 포함하지 않고 요구되는 반도체 실리콘 웨이퍼의 종류, 성능 등에 따라 성장 방법이 적절하게 선택될 수 있다.
본 발명에 따른 실리콘 웨이퍼의 제조 방법에 사용되는 실리콘 단결정 제조 장치는 특별히 제한이 없고 바람직하게는 통상적인 CZ법에 따른 실리콘 단결정 제조에 사용되는 임의의 장치가 사용된다.
본 발명에 따른 실리콘 웨이퍼의 제조 방법에 사용되는, 실리콘 단결정 잉곳으로부터 기판을 절단하는 방법은 제한이 없고 종래의 공지된 방법이 사용될 수 있다. 특히, 내부의 주변 블레이드, 와이어 톱 등을 구비한 슬라이서가 본 방법에 사 용될 수 있다.
본 발명에 따른 열처리 및 고온 어닐링 단계에 사용되는 장치는 제한이 없고, 바람직하게는 종래의 공지된 장치가 사용될 수 있다. 특히, 열처리에 사용되는 장치는 배치(batch) 타입의 수직 용광로를 포함하고, 고온 어닐링 단계에 사용되는 장치는 산소 정화 기능을 갖는 배치 타입의 수직 용광로를 포함한다. 산소 정화 기능을 갖는 배치 타입의 수직 용광로를 사용하여 열처리와 고온 어닐링 단계가 연속적으로 실시될 수 있다.
본 발명에 따른 실리콘 웨이퍼의 제조 방법의 특징은 실리콘 단결정 잉곳을 성장시키면서 실리콘 단결정이 성장하는 동안 결정의 중심 온도가 5℃/min 이상의 범위의 냉각 속도를 유지하면서 1000℃에서 900℃로 변화한다는 점에 있다. 이는 상기의 냉각 속도가 유지되는 온도 범위는 BMD의 크기를 상당히 작게 하는데 영향을 주고 이러한 범위에서 상기의 냉각 속도를 유지하면서 성장이 행해질 때, 300nm 이상의 크기를 갖는 BMDs의 밀도는 1×107/㎤ 이하로 억제될 수 있다는 발명자의 발견에 기초한다. 또한, 이러한 온도 범위를 제외한 온도 범위에서 상기 냉각 속도로 냉각을 행할지라도, BMD 크기 감소에 그다지 효과적이지 않다.
바람직하게는 이러한 온도 범위에서 냉각 속도가 증가되고, 더 바람직하게는 300nm 이상의 크기를 갖는 BMDs의 밀도를 1×107/㎤ 이하로 억제하기 위해서 냉각 속도를 7℃/min 이상으로 설정한다.
본 발명에 따른 실리콘 웨이퍼의 제조 방법의 다른 특징은 상기의 성장 방법 에 의해 성장한 실리콘 단결정 잉곳으로부터 절단된 기판에 30분 내지 4시간 동안 400℃ 내지 850℃의 온도로 열처리를 행한 후에, 고온 어닐링 단계로서 부피비율로 0.5% 이하의 불순물 농도를 갖는 희가스로 또는 열처리 이후의 산화막의 두께가 2nm 이하로 억제되는 비산화 분위기하에서 10분 내지 2시간 동안 1100℃ 내지 1250℃의 온도로 기판에 열처리를 행하는 점에 있다. 이는 이하 기술되는 본 발명자들의 발견에 기초한다.
즉, 본 발명자들은 열처리 온도가 400℃ 내지 850℃의 범위에 있는 비교적 낮은 온도에서 열처리를 수행하는 것이 DZ 층의 하단으로부터 웨이퍼 두께의 중심을 향하는 상기의 높은 BMD 밀도를 갖는 실리콘 웨이퍼를 제조하는데 매우 효과적이라는 점을 발견했다. 이 후 DZ 층은 잇따른 고온의 어닐링 단계를 행함으로써 형성된다. 수반하여, 저온 열처리에 의해 형성되는 고밀도 BMDs는 고온 어닐링 단계에서조차 사라지지 않았다.
열처리 온도가 400℃ 미만일 때, 산소의 확산이 충분히 발생하지 않기 때문에, BMD 형성이 이루어지지 않고, 따라서 BMD의 밀도가 5×1011/㎤ 미만이 되고, 이는 바람직하지 않다. 열처리 온도가 850℃ 초과일 때, BMD의 코어가 사라지기 때문에, BMD의 밀도는 5×1011/㎤ 미만이 되고, 이는 바람직하지 않다.
열처리 시간이 30분 미만일 때, 산소의 확산이 충분히 발생하지 않기 때문에, BMD 형성이 이루어지지 않고, 따라서 BMD의 밀도가 5×1011/㎤ 미만이 되고, 이는 바람직하지 않다. 열처리 시간이 4시간을 초과할 때, BMD의 전체 밀도는 5× 1013/㎤ 을 초과하고 모든 BMDs 중 20nm 이상의 크기를 갖는 BMDs의 밀도는 5×1011/㎤ 미만이 되고, 웨이퍼 제조 단계가 더 연장되며, 바람직하지 않은 생산성 저하를 초래한다.
불순물 농도가 부피 비율로 0.5% 이하인 희가스 분위기 하에서 잇따른 고온의 어닐링 단계를 행함으로써 웨이퍼의 표면상의 산화막의 성장을 억제하는 것이 필요하다. 불순물 농도가 부피 비율로 0.5%를 초과할 때, 표면상의 산화막은 2nm를 초과하고, 이는 바람직하지 않다. 표면상의 산화막을 2nm 이하로 억제하는 이유는 산소의 외부 확산을 증진시키고 표면 근처에서 보이드(void)의 수축 및 소멸을 용이하게 하기 위함이다. 한편, 표면상의 산화막이 2nm를 초과할 때, 웨이퍼 표면 근처 표면 상의 산소의 외부 확산이 억제된다. 결과적으로, 웨이퍼 표면 근처에서 보이드의 내벽 산화막은 용해하지 않으므로 어닐링하는 동안 보이드의 축소 및 소멸이 일어나지 않고, 이는 바람직하지 않다.
상기의 어닐링 온도가 1100℃ 미만일 때, 보이드의 축소율이 낮아서 표면 근처의 보이드가 남게 되고, 이는 바람직하지 않다. 어닐링 온도가 1250℃를 초과할 때, 어닐링 용광로용 부재의 품질 저하가 현저하기 때문에, 부재의 교환 횟수가 증가하게 되고, 바람직하지 않은 비용의 증가를 초래한다.
상기의 어닐링 시간이 10분 미만일 때, 보이드의 축소를 위한 시간이 짧아서 표면 근처의 보이드가 바람직하지 않게 남아 있다. 어닐링 시간이 2시간을 초과할 때, 전체 어닐링 시간이 길어지고, 생산성 악화를 초래하며, 이는 바람직하지 않 다.
본 발명에 따른 실리콘 웨이퍼의 제조 방법은 결정으로부터 절단된 바로 후의 기판의 산소 농도가 7×1017atoms/㎤ 내지 9×1017atoms/㎤ 의 범위 내에 있는 제조 방법을 포함한다. 이는 이하 기술되는 본 발명자의 발견에 기초한다.
즉, 단결정 잉곳으로부터 절단된 바로 후의 기판의 산소 농도를 7×1017atoms/㎤ 이상으로 조정함으로써, 열처리가 30분 내지 4시간 동안 400℃ 내지 850℃의 온도 범위 내에서 행해질 때 5×1011atoms/㎤ 이상의 농도를 갖는 BMDs의 고농도가 실현될 수 있다. 기판의 산소 농도를 9×1017atoms/㎤ 이하로 조정함으로써, 실리콘 웨이퍼의 표면에 존재하는 성장 결함은 고온의 어닐링에 의해서 용이하게 소멸된다. 9×1017atoms/㎤ 이하로 산소 농도를 조정함으로써, 5㎛ 이상의 폭을 갖는 넓은 DZ 층을 형성하는 것이 가능하게 된다.
상기의 산소 농도를 갖는 기판을 제조하는 것은 용해물 내의 산소 농도, 도가니의 회전 속도 등을 적당하게 제어함으로써 조정 가능하다.
본 발명에 따른 실리콘 웨이퍼의 제조 방법은 단결정 잉곳으로부터 절단된 바로 후의 기판의 질소 농도는 1×1013atoms/㎤ 내지 8×1015atoms/㎤ 의 범위 내로 조정되는 것인 실리콘 웨이퍼의 제조 방법을 포함한다. 이는 이하 기술되는 본 발명자의 발견에 기초한다.
즉, 단결정 잉곳으로부터 절단된 바로 후의 기판의 질소 농도가 1×1013atoms/㎤ 내지 8×1015atoms/㎤ 의 범위일 때, BMD 밀도가 상기의 특징을 갖는 상기의 열처리에 의해 얻어지는 실리콘 웨이퍼는 질소가 첨가되지 않은 기판의 경우와 비교하여 뒤틀림이 더 감소될 수 있다.
기판의 질소 농도가 1×1013atoms/㎤ 이상일 때, BMDs에 의해 발생되는 전위의 전파가 억제되어 질소가 첨가되지 않은 기판의 경우와 비교하여 뒤틀림이 더 감소될 수 있으나, 질소 농도가 8×1015atoms/㎤ 이상일 때, 다결정이 발생하고, 수율의 저하를 초래할 수 있으며, 이는 바람직하지 않다.
1×1016atoms/㎤ 내지 1×1019atoms/㎤ 의 양으로 질소가 첨가된 용해물로부터 CZ 법으로 단결정 잉곳을 성장시킴으로써 기판이 구현될 수 있다.
질소를 용해물에 첨가하기 위한 방법으로서, 종래의 공지된 방법이 바람직하게 사용될 수 있다. 특히, 첨가 방법은 질화막을 구비한 웨이퍼를 용해물에 담그는 방법을 포함한다.
본 발명에 따른 실리콘 웨이퍼의 제조 방법은 단결정 잉곳으로부터 절단된 바로 후에 기판의 수소 농도가 1×1012atoms/㎤ 내지 5×1016atoms/㎤ 의 범위로 조정되는 실리콘 웨이퍼의 제조 방법을 포함한다. 이는 본 이하 기술되는 본 발명자들의 발견에 기초한다.
즉, 산소 농도가 비교적 낮더라도, 1×1012atoms/㎤ 이상의 더 바람직한 BMD의 밀도가 수소의 첨가에 의해 실현될 수 있다. 낮은 산소 농도는 더 감소된 결정 결함을 갖는 DZ 층을 형성하는데 효과적이다. 어닐링이 비교적 짧은 시간 동안 저온 열처리에서 행해질지라도, 상기의 BMD 밀도는 수소의 첨가에 의해 실현될 수 있다. 이러한 장점은 더 감소한 표면 결함을 갖는 어닐링된 웨이퍼가 낮은 비용으로 제조될 수 있다는 점에 있어서 이롭다.
수소 농도는 상기의 효과를 이루기 위해서 1×1012atoms/㎤ 이상이 되어야 하지만, 수소 농도가 5×1016atoms/㎤ 를 초과할 때, 수소에 의한 기포결함이 발생하고, 이는 바람직하지 않다.
기판은 성장을 수행하기 위하여 수소 가스의 농도가 부피 비율로 0.01% 내지 3%의 범위 내에 있도록 결정이 성장하는 동안 대기 내로 수소 가스를 계속하여 도입함으로써 구현될 수 있다.
수소 가스의 농도가 0.01% 미만일 때, 기판의 수소 농도는 1×1012atoms/㎤ 이상에 이르지 않고, 이는 바람직하지 않다. 수소 가스의 농도가 3%를 초과할 때, 기판 내의 수소 농도는 5×1016atoms/㎤ 을 초과하고, 이는 기포 결함의 발생을 초래하며, 이는 바람직하지 않다.
본 발명에 따른 실리콘 웨이퍼의 제조 방법은 실리콘 단결정 층(에피층)이 고온 어닐링 이후에 에피텍셜법에 의해 침적되는 것인 실리콘 웨이퍼의 제조 방법 을 포함한다.
본 발명은 이하 실시예를 참조하여 상세하게 더 설명될 것이지만, 본 발명은 이 실시예에 한정되지 않는다.
실시예들
어닐링된 웨이퍼 및 에피텍셜 웨이퍼의 제조 방법
어닐링된 웨이퍼 및 에피텍셜 웨이퍼는 이하의 방법으로 제조되었다.
(1) 용해물의 준비:
소망의 저항성을 얻기 위해서 실리콘 및 도핑 에이전트가 인상 용광로 내의 도가니에 채워졌다.
(2) 단결정 잉곳의 성장:
가열기를 사용하여 도가니를 가열함으로써 용해물이 준비된 후에, 시드(seed) 결정을 용해물 내에 담갔다가 끄집어 당겼고, 도가니의 회전수 및 시드 결정의 회전수를 조정하면서 목 부분 및 확장된 직경 부분이 형성되었다. 확장된 직경 부분이 형성된 후에, 그 직경은 가열기의 출력 및 당기는 속도를 이용함으로써 제어되었고, 수직의 몸통 부분이 성장하여 그 길이가 예정된 길이에 도달하였다(200mm의 직경을 갖는 웨이퍼: 1000mm, 300mm의 직경을 갖는 웨이퍼: 500mm). 그 후, 감소한 직경 부분이 형성되었고 각 단결정 잉곳은 용해물로부터 분리함으로써 생산되었다. 획득된 단결정 잉곳의 전도 타입은 p-타입(붕소 도핑) 및 n-타입(인 도핑) 이었다.
결정의 중심 온도가 1000℃에서 900℃까지 변화되는 범위에서의 냉각 속도는 이하의 방법에 의해 얻어졌다. 즉, 결정 성장 동안 결정 중심 부분의 온도 분포는 열 전도 분석에 의해 산출되었고 1000℃ 내지 900℃ 범위의 결정 성장 축 방향 평균 온도 구배 G [℃/mm]가 얻어졌다. 결정 성장 속도 평균값 V [mm/min]가 실험 결과로부터 얻어졌고, 냉각 속도로서 V×G [℃/min]가 얻어졌다.
시중에서 이용 가능한 열 전도 분석 소프트웨어인 FEMAG를 사용하여 열 전도 분석이 행해졌다. 상기의 방법에 따라 산출된 1000℃에서 900℃까지 변화되는 결정 중심 온도의 범위에서 냉각 속도의 상승 및 하강은 훌륭한 열 전도성을 갖는 금속(예컨대, 은)으로 제조된 열 보호막 등을 결정 중심 온도를 1000℃에서 900℃까지 변화시켜서 열 보호막을 적절히 수냉시키거나 끄집어 당기는 속도를 변화시키기 위해 열 보호막의 구조를 적절히 변화시키는 위치에 배치함으로써 행해진다.
(3) 기판 내의 산소 농도, 질소 농도, 및 수소 농도의 조절
기판 내의 산소 농도, 질소 농도, 및 수소 농도의 조절은 이하의 방법으로 실시되었다.
1) 산소 농도:
산소 농도의 조절은 결정 내의 산소 농도를 제어하기 위해서 도가니의 회전수 등을 제어함으로써 실시되었다. 수반하여, 기판 내의 산소 농도는 적외선 흡수 분광광도법에 의해 측정되었고 JEITA(Japan Electronics and Information Technology Industries Association)의 값이 환산 계수로서 사용되었다.
2) 질소 농도:
액체 내에 혼합된 질소와 결정 내에 첨가된 질소의 농도 사이의 관계는 사전 에 얻어졌고, 질소 농도의 조절은 의도된 기판 내에 도입된 질소 농도로부터 용해물 내의 질소 농도를 결정함으로써 그리고 용해물 내에 혼합된 질소를 제어하기 위해 용해물 내에 질소막을 구비한 기판을 담금으로써 행해졌다. 수반하여, 기판 내의 질소 농도는 2차 이온 질량 분석기(SIMS)를 사용하여 측정되었다. 용해물 내에 첨가된 질소의 농도 및 결정의 응고 비율에 기초하여 0.0007의 분리 계수를 사용한 계산으로부터 질소 농도가 5×1014atoms/㎤ 이하로 얻어졌다.
3) 수소 농도:
고농도의 붕소가 첨가된 결정 내에서 결정이 사전 제조되었고, 동시에 다양한 부피 비율로 결정 성장하는 동안 대기에 수소를 혼합하면서, 획득된 결정으로부터 절단된 실리콘 웨이퍼는 적외선 흡수 분광광도계에 의해 특정되었고, 수소 농도는 수소-붕소 쌍의 농도로부터 얻어졌다. 혼합된 수소의 부피 비율과 결정 내에 첨가된 수소의 농도 간의 관계가 이러한 방법에 의해 사전 획득되었고, 기판 내로 도입된 수소의 농도가 혼합된 수소의 부피 비율을 제어함으로써 결정되었다. 수반하여, 실리콘 단결정 제조 장치의 아르곤 가스 주입 포트로부터 수소를 주입함으로써 수소의 혼합이 행해졌으므로 수소가 아르곤 가스에 대한 부피 비율을 예정했다.
(4) 기판을 절단하는 방법:
상기의 방법에 의해 성장한 각 단결정 잉곳의 수직 몸통 부분의 동일한 부분을 기판에 미러 공정을 적용하기 위한 복수의 시트로서 와이어 톱을 사용하여 절단함으로써 얻어지는 기판이 기판으로서 사용된다.
(5) 열처리(저온 열처리 및 고온 열처리):
획득된 기판이 반응 챔버 내의 온도가 예정 온도로 유지되는 정화 기능을 갖는 배치 타입의 수직형 열처리 용광로 내에 놓여지고, 그리고 예정된 시간 동안 아르곤 가스 분위기 하에서 열처리(저온 열처리) 되었다. 그 후, 이들은 예정된 시간(200mm: 1시간, 300mm: 2시간) 동안 아르곤 대기 하에서 고온 열처리(1200℃) 되었다(이하, 열처리 후의 웨이퍼는 "어닐링된 웨이퍼"라 한다).
(6) 에피텍셜 층 침적:
5㎛의 두께를 갖는 에피텍셜 층이 기상 성장 기구를 사용하여 어닐링된 웨이퍼 부분의 표면 상에 침적되었다(이하, 에피텍셜 층으로 침적된 어닐링된 웨이퍼는 "에피텍셜 웨이퍼"라 한다).
어닐링된 웨이퍼 및 에피텍셜 웨이퍼의 측정 및 평가
상기의 방법에 의해 얻어진 어닐링된 웨이퍼 및 에피텍셜 웨이퍼에 대한 이하의 측정 및 평가, 즉, (1) BMD 크기 분포 측정, (3) 슬립 길이의 측정 및 뒤틀림의 평가(RTA 열처리), 및 (4) DZ 층의 두께의 측정이 실시되었다. 질소가 첨가된 웨이퍼에 있어서, (2) 질소 농도가 측정되었다.
(1) BMD 크기 분포:
BMD 크기 분포가 적외선 간섭 측정 및 전동 전자 현미경에 의해 측정되었다. 적외선 간섭 측정에 기초한 결함 평가 장치로서, AXENT Technologies, Inc.에 의해 제조된 OPP(Optical Precipitate Profiler)가 사용되었다. 어닐링된 웨이퍼 및 에피텍셜 웨이퍼의 각 표면으로부터 20㎛, 100㎛, 및 300㎛의 깊이에 위치한 세 부분 이 측정되었다. 투과 레이저의 위상차를 전기 신호 처리하여 얻어지는 신호 세기로부터 BMD의 크기가 얻어졌고 상기 세 부분에 대해 얻은 값의 평균값이 대표값으로서 채택되었다. 탐지 감도는 80nm 이상의 대각선 길이를 갖는 8면체 BMDs의 측정을 허용하는 감도로 맞춰졌다. BMD의 크기는 8면체 석출물의 대각선 길이로서 결정되었다. 전동 전자 현미경용 샘플로서, 샘플은 어닐링된 웨이퍼 및 에피텍셜 웨이퍼의 표면으로부터 20㎛, 100㎛, 및 300㎛ 깊이의 위치로부터 채취되었고 BMD의 크기는 측정에 의해서 얻어진 현미경 상으로부터 얻어졌다. BMD의 크기는 8면체 석출물의 대각선 길이로서 결정되었다. BMD의 밀도는 시계로 관찰된 BMDs의 수 및 관찰된 영역에 상응하는 샘플의 부피로부터 얻어졌다. BMD의 밀도 및 BMD의 크기에 있어서, 상기 세 부분에 대해 얻어진 값의 평균값이 대표값으로서 결정되었다. 20nm 내지 40nm의 크기를 갖는 BMDs의 밀도 및 300nm 이상의 크기를 갖는 BMDs의 밀도가 OPP 및 TEM에 의해 얻어진 BMD 크기 분포로부터 얻어졌다.
(2) 어닐링된 웨이퍼 및 에피텍셜 웨이퍼 내의 질소 농도: 샘플이 어닐링된 웨이퍼 및 에피텍셜 웨이퍼로부터 채취되었고, 웨이퍼의 표면 상에서 질소의 외부 확산 층을 제거하기 위해서 20㎛에 달하는 폴리싱이 행해진 후, 웨이퍼 내의 질소 농도가 SIMS를 사용하여 측정되었다.
(3) 어닐링된 웨이퍼 및 에피텍셜 웨이퍼 내의 슬립 길이 및 그의 뒤틀림:
어닐링된 웨이퍼 및 에피텍셜 웨이퍼가 이하의 상태에서 RTA(Rapid Thermal Annealer)를 사용하여 10회 어닐링 되었다.
삽입: 실내 온도
온도 상승: 50℃/min
홀딩: 1분 동안 1100℃
분위기: 아르곤
온도 하강: 30℃/min
당김: 실내 온도
RTA 열처리 전후의 어닐링된 웨이퍼 및 에피텍셜 웨이퍼의 뒤틀림은 NIDEK 주식회사에 의해 제조된 FT-90A를 사용하여 측정되었다. RTA 열처리 후의 어닐링된 웨이퍼는 X선 사진을 사용하여 관찰되었고, 관찰된 슬립의 길이의 최대 길이는 대표값으로서 결정되었다.
(4) 어닐링된 웨이퍼의 DZ 층의 폭:
어닐링된 웨이퍼의 표면은 X㎛ 폴리싱 두께에서 재-폴리쉬 되었고, 재-폴리쉬된 어닐링 웨이퍼의 전체 면에 존재하는 결함은 MITSUIMINING & SMELTING CO., LTD.에 의해 제조된 LSTD 스캐너(MO-6)를 사용하여 측정되었다. MO-6에 의해 얻어진 탐지 깊이는 웨이퍼의 표면으로부터 1㎛까지이기 때문에, X㎛까지 재-폴리싱한 후에 탐지된 결함은 X 내지 (X+1)㎛ 깊이 범위에서 본래의 어닐링된 웨이퍼 표면에 나타났다. 탐지 감도는 100nm의 대각선 길이로 성장 결함을 측정하게 하는 감도로 맞춰졌다. 결함의 부피 밀도는 MO-6에 의해 측정된 결함의 총 수를 측정된 영역의 면적 및 1㎛의 측정 깊이로 나눔으로써 계산되었다. 재-폴리싱은 폴리싱 깊이 X를 다양하게 변화시키면서 실시되었고, 측정된 결함의 부피 밀도가 0.1피스/㎤가 되었을 때의 폴리싱 깊이는 DZ 층의 폭으로서 결정되었다.
표 1 내지 표 5는 이하 언급되는 다양한 조건 하의 측정 및 평가를 나타낸다.
어닐링된 웨이퍼 및 에피텍셜 웨이퍼의 각 측정 결과 및 평가 결과
다양한 조건(산소 농도, 질소 농도, 수소 농도, 냉각 시간, 및 열처리 시간) 하의 상기 방법에 의해 얻어진 웨이퍼에 관하여, 상기의 방법에 의해 얻어진 웨이퍼의 상기 측정(1) 및 평가(3)의 결과가 표 1 내지 표 5에 도시되어 있다.
200mm의 웨이퍼 직경, 각 전도 타입(p 또는 n), 다양한 질소 농도, 수소 농도, 및 산소 농도를 갖고, 다양한 저온 열처리(온도, 시간) 및 고온 어닐링 처리를 받은 어닐링된 웨이퍼에 대하여 측정한 BMD 크기 분포, 및 평가 시험에 의해서 얻어진 슬립 및 뒤틀림의 양이 표 1에 실시예로서 집합적으로 나타났다.
300mm의 웨이퍼 직경, 각 전도 타입(p 또는 n), 다양한 질소 농도, 수소 농도, 및 산소 농도를 갖고, 다양한 저온 열처리(온도, 시간) 및 고온 어닐링 처리를 받은 어닐링된 웨이퍼에 대하여 측정한 BMD 크기 분포, 및 평가 시험에 의해서 얻어진 슬립 및 뒤틀림의 양이 표 2에 실시예로서 집합적으로 나타났다.
200mm 및 300mm의 웨이퍼 직경, 각 전도 타입(p 또는 n), 다양한 질소 농도, 수소 농도, 및 산소 농도를 갖고, 저온 열처리 및 고온 어닐링 처리를 받았으며 에피텍셜 층이 배치된 에피턱셜 웨이퍼에 대하여 측정한 BMD 크기 분포 및, 평가 시험에 의해서 얻어진 슬립 및 뒤틀림의 양이 표 3에 실시예로서 집합적으로 나타났다.
200mm의 웨이퍼 직경, 각 전도 타입(p 또는 n), 다양한 질소 농도, 수소 농 도, 및 산소 농도를 갖고, 다양한 저온 열처리(온도, 시간) 및 고온 어닐링 처리를 받은 어닐링된 웨이퍼에 대하여 측정한 BMD 크기 분포, 및 평가 시험에 의해서 얻어진 슬립 및 뒤틀림의 양이 표 4에 실시예 및 비교예로서 집합적으로 나타났다.
300mm의 웨이퍼 직경, 각 전도 타입(p 또는 n), 다양한 질소 농도, 수소 농도, 및 산소 농도를 갖고, 다양한 저온 열처리(온도, 시간) 및 고온 어닐링 처리를 받은 어닐링된 웨이퍼에 대하여 측정한 BMD 크기 분포, 및 평가 시험에 의해서 얻어진 슬립 및 뒤틀림의 양이 표 5에 실시예 및 비교예로서 집합적으로 나타났다.
수반하여, RTA 열처리 전의 웨이퍼의 모든 뒤틀림의 양은 10㎛ 이하였다. 질소가 첨가된 어닐링된 웨이퍼 및 에페텍셜 웨이퍼 내의 질소 농도는 성장에 따라 측정된 값으로부터 변하지 않고 남았다.
테이블 내의 BMD 밀도(1)은 20nm 내지 40nm의 크기를 갖는 BMDs의 밀도를 의미하고, 반면에 BMD 밀도(2)는 300nm 이상의 크기를 갖는 BMDs의 밀도를 의미한다.
표 1 내지 표 3에서 이해되는 것은, 임의의 직경을 갖는 어닐링된 웨이퍼 및 에피텍셜 웨이퍼는, 실리콘 웨이퍼의 전도 타입에 관계없이, 각 기판의 산소 농도가 7×1017atoms/㎤ 내지 9×1017atoms/㎤의 범위에 있고, 저온 열처리를 위한 온도가 400℃ 내지 850℃의 범위에 있으며, 저온 열처리를 위한 시간이 30분 내지 4시간으로 맞춰지고, 결정의 중심 온도가 1000℃에서 900℃로 변하는 범위 내에서 냉각 속도가 5℃/min 이상으로 맞춰지는 조건을 만족할 때, BMD 밀도(1)은 5×1011/㎤ 내지 5×1013/㎤의 범위로 내려가고, BMD 밀도(2)는 1×107/㎤ 이하가 된다는 점이 다. 결과적으로, 슬립의 길이가 10mm 이하가 되고, 뒤틀림의 양은 20mm 이하로 억제된다는 점이 이해된다.
BMD 밀도(2)가 일정할지라도, 기판의 질소 농도가 1×1013atoms/㎤ 이상이 될 때, 뒤틀림이 감소한다는 점이 이해된다. 특히, 질소 농도가 1×1013atoms/㎤ 이상이고 BMD 밀도(2)가 1×106atoms/㎤ 이하일 때, 모든 뒤틀림이 10㎛ 이하가 된다는 점이 이해된다.
산소 농도 및 열처리 조건이 일정할지라도, 수소 농도가 1×1012atoms/㎤ 이상이 될 때, BMD 밀도(1)가 높아지고 슬립이 더 짧아지게 되는 점이 이해된다. 특히, 저온 열처리 온도가 700℃ 이하이고 열처리 시간이 30분 이상일 때, BMD 밀도(1)는 1×1012/㎤ 이상이 되며, 슬립의 길이는 5mm 이하로 억제될 수 있다는 점이 이해된다.
수반하여, DZ 층의 폭은 모든 레벨에서 5㎛ 이상이었다. 특히, 질소 농도가 1×1013atoms/㎤ 이상일 때, 또는 산소 농도가 7×1017atoms/㎤ 일 때, DZ 층의 폭이 7㎛ 이상이었고, 이는 더 넓은 폭을 갖게 하였다.
표 4 및 표 5에서부터, 기판의 산소 농도가 7×1017atoms/㎤ 미만일 때, BMD 밀도(1)이 5×1011/㎤ 미만이 된다는 점이 이해된다. 결과적으로, 슬립의 길이는 10mm를 초과한다.
수반하여, 실리콘 단결정이 성장하는 동안 수소 가스 부피 비율이 3%를 초과할 때, 기포 결함이 발생하였고, 이는 저평가를 초래하였다. 실리콘 용해물 내의 질소 농도가 1×1019atoms/㎤를 초과할 때, 다결정이 발생하고, 이는 저평가를 초래한다.
결정의 중심 온도가 1000℃에서 900℃로 변화하는 동안의 냉각 속도가 5℃/min 미만일 때, BMD 밀도(2)가 1×107/㎤를 초과하여, 뒤틀림의 양이 20㎛를 초과한다.
저온 열처리가 고온 어닐링 전에 수행되지 않을 때, 저온 열처리의 온도가 400℃ 미만이거나 850℃를 초과할 때, 및 저온 열처리 시간이 30분 미만일 때, BMD 밀도(1)이 5×1011/㎤ 미만이 되어, 슬립의 길이가 10mm를 초과한다.
수반하여, 표 5에 기술되지는 않았지만, 기판 내의 산소 농도가 9×1017atoms/㎤을 초과할 때, DZ 층의 폭은 5㎛ 미만이었다. 어닐링 후의 기판의 산화막 두께가 2nm를 초과할 때, 또는 고온 어닐링의 온도가 1100℃ 미만이고 고온 어닐링 시간이 10분 미만일 때, DZ 층의 폭은 5㎛ 미만이었다.
Figure 112007068019443-pat00001
Figure 112007068019443-pat00002
Figure 112007068019443-pat00003
Figure 112007068019443-pat00004
Figure 112007068019443-pat00005
도 1은 RTA 열처리에 의해 도입된 슬립 및 뒤틀림을 설명하기 위한 도면이다.
도 2는 표 1 내지 표 5에 주어진 결과를 도시하면서, BMD의 크기 분포 및 슬립/뒤틀림 사이의 관계를 도시하는 개략도이다. 도 2a는 슬립 및 뒤틀림의 양을 임의의 최소량으로 억제하도록 이끄는 청구항 1에서 요청되는 BMD의 크기 분포를 도시하는 반면 도 2b 내지 도 2d에 도시된 BMD 크기 분포의 모든 다른 조합에서는 적어도 하나의 슬립 또는 뒤틀림의 양이 슬립/뒤틀림 표의 각각에 도시된 것처럼 바람직하지않게 높다(×는 슬립/뒤틀림이 "좋지 않다"는 것을 의미하고, ○는 슬립/뒤틀림이 "충분히 좋다"는 것을 의미한다).
도 3은 종래 기술의 BMD의 크기 분포와 슬립/뒤틀림 사이의 관계를 도시하는 개략도이다.

Claims (10)

  1. 실리콘 웨이퍼의 표면과 20㎛이상의 거리 간격을 두는 깊은 위치에 존재하는 BMDs의 크기가 20nm 내지 40nm인 BMDs의 밀도는 5×1011/㎤ 내지 5×1013/㎤이고, 크기가 300nm 이상인 BMDs의 밀도는 1×107/㎤ 이하인 실리콘 웨이퍼.
  2. 제1항에 있어서, 질소를 함유하는 것인 실리콘 웨이퍼.
  3. 제1항 또는 제2항에 있어서, 수소를 함유하는 것인 실리콘 웨이퍼.
  4. 제1항에 따른 실리콘 웨이퍼의 제조 방법에 있어서, 실리콘 단결정 잉곳을 성장시키는 동시에 실리콘 단결정이 성장하는 동안 결정의 중심 온도가 1000℃에서 900℃로 변화하는 5℃/min 이상의 냉각 속도를 유지하는 단계; 및 상기 잉곳으로부터 절단된 기판에 30분 내지 4시간 동안 400℃ 내지 850℃의 온도로 열처리를 행한 후에, 고온 어닐링 단계로서 부피비율로 0.5% 이하의 불순물 농도를 갖는 희가스의 분위기하에서 또는 열처리 이후의 산화막의 두께가 2nm 이하로 억제되는 비산화 분위기하에서 10분 내지 2시간 동안 1100℃ 내지 1250℃의 온도로 기판에 열처리를 행하는 단계를 포함하는 것인 실리콘 웨이퍼 제조 방법.
  5. 제4항에 있어서, 결정으로부터 절단된 바로 후의 상기 기판의 산소 농도는 7×1017atoms/㎤ 내지 9×1017atoms/㎤ 의 범위 내인 것인 실리콘 웨이퍼 제조 방법.
  6. 제4항에 있어서, 결정으로부터 절단된 바로 후의 상기 기판의 질소 농도는 1×1013atoms/㎤ 내지 8×1015atoms/㎤ 의 범위 내인 것인 실리콘 웨이퍼 제조 방법.
  7. 제6항에 있어서, 상기 실리콘 단결정 잉곳의 성장은 질소가 1×1016atoms/㎤ 내지 1×1019atoms/㎤ 의 범위가 되도록 첨가된 용해물로부터 수행되는 것인 실리콘 웨이퍼 제조 방법.
  8. 제4항에 있어서, 결정으로부터 절단된 바로 후의 상기 기판의 수소 농도는 1×1012atoms/㎤ 내지 5×1016atoms/㎤ 의 범위 내인 것인 실리콘 웨이퍼 제조 방법.
  9. 제8항에 있어서, 수소 가스의 농도가 부피 비율로 0.01% 내지 3%의 범위로 떨어지도록 실리콘 단결정 잉곳의 성장이 수소가스가 연속해서 주입되는 분위기하에서 수행되는 것인 실리콘 웨이퍼 제조 방법.
  10. 제4항 내지 제9항 중 어느 한 항에 있어서, 실리콘 단결정 층(에피층)이 고 온 어닐링 이후에 에피텍셜법에 의해 침적되는 것인 실리콘 웨이퍼 제조 방법.
KR1020070095498A 2006-09-20 2007-09-19 반도체용 실리콘 웨이퍼 및 그 제조방법 KR100875228B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00254946 2006-09-20
JP2006254946 2006-09-20
JPJP-P-2007-00178920 2007-07-06
JP2007178920A JP5072460B2 (ja) 2006-09-20 2007-07-06 半導体用シリコンウエハ、およびその製造方法

Publications (2)

Publication Number Publication Date
KR20080026516A KR20080026516A (ko) 2008-03-25
KR100875228B1 true KR100875228B1 (ko) 2008-12-19

Family

ID=38663072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070095498A KR100875228B1 (ko) 2006-09-20 2007-09-19 반도체용 실리콘 웨이퍼 및 그 제조방법

Country Status (8)

Country Link
US (1) US8197594B2 (ko)
EP (1) EP1914795B1 (ko)
JP (1) JP5072460B2 (ko)
KR (1) KR100875228B1 (ko)
CN (1) CN101187058B (ko)
DE (1) DE602007003296D1 (ko)
SG (1) SG141309A1 (ko)
TW (1) TWI399464B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4894863B2 (ja) 2008-02-08 2012-03-14 Ｊｆｅスチール株式会社 加工性に優れた高強度溶融亜鉛めっき鋼板およびその製造方法
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
US8357939B2 (en) * 2009-12-29 2013-01-22 Siltronic Ag Silicon wafer and production method therefor
JP5533210B2 (ja) * 2010-05-06 2014-06-25 株式会社Ｓｕｍｃｏ シリコンウェーハの熱処理方法
JP5764937B2 (ja) * 2011-01-24 2015-08-19 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
DE102012214085B4 (de) 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
TWI614808B (zh) 2012-11-19 2018-02-11 太陽愛迪生公司 藉由活化非活性氧沉澱核製造高沉澱密度晶圓之方法
JP6136346B2 (ja) * 2013-02-21 2017-05-31 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
JP5885305B2 (ja) * 2013-08-07 2016-03-15 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP6191534B2 (ja) * 2014-05-01 2017-09-06 信越半導体株式会社 ウエハのそりの評価方法及びウエハの選別方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6458551B2 (ja) 2015-02-25 2019-01-30 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
JP6413952B2 (ja) 2015-06-26 2018-10-31 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
CN105070647B (zh) * 2015-07-27 2018-09-25 上海晶盟硅材料有限公司 外延片、外延片制备方法以及半导体器件
US10026843B2 (en) * 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
DE102015224983B4 (de) * 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
CN106884203A (zh) * 2015-12-15 2017-06-23 上海新昇半导体科技有限公司 单晶硅锭及晶圆的形成方法
DE102015226399A1 (de) * 2015-12-22 2017-06-22 Siltronic Ag Siliciumscheibe mit homogener radialer Sauerstoffvariation
JP6299835B1 (ja) 2016-10-07 2018-03-28 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
EP3428325B1 (en) 2017-07-10 2019-09-11 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof
JP6881292B2 (ja) * 2017-12-28 2021-06-02 信越半導体株式会社 再結合ライフタイムの制御方法
US11482607B2 (en) * 2018-12-05 2022-10-25 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000281491A (ja) 1999-03-26 2000-10-10 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2006040980A (ja) 2004-07-22 2006-02-09 Sumco Corp シリコンウェーハおよびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139730B1 (ko) * 1993-02-23 1998-06-01 사또오 후미오 반도체 기판 및 그 제조방법
JPH06310517A (ja) * 1993-02-23 1994-11-04 Toshiba Corp 半導体基板及びその製造方法
DE4407272C2 (de) 1994-03-04 1996-01-11 Cassella Ag Verfahren zur Herstellung cyclischer Vinylphosphonsäureester
JPH08213403A (ja) 1995-02-07 1996-08-20 Sumitomo Metal Ind Ltd 半導体基板及びその製造方法
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10303208A (ja) * 1997-04-30 1998-11-13 Toshiba Corp 半導体基板およびその製造方法
JP3989122B2 (ja) * 1998-08-07 2007-10-10 シルトロニック・ジャパン株式会社 シリコン半導体基板の製造方法
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
JP4646440B2 (ja) * 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP4615161B2 (ja) * 2001-08-23 2011-01-19 信越半導体株式会社 エピタキシャルウエーハの製造方法
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000281491A (ja) 1999-03-26 2000-10-10 Nippon Steel Corp シリコン半導体基板及びその製造方法
JP2006040980A (ja) 2004-07-22 2006-02-09 Sumco Corp シリコンウェーハおよびその製造方法

Also Published As

Publication number Publication date
CN101187058A (zh) 2008-05-28
SG141309A1 (en) 2008-04-28
JP2008103673A (ja) 2008-05-01
DE602007003296D1 (de) 2009-12-31
TWI399464B (zh) 2013-06-21
EP1914795B1 (en) 2009-11-18
CN101187058B (zh) 2011-01-19
US20080113171A1 (en) 2008-05-15
JP5072460B2 (ja) 2012-11-14
EP1914795A1 (en) 2008-04-23
TW200822231A (en) 2008-05-16
KR20080026516A (ko) 2008-03-25
US8197594B2 (en) 2012-06-12

Similar Documents

Publication Publication Date Title
KR100875228B1 (ko) 반도체용 실리콘 웨이퍼 및 그 제조방법
US8382894B2 (en) Process for the preparation of silicon wafer with reduced slip and warpage
JP5537802B2 (ja) シリコンウエハの製造方法
KR100945767B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
US8357939B2 (en) Silicon wafer and production method therefor
EP1143045B1 (en) Silicon single crystal wafer for epitaxial wafer, epitaxial wafer and methods for producing the same and evaluating the same
KR100854673B1 (ko) 어닐링된 웨이퍼를 제조하는 방법
KR20100014191A (ko) 실리콘 웨이퍼, 실리콘 웨이퍼의 제조방법, 및 실리콘 웨이퍼의 열처리 방법
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
KR20140001815A (ko) 실리콘 기판의 제조 방법 및 실리콘 기판
JP5207706B2 (ja) シリコンウエハ及びその製造方法
JP4529416B2 (ja) シリコン単結晶ウェーハの製造方法及びシリコン単結晶ウェーハ
KR101532154B1 (ko) 어닐링 웨이퍼를 제조하는 방법
KR100847925B1 (ko) 어닐웨이퍼의 제조방법 및 어닐웨이퍼
KR20100061360A (ko) 실리콘 단결정 및 그 육성방법, 실리콘 웨이퍼 및 그 제조방법
JP5207705B2 (ja) シリコンウエハ及びその製造方法
JP3760889B2 (ja) エピタキシャルウェーハの製造方法
KR20180016580A (ko) 에피택셜 실리콘 웨이퍼
KR100704945B1 (ko) 실리콘 웨이퍼 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121206

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131205

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141204

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151203

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161201

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181206

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191205

Year of fee payment: 12