TWI399464B - 半導體矽晶圓及其製造方法 - Google Patents

半導體矽晶圓及其製造方法 Download PDF

Info

Publication number
TWI399464B
TWI399464B TW096134885A TW96134885A TWI399464B TW I399464 B TWI399464 B TW I399464B TW 096134885 A TW096134885 A TW 096134885A TW 96134885 A TW96134885 A TW 96134885A TW I399464 B TWI399464 B TW I399464B
Authority
TW
Taiwan
Prior art keywords
wafer
bmd
atoms
concentration
substrate
Prior art date
Application number
TW096134885A
Other languages
English (en)
Other versions
TW200822231A (en
Inventor
Katsuhiko Nakai
Ammon Wilfried Von
Sei Fukushima
Herbert Schmidt
Martin Weber
Original Assignee
Siltronic Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic Ag filed Critical Siltronic Ag
Publication of TW200822231A publication Critical patent/TW200822231A/zh
Application granted granted Critical
Publication of TWI399464B publication Critical patent/TWI399464B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/24992—Density or compression of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

半導體矽晶圓及其製造方法
本發明係有關於一種矽晶圓，其係由對在半導體晶圓之製造技術領域剛剛切割自一單晶矽晶棒之未經熱處理階段的矽晶圓(以下稱作「基板」)施以熱處理而得；特別有關一種高品質矽晶圓，其係經壓制滑移差排(slip dislocation)及翹曲(warpage)的產生而在一半導體裝置形成區域內不包含晶體缺陷；本發明亦關於該高品質矽晶圓之製造方法。
用作半導體裝置或相似裝置之基板之矽晶圓係經由切割一單晶矽晶棒、對該切割之晶棒進行熱處理、鏡面拋光等步驟而製造的。舉例言之，該單晶矽晶棒之製造方法係利用柴式拉晶法(Czochralski method，CZ法)。CZ法由於易獲得大直徑之單晶矽晶棒，或相對容易控制缺陷，所以為大部分單晶矽晶棒製造的方法。
由CZ法拉提之單晶矽包含稱作成長缺陷(grown－in defect)的晶體缺陷(以下稱作”CZ矽”)。CZ矽吸入晶格中過飽和狀態的氧，但該過飽和的氧(氧沉澱物)導致於隨後進行之熱處理(退火)過程中誘發所謂的「塊體微缺陷(Bulk Micro Defects，BMD)」之微小缺陷。
為了在矽晶圓上形成半導體裝置，半導體裝置形成區域內必須不存在晶體缺陷。這是因為當晶體缺陷存在於應形成電路之表面上時，該缺陷部分導致如電路斷路之情況。同時，矽晶圓內部必須存在適當量的BMD。BMD係用於吸收如金屬雜質之物質，金屬雜質導致半導體裝置發生故障。
為了滿足以上要求，採用對矽晶圓施以高溫退火，以於矽晶圓內誘發BMD而形成一內在吸收層(intrinsic gettering layer，IG層)，且減少存在於矽晶圓表面內之成長缺陷以形成無限制減少晶體缺陷的無缺陷領域層(denuded zone layer，DZ層)之技術。
舉一具體例子，JP－A－10－98047及JP－A－2000－281491提出對添加氮之基板或添加氮及氫之基板進行高溫退火，以減少基板表面上的成長缺陷且於基板內部形成包含作為核心氮之BMD的方法。
然而，在前述高溫退火過程中，矽晶圓的正反表面上所形成DZ層之氧濃度係大幅地降低，此乃因為熱處理期間氧向外擴散。結果，由於差排缺陷在晶圓正反表面上延伸的抑制力明顯降低，滑移(差排缺陷)容易自在退火過程中引入正反表面上之細小缺陷延伸至塊體內，其導致由於該滑移差排之延伸而使該矽晶圓之強度下降的問題。例如，當矽晶圓由熱處理端點等支撐的狀態下退火，則滑移差排通常自該晶圓背面周圍的支撐部分延伸。存在滑移差排自矽晶圓邊緣部分延伸的情況。
當矽晶圓強度降低，則會考慮晶圓在製造步驟中損傷或破壞的情況。然而，DZ層對於半導體裝置的形成是不可避免的，需要具有DZ層且強度特性優異的矽晶圓。
在JP－A－10－98047或JP－A－2000－281491所述的現有技術中，並未注意到矽晶圓強度的下降，且由該方法製造之矽晶圓無法避免滑移差排的延伸。
同時，為了阻止產生該滑移差排，已有人建議產生高密度BMD的方法。
具體而言，JP－A－2006－40980提出一種矽晶圓製造方法，其中在氮氣與惰性氣體之混合氣體或氨氣與惰性氣體之混合氣體的氛圍中、在500℃至1200℃之溫度下對切割自單晶矽晶棒之基板施以溫度迅速升高/下降的熱處理，歷時1分鐘至600分鐘，以在BMD層內形成1×1010 個原子/立方公分或更多量之尺寸為20奈米(nm)或更小的氧沉澱物核心。JP－A－08－213403亦提出藉由重複若干次熱處理步驟以產生具有1×1010 個原子/立方公分至1×1012 個原子/立方公分之高濃度BMD的矽晶圓。
然而，由於近年來矽晶圓直徑增大，通常使用一快速熱退火儀(Rapid Thermal Annealer，RTA)進行溫度迅速升高/下降的熱處理，除了產生滑移差排以外，晶圓內產生的翹曲亦是問題。
第1圖係顯示RTA熱處理所引入的滑移及翹曲的示意圖。滑移係由晶圓背部表面與晶圓支撐部分之間的接觸點引入。引入的滑移於110方向上延伸，其導致在某些情況下損傷或破壞晶圓。翹曲係由於RTA熱處理期間之熱應力而使晶圓發生變形。舉例言之，在晶圓之100平面內，出現山形部分及谷形部分，如圖1所示。在運輸階段中矽晶圓之翹曲等於或小於10微米(μm)。然而，當對矽晶圓施以如RTA的熱處理時，則出現山與谷之間的高度差達幾十微米的情況。當翹曲變大，無法曝光晶圓表面上之半導體裝置之圖案，其導致半導體裝置的產量下降。除了滑移以外，高度翹曲之矽晶圓內部亦存在高密度的差排。咸信，該因素導致翹曲。
當晶圓直徑等於或大於200毫米(mm)，翹曲的問題變得更顯著，且該問題不可能僅藉由簡單調節BMD濃度至如上所述的高濃度來加以避免。
在該技術背景下，對於在裝置製造過程中係壓制滑移差排及翹曲的產生，以於半導體裝置形成區域內不包含晶體缺陷之高品質矽晶圓及其製造技術的需求乃逐漸提高。
本發明的目的在於提供其中滑移差排及翹曲均係壓制得極小且適於直徑增大之高品質矽晶圓及其製造方法。
本案發明人廣泛研究BMD尺寸分佈、滑移差排及翹曲之間的關係，從而可製造滿足前述要求之優異矽晶圓。因此，本案發明人指出用於阻止滑移差排及翹曲之最佳BMD尺寸分佈，並完成本發明目的。
本發明涉及以下(1)至(10)。
(1)一種矽晶圓，其中於與該矽晶圓表面之距離等於或大於20微米之深度空間位置存在一尺寸為20奈米至40奈米之塊體微缺陷(BMD)的密度，該密度為5×1011 /立方公分至5×1013 /立方公分，且尺寸為300奈米或更大之BMD的密度等於或小於1×107 /立方公分。
(2)如以上(1)所述之矽晶圓，其包含氮。
(3)如以上(1)或(2)所述之矽晶圓，其包含氫。
(4)如以上(1)至(3)中任一所述之矽晶圓的製造方法，其包含成長一單晶矽晶棒且於單晶矽成長期間維持一冷卻速率，以使該晶體中心之溫度以5℃/分鐘或更快的方式由1000℃改變至900℃；以及在400℃至850℃之溫度下熱處理一切割自該晶棒之基板歷時30分鐘至4小時之後，在一雜質體積濃度為0.5%或更少之稀有氣體的氛圍下、或在非氧化氛圍下，在1100℃至1250℃之溫度下熱處理該基板歷時10分鐘至2小時作為高溫退火步驟，其中熱處理後的氧化膜厚度係壓制至2奈米或更薄。
(5)如以上(4)所述之矽晶圓製造方法，其中剛剛切割自晶體之基板的氧濃度在7×1017 個原子/立方公分至9×1017 個原子/立方公分的範圍內。
(6)如以上(4)或(5)所述之矽晶圓製造方法，其中剛剛切割自晶體之基板的氮濃度在1×1013 個原子/立方公分至8×1015 個原子/立方公分的範圍內。
(7)如以上(6)所述之矽晶圓製造方法，其中係由熔融體進行該單晶矽晶棒的成長，該熔融體係添加有氮，該氮濃度落入1×1016 個原子/立方公分至1×1019 個原子/立方公分的範圍內。
(8)如以上(4)至(7)中任一所述之矽晶圓製造方法，其中剛剛切割自晶體之基板的氫濃度在1×1012 個原子/立方公分至5×1016 個原子/立方公分的範圍內。
(9)如以上(8)所述之矽晶圓製造方法，其中持續引入氫氣使其體積濃度在0.01至3%之範圍內的氛圍下，進行該單晶矽晶棒的成長。中在該高溫退火後，藉由磊晶法沉積一單晶矽層(磊晶層)。
本發明之矽晶圓，能夠藉由以下設定製造大直徑(通常為200毫米或更大)之高品質矽晶圓：於與矽晶圓表面之距離等於或大於20微米之深度空間位置存在一尺寸為20奈米至40奈米之BMD的密度，該密度為5×1011 /立方公分至5×1013 /立方公分，尺寸為300奈米或更大之BMD的密度等於或小於1×107 /立方公分，從而滑移差排及翹曲均係壓制得極小。
與晶圓內部不含BMD之鏡面晶圓相比，本發明之矽晶圓減少滑移差排及翹曲的產生，還具有優異的吸收能力。
 矽晶圓
根據本發明之矽晶圓的一項特徵在於，於與矽晶圓表面之距離為20微米或更大之深度空間位置，尺寸為20奈米至40奈米之BMD的密度在5×1011 /立方公分至5×1013 /立方公分的範圍，此係由本案發明人的下述發現及事實進行介紹。
由本案發明人施以熱處理後詳細檢驗晶圓內部產生BMD之狀態的結果，本案發明人確認BMD中存在寬尺寸分佈的事實。接著，本案發明人檢驗存在於與矽晶圓表面之距離為20微米或更大之深度空間位置及影響滑移與翹曲之特性的BMD尺寸分佈與滑移及翹曲的關係。結果，他們發現後述現象，指出避免滑移之最佳BMD尺寸。換言之，藉由產生密度為5×1011 /立方公分至5×1013 /立方公分、尺寸為20奈米至40奈米之BMD，滑移的長度係壓制為等於或小於10毫米。當滑移的長度等於或小於10毫米，滑移不會暴露於矽晶圓之表面。即使滑移產生於晶圓邊緣部分，當滑移的長度等於或小於10毫米，滑移不會延伸到半導體裝置形成區域，也不會對裝置有負面影響。
當BMD尺寸小於20奈米或BMD密度小於5×1011 /立方公分，BMD無法充分提供作為滑移延伸之阻擋物的作用。用作滑移延伸之阻擋物的BMD密度及尺寸沒有上限，但是由於下述原因，於實際的矽晶圓內實現之BMD密度及尺寸範圍的上限分別是5×1013 /立方公分及40奈米。
BMD密度的範圍由以下事實進行介紹。即當BMD以高密度存在時，發生幾乎所有的固態溶液氧沉澱作為BMD的狀態。同時，沉澱作為BMD之氧原子數量無法超過固溶於CZ矽內之氧原子數量，而固態溶液氧濃度之上限值最大約為1×1018 個原子/立方公分。因此，沉澱作為BMD之氧原子密度約為1×1018 個原子/立方公分，且在BMD以高密度存在的狀態下為恒定的。在此情況下，當BMD數量增加，BMD的個別尺寸變小，而當BMD尺寸變大，則數量減少。即存在以高密度存在之BMD的尺寸及密度的上限值。因此，無法實現密度為5×1011 /立方公分而尺寸大於40奈米之BMD，也無法實現尺寸為20奈米或更大而密度大於5×1013 /立方公分之BMD。因此，可壓制滑移延伸之BMD密度及BMD尺寸之範圍可藉由調節BMD尺寸範圍於20奈米至40奈米及調節其密度範圍於5×1011 /立方公分至5×1013 /立方公分而獲得。
較佳之BMD密度高於該範圍。為了壓制滑移的長度至5毫米或更短，更佳之BMD密度係等於或大於1×1012 /立方公分。
根據本發明之矽晶圓的另一個特徵在於，尺寸為300奈米或更大之BMD的密度係等於或小於1×107 /立方公分。這是基於本案發明人的下述發現。
即當熱應力作用於晶圓上，則在晶圓內部由作為起點之大尺寸BMD產生高密度差排。結果，晶圓塑性變形而導致翹曲。相反地，當作為差排起點之BMD減少時，即使熱應力作用於晶圓上，塑性變形也變得難以發生，翹曲現象減少。尤其是尺寸為300奈米或更大之BMD傾向於容易作用為差排產生源，該BMD的密度超過1×107 /立方公分，晶圓內部的差排密度變高，導致翹曲超過20微米。因此，藉由壓制尺寸為300奈米或更大之BMD密度為1×107 /立方公分或更小，係可壓制翹曲至20微米或更小。此外，當晶圓之翹曲等於或小於20微米，當半導體裝置圖案暴露於矽晶圓上時，發生的位置偏差不會超過允許的範圍。
因此，尺寸為300奈米或更大之BMD密度超過1×107 /立方公分，非所期望地，翹曲會等於或大於20微米。
作為評估對滑移或翹曲之耐性的熱處理，較佳為施以30℃/秒或更快之速率在700℃至1100℃的溫度範圍內進行溫度上升/下降之熱處理，以維持矽晶圓在1100℃或更高之溫度下。在此，將熱處理溫度設定為等於或大於700℃的理由是，當熱處理溫度等於或大於700℃時，容易產生滑移差排或翹曲。將熱處理溫度設定為等於或小於1100℃的理由是，裝置製程中熱處理溫度的上限值約為1100℃，而大致可藉由檢驗高達1100℃的特性以預測製程熱處理中所發生的現象。此外，將溫度上升/下降的速率設定為等於或大於30℃/秒的理由是，當溫度上升/下降之速率等於或大於30℃/秒，則作用於矽晶圓上之熱應力變大，以致於滑移或翹曲的產生變得顯著。因此，若在溫度範圍及溫度上升/下降之速率範圍內阻止差排的產生，則該矽晶圓係於一般的裝置製程中不會產生滑移差排及翹曲的矽晶圓。
根據本發明之矽晶圓的特徵在於，在前述熱處理中產生滑移的長度等於或小於10毫米，熱處理後晶圓翹曲的量等於或小於20微米。
根據本發明之矽晶圓包含添加氮之矽晶圓及添加氫之矽晶圓。這是基於本案發明人關於根據本發明之矽晶圓製造方法的發現。
可利用傳統已知的測量方法進行BMD尺寸分佈及BMD密度的測量。具體而言，該測量包含利用穿透式電子顯微鏡(transmission electron microscope)和/或光學沉澱輪廓圖(Optical Precipitate Profiler，OPP)等的測量。
晶圓內的滑移差排可藉由傳統已知的測量方法進行測量。舉例言之，該測量包含利用X射線物形貌圖(x－ray topograph)的測量。
此外，晶圓翹曲可藉由傳統已知的測量方法進行測量。具體而言，熱處理後翹曲的量可以藉由利用NIDEK公司製造的FT－90A進行觀察而加以評估或藉由其他方法。
矽晶圓的製造方法
根據本發明之矽晶圓的製造方法係製造具有前述特徵之矽晶圓的方法。
關於在根據本發明之矽晶圓製造方法中所用之單晶矽晶棒之成長方法，較佳可採用CZ法，但亦可採用藉由控制基板內所含氧濃度之FZ法。可以根據半導體矽晶圓的種類、性能等適當地選擇成長方法，而不要求包含是否存在各種元素之摻雜劑的限制及所期望晶棒之尺寸(直徑、重量等)的限制。
用於根據本發明之矽晶圓製造方法之單晶矽製造裝置尤其是不受限制的，較佳可使用根據正規CZ法之單晶矽製造中所用的任何裝置。
用於根據本發明之矽晶圓製造方法之切割自一單晶矽晶棒之基板的方法是不受限制的，可以使用傳統已知的方法。具體而言，具有內周刃的切割器、線鋸等可用於該方法。
用於根據本發明之熱處理及高溫退火步驟中的裝置是不受限制的，較佳可使用傳統已知的裝置。具體而言，用於熱處理之裝置包含批次式垂直爐，而用於高溫退火步驟的裝置包括具有除氧功能之批次式垂直爐。熱處理及高溫退火步驟均可使用具有除氧功能之批次式垂直爐以連續地進行。
根據本發明之矽晶圓製造方法的特徵在於，成長一單晶矽晶棒且於單晶矽成長期間維持一冷卻速率，以使該晶體中心溫度以5℃/分鐘或更快的方式由1000℃改變至900℃。此乃基於本案發明人的以下發現：維持前述冷卻速率之溫度範圍影響BMD尺寸顯著地減小，當在冷卻速率維持於該範圍內之情況下進行生長時，尺寸為300奈米或更大之BMD的密度係壓制為1×107 /立方公分或更小。此外，即使以前述冷卻速率於該溫度範圍以外的溫度範圍內進行冷卻，亦不會達到BMD尺寸大幅降低的效果。
較佳為提高該溫度範圍內之冷卻速率，更佳為將冷卻速率設定為7℃/分鐘或更快，以壓制尺寸為300奈米或更大之BMD的密度為1×107 /立方公分或更小。
根據本發明之矽晶圓製造方法之另一個特徵在於，對切割自藉由前述成長方法成長之單晶矽晶棒的基板，於400℃至850℃的溫度下施以熱處理30分鐘至4小時之後，在一雜質體積濃度為0.5%或更少之稀有氣體中或在非氧化氛圍下，在1100℃至1250℃之溫度下熱處理該基板歷時10分鐘至2小時作為高溫退火步驟，其中熱處理後的氧化膜厚度係壓制至2奈米或更薄。這是基於本案發明人的下述發現。
即本案發明人發現於熱處理溫度為400℃至850℃之相對低溫度下進行熱處理，對於製造具有上述之高BMD密度之晶圓是顯著有效的，其中該BMD密度係自DZ層之下端至晶圓厚度之中心。然後，藉由隨後進行之高溫退火步驟而形成該DZ層。藉由低溫熱處理所形成之高密度BMD即使在高溫退火步驟中也不會消失。
當熱處理溫度低於400℃，由於氧的擴散無法充分地進行而無法形成BMD，因此非所期望地，BMD密度會小於5×1011 /立方公分。當熱處理溫度高於850℃，由於BMD核心消失，非所期望地，BMD密度會小於5×1011 /立方公分。
當熱處理時間短於30分鐘時，由於氧的擴散無法充分地進行而無法形成BMD，因此非所期望地，BMD密度會小於5×1011 /立方公分。當熱處理時間長於4小時，BMD總密度超過5×1013 /立方公分，所有BMD中尺寸為20奈米或更大之BMD的密度小於5×1011 /立方公分，晶圓製造步驟係進一步拉長，其導致產率非期望地下降。
需要藉由隨後在一雜質體積濃度為0.5%或更少之稀有氣體氛圍中進行高溫退火步驟以壓制晶圓表面上氧化膜的成長。當雜質體積濃度超過0.5%，非所期望地，表面上之氧化膜超過2奈米。壓制表面上之氧化膜至2奈米或更小的理由是為了促進氧向外擴散並促使表面附近的孔洞收縮及消失。同時，當表面上的氧化膜超過2奈米，壓制了晶圓附近表面上的氧在表面上向外擴散。因此，晶圓表面附近之孔洞的內壁氧化膜不會熔融，以致於在退火期間不發生孔洞收縮及消失，此乃非所期望的。
當前述退火溫度低於1100℃，孔洞的收縮速率低，以致於接近表面殘留孔洞，此乃非所期望的。當退火溫度超過1250℃，則由於退火爐之構件明顯劣化，構件的更換變得頻繁，導致成本非期望地增加。
當前述退火時間短於10分鐘，孔洞收縮的時間短，以致於接近表面殘留孔洞，此乃非所期望的。若退火時間超過2小時，總退火時間變長，導致產率非期望地下降。
根據本發明之矽晶圓製造方法包含剛剛切割自晶體之基板的氧濃度在7×1017 個原子/立方公分至9×1017 個原子/立方公分之範圍內的製造方法。這是基於本案發明人的下述發現。
即藉由設定剛剛切割自單晶矽晶棒之基板的氧濃度為7×1017 個原子/立方公分或更多，當在400℃至850℃之溫度範圍內進行熱處理30分鐘至4小時，可達到密度為5×1011 /立方公分或更大之高密度BMD。藉由設定該基板之氧濃度為9×1017 個原子/立方公分或更少，高溫退火促進存在於矽晶圓表面上的成長缺陷消失。藉由設定氧濃度為9×1017 個原子/立方公分或更少，能夠形成寬度為5微米或更寬之DZ層。
可藉由適當控制熔融體內的氧濃度、坩堝旋轉的次數等以調節具有前述氧濃度之基板的製造。
根據本發明之矽晶圓製造方法包含剛剛切割自單晶棒之基板內的氮濃度在1×1013 個原子/立方公分至8×1015 個原子/立方公分之範圍內的製造方法。這是基於本案發明人的下述發現。
即剛剛切割自單晶棒之基板內的氮濃度在1×1013 個原子/立方公分至8×1015 個原子/立方公分之範圍內，則與未添加氮之基板的情況相比，藉由前述熱處理獲得具有前述特徵之BMD密度的矽晶圓可以進一步減少翹曲。
當基板內的氮濃度等於或大於1×1013 個原子/立方公分，壓制由BMD產生差排的延伸，從而與未添加氮之基板的情況相比，可以進一步減少翹曲，但是當氮濃度等於或大於8×1015 個原子/立方公分，則發生多重結晶，其導致產量非期望地下降。
藉由在CZ法中添加氮的熔融體成長一單晶矽晶棒而完成該基板，其中氮的量為1×1016 個原子/立方公分至1×1019 個原子/立方公分。
較佳可採用傳統已知的方法作為添加氮至熔融體的方法。具體而言，添加方法包含將晶圓浸入融熔態氮化物薄膜中。
根據本發明之矽晶圓的製造方法包含剛剛切割自單晶棒之基板內的氫濃度在1×1012 個原子/立方公分至5×1016 個原子/立方公分之範圍內的製造方法。這是基於本案發明人的下述發現。
即，即使氧濃度相對較低，可藉由添加氫完成一更佳之BMD密度，1×1012 /立方公分或更大。低氧濃度對於形成具有進一步減少晶體缺陷之DZ層是有效的。即使在低溫熱處理中進行退火歷經相對短的時間，可藉由添加氫完成前述BMD密度。該優點為利於低成本製造具有進一步減少表面缺陷之退火晶圓。
氫濃度必須為1×1012 個原子/立方公分或更多，以達到前述效果，但是當氫濃度超過5×1016 個原子/立方公分，則由於氫而產生氣泡缺陷，此並非所期望的。
可藉由持續引入氫氣於晶體成長期間之氛圍，以致使氫氣體積濃度在0.01至3%的範圍內，以完成該基板。
當氫氣濃度小於0.01%，基板內的氫濃度不會達到1×1012 個原子/立方公分或更多，此並非所期望的。當氫氣濃度超過3%，基板內的氫濃度超過5×1016 個原子/立方公分，其導致非期望的氣泡缺陷產生。
根據本發明之矽晶圓製造方法包含在高溫退火後藉由磊晶法沉積單晶矽層(磊晶層)之矽晶圓的製造方法。
下面參考實施例更詳細闡述本發明，但是本發明並不侷限於該等實施例。
實施例 退火晶圓及磊晶晶圓的製造方法
以如下方式製造退火晶圓及磊晶晶圓。
(1)熔融體的製備：將矽及摻雜劑裝入拉提爐中的坩堝內以獲得所欲電阻率。
(2)單晶棒的成長利用加熱器加熱坩堝而製備熔融體後，將晶種浸入熔融體內並拉提，同時控制坩堝之旋轉次數及晶種之旋轉次數，以形成頸部及擴大直徑的部分。形成擴大直徑的部分後，藉由加熱器輸出功率及拉提速率控制其直徑，成長直桶部分，使其長度達到預定的長度(直徑為200毫米的晶圓：長度1000毫米；直徑為300毫米的晶圓：長度500毫米)。然後，形成減小直徑的部分，藉由與熔融體分離而製造各個單晶棒。所得單晶棒的傳導類型是p型(摻雜硼)及n型(摻雜磷)。
藉由以下方式獲得一晶體中心溫度由1000℃改變至900℃之一冷卻速率。即藉由熱傳導分析計算晶體於成長期間該晶體中心部分之溫度分佈，獲得在1000℃至900℃之範圍內的晶體軸向成長的平均溫度梯度G[℃/毫米]。由實驗結果獲得晶體成長速率的平均值V[毫米/分鐘]，測定V×G[℃/分鐘]作為冷卻速率。
利用一種可商購的熱傳導分析軟體FEMAG進行熱傳導。
根據前述方法計算晶體中心溫度由1000℃改變至900℃之冷卻速率的上升及下降，係藉由以下步驟完成：將由具有優異導熱性之金屬(例如銀)等製成熱遮蔽板置於晶體中心溫度由1000℃改變至900℃之位置，以適當地水冷卻熱遮蔽板，或適當地改變熱遮蔽板之結構以改變拉提速率。
(3)基板內氧濃度、氮濃度及氫濃度的調節以如下方式實施基板內氧濃度、氮濃度及氫濃度的調節
1)氧濃度：藉由控制坩堝之旋轉次數等進行氧濃度的調節，以控制晶體內的氧濃度。藉由紅外吸收光譜法測量基板內的氧濃度，使用JEITA值(Japan Electronics and Information Technology Industries Association)作為換算係數。
2)氮濃度：初步獲得混入液體之氮與添加於晶體內之氮濃度之間的關係，由引入所期望基板內的氮濃度測定熔融體內之氮濃度以進行氮濃度的調節，將具有氮薄膜之基板浸入熔融體內以控制混入熔融體內的氮。利用二次離子質譜儀(secondary ion mass spectrometer，SIMS)測量基板內的氮濃度。使用偏析係數0.0007，基於添加於熔融體內之氮濃度及晶體之固化比率，經計算獲得等於或小於5×1014 個原子/立方公分的氮濃度。
3)氫濃度：添加高濃度硼於晶體內初步製造晶體，同時於晶體成長期間以各種不同體積比混入氫氣之氛圍中，由紅外吸收光譜測量切割自所得晶體之矽晶圓，且由氫－硼對的濃度獲得氫濃度。藉由該方法初步獲得混合氫氣之體積比與添加於晶體內之氫濃度之間的關係，藉由控制混合氫氣之體積比以測定引入基板內的氫濃度。藉由自單晶矽製造裝置之氬氣引入口引入氫且進行氫的混合，從而使氫具有其與氬氣之預定體積比。
(4)基板的切割方法：利用線鋸切割由前述方法成長之各個單晶棒的直桶部分之相同部分而成複數個片材並施以鏡面處理而獲得之基板係用作基板。
(5)熱處理(低溫熱處理及高溫熱處理)：將所得的基板置於具有清除功能之批次式垂直型熱處理爐內，反應室內的溫度保持於一預定溫度下，在氬氣氛圍下進行熱處理(低溫熱處理)歷時一預定時間。然後，在相同的爐中於氬氣氛圍下進行高溫熱處理(1200℃)歷時一預定的時間(200毫米：1小時；300毫米：2小時)(以下將該熱處理後之晶圓稱作「經退火晶圓」)。
(6)磊晶層沉積：利用氣相成長裝置在一部分經退火晶圓之表面上沉積厚度為5微米的磊晶層(以下將沉積磊晶層之經退火晶圓稱作「磊晶晶圓」)。
經退火晶圓及磊晶晶圓的測量與評估
以下關於由前述方法獲得之經退火晶圓及磊晶晶圓之測量與評估，即(1)BMD尺寸分佈的測量，(3)滑移長度的測量及翹曲的評估(RTA熱處理)，及(4)DZ層寬度測量。關於添加氮之晶圓，測量(2)氮濃度。
(1)BMD尺寸分佈：藉由紅外干涉儀及穿透式電子顯微鏡測量BMD尺寸分佈。使用由AXENT Technologies Inc.製造的OPP(紅外線沉澱輪廓圖，Optical Precipitate Profiler)作為基於紅外干涉儀之缺陷評估裝置。測量位於距離經退火晶圓及磊晶晶圓表面深度為20微米、100微米及300微米之位置的三個部分。由穿透式雷射之位相差施以電信號處理，由所得之信號強度獲得BMD尺寸，三個部分所得數值之平均值用作代表值。將檢測靈敏度設定為允許測量對角線長度為80奈米或更大之八面體BMD的靈敏度。測定BMD尺寸作為八面體沉澱物之對角線長度。作為穿透式電子顯微鏡的樣品，由位於距離經退火晶圓及磊晶晶圓表面深度為20微米、100微米及300微米之位置取樣，由測量得到的顯微圖片獲得BMD尺寸。測定BMD尺寸作為八面體沉澱物之對角線長度。由視野觀察之BMD數量及對應於所觀測區域之樣品體積獲得BMD密度。關於BMD密度及其尺寸，由三個部分測定所得數值之平均值作為代表值。由OPP及TEM所之BMD尺寸分佈以獲得尺寸為20奈米至40奈米之BMD的密度及尺寸為300奈米或更大之BMD的密度。
(2)經退火晶圓及磊晶晶圓內的氮濃度：由經退火晶圓及磊晶晶圓取樣，然後拋光至多20微米以去除晶圓表面上氮之向外擴散層，利用SIMS測量晶圓內的氮濃度。
(3)經退火晶圓及磊晶晶圓內的滑移長度及其翹曲：在以下條件下使用RTA(快速熱退火儀)對經退火晶圓及磊晶晶圓進行10次的退火。
插入：室溫升溫：50℃/分鐘持溫：1100℃，1分鐘氛圍：氬降溫：30℃/分鐘拉伸：室溫
利用NIDEK公司製造的FT－90A測量RTA熱處理前與RTA熱處理後之經退火晶圓及磊晶晶圓的翹曲。利用X射線形貌圖觀測RTA熱處理後的經退火晶圓，測定所觀測之滑移長度的最大長度作為代表值。
(4)經退火晶圓之DZ層的寬度：在拋光深度X微米處對經退火晶圓表面施以再拋光。利用由MITSUI MINING & SMELTING CO.,LTD.製造的LSTD掃描器(MO－6)測量存在於再拋光之經退火晶圓整個表面上的缺陷。因為由MO－6獲得檢測深度是距離晶圓表面至多1微米(μm)之深度，再拋光至多X微米之後檢測之缺陷係存在於距離原始之經退火晶圓表面X至(X＋1)微米深度處。將檢測靈敏度設定為允許測量對角線長度為100奈米之成長缺陷的靈敏度。藉由MO－6檢測之缺陷總數除以測量區域面積及測量深度1微米而計算出缺陷之體積密度。進行再拋光的同時，以不同方式改變拋光深度X，當所測缺陷之體積密度變為0.1個/立方公分或更小時，測定拋光深度作為DZ層的寬度。
表1至表5顯示在不同條件下的測量與評估的結果。
經退火晶圓及磊晶晶圓的各測量結果及評估結果
關於由前述方法在不同條件(氧濃度、氮濃度、氫濃度、冷卻時間及熱處理時間)下獲得之晶圓，由前述方法獲得晶圓的前述測量(1)及評估(3)的結果如表1至表5所示。
關於具有200毫米之晶圓直徑、各種傳導類型(p或n)、不同的各種氮濃度、氫濃度及氧濃度，且進行各種不同的低溫熱處理(溫度，時間)及高溫退火處理之經退火晶圓所測量的BMD尺寸分佈，藉由評估試驗獲得之滑移及翹曲的量係彙整於表1中作為實施例。
關於具有300毫米之晶圓直徑、各種傳導類型(p或n)、不同的各種氮濃度、氫濃度及氧濃度，且進行各種不同的低溫熱處理(溫度，時間)及高溫退火處理之經退火晶圓所測量的BMD尺寸分佈，藉由評估試驗獲得之滑移及翹曲的量係彙整於表2中作為實施例。
關於具有200毫米及300毫米之晶圓直徑、各種傳導類型(p或n)、不同的氮濃度、氫濃度及氧濃度，且進行低溫熱處理及高溫退火處理之磊晶晶圓所測量的BMD尺寸分佈，且該磊晶晶圓係經沉積，藉由評估試驗獲得之滑移及翹曲的量係彙整於表3中作為實施例。
關於具有200毫米之晶圓直徑、各種傳導類型(p或n)、不同的氮濃度、氫濃度及氧濃度，且進行各種不同的低溫熱處理(溫度，時間)及高溫退火處理之經退火晶圓測量的BMD尺寸分佈，藉由評估試驗獲得之滑移及翹曲的量係彙整於表4中作為實施例及比較例。
關於具有300毫米之晶圓直徑、各種傳導類型(p或n)、不同的氮濃度、氫濃度及氧濃度，且進行各種不同的低溫熱處理(溫度，時間)及高溫退火處理之經退火晶圓測量的BMD尺寸分佈，藉由評估試驗獲得之滑移及翹曲的量係彙整於表5中作為實施例及比較例。
RTA熱處理前之晶圓的所有翹曲量均等於或小於10微米。添加氮之經退火晶圓及磊晶晶圓內，其中氮濃度與成長時所測氮濃度相比保持不變。
表內的BMD密度(1)是指尺寸為20奈米至40奈米之BMD的密度，而BMD密度(2)是指尺寸為300奈米或更大之BMD的密度。
表1至表3應理解為，具有任意直徑之經退火晶圓及磊晶晶圓，無論這些矽晶圓的傳導類型為何，在滿足以下條件時，即：各基板內的氧濃度在7×1017 個原子/立方公分至9×1017 個原子/立方公分的範圍內，低溫熱處理之溫度在400℃至850℃的範圍內，低溫熱處理的時間設定為30分鐘至4小時，及晶體中心溫度由1000℃改變至900℃之冷卻速率設定為5℃/分鐘或更大，則BMD密度(1)落入5×1011 /立方公分至5×1013 /立方公分的範圍內，BMD密度(2)變為等於或小於1×107 /立方公分。因此，應理解的是，滑移長度變為10毫米或更短，而翹曲量係壓制為20微米或更小。
應理解的是，即使BMD密度(2)係恆定，當基板之氮濃度等於或大於1×1013 個原子/立方公分，則翹曲減少。尤其是當氮濃度為1×1013 個原子/立方公分或更大且BMD密度(2)為1×106 /立方公分或更小，所有翹曲係等於或小於10微米。
應理解的是，即使氧濃度及熱處理條件為恒定，當氫濃度等於或大於1×1012 個原子/立方公分，則BMD密度(1)變大，而滑移係進一步縮短。尤其是當低溫熱處理溫度等於或小於700℃且熱處理時間等於或大於30分鐘，則BMD密度(1)等於或大於1×1012 個原子/立方公分，而滑移長度可係壓制為5毫米或更短。
在所有條件下，DZ層之寬度等於或大於5微米。尤其是當氮濃度等於或大於1×1013 個原子/立方公分，或當氧濃度為7×1017 個原子/立方公分，則DZ層之寬度等於或大於7微米，其導致更寬之寬度。
由表4及表5可以看出，當基板內之氧濃度小於7×1017 個原子/立方公分，BMD密度(1)小於5×1011 /立方公分。因此，滑移長度超過10毫米。
當於單晶矽成長期間之氫氣體積比超過3%，則產生導致無法評估之氣泡缺陷。當矽熔融體內之氮濃度超過1×1019 個原子/立方公分，則發生導致無法評估的多重結晶。
應理解的是，當晶體中心溫度由1000℃改變至900℃之冷卻速率小於5℃/分鐘，則BMD密度(2)超過1×107 /立方公分，致使翹曲量超過20微米。
當在高溫退火前未進行低溫熱處理，當低溫熱處理溫度低於400℃或高於850℃，及當時間小於30分鐘，則BMD密度(1)小於5×1011 /立方公分，致使滑移長度超過10毫米。
雖然表5中沒有描述，但是當基板內之氧濃度超過9×1017 個原子/立方公分，則DZ層之寬度小於5微米。當退火後基板的氧化膜厚度超過2奈米，或當高溫退火溫度低於1100℃或時間短於10分鐘，則DZ層之寬度小於5微米。
第1圖顯示解釋由RTA熱處理引入的滑移及翹曲的示意圖。
第2圖顯示BMD尺寸分佈與滑移/翹曲之間關係的示意圖，顯示表1至5給出的結果。第2(A)圖顯示導致滑移及翹曲的量壓制到特定最小值的BMD尺寸分佈，而在第2(B)圖至第2(D)圖中所示的所有其他BMD尺寸分佈的組合中，滑移與翹曲至少之一的量非如所期望地高，如各個滑移/翹曲表中所示(x代表滑移/翹曲「不合格」，□代表滑移/翹曲「足夠好」)。
第3圖顯示現有技術BMD尺寸分佈與滑移/翹曲之間關係的示意圖。

Claims (10)

  1. 一種矽晶圓，其中於與該矽晶圓表面之距離等於或大於20微米(μm)之深度空間位置存在一尺寸為20奈米(nm)至40奈米(nm)之塊體微缺陷(BMD)的密度，該密度為5×1011 /立方公分至5×1013 /立方公分，且尺寸為300奈米(nm)或更大之BMD的密度為等於或小於1×107 /立方公分。
  2. 如請求項1所述之矽晶圓，其包含氮。
  3. 如請求項1或2所述之矽晶圓，其包含氫。
  4. 一種製造如請求項1至3中任一項所述之矽晶圓之方法，其包含成長一單晶矽晶棒且於單晶矽成長期間維持一冷卻速率，以使一晶體中心溫度以5℃/分鐘或更快的方式由1000℃改變至900℃；以及在400℃至850℃之溫度下熱處理一切割自該晶棒之基板歷時30分鐘至4小時後，在一雜質體積濃度為0.5%或更少之稀有氣體的氛圍下、或在非氧化氛圍下，在1100℃至1250℃之溫度下熱處理該基板歷時10分鐘至2小時作為高溫退火步驟，其中熱處理後的氧化膜厚度係壓制至2奈米(nm)或更薄。
  5. 如請求項4所述之矽晶圓之製造方法，其中該剛剛切割自晶棒之基板的氧濃度在7×1017 個原子/立方公分至9×1017 個原子/立方公分的範圍內。
  6. 如請求項4或5所述之矽晶圓之製造方法，其中該剛剛切割自晶棒之基板的氮濃度在1×1013 個原子/立方公分至8×1015 個原子/立方公分的範圍內。
  7. 如請求項6所述之矽晶圓之製造方法，其中係由熔融體進行 該單晶矽晶棒的成長，該熔融體係添加有氮，該氮濃度落入1×1016 個原子/立方公分至1×1019 個原子/立方公分的範圍內。
  8. 如請求項4或5所述之矽晶圓之製造方法，其中該剛剛切割自晶棒之基板的氫濃度在1×1012 個原子/立方公分至5×1016 個原子/立方公分的範圍內。
  9. 如請求項8所述之矽晶圓之製造方法，其中在持續引入氫氣使其體積濃度在0.01%至3%之範圍內的氛圍下，進行該單晶矽晶棒的成長。
  10. 如請求項4或5所述之矽晶圓之製造方法，其中在該高溫退火後，藉由磊晶法沉積一單晶矽層(磊晶層)。
TW096134885A 2006-09-20 2007-09-19 半導體矽晶圓及其製造方法 TWI399464B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006254946 2006-09-20
JP2007178920A JP5072460B2 (ja) 2006-09-20 2007-07-06 半導体用シリコンウエハ、およびその製造方法

Publications (2)

Publication Number Publication Date
TW200822231A TW200822231A (en) 2008-05-16
TWI399464B true TWI399464B (zh) 2013-06-21

Family

ID=38663072

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096134885A TWI399464B (zh) 2006-09-20 2007-09-19 半導體矽晶圓及其製造方法

Country Status (8)

Country Link
US (1) US8197594B2 (zh)
EP (1) EP1914795B1 (zh)
JP (1) JP5072460B2 (zh)
KR (1) KR100875228B1 (zh)
CN (1) CN101187058B (zh)
DE (1) DE602007003296D1 (zh)
SG (1) SG141309A1 (zh)
TW (1) TWI399464B (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4894863B2 (ja) 2008-02-08 2012-03-14 Ｊｆｅスチール株式会社 加工性に優れた高強度溶融亜鉛めっき鋼板およびその製造方法
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP5537802B2 (ja) * 2008-12-26 2014-07-02 ジルトロニック アクチエンゲゼルシャフト シリコンウエハの製造方法
KR101231412B1 (ko) * 2009-12-29 2013-02-07 실트로닉 아게 실리콘 웨이퍼 및 그 제조 방법
JP5533210B2 (ja) * 2010-05-06 2014-06-25 株式会社Ｓｕｍｃｏ シリコンウェーハの熱処理方法
JP5764937B2 (ja) * 2011-01-24 2015-08-19 信越半導体株式会社 シリコン単結晶ウェーハの製造方法
DE102012214085B4 (de) * 2012-08-08 2016-07-07 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
TWI614808B (zh) * 2012-11-19 2018-02-11 太陽愛迪生公司 藉由活化非活性氧沉澱核製造高沉澱密度晶圓之方法
JP6136346B2 (ja) * 2013-02-21 2017-05-31 株式会社Sumco エピタキシャルシリコンウェーハの製造方法
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
KR101472349B1 (ko) * 2013-05-21 2014-12-12 주식회사 엘지실트론 반도체용 실리콘 단결정 잉곳 및 웨이퍼
JP5885305B2 (ja) * 2013-08-07 2016-03-15 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ及びその製造方法
JP6191534B2 (ja) * 2014-05-01 2017-09-06 信越半導体株式会社 ウエハのそりの評価方法及びウエハの選別方法
JP6100226B2 (ja) * 2014-11-26 2017-03-22 信越半導体株式会社 シリコン単結晶ウェーハの熱処理方法
JP6458551B2 (ja) 2015-02-25 2019-01-30 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
JP6413952B2 (ja) 2015-06-26 2018-10-31 株式会社Sumco シリコンウェーハの良否判定方法、該方法を用いたシリコンウェーハの製造方法およびシリコンウェーハ
CN105070647B (zh) * 2015-07-27 2018-09-25 上海晶盟硅材料有限公司 外延片、外延片制备方法以及半导体器件
US10026843B2 (en) * 2015-11-30 2018-07-17 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structure of semiconductor device, manufacturing method thereof, and manufacturing method of active region of semiconductor device
DE102015224983B4 (de) * 2015-12-11 2019-01-24 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zu deren Herstellung
CN106884203A (zh) * 2015-12-15 2017-06-23 上海新昇半导体科技有限公司 单晶硅锭及晶圆的形成方法
DE102015226399A1 (de) * 2015-12-22 2017-06-22 Siltronic Ag Siliciumscheibe mit homogener radialer Sauerstoffvariation
JP6299835B1 (ja) 2016-10-07 2018-03-28 株式会社Sumco エピタキシャルシリコンウェーハおよびエピタキシャルシリコンウェーハの製造方法
DE102016225138A1 (de) * 2016-12-15 2018-06-21 Siltronic Ag Halbleiterscheibe aus einkristallinem Silizium und Verfahren zur Herstellung einer Halbleiterscheibe aus einkristallinem Silizium
EP3428325B1 (en) * 2017-07-10 2019-09-11 Siltronic AG Semiconductor wafer made of single-crystal silicon and process for the production thereof
JP6881292B2 (ja) * 2017-12-28 2021-06-02 信越半導体株式会社 再結合ライフタイムの制御方法
CN113169055B (zh) * 2018-12-05 2023-08-08 三菱电机株式会社 半导体装置及半导体装置的制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502331A (en) * 1993-02-23 1996-03-26 Kabushiki Kaisha Toshiba Semiconductor substrate containing bulk micro-defect

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310517A (ja) * 1993-02-23 1994-11-04 Toshiba Corp 半導体基板及びその製造方法
DE4407272C2 (de) 1994-03-04 1996-01-11 Cassella Ag Verfahren zur Herstellung cyclischer Vinylphosphonsäureester
JPH08213403A (ja) 1995-02-07 1996-08-20 Sumitomo Metal Ind Ltd 半導体基板及びその製造方法
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10303208A (ja) * 1997-04-30 1998-11-13 Toshiba Corp 半導体基板およびその製造方法
JP3989122B2 (ja) * 1998-08-07 2007-10-10 シルトロニック・ジャパン株式会社 シリコン半導体基板の製造方法
US6436846B1 (en) * 1998-09-03 2002-08-20 Siemens Aktiengesellscharft Combined preanneal/oxidation step using rapid thermal processing
JP4460671B2 (ja) * 1999-03-26 2010-05-12 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
JP4646440B2 (ja) * 2001-05-28 2011-03-09 信越半導体株式会社 窒素ドープアニールウエーハの製造方法
JP2003059932A (ja) * 2001-08-08 2003-02-28 Toshiba Ceramics Co Ltd シリコン単結晶ウエハの製造方法およびシリコン単結晶ウエハ
JP4615161B2 (ja) * 2001-08-23 2011-01-19 信越半導体株式会社 エピタキシャルウエーハの製造方法
JP2006040980A (ja) * 2004-07-22 2006-02-09 Sumco Corp シリコンウェーハおよびその製造方法
JP2006054350A (ja) * 2004-08-12 2006-02-23 Komatsu Electronic Metals Co Ltd 窒素ドープシリコンウェーハとその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502331A (en) * 1993-02-23 1996-03-26 Kabushiki Kaisha Toshiba Semiconductor substrate containing bulk micro-defect

Also Published As

Publication number Publication date
CN101187058B (zh) 2011-01-19
TW200822231A (en) 2008-05-16
EP1914795A1 (en) 2008-04-23
US8197594B2 (en) 2012-06-12
DE602007003296D1 (de) 2009-12-31
US20080113171A1 (en) 2008-05-15
SG141309A1 (en) 2008-04-28
CN101187058A (zh) 2008-05-28
EP1914795B1 (en) 2009-11-18
KR20080026516A (ko) 2008-03-25
JP2008103673A (ja) 2008-05-01
JP5072460B2 (ja) 2012-11-14
KR100875228B1 (ko) 2008-12-19

Similar Documents

Publication Publication Date Title
TWI399464B (zh) 半導體矽晶圓及其製造方法
JP5537802B2 (ja) シリコンウエハの製造方法
US8382894B2 (en) Process for the preparation of silicon wafer with reduced slip and warpage
US8476149B2 (en) Method of manufacturing single crystal silicon wafer from ingot grown by Czocharlski process with rapid heating/cooling process
JP5605468B2 (ja) シリコン単結晶ウェーハの製造方法
TWI390636B (zh) 矽晶圓及其製造方法
US8524002B2 (en) Silicon wafer and method for producing the same
TWI428483B (zh) 矽晶圓及其製造方法
JP6044660B2 (ja) シリコンウェーハの製造方法
KR100971163B1 (ko) 어닐 웨이퍼 및 어닐 웨이퍼의 제조방법
TW201107544A (en) Anneal wafer, method for manufacturing anneal wafer, and method for manufacturing device
US20080292523A1 (en) Silicon single crystal wafer and the production method
JP5207706B2 (ja) シリコンウエハ及びその製造方法
JP5278324B2 (ja) Ｉｇｂｔ用シリコン単結晶ウェーハの製造方法
JP5678211B2 (ja) アニールウエハの製造方法
JP5207705B2 (ja) シリコンウエハ及びその製造方法
JPWO2009025339A1 (ja) Ｉｇｂｔ用のシリコン単結晶ウェーハ及びｉｇｂｔ用のシリコン単結晶ウェーハの製造方法