JP7008844B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7008844B2
JP7008844B2 JP2020558730A JP2020558730A JP7008844B2 JP 7008844 B2 JP7008844 B2 JP 7008844B2 JP 2020558730 A JP2020558730 A JP 2020558730A JP 2020558730 A JP2020558730 A JP 2020558730A JP 7008844 B2 JP7008844 B2 JP 7008844B2
Authority
JP
Japan
Prior art keywords
layer
metal
semiconductor substrate
oxide layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020558730A
Other languages
English (en)
Other versions
JPWO2020115838A1 (ja
Inventor
敦文 井上
達郎 綿引
健五 松藤
幸治郎 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020115838A1 publication Critical patent/JPWO2020115838A1/ja
Application granted granted Critical
Publication of JP7008844B2 publication Critical patent/JP7008844B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
パワー半導体モジュールは、大電流をスイッチング制御するＩＧＢＴ（Insulated Gate Bipolar Transistor）と、スイッチング時に発生する逆電流を遮断するダイオードとから構成されている。パワー半導体モジュールは、電力変換器の主要な構成部品として家電、車両用機器等、幅広い分野で使用されている。
パワー半導体モジュールの内部の半導体装置は、半導体基板の一面に複数の金属層からなる電極または配線を有する（例えば特許文献１から４参照）。特許文献１に記載の半導体装置は、半導体基板の裏面に、順に、ＡｌＳｉ層、ポリシリコン層、Ｔｉ層、Ｎｉ層、Ａｕ層が積層された裏面電極を有する。半導体装置は、裏面電極が別の基板等の外部部材に固定されることで、外部部材に電気的に接続される。
国際公開２０１０／１０９５７２号 特開２０００-１８３０６３号公報 特開２０１７-１３５２８３号公報 特開２０１３-２１４７３２号公報
半導体装置を構成する半導体基板の一面に、上述したような複数の金属膜を含む電極を成膜する場合、成膜工程の途中で、金属膜が大気に晒される場合がある。例えば、金属膜が金属の種類ごとに異なる成膜装置で成膜される場合、または異なる成膜プロセスで成膜される場合、半導体基板は成膜装置外に取り出されるなどして、金属膜が大気に晒されることがある。
その成膜工程が実施される環境、例えばクリーンルームの大気中には、有機物成分が存在している。金属膜が大気に晒される大気暴露時間が、たとえ短時間であっても、成膜途中の電極はクリーンルーム内の有機物によって汚染される。
本発明は、このような問題を解決するためになされたものであり、複数の金属層が積層された電極における有機物汚染を防ぐことが可能な半導体装置を提供することを目的とする。
本発明に係る半導体装置は、半導体基板と、電極と、を含む。電極は、半導体基板の主面に積層された複数の層を含む。電極は、第１金属層と、酸化層と、第２金属層と、を含む。第１金属層は、Ａｌを含み、半導体基板の主面に接触している。酸化層は、金属と酸素とを含み、第１金属層の表面に設けられる。第２金属層は、酸化層の表面に設けられる。酸化層の酸素濃度は、８．０×１０２１／ｃｍ３以上４．０×１０２２／ｃｍ３以下である。酸化層の水素濃度は、酸化層の酸素濃度以上である。
本発明によれば、複数の金属層が積層された電極における有機物汚染を防ぐ半導体装置の提供が可能である。
本発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白になる。
実施の形態１における半導体装置の構成を示す断面図である。 実施の形態１におけるコレクタ電極の積層構造を示す断面図である。 実施の形態１における半導体装置の製造方法を示すフローチャートである。 コレクタ電極が形成される前の半導体基板の構成を示す図である。 密着層が形成された半導体基板を示す図である。 金属酸化膜が形成された半導体基板を示す図である。 大気暴露後の経過時間と金属酸化膜の膜厚との関係を示す図である。 酸化層が形成された半導体基板を示す図である。 密着層とバリア層との境界付近の炭素濃度を示す図である。 密着層とバリア層との境界付近の酸素濃度を示す図である。 密着層とバリア層との境界付近の水素濃度を示す図である。 第１比較例におけるコレクタ電極の積層構造を示す断面図である。 実施の形態２における半導体装置の構成を示す断面図である。 実施の形態２におけるコレクタ電極の積層構造を示す断面図である。
実施の形態について、図面に基づいて以下に説明する。なお、以下の図面において、半導体装置を構成する各部材の縮尺が実際の半導体装置とは異なる場合がある。
＜実施の形態１＞
図１は、実施の形態１における半導体装置の構成を示す断面図である。半導体装置は、例えば、電力用半導体装置である。実施の形態１において、半導体装置は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）である。ただし、半導体装置は、ＩＧＢＴに限定されるものではなく、例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）またはダイオードであってもよい。
ＩＧＢＴは、半導体基板１を含む。半導体基板１は、低濃度のドーパントを含み、ｎ型の導電性を有する。半導体基板１は、例えばＳｉＣ、ＧａＮなどのワイドバンドギャップ半導体を材料として含む。
半導体基板１の表面１Ａには、ＩＧＢＴの表面構造が形成されている。半導体基板１の表面１Ａには、開口部を有する複数のトレンチ３ａが形成されている。各トレンチ３ａ内には、ゲート電極であるトレンチゲート３が埋め込まれている。各トレンチゲート３は、トレンチゲート３を囲むゲート絶縁膜２によって、半導体基板１から絶縁される。また、隣り合うゲート絶縁膜２の間には、ｐ型の不純物層としてベース層４が設けられる。ベース層４の表層の一部、すなわち半導体基板１の表層の一部には、高濃度のｎ型の不純物層であるエミッタ層５が設けられる。エミッタ層５は、ゲート絶縁膜２と接触している。また、エミッタ層５は、ゲート絶縁膜２と接触している側とは反対側および底部において、ベース層４と接触している。ベース層４とエミッタ層５とは、半導体基板１の表面１Ａにおいてエミッタ電極６に接続される。エミッタ電極６とトレンチゲート３との間には、層間絶縁膜７が設けられる。層間絶縁膜７によって、エミッタ電極６はトレンチゲート３から絶縁される。なお、トレンチゲート３はゲート電極（図示せず）に接続される。
半導体基板１の裏面１Ｂには、コレクタ層９が設けられる。半導体基板１の裏面１Ｂからの位置がコレクタ層９よりも深い位置に、バッファ層８が設けられる。バッファ層８は、コレクタ層９に接触している。コレクタ電極１０は、半導体基板１の裏面１Ｂでコレクタ層９に接触している。すなわち、ｎ型の不純物層であるバッファ層８と、ｐ型の不純物層であるコレクタ層９と、コレクタ電極１０とが順に配置されている。
図２は、実施の形態１におけるコレクタ電極１０の積層構造を示す断面図である。
コレクタ電極１０は、低融点金属層１１を介して導電性の基板５０に接合されている。低融点金属層１１は、コレクタ電極１０と基板５０とを固定する熱処理工程により、溶解して固着する。低融点金属層１１は、例えば、はんだを含む。
コレクタ電極１０は、半導体基板１の裏面１Ｂに積層された複数の層を含む。コレクタ電極１０は、半導体基板１の裏面１Ｂに接触している第１金属層と、第１金属層の表面に設けられる酸化層１３と、酸化層１３の表面に設けられる第２金属層とを含む。実施の形態１においては、第１金属層は密着層１２に対応し、第２金属層はバリア層１４に対応する。
さらに、実施の形態１におけるコレクタ電極１０は、バリア層１４の表面に電極層１５を、その電極層１５の表面に親和層１６を有する。
密着層１２は、半導体と良好な密着性を有するＡｌを主成分とする金属層である。実施の形態１における密着層１２は、ＡｌにＳｉが添加されたＡｌ合金である。Ｓｉの添加濃度は、Ｓｉ原子の密着層１２における拡散を防止するため、１重量％程度である。密着層１２の膜厚は、７００～１０００ｎｍであることが好ましい。密着層１２は、半導体であるコレクタ層９と金属であるコレクタ電極１０との密着性を向上させる。
酸化層１３は、金属と酸素とを含む。実施の形態１における酸化層１３は、Ａｌ酸化物を含む。酸化層１３の膜厚は、数ｎｍ～７ｎｍであることが好ましい。酸化層１３は、コレクタ電極１０の電気抵抗の上昇を抑制しながら炭素汚染を防ぐ。
バリア層１４は、高融点金属を含み、例えば、Ｔｉを含む。バリア層１４の膜厚は、８０～１４０ｎｍであることが好ましい。バリア層１４は、電極層１５と密着層１２とを隔てる機能を有する。バリア層１４が無い場合、低融点金属層１１の溶融金属がコレクタ電極１０に長時間接触することにより、親和層１６、電極層１５または密着層１２の一部が溶融金属中に溶解する。その溶融金属がコレクタ層９と接触することでボイドが生成され、電気特性または信頼性が悪化する。バリア層１４は、コレクタ電極１０と基板５０とを固定する熱処理工程の際に低融点金属層１１による浸食を防ぎ、ボイドの生成を低減させる。また、バリア層１４は、密着層１２との密着性を向上させる。
電極層１５は、低抵抗な金属を含む。電極層１５は、例えば、ニッケルまたはニッケル合金を含む。電極層１５は、電極層１５の上下に位置するバリア層１４および親和層１６との密着性を向上させる。
親和層１６は、コレクタ電極１０の表面に位置する。親和層１６は、低融点金属と親和性が高い金を含む。親和層１６は、コレクタ電極１０と低融点金属層１１との密着性を高める。
図３は、実施の形態１における半導体装置の製造方法を示すフローチャートである。
ステップＳ１０にて、半導体基板１を準備する。図４は、ステップＳ１０で準備される半導体基板１の構成を示す図である。ここで準備される半導体基板１とは、ＩＧＢＴのコレクタ層９が露出した状態であってコレクタ電極１０が形成されていない状態の半導体基板１である。半導体基板１の表面１Ａには、多数のＩＧＢＴの表面構造が形成されている。
ステップＳ２０にて、半導体基板１の主面に接触する第１金属層を形成する。ここでは、コレクタ層９の表面すなわち半導体基板１の裏面１Ｂに接触する密着層１２が形成される。図５は、密着層１２が形成された半導体基板１を示す図である。密着層１２は、真空チャンバー内に搬入された半導体基板１の裏面１Ｂに、例えばスパッタ法により形成される。密着層１２は、ＡｌおよびＳｉを含むＡｌ合金である。
ステップＳ３０にて、第１金属層の表面を酸化して金属酸化膜を形成する。ここでは、密着層１２の表面が酸化されて金属酸化膜が形成される。図６は、金属酸化膜１３Ａが形成された半導体基板１を示す図である。金属酸化膜１３Ａは、例えば、酸素が導入されたオーブン装置等で半導体基板１が加熱されることによって形成される。または例えば、金属酸化膜１３Ａは、真空チャンバーから取り出された半導体基板１が大気暴露されることによって形成される。この場合、金属酸化膜１３Ａは、自然酸化膜である。実施の形態１においては、金属酸化膜１３Ａは、大気暴露により形成される。図７は、大気暴露後の経過時間と金属酸化膜１３Ａの膜厚との関係を示す図である。金属酸化膜１３Ａの膜厚は、分光エリプソメトリにより測定された。金属酸化膜１３Ａの膜厚は、大気暴露後５時間で７ｎｍ超、２４時間で７．３ｎｍ程度、１２０時間および２４０時間でほぼ７．５ｎｍであった。密着層１２の酸化は、大気暴露後１２０時間でおおよそ飽和する。このように、大気暴露時間が５時間以上で、７ｎｍ以上の金属酸化膜１３Ａが形成される。金属酸化膜１３Ａは、Ａｌを含む密着層１２が酸化されて形成されるため、Ａｌと酸素とを含むＡｌ酸化物が主成分である。
ステップＳ４０にて、金属酸化膜１３Ａの一部をエッチングして酸化層１３を形成する。図８は、酸化層１３が形成された半導体基板１を示す図である。例えば、酸化層１３は、酸性薬液に半導体基板１を浸すウェット処理、または、イオンまたはプラズマなどに半導体基板１を晒すドライ処理によりエッチングされる。ウェット処理における酸性薬液は、例えばフッ酸である。ドライ処理におけるプラズマは、例えば、水素を含む。実施の形態１における金属酸化膜１３Ａは、水素およびＡｒを含むプラズマによってエッチングされる。酸化層１３は、低融点金属層１１を介してコレクタ電極１０と基板５０とを固定する際の熱処理温度で、ＡｌとＴｉとの合金化反応を抑えることが可能な厚さを有する。その熱処理温度は、例えば３００℃～５００℃程度であり、酸化層１３の膜厚は、数ｎｍ～７ｎｍであることが好ましい。したがって、ステップＳ３０で形成された金属酸化膜１３Ａを少なくとも０．数ｎｍ程度エッチングすることで、上記の範囲内の膜厚を有する酸化層１３が形成できる。
ステップＳ５０にて、酸化層１３の表面に第２金属層を形成する。実施の形態１においては、酸化層１３の表面に、バリア層１４、電極層１５および親和層１６が順に形成される。半導体基板１は、酸化層１３の形成後、直ちに別の真空チャンバーに移動する。バリア層１４は、その真空チャンバー内でスパッタにより酸化層１３の表面に形成される。ここでは、バリア層１４は、Ｔｉ薄膜である。Ｔｉ薄膜は、例えばＡｒガスを含むスパッタリングガスがＴｉターゲットをスパッタリングすることにより成膜される。さらに、電極層１５および親和層１６が、スパッタリング法または蒸着法によって形成される。
以上のステップにより、半導体基板１の裏面１Ｂにコレクタ電極１０が形成されたＩＧＢＴが完成する。そのＩＧＢＴが、低融点金属層１１によって基板５０に固定されることにより、図２に示される構造が作製される。
図９から図１１は、コレクタ電極１０における密着層１２とバリア層１４との境界付近のＳＩＭＳ（Secondary Ion Mass Spectrometry）分析の結果を示す図である。図９は炭素濃度、図１０は酸素濃度、図１１は水素濃度をそれぞれ示す。また、各図は、第１比較例、第２比較例および実施例の３つの結果を示している。
図１２は、第１比較例におけるコレクタ電極１１０の積層構造を示す断面図である。第１比較例の半導体装置は、実施の形態１の半導体装置と、密着層１１２からバリア層１１４までの構成および成膜工程が異なる。第１比較例におけるバリア層１１４は、密着層１１２の形成後、数時間以内に形成されている。その際、密着層１１２の表面はエッチングされていない。
図９から図１１の第２比較例における半導体装置は、実施の形態１の半導体装置とは、密着層からバリア層までの構成および成膜工程が異なる。バリア層は、密着層の形成から２週間後に形成されている。その際、密着層の表面に形成された金属酸化膜は、エッチングされていない。
図９から図１１の実施例における半導体装置は、図３に示される製造方法により作製されている。バリア層１４は、密着層１２の形成から２週間後に形成されている。その際、密着層１２の表面に形成された金属酸化膜１３Ａは、エッチングされ、その後直ちにバリア層１４が形成されている。
なお、第１比較例、第２比較例および実施例のいずれも、密着層はＡｌを含み、バリア層はＴｉを含む。また、第１比較例、第２比較例および実施例に示されたいずれのコレクタ電極１０も、電力用半導体装置に求められる所定の電気抵抗値を満たしている。また、ＡｌおよびＴｉの２次イオン強度データ（図示せず）に基づき、図９から図１１においていずれも深さ１３０～２３０ｎｍが、密着層とバリア層との境界に該当すると判断された。したがって、実施の形態１における半導体装置の酸化層１３は、深さ１３０～２３０ｎｍの範囲内に存在する。
図９に示されるように、炭素濃度のピークは、第１比較例、第２比較例および実施例のいずれも、深さ１５０～１８０ｎｍに存在する。炭素濃度のピーク値は、第２比較例、実施例、第１比較例の順に大きい。特に、第２比較例の炭素濃度のピーク値が最も大きい。これは、密着層の形成からバリア層の形成までの経過時間、すなわち大気暴露時間が３つの中で最も長い２週間であったため、有機物汚染の程度が大きくなったことを示唆している。一方で、実施例も密着層１２の形成からバリア層１４の形成までの経過時間は、第２比較例と同じく２週間である。しかし、実施例における炭素濃度のピーク値は、第２比較例のピーク値よりも低く、第１比較例のピーク値と同程度である。これは、密着層１２の形成後に、その密着層１２の表面がエッチングされたことによって、その表面に付着していた有機物が減少したためである。
図１０に示されるように、酸素濃度のピークは、第１比較例、第２比較例および実施例のいずれも、深さ１５０～１８０ｎｍに存在する。酸素濃度のピーク値は、実施例、第２比較例、第１比較例の順に大きい。特に、実施例の酸素濃度のピーク値が最も大きい。第１比較例と第２比較例とは、密着層の形成からバリア層の形成までの経過時間が互いに異なる。第１比較例の経過時間が数時間であるのに対して、第２比較例の経過時間は２週間であり、第１比較例よりも第２比較例の経過時間の方が長い。そのため、第２比較例は第１比較例よりも自然酸化が促進されたことにより、第２比較例の酸素濃度のピーク値は第１比較例よりも大きくなっている。また、実施例においては、密着層１２の形成後に密着層１２の表面がエッチングされたことで金属酸化膜１３Ａの膜厚は減少するが、エッチングにより形成される凸凹構造は表面積の増加をもたらし、結果として酸化を促す。さらに、前述のように表面に付着していた有機物もエッチングされることにより、密着層１２の表面が酸化されやすい状態に変化する。それらの結果、実施例においては、酸化が促進され、その酸素濃度のピーク値が大きくなっている。なお、実施例の酸素濃度のピークは、深さ１５０～２００ｎｍにおいて、第１比較例および第２比較例の酸素濃度のピークよりも大きい。したがって金属酸化膜１３Ａのエッチング後において、深さ１５０～２００ｎｍの範囲に酸化層１３が存在している。なお、酸化層１３の厚さが７ｎｍ以下にも関わらず、深さ１５０～２００ｎｍの範囲に酸素濃度が検出されているのは、ＳＩＭＳの原理によるものである。
図１１に示されるように、第１比較例および第２比較例における水素濃度は、バリア層から密着層に向かって低下している。その一方で、実施例の水素濃度は、１７０ｎｍ付近にピークを有する。また、実施例における水素濃度のピーク値は、第１比較例および第２比較例の水素濃度に比べて高い。上述したように、実施の形態１において、金属酸化膜１３Ａはドライ処理として水素を含むプラズマによってエッチングされる。そのため、実施例における水素濃度は、第１比較例および第２比較例の水素濃度に比べて高くなっている。
上述したように、酸化層１３は、厚さ７ｎｍ以下の薄膜であり、バルクに比べて表面積の割合が高い。そのため、薄膜である酸化層１３は、表面の終端構造の影響を受けやすい。実施例の水素濃度は、第１比較例および第２比較例の水素濃度よりも高く、また、その水素濃度は酸素濃度よりも高い。金属酸化物の表面は、架橋酸素（Ｏ）もしくは水酸基（ＯＨ）によって終端されることから、水素濃度が高い酸化層１３の表面においては、水酸基（ＯＨ）による終端が支配的といえる。ＯＨ終端の表面におけるひずみは、Ｏ終端の表面におけるひずみに比べて小さい。したがって、実施の形態１の酸化層１３に蓄積される応力は、第１比較例および第２比較例に比べて小さい。
次に、酸化層１３の酸素濃度の好ましい範囲について説明する。前述のように密着層１２の表面に形成された金属酸化膜１３Ａがウェット処理またはドライ処理によってエッチングされ、酸化層１３が形成される。エッチング時間が長い場合、金属酸化膜１３Ａの下層に位置する密着層１２にダメージが及ぶ。そのため、酸化層１３の酸素濃度には下限値が存在する。その下限値は、８．０×１０２１／ｃｍ３である。この下限値以上の酸素濃度を有する酸化層１３は、コレクタ電極１０の成膜工程における炭素汚染を低減し、かつ、酸化層１３の形成工程において、密着層１２に生じるダメージを低減する。一方で、酸化層１３の酸素濃度が高すぎる場合、半導体装置への通電時の電気抵抗が上昇し、エネルギー損失が生じる。そのため、酸化層１３の酸素濃度には上限が存在する。その上限値は、４．０×１０２２／ｃｍ３である。この上限値以下の酸素濃度を有する酸化層１３は、電気抵抗の上昇を抑制する。
したがって、酸化層１３の酸素濃度は、８．０×１０２１／ｃｍ３以上４．０×１０２２／ｃｍ３以下であることが好ましい。それにより、電気抵抗の上昇を抑制しながら炭素汚染も防ぐことが可能となる。
以上をまとめると、実施の形態１における半導体装置は、半導体基板１と、半導体基板１の主面に積層された複数の層を含む電極と、を含む。電極は、第１金属層と、酸化層１３と、第２金属層とを含む。第１金属層は、Ａｌを含み、半導体基板１の主面に接触している。酸化層１３は、金属と酸素とを含み、第１金属層の表面に設けられる。第２金属層は、酸化層１３の表面に設けられる。酸化層１３の酸素濃度は、８．０×１０２１／ｃｍ３以上４．０×１０２２／ｃｍ３以下である。実施の形態１において、半導体装置はＩＧＢＴに、半導体基板１の主面は半導体基板１の裏面１Ｂに、電極はコレクタ電極１０に、第１金属層は密着層１２に、第２金属層はバリア層１４に対応する。
このような半導体装置は、複数の金属層が積層された電極における有機物汚染を防ぐ。
複数の層で構成される電極を連続的に成膜する連続成膜工程においては、半導体基板に反りが発生する場合がある。特に、車載用の高性能ＩＧＢＴなど電力用半導体装置においては、低オン抵抗化およびスイッチング高速化を目的に、半導体基板の薄厚化が進んでいる。薄い半導体基板上に複数の層が連続的に成膜される場合、膜応力により半導体基板に反りが発生することがある。一方で、電極を構成する金属膜の種類ごとに成膜プロセスを分割する分割成膜工程は、各成膜プロセス間に半導体基板に熱処理などを施すことが可能なため、半導体基板の反りの発生が低減する。しかし、成膜工程の途中で、半導体基板が大気に晒される場合には、大気雰囲気中の有機物によって電極が汚染される。電極内に有機物が取り込まれた場合、その有機物を構成する炭素原子等は、成膜後の熱処理工程において電極内に拡散し、半導体装置の電気特性に悪影響を及ぼす。実施の形態１における半導体装置は、密着層１２とバリア層１４との間に酸化層１３を有することにより、その炭素汚染を抑制する。そのため、コレクタ電極１０の成膜後の熱処理工程において、有機物の拡散が生じず、半導体装置の電気特性の悪化も生じない。また同時に、半導体装置の酸化層１３は、熱処理工程において、密着層１２とバリア層１４とが反応して高抵抗の合金に変化することも防ぐ。
電力用半導体装置を構成する半導体基板は、ＳｉＣ、ＧａＮなどワイドバンドギャップ半導体を材料として含む。ワイドバンドギャップ半導体からなる半導体基板の欠陥密度は、Ｓｉを材料とする半導体基板の欠陥密度よりも高い。そのため、ワイドバンドギャップ半導体の半導体基板は、有機物汚染の影響を受けやすい。しかし、実施の形態１における半導体装置のコレクタ電極１０は、酸化層１３を有することから、半導体基板１がワイドバンドギャップ半導体である場合でも、コレクタ電極１０の有機物汚染を効果的に防ぐ。
また、酸化層１３の酸素濃度が８．０×１０２１／ｃｍ３以上であることから、酸化層１３は電極の炭素汚染を十分に抑えることができる。また、酸化層１３の酸素濃度が４．０×１０２２／ｃｍ３以下であることから、電極の電気抵抗の上昇を抑えることができる。
酸化層１３は、酸素を導入できるオーブン装置等で成膜可能である他、大気暴露による自然酸化でも成膜可能である。このように、実施の形態１における半導体装置の酸化層１３は、低コストに形成可能である。
また、実施の形態１における半導体装置の酸化層１３の膜厚は、７ｎｍ以下である。
このような半導体装置は、酸化層１３による電極の電気抵抗の上昇を防ぎながら炭素汚染を低減することを可能にする。
また、実施の形態１における半導体装置の酸化層１３の水素濃度は、酸化層１３の酸素濃度以上である。
このような半導体装置の酸化層１３は、その表面におけるひずみが小さい。これは、表面の大部分が安定的なＯＨ終端で占められるからである。このような酸化層１３は、半導体基板の反りを低減し、また膜の剥がれ等を低減する。
また、実施の形態１における半導体装置の製造方法は、半導体基板１を準備し、半導体基板１の主面に積層された複数の層を含む電極を形成する。電極を形成することは、Ａｌを含み、半導体基板１の主面に接触する第１金属層を形成し、第１金属層の表面に、金属と酸素とを含む酸化層１３を形成し、酸化層１３の表面に、第２金属層を形成することを含む。酸化層１３の酸素濃度は、８．０×１０２１／ｃｍ３以上４．０×１０２２／ｃｍ３以下である。実施の形態１において、半導体装置はＩＧＢＴに、半導体基板１の主面は半導体基板１の裏面１Ｂに、電極はコレクタ電極１０に、第１金属層は密着層１２に、第２金属層はバリア層１４に対応する。
このような半導体装置の製造方法は、複数の金属層が積層された電極における有機物汚染を防ぐ。酸化層１３は、酸素を導入できるオーブン装置等で成膜可能である他、大気暴露による自然酸化でも成膜可能である。実施の形態１においける半導体装置の製造方法は、酸化層１３を低コストに形成可能である。
また、実施の形態１における半導体装置の製造方法によって形成される酸化層１３の膜厚は、７ｎｍ以下である。
このような半導体装置の製造方法によれば、半導体装置は、酸化層１３による電極の電気抵抗の上昇を防ぎながら炭素汚染を低減することを可能にする。
また、実施の形態１における半導体装置の製造方法において、酸化層１３を形成することは、第１金属層の表面を酸化して金属酸化膜１３Ａを形成し、金属酸化膜１３Ａの表面をエッチングすることを含む。
このような半導体装置の製造方法は、酸化層１３を低コストに形成することを可能にする。また、半導体装置の製造方法は、所定の厚さおよび所定の酸素濃度を有する酸化層１３を正確に形成することを可能にする。所定の厚さとは、例えば、７ｎｍ以下である。また所定の酸素濃度とは、８．０×１０２１／ｃｍ３以上４．０×１０２２／ｃｍ３以下である。
また、実施の形態１における半導体装置の製造方法において、金属酸化膜の表面をエッチングすることは、水素を含むプラズマまたは水素を含む酸性溶液によって金属酸化膜１３Ａの表面をエッチングすることを含む。酸化層１３の水素濃度は、酸化層１３の酸素濃度以上である。
このような半導体装置の製造方法は、表面におけるひずみが小さい酸化層１３の形成を可能にする。これは、酸化層１３の表面の大部分が安定的なＯＨ終端で占められるからである。このような酸化層１３は、半導体基板の反りを低減し、また膜の剥がれ等を低減する。
＜実施の形態２＞
実施の形態２における半導体装置および半導体装置の製造方法を説明する。なお、実施の形態１と同様の構成および動作については説明を省略する。
図１３は、実施の形態２における半導体装置の構成を示す断面図である。実施の形態２における半導体装置も、実施の形態１と同様にＩＧＢＴである。実施の形態２におけるＩＢＧＴは、実施の形態１におけるＩＧＢＴとは、コレクタ電極の構成が異なる以外は同じ構成を有する。
図１４は、実施の形態２におけるコレクタ電極２０の積層構造を示す断面図である。実施の形態２におけるコレクタ電極２０は、実施の形態１におけるコレクタ電極１０と、バリア層の構成が異なる以外は同じ構造を有する。実施の形態２におけるバリア層２４は、互いに異なる材料から成る第１バリア層２４Ａと第２バリア層２４Ｂとを有する。
コレクタ電極２０は、低融点金属層１１を介して導電性の基板５０に接合されている。低融点金属層１１は、コレクタ電極２０と基板５０とを固定する熱処理工程において、溶解して固着する。
コレクタ電極２０は、半導体基板１の裏面１Ｂに積層された複数の層を含む。コレクタ電極２０は、半導体基板１の裏面１Ｂに接触している第１金属層と、第１金属層の表面に設けられる酸化層１３と、酸化層１３の表面に設けられる第２金属層とを含む。実施の形態２におけるコレクタ電極２０においては、第１金属層は密着層１２に対応し、第２金属層はバリア層２４に対応する。
さらに、実施の形態２におけるコレクタ電極２０は、バリア層２４の表面に電極層１５を、その電極層１５の表面に親和層１６を有する。
密着層１２は、半導体と良好な密着性を有するＡｌを主成分とする金属層である。実施の形態２における密着層１２は、ＡｌにＳｉが添加されたＡｌ合金である。Ｓｉの添加濃度は、Ｓｉ原子の密着層１２における拡散を防止するため、１重量％程度である。密着層１２は、半導体であるコレクタ層９と金属であるコレクタ電極２０との密着性を向上させる。
酸化層１３は、金属と酸素とを含む。実施の形態２における酸化層１３は、Ａｌ酸化物を含む。酸化層１３の膜厚は、数ｎｍ～７ｎｍであることが好ましい。酸化層１３は、コレクタ電極２０の電気抵抗の上昇を抑制しながら炭素汚染を防ぐ。
バリア層２４は、酸化層１３の表面に順に積層される第１バリア層２４Ａと第２バリア層２４Ｂとを有する。第１バリア層２４Ａは、高融点金属の窒化物を含む。第２バリア層２４Ｂは、高融点金属を含み、例えばＴｉを含む。バリア層２４は、電極層１５と密着層１２とを隔てる機能を有する。バリア層２４が無い場合、低融点金属層１１の溶融金属がコレクタ電極２０に長時間接触することにより、親和層１６、電極層１５または密着層１２の一部が溶融金属中に溶解する。その溶融金属がコレクタ層９と接触することでボイドが生成され、電気特性または信頼性が悪化する。バリア層２４は、コレクタ電極２０と基板５０とを固定する熱処理工程の際に低融点金属層１１による浸食を防ぎ、ボイドの生成を低減させる機能を有する。また、バリア層２４は、密着層１２との密着性を向上させる機能も有する。バリア層２４が第２バリア層２４Ｂのみで構成される場合、バリア層２４は実施の形態１におけるバリア層１４と同じ構成を有する。バリア層２４が、第１バリア層２４Ａおよび第２バリア層２４Ｂの２層構造を有することにより、電極層１５と密着層１２とを隔てる効果が高まる。
電極層１５は、低抵抗な金属を含む。電極層１５は、例えば、ニッケルまたはニッケル合金を含む。電極層１５は、電極層１５の上下に位置するバリア層２４および親和層１６との密着性を向上させる。
親和層１６は、コレクタ電極２０の表面に位置する。親和層１６は、低融点金属と親和性が高い金を含む。親和層１６は、コレクタ電極２０と低融点金属層１１との密着性を高める。
次に、実施の形態２における半導体装置の製造方法を説明する。実施の形態２における半導体装置の製造方法は、実施の形態１において図３に示された製造方法と同様である。
ステップＳ１０にて、半導体基板１を準備する。ここで準備される半導体基板１とは、ＩＧＢＴのコレクタ層９が露出した状態であってコレクタ電極２０が形成されていない状態の半導体基板１である。半導体基板１の表面１Ａには、多数のＩＧＢＴの表面構造が形成されている。
ステップＳ２０にて、半導体基板１の主面に接触する第１金属層を形成する。ここでは、コレクタ層９の表面すなわち半導体基板１の裏面１Ｂに接触する密着層１２が形成される。密着層１２は、真空チャンバー内に搬入された半導体基板１の裏面１Ｂに、例えばスパッタ法により形成される。密着層１２は、ＡｌおよびＳｉを含むＡｌ合金である。
ステップＳ３０にて、第１金属層の表面を酸化して金属酸化膜１３Ａを形成する。ここでは、密着層１２の表面が酸化されて金属酸化膜１３Ａが形成される。金属酸化膜１３Ａは、例えば、酸素が導入されたオーブン装置等で半導体基板１が加熱されることによって形成される。または例えば、金属酸化膜１３Ａは、真空チャンバーから取り出された半導体基板１が大気暴露されることによって形成される。この場合、金属酸化膜１３Ａは、自然酸化膜である。実施の形態２においては、金属酸化膜１３Ａは、大気暴露により形成される。金属酸化膜１３Ａは、Ａｌを含む密着層１２が酸化されて形成されるため、Ａｌと酸素とを含むＡｌ酸化物が主成分である。
ステップＳ４０にて、金属酸化膜１３Ａの一部をエッチングして酸化層１３を形成する。酸化層１３は、例えば、酸性薬液に半導体基板１を浸すウェット処理、または、イオンまたはプラズマなどに半導体基板１を晒すドライ処理によりエッチングされる。ウェット処理における酸性薬液は、例えばフッ酸である。ドライ処理におけるプラズマは、例えば、水素を含む。実施の形態２における金属酸化膜１３Ａは、水素およびＡｒを含むプラズマによってエッチングされる。酸化層１３は、低融点金属層１１を介してコレクタ電極２０と基板５０とを固定する際の熱処理温度で、ＡｌとＴｉとの合金化反応を抑えることが可能な厚さを有する。その熱処理温度は、例えば３００℃～５００℃程度であり、酸化層１３の膜厚は、数ｎｍ～７ｎｍであることが好ましい。したがって、ステップＳ３０で形成された金属酸化膜１３Ａを少なくとも０．数ｎｍ程度エッチングすることで、上記の範囲内の膜厚を有する酸化層１３が形成できる。
ステップＳ５０にて、酸化層１３の表面に第２金属層を形成する。実施の形態２においては、酸化層１３の表面に、バリア層２４、電極層１５および親和層１６が順に形成される。半導体基板１は、酸化層１３の形成後、直ちに別の真空チャンバーに移動する。バリア層２４は、その真空チャンバー内でスパッタにより酸化層１３の表面に形成される。ここでは、第１バリア層２４ＡとしてＴｉＮ薄膜が形成され、第２バリア層２４ＢとしてＴｉ薄膜が形成される。ＴｉＮ薄膜は、例えば窒素を含むスパッタリングガスがＴｉターゲットをスパッタリングすることにより成膜される。Ｔｉ薄膜は、例えばＡｒを含むスパッタリングガスがＴｉターゲットをスパッタリングすることにより成膜される。さらに、電極層１５および親和層１６が、スパッタリング法または蒸着法によって形成される。
以上のステップにより、半導体基板１の裏面１Ｂにコレクタ電極２０が形成されたＩＧＢＴが完成する。そのＩＧＢＴが、低融点金属層１１によって基板５０に固定されることにより、図１４に示される構造が作製される。
以上の構成を含む半導体装置は、密着層１２と第１バリア層２４Ａの間に酸化層１３を有する。酸化層１３は、電気抵抗の上昇を抑制しながら炭素汚染を防ぐ。また、バリア層２４は第１バリア層２４Ａと第２バリア層２４Ｂとからなる２層構造を有する。２層構造のバリア層２４は、電極層１５と密着層１２とを隔てる効果を向上させる。
電極をなす複数の金属層のうち、半導体基板の主面に直接接触している層がＡｌ層である場合、電極を形成した後の熱処理工程により、アルミスパイクが発生する場合がある。電極を形成した後の熱処理工程とは、例えば、電極と外部部材とをはんだで接合する際のリフロー工程である。アルミスパイクは、半導体基板に含まれるＳｉとＡｌ層のＡｌとが相互拡散することにより発生する。実施の形態１または２に記載の半導体装置は、半導体基板の裏面に直接接触している層にＡｌとＳｉを含むため、アルミスパイクを低減できる。
また、積層された複数の金属層のうちＡｌ合金膜とＴｉ膜とが反応して、高抵抗のＡｌ３Ｔｉが形成される場合がある。実施の形態１または２に記載の半導体装置の酸化層は、密着層のＡｌとバリア層のＴｉとの反応によるＡｌ３Ｔｉの形成を防ぐ。
また、複数の金属層が積層された電極を形成する際のめっき処理の際、薬液によりＡｌが侵食されて下層のＳｉにダメージがおよぶ場合がる。実施の形態１または２に記載の半導体装置の酸化層は、そのような薬液によるＡｌの侵食およびＳｉのダメージを防ぐ。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
本発明は詳細に説明されたが、上記した説明は、全ての局面において、例示であって、本発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
１ 半導体基板、１Ａ 表面、１Ｂ 裏面、９ コレクタ層、１０ コレクタ電極、１１ 低融点金属層、１２ 密着層、１３ 酸化層、１３Ａ 金属酸化膜、１４ バリア層、１５ 電極層、１６ 親和層、２０ コレクタ電極、２４ バリア層、２４Ａ 第１バリア層、２４Ｂ 第２バリア層、５０ 基板。

Claims (5)

  1. 半導体基板と、
    前記半導体基板の主面に積層された複数の層を含む電極と、を備え、
    前記電極は、
    Ａｌを含み、前記半導体基板の前記主面に接触している第１金属層と、
    金属と酸素とを含み、前記第１金属層の表面に設けられる酸化層と、
    前記酸化層の表面に設けられる第２金属層と、を含み、
    前記酸化層の酸素濃度は、８．０×１０２１／ｃｍ３以上４．０×１０２２／ｃｍ３以下であり、
    前記酸化層の水素濃度は、前記酸化層の前記酸素濃度以上である、半導体装置。
  2. 前記酸化層の膜厚は、７ｎｍ以下である、請求項１に記載の半導体装置。
  3. 半導体基板を準備し、
    前記半導体基板の主面に積層された複数の層を含む電極を形成し、
    前記電極を形成することは、
    Ａｌを含み、前記半導体基板の前記主面に接触する第１金属層を形成し、
    前記第１金属層の表面に、金属と酸素とを含む酸化層を形成し、
    前記酸化層の表面に、第２金属層を形成することを含み、
    前記酸化層の酸素濃度は、８．０×１０２１／ｃｍ３以上４．０×１０２２／ｃｍ３以下であり、
    前記酸化層を形成することは、
    前記第１金属層の表面を酸化して金属酸化膜を形成し、
    前記金属酸化膜の表面をエッチングすることを含む、半導体装置の製造方法。
  4. 前記酸化層の膜厚は、７ｎｍ以下である、請求項３に記載の半導体装置の製造方法。
  5. 前記金属酸化膜の前記表面をエッチングすることは、
    水素を含むプラズマまたは水素を含む酸性溶液によって前記金属酸化膜の前記表面をエッチングすることを含み、
    前記酸化層の水素濃度は、前記酸化層の前記酸素濃度以上である、請求項３または請求項４に記載の半導体装置の製造方法。
JP2020558730A 2018-12-05 2018-12-05 半導体装置および半導体装置の製造方法 Active JP7008844B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/044730 WO2020115838A1 (ja) 2018-12-05 2018-12-05 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020115838A1 JPWO2020115838A1 (ja) 2021-06-10
JP7008844B2 true JP7008844B2 (ja) 2022-01-25

Family

ID=70975009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020558730A Active JP7008844B2 (ja) 2018-12-05 2018-12-05 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US11482607B2 (ja)
JP (1) JP7008844B2 (ja)
CN (1) CN113169055B (ja)
DE (1) DE112018008193T5 (ja)
WO (1) WO2020115838A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171630B2 (ja) 1992-01-13 2001-05-28 大阪瓦斯株式会社 ＳｉＮ膜の形成方法
JP5160128B2 (ja) 2007-03-31 2013-03-13 株式会社大一商会 遊技機
JP2017135283A (ja) 2016-01-28 2017-08-03 ローム株式会社 半導体装置および半導体装置の製造方法
JP2018125352A (ja) 2017-01-30 2018-08-09 トヨタ自動車株式会社 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3532866A1 (de) * 1985-09-14 1987-03-26 Basf Ag Verfahren zur herstellung von elektroden
JP2792088B2 (ja) * 1989-04-05 1998-08-27 セイコーエプソン株式会社 半導体装置
JPH03171630A (ja) * 1989-11-29 1991-07-25 Toshiba Corp 半導体装置とその製造方法および配線膜形成装置
JP3045850B2 (ja) * 1991-12-02 2000-05-29 宮崎沖電気株式会社 Ａｌ−Ｓｉ系合金配線の製造方法
JP2000183063A (ja) 1998-12-11 2000-06-30 Nec Corp 半導体装置及びその製造方法
JP4463377B2 (ja) * 1999-04-30 2010-05-19 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4713752B2 (ja) * 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
JP4493933B2 (ja) * 2002-05-17 2010-06-30 株式会社半導体エネルギー研究所 表示装置
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP5011628B2 (ja) * 2004-01-20 2012-08-29 日亜化学工業株式会社 半導体発光素子
US8846549B2 (en) * 2005-09-27 2014-09-30 Macronix International Co., Ltd. Method of forming bottom oxide for nitride flash memory
JP5072460B2 (ja) * 2006-09-20 2012-11-14 ジルトロニック アクチエンゲゼルシャフト 半導体用シリコンウエハ、およびその製造方法
JPWO2010109572A1 (ja) 2009-03-23 2012-09-20 トヨタ自動車株式会社 半導体装置
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2013187324A (ja) * 2012-03-07 2013-09-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法および基板処理装置
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5949368B2 (ja) * 2012-09-13 2016-07-06 豊田合成株式会社 半導体発光素子とその製造方法
JP6519073B2 (ja) * 2014-12-03 2019-05-29 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、並びに、表示装置
WO2017110940A1 (ja) * 2015-12-25 2017-06-29 出光興産株式会社 半導体素子及びそれを用いた電気機器
JP2017135183A (ja) * 2016-01-26 2017-08-03 三菱電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171630B2 (ja) 1992-01-13 2001-05-28 大阪瓦斯株式会社 ＳｉＮ膜の形成方法
JP5160128B2 (ja) 2007-03-31 2013-03-13 株式会社大一商会 遊技機
JP2017135283A (ja) 2016-01-28 2017-08-03 ローム株式会社 半導体装置および半導体装置の製造方法
JP2018125352A (ja) 2017-01-30 2018-08-09 トヨタ自動車株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN113169055A (zh) 2021-07-23
DE112018008193T5 (de) 2021-10-14
JPWO2020115838A1 (ja) 2021-06-10
WO2020115838A1 (ja) 2020-06-11
US20210343854A1 (en) 2021-11-04
US11482607B2 (en) 2022-10-25
CN113169055B (zh) 2023-08-08

Similar Documents

Publication Publication Date Title
CN106463504B (zh) 半导体装置以及半导体装置的制造方法
US7952143B2 (en) Semiconductor device having IGBT and diode
JP5427980B2 (ja) 炭化珪素半導体装置の製造方法
JP4221012B2 (ja) 半導体装置とその製造方法
US9779951B2 (en) Method for manufacturing semiconductor device
JP2011151350A (ja) 半導体装置の製造方法、及び半導体装置
JP2009177102A (ja) 半導体装置の電極の製造方法
JP2009194197A (ja) 半導体装置及びその製造方法
CN107615463B (zh) 半导体装置的制造方法
JP5600985B2 (ja) 電力半導体装置の製造方法
JP5681835B1 (ja) 炭化珪素半導体装置の製造方法
JP5195186B2 (ja) 半導体装置の製造方法
JP7008844B2 (ja) 半導体装置および半導体装置の製造方法
US20070065959A1 (en) Method for manufacturing light-emitting diode
CN105814693A (zh) 半导体装置以及半导体装置的制造方法
JP6395299B2 (ja) 炭化珪素半導体素子及び炭化珪素半導体素子の製造方法
CN101218663A (zh) 电极结构，半导体器件，及其制造方法
KR20120134137A (ko) 배선 구조, 표시 장치 및 반도체 장치
JP5228308B2 (ja) 半導体装置の製造方法
CN106684132A (zh) 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法
JP2005079233A (ja) ショットキーダイオードとその製造方法
CN115985941B (zh) 一种纵向rc-igbt结构及其制备方法
JP2012109418A (ja) 半導体装置の製造方法
JP6918902B2 (ja) 半導体装置の製造方法
US10784109B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211214

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220111

R150 Certificate of patent or registration of utility model

Ref document number: 7008844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150