JP2000183063A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2000183063A JP2000183063A JP10353029A JP35302998A JP2000183063A JP 2000183063 A JP2000183063 A JP 2000183063A JP 10353029 A JP10353029 A JP 10353029A JP 35302998 A JP35302998 A JP 35302998A JP 2000183063 A JP2000183063 A JP 2000183063A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum alloy
- titanium
- titanium nitride
- alloy film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 半導体装置に用いるアルミ配線構造におい
て、アルミニウム合金膜とこの膜に接するチタン膜との
反応による高抵抗化を抑制し、良好な電気特性を有する
半導体装置を提供することを目的とする。 【解決手段】 アルミニウム合金膜203に接して上層
に、チタン膜204と、このチタン膜204に接して上層に窒
化チタン膜205を有するアルミ配線であって、アルミニ
ウム合金膜204の上表面を酸化処理することにより、チ
タン膜204とアルミニウム合金膜203の間に酸化層206を
設けたことを特徴とするアルミ配線。
て、アルミニウム合金膜とこの膜に接するチタン膜との
反応による高抵抗化を抑制し、良好な電気特性を有する
半導体装置を提供することを目的とする。 【解決手段】 アルミニウム合金膜203に接して上層
に、チタン膜204と、このチタン膜204に接して上層に窒
化チタン膜205を有するアルミ配線であって、アルミニ
ウム合金膜204の上表面を酸化処理することにより、チ
タン膜204とアルミニウム合金膜203の間に酸化層206を
設けたことを特徴とするアルミ配線。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に用い
られるアルミ配線の構造及びその形成方法に関する。
られるアルミ配線の構造及びその形成方法に関する。
【０００２】
【従来の技術】従来、半導体装置の多層配線に用いるア
ルミ配線構造としては、上層から窒化チタン膜／アルミ
ニウム合金膜／窒化チタン膜／チタン膜の積層構造が用
いられてきた。この配線構造では、スルーホールによ
り、下層に設けられた第１の配線と上層に設ける第２の
配線を接続する場合、第１の配線の上部の窒化チタン膜
を、スルーホール開孔時に、エッチングし、アルミニウ
ム合金膜の表面を露出させる必要があった。これは、窒
化チタン膜とアルミニウム合金膜の界面には、高抵抗の
アルミニウムの窒化物が形成されているので、アルミニ
ウム合金膜の上部の窒化チタン膜を残存させると、スル
ーホール抵抗が高抵抗化するためである。
ルミ配線構造としては、上層から窒化チタン膜／アルミ
ニウム合金膜／窒化チタン膜／チタン膜の積層構造が用
いられてきた。この配線構造では、スルーホールによ
り、下層に設けられた第１の配線と上層に設ける第２の
配線を接続する場合、第１の配線の上部の窒化チタン膜
を、スルーホール開孔時に、エッチングし、アルミニウ
ム合金膜の表面を露出させる必要があった。これは、窒
化チタン膜とアルミニウム合金膜の界面には、高抵抗の
アルミニウムの窒化物が形成されているので、アルミニ
ウム合金膜の上部の窒化チタン膜を残存させると、スル
ーホール抵抗が高抵抗化するためである。
【０００３】このアルミニウムの窒化物は、アルミニウ
ム合金膜を堆積後、窒化チタン膜を堆積するときに形成
される。窒化チタン膜は、通常、チタンをターゲット材
としてアルゴンと窒素の混合ガスによりプラズマ放電さ
せて、スパッタ形成されている。従って、窒化チタン膜
の成膜初期には、アルミニウム合金膜の表面が、窒素プ
ラズマにさらされており、この時、このアルミニウムの
窒化物が形成されるのである。
ム合金膜を堆積後、窒化チタン膜を堆積するときに形成
される。窒化チタン膜は、通常、チタンをターゲット材
としてアルゴンと窒素の混合ガスによりプラズマ放電さ
せて、スパッタ形成されている。従って、窒化チタン膜
の成膜初期には、アルミニウム合金膜の表面が、窒素プ
ラズマにさらされており、この時、このアルミニウムの
窒化物が形成されるのである。
【０００４】一方、アルミニウム合金膜の下層にも、窒
化チタン膜が存在するが、アルミニウム合金膜の下層
は、窒素プラズマにされされないので、アルミニウムの
窒化物は形成されない。
化チタン膜が存在するが、アルミニウム合金膜の下層
は、窒素プラズマにされされないので、アルミニウムの
窒化物は形成されない。
【０００５】一方、スルーホールの開孔のためには、層
間絶縁膜であるシリコン酸化膜をエッチングするガスで
あるＣＦ4、ＣＨＦ3、Ｃ4Ｆ8等が用いられており、これ
らのガスで、窒化チタン膜をエッチングする場合、窒化
チタン膜のエッチング速度が、シリコン酸化膜の１／１
０程度と遅く、エッチング時間が増加し、また、それと
ともに、エッチング時に発生する堆積物も増加し、その
後、その堆積物を除去することが困難となっていた。
間絶縁膜であるシリコン酸化膜をエッチングするガスで
あるＣＦ4、ＣＨＦ3、Ｃ4Ｆ8等が用いられており、これ
らのガスで、窒化チタン膜をエッチングする場合、窒化
チタン膜のエッチング速度が、シリコン酸化膜の１／１
０程度と遅く、エッチング時間が増加し、また、それと
ともに、エッチング時に発生する堆積物も増加し、その
後、その堆積物を除去することが困難となっていた。
【０００６】近年、本問題を解決するために、アルミ配
線構造として、窒化チタン膜とアルミニウム合金膜間に
チタン膜を挟んだ、窒化チタン膜／チタン膜／アルミニ
ウム合金膜／窒化チタン膜／チタン膜の積層構造が用い
られるようになった。
線構造として、窒化チタン膜とアルミニウム合金膜間に
チタン膜を挟んだ、窒化チタン膜／チタン膜／アルミニ
ウム合金膜／窒化チタン膜／チタン膜の積層構造が用い
られるようになった。
【０００７】本構造では、アルミニウム合金膜上部の窒
化チタン膜とアルミニウム合金膜が、直接接触しない構
造となっているので、アルミニウム合金膜の表面に高抵
抗のアルミニウムの窒化物が形成されず、スルーホール
開孔時に、配線上部の窒化チタン膜をエッチングせず
に、残存させても、低いスルーホール抵抗が得られる。
化チタン膜とアルミニウム合金膜が、直接接触しない構
造となっているので、アルミニウム合金膜の表面に高抵
抗のアルミニウムの窒化物が形成されず、スルーホール
開孔時に、配線上部の窒化チタン膜をエッチングせず
に、残存させても、低いスルーホール抵抗が得られる。
【０００８】しかしながら、本配線構造では、400℃以
上の熱処理が加わった場合、配線上部のチタン膜とアル
ミニウム合金膜が反応し、アルミニウムとチタンの化合
物である高抵抗のＡｌ3Ｔｉを形成し、配線自体が高抵
抗化してしまう問題があった。
上の熱処理が加わった場合、配線上部のチタン膜とアル
ミニウム合金膜が反応し、アルミニウムとチタンの化合
物である高抵抗のＡｌ3Ｔｉを形成し、配線自体が高抵
抗化してしまう問題があった。
【０００９】
【発明が解決しようとする課題】本発明は、上記課題に
鑑みなされたものであり、アルミ配線構造において、ア
ルミニウム合金膜とこれと接する金属との反応による高
抵抗化を抑制し、良好な電気特性を有する半導体装置を
提供することを目的とする。
鑑みなされたものであり、アルミ配線構造において、ア
ルミニウム合金膜とこれと接する金属との反応による高
抵抗化を抑制し、良好な電気特性を有する半導体装置を
提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、アルミニウム
合金膜に接して上層に、チタン膜と、このチタン膜に接
して上層に窒化チタン膜を有するアルミ配線であって、
アルミニウム合金膜の上表面を酸化処理することによ
り、チタン膜とアルミニウム合金膜の間に酸化層を設け
たことを特徴とするアルミ配線に関する。
合金膜に接して上層に、チタン膜と、このチタン膜に接
して上層に窒化チタン膜を有するアルミ配線であって、
アルミニウム合金膜の上表面を酸化処理することによ
り、チタン膜とアルミニウム合金膜の間に酸化層を設け
たことを特徴とするアルミ配線に関する。
【００１１】このアルミニウム合金膜の下層に、窒化チ
タン膜が形成される。さらに、この窒化チタン膜の下層
にチタン膜が形成されていてもよい。
タン膜が形成される。さらに、この窒化チタン膜の下層
にチタン膜が形成されていてもよい。
【００１２】さらに本発明は、半導体基板上の任意の層
に形成された絶縁膜を貫通し、第２の配線と第１の配線
とを電気的に接続する導電性接続孔を有する半導体装置
の第１の配線に、上記アルミニウム配線を用いたことを
特徴とする半導体装置に関する。
に形成された絶縁膜を貫通し、第２の配線と第１の配線
とを電気的に接続する導電性接続孔を有する半導体装置
の第１の配線に、上記アルミニウム配線を用いたことを
特徴とする半導体装置に関する。
【００１３】さらに本発明は、半導体基板上に絶縁膜を
形成する工程と、該絶縁膜上に窒化チタン膜を形成する
工程と、該窒化チタン膜上にアルミニウム合金膜を形成
する工程と、該アルミニウム合金膜の上表面を酸化処理
する工程と、前記酸化処理したアルミニウム合金膜上に
チタン膜を形成する工程と、前記チタン膜上に窒化チタ
ン膜を形成する工程と、を含む半導体装置の製造方法に
関する。
形成する工程と、該絶縁膜上に窒化チタン膜を形成する
工程と、該窒化チタン膜上にアルミニウム合金膜を形成
する工程と、該アルミニウム合金膜の上表面を酸化処理
する工程と、前記酸化処理したアルミニウム合金膜上に
チタン膜を形成する工程と、前記チタン膜上に窒化チタ
ン膜を形成する工程と、を含む半導体装置の製造方法に
関する。
【００１４】このアルミニウム合金膜の上表面の酸化処
理としては、大気暴露による酸化処理が好ましい。
理としては、大気暴露による酸化処理が好ましい。
【００１５】上述のように、本発明の特徴は、アルミニ
ウム合金膜のを形成後に、このアルミニウム合金膜の上
表面を酸化処理することにより、アルミニウム合金膜と
その上層であるところのチタン膜の間に酸化層を介在さ
せることにある。この酸化層の存在により後工程での熱
処理においても、アルミニウム合金膜とチタン膜の反応
を抑制され、配線抵抗の増加を抑えることができる。
ウム合金膜のを形成後に、このアルミニウム合金膜の上
表面を酸化処理することにより、アルミニウム合金膜と
その上層であるところのチタン膜の間に酸化層を介在さ
せることにある。この酸化層の存在により後工程での熱
処理においても、アルミニウム合金膜とチタン膜の反応
を抑制され、配線抵抗の増加を抑えることができる。
【００１６】
【発明の実施の形態】図２に本発明の一実施形態である
アルミ配線の断面図を示す。アルミニウム合金膜203の
上表面は、酸化処理されることにより、主に酸化アルミ
ニウムであるところの酸化層が形成されており、酸化層
が設けられたアルミニウム合金膜の上表面に接して、チ
タン膜が形成され、このチタン膜の上表面に接して、窒
化チタン膜が形成された構造となっている。このよう
に、チタン膜がアルミニウム合金膜中のアルミ金属と直
接接しないために、後工程での熱処理においても、高抵
抗のＡｌ3Ｔｉの生成が抑制でき、配線抵抗の増加を防
ぐことができる。
アルミ配線の断面図を示す。アルミニウム合金膜203の
上表面は、酸化処理されることにより、主に酸化アルミ
ニウムであるところの酸化層が形成されており、酸化層
が設けられたアルミニウム合金膜の上表面に接して、チ
タン膜が形成され、このチタン膜の上表面に接して、窒
化チタン膜が形成された構造となっている。このよう
に、チタン膜がアルミニウム合金膜中のアルミ金属と直
接接しないために、後工程での熱処理においても、高抵
抗のＡｌ3Ｔｉの生成が抑制でき、配線抵抗の増加を防
ぐことができる。
【００１７】アルミニウム合金膜は、アルミニウムを主
成分として含有する半導体の配線に用いるできるアルミ
ニウム系の金属膜を意味し、アルミニウム単体、アルミ
ニウムに微量の例えば銅等の金属や、非金属元素を含む
もの等が例示される。
成分として含有する半導体の配線に用いるできるアルミ
ニウム系の金属膜を意味し、アルミニウム単体、アルミ
ニウムに微量の例えば銅等の金属や、非金属元素を含む
もの等が例示される。
【００１８】酸化層は、４００℃〜４５０℃程度の加熱
処理において、チタンとアルミニウムとの合金化反応を
抑えることができる程度の厚みがあれば十分であり、例
えば、２０Å〜５０Å程度の厚みに形成されていれば良
い。このような厚みの酸化層を形成するためには、例え
ばアルミニウム合金膜を形成後に大気暴露を行う程度の
ものでよく、この方法が最も簡便であり、好ましい。
処理において、チタンとアルミニウムとの合金化反応を
抑えることができる程度の厚みがあれば十分であり、例
えば、２０Å〜５０Å程度の厚みに形成されていれば良
い。このような厚みの酸化層を形成するためには、例え
ばアルミニウム合金膜を形成後に大気暴露を行う程度の
ものでよく、この方法が最も簡便であり、好ましい。
【００１９】また、アルミニウム合金膜の下層について
は、窒化チタン膜または、窒化チタン膜の下層にさらに
チタン膜が形成されていても良い。窒化チタン膜とアル
ミニウム合金膜の界面については、先に述べた理由によ
り、酸化処理は必要がない。
は、窒化チタン膜または、窒化チタン膜の下層にさらに
チタン膜が形成されていても良い。窒化チタン膜とアル
ミニウム合金膜の界面については、先に述べた理由によ
り、酸化処理は必要がない。
【００２０】以下、本発明のアルミ配線を用いた例とし
て、半導体基板上の任意の層に設けられらコンタクトプ
ラグの第１の配線として用いる場合について図１を用い
て説明を行う。
て、半導体基板上の任意の層に設けられらコンタクトプ
ラグの第１の配線として用いる場合について図１を用い
て説明を行う。
【００２１】尚、以下に示す各層の厚みについては、一
例として挙げたに過ぎず、それらに限定されるものでは
ない。図１（ａ）に示すように、既に、トランジスタ等
が形成された基板１０１上に、絶縁膜としてのシリコン
酸化膜１０２を堆積し、更に、３０ｎｍの膜厚のチタン
膜１０３ａ、５０ｎｍの膜厚の窒化チタン膜１０３ｂを
スパッタ堆積する。次に、４５０ｎｍの膜厚のアルミニ
ウム合金膜１０３ｃをスパッタ堆積する。次いで、大気
暴露により、アルミニウム合金膜１０３ｃ表面に、酸化
層（主に酸化アルミニウム）を形成する。次いで、２５
ｎｍの膜厚のチタン膜１０３ｄ、５０ｎｍの膜厚の窒化
チタン膜１０３ｅを順にスパッタ堆積し、第１の配線１
０３をドライエッチングによりパターン形成する。次い
で、高密度プラズマＣＶＤ法によりシリコン酸化膜から
なる層間絶縁膜１０４を１．８μｍ堆積後、ＣＭＰ（Ｃ
ｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ
ｉｎｇ）技術を用いて層間絶縁膜の平坦化を行う。次い
で、ドライエッチングにより層間絶縁膜１０４の一部を
選択的に除去し、第１の配線１０３の一部に達する接続
孔１０５を形成する。この時、接続孔１０５の底部の第
１の配線１０３表面の窒化チタン膜１０３ｅは、エッチ
ングせずに残しておく。
例として挙げたに過ぎず、それらに限定されるものでは
ない。図１（ａ）に示すように、既に、トランジスタ等
が形成された基板１０１上に、絶縁膜としてのシリコン
酸化膜１０２を堆積し、更に、３０ｎｍの膜厚のチタン
膜１０３ａ、５０ｎｍの膜厚の窒化チタン膜１０３ｂを
スパッタ堆積する。次に、４５０ｎｍの膜厚のアルミニ
ウム合金膜１０３ｃをスパッタ堆積する。次いで、大気
暴露により、アルミニウム合金膜１０３ｃ表面に、酸化
層（主に酸化アルミニウム）を形成する。次いで、２５
ｎｍの膜厚のチタン膜１０３ｄ、５０ｎｍの膜厚の窒化
チタン膜１０３ｅを順にスパッタ堆積し、第１の配線１
０３をドライエッチングによりパターン形成する。次い
で、高密度プラズマＣＶＤ法によりシリコン酸化膜から
なる層間絶縁膜１０４を１．８μｍ堆積後、ＣＭＰ（Ｃ
ｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈ
ｉｎｇ）技術を用いて層間絶縁膜の平坦化を行う。次い
で、ドライエッチングにより層間絶縁膜１０４の一部を
選択的に除去し、第１の配線１０３の一部に達する接続
孔１０５を形成する。この時、接続孔１０５の底部の第
１の配線１０３表面の窒化チタン膜１０３ｅは、エッチ
ングせずに残しておく。
【００２２】次いで、図１（ｂ）に示すように、Ａｒ逆
スパッタにより、接続孔１０５の底部の窒化チタン膜１
０３ｅを１０ｎｍの膜厚分のみエッチングした後、５０
ｎｍの膜厚の窒化チタン膜１０６をスパッタ堆積する。
この時も、Ａｒ逆スパッタ後に、接続孔１０５の底部の
窒化チタン膜１０３ｅの一部は残るようにする。次い
で、ブランケットタングステンＣＶＤ法により、４５０
℃程度に基板を加熱して、ＷＦ6、ＳｉＨ4、Ｈ2ガスに
より、タングステン膜１０７ａを堆積し、接続孔１０５
を埋設すると共に層間絶縁膜１０４の上を覆う。
スパッタにより、接続孔１０５の底部の窒化チタン膜１
０３ｅを１０ｎｍの膜厚分のみエッチングした後、５０
ｎｍの膜厚の窒化チタン膜１０６をスパッタ堆積する。
この時も、Ａｒ逆スパッタ後に、接続孔１０５の底部の
窒化チタン膜１０３ｅの一部は残るようにする。次い
で、ブランケットタングステンＣＶＤ法により、４５０
℃程度に基板を加熱して、ＷＦ6、ＳｉＨ4、Ｈ2ガスに
より、タングステン膜１０７ａを堆積し、接続孔１０５
を埋設すると共に層間絶縁膜１０４の上を覆う。
【００２３】次いで、図１（ｃ）に示すように、接続孔
１０５を除く層間絶縁膜１０４上のタングステン膜と窒
化チタン膜をＣＭＰにより除去し、接続孔１０５内にタ
ングステンプラグ１０７ｂを残す。次いで、３０ｎｍの
膜厚のチタン膜１０８ａ、５０ｎｍの膜厚の窒化チタン
膜１０８ｂ、４５０ｎｍの膜厚のアルミニウム合金膜１
０８ｃ、５０ｎｍの膜厚の窒化チタン膜１０８ｄを順に
堆積後、第２の配線１０８をドライエッチングによりパ
ターン形成する。
１０５を除く層間絶縁膜１０４上のタングステン膜と窒
化チタン膜をＣＭＰにより除去し、接続孔１０５内にタ
ングステンプラグ１０７ｂを残す。次いで、３０ｎｍの
膜厚のチタン膜１０８ａ、５０ｎｍの膜厚の窒化チタン
膜１０８ｂ、４５０ｎｍの膜厚のアルミニウム合金膜１
０８ｃ、５０ｎｍの膜厚の窒化チタン膜１０８ｄを順に
堆積後、第２の配線１０８をドライエッチングによりパ
ターン形成する。
【００２４】本発明の効果を以下の試料を用いて評価を
行った。シリコン基板上にシリコン酸化膜を堆積したも
のの上に、５０ｎｍの膜厚の窒化チタン膜、４５０ｎｍ
の膜厚のAl-0.5wt%Cu合金膜、２５ｎｍの膜厚のチタン
膜、５０ｎｍの膜厚の窒化チタン膜を、順にスパッタ堆
積した。Al-0.5wt%Cu合金膜の下層の窒化チタン膜堆積
後は、大気暴露した。
行った。シリコン基板上にシリコン酸化膜を堆積したも
のの上に、５０ｎｍの膜厚の窒化チタン膜、４５０ｎｍ
の膜厚のAl-0.5wt%Cu合金膜、２５ｎｍの膜厚のチタン
膜、５０ｎｍの膜厚の窒化チタン膜を、順にスパッタ堆
積した。Al-0.5wt%Cu合金膜の下層の窒化チタン膜堆積
後は、大気暴露した。
【００２５】また、Al-0.5wt%Cu膜堆積後、大気暴露を
行ったものと、行わなかったものを用意した。また、そ
れぞれの試料に、４５０℃、３０分間の窒素雰囲気中で
の熱処理を施した。
行ったものと、行わなかったものを用意した。また、そ
れぞれの試料に、４５０℃、３０分間の窒素雰囲気中で
の熱処理を施した。
【００２６】その結果、熱処理前の層抵抗値は、大気暴
露の有無に依らず、６７ｍΩ／□であった。一方、熱処
理後では、大気暴露を行わなかった試料の層抵抗は、７
８ｍΩ／□であるのに対し、大気暴露を行った試料の層
抵抗は、７３ｍΩ／□と低い値となった。大気暴露が行
った場合も、熱処理により、層抵抗が増加しているの
で、Al-0.5wt%Cu合金膜とチタン膜の反応を完全に阻止
できているわけではないが、大気暴露が無い場合に比
べ、層抵抗の増加を明らかに低く抑えることができる。
露の有無に依らず、６７ｍΩ／□であった。一方、熱処
理後では、大気暴露を行わなかった試料の層抵抗は、７
８ｍΩ／□であるのに対し、大気暴露を行った試料の層
抵抗は、７３ｍΩ／□と低い値となった。大気暴露が行
った場合も、熱処理により、層抵抗が増加しているの
で、Al-0.5wt%Cu合金膜とチタン膜の反応を完全に阻止
できているわけではないが、大気暴露が無い場合に比
べ、層抵抗の増加を明らかに低く抑えることができる。
【００２７】これらの結果から、Al-0.5wt%Cu膜をスパ
ッタ堆積後に、大気暴露を行うことにより、Al-0.5wt%C
u合金膜の表面が酸化され、この酸化層が、Al-0.5wt%Cu
合金膜とチタン膜の反応を抑制し、配線の高抵抗化が抑
制できていることは明らかである。
ッタ堆積後に、大気暴露を行うことにより、Al-0.5wt%C
u合金膜の表面が酸化され、この酸化層が、Al-0.5wt%Cu
合金膜とチタン膜の反応を抑制し、配線の高抵抗化が抑
制できていることは明らかである。
【００２８】
【発明の効果】本発明によれば、アルミニウム合金膜を
形成後に、アルミニウム合金膜の表面を酸化処理し、チ
タン膜との間に酸化層を介在させることにより、アルミ
ニウム合金膜とチタン膜との反応を防ぎ、後工程におい
て熱処理を施しても、配線抵抗の増加を抑えることがで
きる。
形成後に、アルミニウム合金膜の表面を酸化処理し、チ
タン膜との間に酸化層を介在させることにより、アルミ
ニウム合金膜とチタン膜との反応を防ぎ、後工程におい
て熱処理を施しても、配線抵抗の増加を抑えることがで
きる。
【図１】本発明の一実施形態であるアルミ配線を半導体
基板上の任意の層に設けられらコンタクトプラグの第１
の配線として用いる場合の製造工程を示す。
基板上の任意の層に設けられらコンタクトプラグの第１
の配線として用いる場合の製造工程を示す。
【図２】本発明の一実施形態であるアルミ配線の断面図
を示す。
を示す。
１０１ トランジスタ等が形成された基板 １０２ シリコン酸化膜 １０３ 第１の配線 １０３ａ チタン膜 １０３ｂ 窒化チタン膜 １０３ｃ アルミニウム合金膜 １０３ｄ チタン膜 １０３ｅ 窒化チタン膜 １０４ 層間絶縁膜 １０５ 接続孔 １０６ 窒化チタン膜 １０７ａ タングステン膜 １０７ｂ タングステンプラグ １０８ 第２の配線 １０８ａ チタン膜 １０８ｂ 窒化チタン膜 １０８ｃ アルミニウム合金膜 １０８ｄ 窒化チタン膜 １０９ 酸化層 ２０１ チタン膜 ２０２ 窒化チタン膜 ２０３ アルミニウム合金膜 ２０４ チタン膜 ２０５ 窒化チタン膜 ２０６ 酸化層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｈ０１Ｌ 21/203 Ｈ０１Ｌ 21/90 Ａ Ｌ Ｆターム(参考） 4M104 BB02 BB03 BB14 BB18 BB30 CC01 DD08 DD16 DD37 DD46 DD89 FF07 FF08 FF13 FF17 FF18 FF22 FF27 HH05 HH15 5F004 AA11 AA16 DB03 DB09 DB12 EB01 EB02 EB03 FA01 5F033 HH08 HH09 HH18 HH33 JJ19 JJ33 KK08 KK09 KK18 KK33 MM05 MM08 MM15 NN06 PP07 PP15 QQ08 QQ11 QQ37 QQ48 QQ73 QQ89 RR03 RR04 SS15 SS26 XX09 5F103 AA08 DD28 HH03 PP03 PP06 PP07 PP12 PP15
Claims (9)
- 【請求項１】 アルミニウム合金膜に接して上層に、チ
タン膜と、このチタン膜に接して上層に窒化チタン膜を
有するアルミ配線であって、 アルミニウム合金膜の上表面を酸化処理することによ
り、チタン膜とアルミニウム合金膜の間に酸化層を設け
たことを特徴とするアルミ配線。 - 【請求項２】 前記アルミニウム合金膜に接して下層が
窒化チタン膜であることを特徴とする請求項１記載のア
ルミ配線。 - 【請求項３】 前記窒化チタン膜に接して下層がチタン
膜であることを特徴とする請求項２記載のアルミ配線。 - 【請求項４】 前記アルミニウム合金膜の上表面の酸化
処理が大気暴露による酸化処理であることを特徴とする
請求項１〜３のいずれかに記載のアルミ配線。 - 【請求項５】 半導体基板上の任意の層に形成された絶
縁膜を貫通し、前記絶縁層の下層に設けられた第１の配
線と前記絶縁層の上層に設けられた第２の配線とを電気
的に接続する導電性接続孔を有する半導体装置であっ
て、 少なくとも第１の配線が、請求項１〜４のいずれかに記
載のアルミ配線であることを特徴とする半導体装置。 - 【請求項６】 前記導電性接続孔が、タングステンプラ
グであることを特徴とする請求項５記載の半導体装置。 - 【請求項７】 半導体基板上に絶縁膜を形成する工程
と、該絶縁膜上に窒化チタン膜を形成する工程と、該窒
化チタン膜上にアルミニウム合金膜を形成する工程と、
該アルミニウム合金膜の上表面を酸化処理する工程と、
前記酸化処理したアルミニウム合金膜上にチタン膜を形
成する工程と、前記チタン膜上に窒化チタン膜を形成す
る工程と、を含む半導体装置の製造方法。 - 【請求項８】 前記絶縁膜上に窒化チタン膜を形成する
工程において、前記絶縁膜上に、チタン膜を形成してか
ら、このチタン膜上に窒化チタン膜を形成することを特
徴とする請求項７記載の半導体装置の製造方法。 - 【請求項９】 前記アルミニウム合金膜の上表面の酸化
処理が、大気暴露であることを特徴とする請求項７また
は８記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10353029A JP2000183063A (ja) | 1998-12-11 | 1998-12-11 | 半導体装置及びその製造方法 |
| KR1019990056197A KR20000048042A (ko) | 1998-12-11 | 1999-12-09 | 알루미늄 배선과 반도체 장치 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10353029A JP2000183063A (ja) | 1998-12-11 | 1998-12-11 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183063A true JP2000183063A (ja) | 2000-06-30 |
Family
ID=18428093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10353029A Pending JP2000183063A (ja) | 1998-12-11 | 1998-12-11 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2000183063A (ja) |
| KR (1) | KR20000048042A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081020A (ja) * | 2005-09-13 | 2007-03-29 | Denso Corp | 半導体装置の製造方法 |
| CN113169055A (zh) * | 2018-12-05 | 2021-07-23 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
-
1998
- 1998-12-11 JP JP10353029A patent/JP2000183063A/ja active Pending
-
1999
- 1999-12-09 KR KR1019990056197A patent/KR20000048042A/ko not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007081020A (ja) * | 2005-09-13 | 2007-03-29 | Denso Corp | 半導体装置の製造方法 |
| CN113169055A (zh) * | 2018-12-05 | 2021-07-23 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
| DE112018008193T5 (de) | 2018-12-05 | 2021-10-14 | Mitsubishi Electric Corporation | Halbleitereinheit und verfahren zur herstellung einer halbleitereinheit |
| US11482607B2 (en) | 2018-12-05 | 2022-10-25 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing semiconductor device |
| CN113169055B (zh) * | 2018-12-05 | 2023-08-08 | 三菱电机株式会社 | 半导体装置及半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000048042A (ko) | 2000-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8035230B2 (en) | Semiconductor device and method for manufacturing same | |
| JP5103914B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP3216345B2 (ja) | 半導体装置及びその作製方法 | |
| US20040004288A1 (en) | Semiconductor device and manufacturing method of the same | |
| JP2845788B2 (ja) | コンタクトホールのプラグ形成方法 | |
| JP2000183168A (ja) | 半導体装置の配線構造及びその形成方法 | |
| JPH05206135A (ja) | 半導体装置の製造方法 | |
| JP2701751B2 (ja) | 半導体装置の製造方法 | |
| JPH02125447A (ja) | 半導体装置およびその製造方法 | |
| JP2000183063A (ja) | 半導体装置及びその製造方法 | |
| JP2000068269A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS5910064B2 (ja) | 多層配線構造の製造方法 | |
| KR20100011799A (ko) | 반도체 소자의 제조방법 | |
| JPS61214538A (ja) | 配線構造体の製造方法 | |
| JPH0992649A (ja) | 半導体装置の配線構造およびその製造方法 | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JPH04242960A (ja) | 集積回路用配線 | |
| JP2001127153A (ja) | 半導体装置およびその製法 | |
| JP3592209B2 (ja) | 半導体装置の製造方法 | |
| JP3731497B2 (ja) | 半導体装置及びその作製方法 | |
| JP2723023B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000277522A (ja) | 半導体装置とその製造方法 | |
| JPH0529258A (ja) | 半導体装置の製造方法 | |
| JPS62235775A (ja) | 半導体装置およびその製造方法 | |
| JPH01270333A (ja) | 半導体装置の製造方法 |