JPH01270333A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要］ 半導体装置の製造方法、特に高密麿、高集積化する半導
体素子において上・下層配線間と接続するコンタクトホ
ール部の製造方法に関し、該ヒ・下層配線間のコンタク
トホール部において開の発生を無くし、上層配線の再生
と、コンタクト特性の安定化と、生産歩溜りの向上とを
図ることを目的とし、 その形成工程を基板上に第１Ｎ目の配線と、選ｔＲ的に
開口された開口部を有する層間絶縁膜とを順次積層する
工程と、 前記開口部を含む前記層間絶縁膜上に多結晶半導体膜を
形成する工程と、 前記多結晶半導体膜を選択的に除去して、前記開口部に
該多結晶半導体膜を埋め込む工程と、前記開口部を含む
前記層間絶縁ＷＱｔ−に金属■りを形成する工■７と、 前記基板を熱処理して、前記間口部にｔ！！めｉ♂まれ
た多結晶半導体膜をシリサイド化することにより、前記
開口部に金属シリサイドを形成するＴ稈と、 前記層間絶縁膜上の金属膜を除去する工程と、前記基板
トに第２層目の配線を形成する工程を有することを含み
構成する。

〔産業上の利用分野） 本発明は半導体装置の製造方法に関するものであり、更
に詳しく言えば高密崖、高集積化する１６導体装置の−
Ｅ・下層配線間の接続方法に関するものであるつ 〔従来の技術〕 第３図は従来例を説明する図であり、従来例の半導体製
造方法に係る多層配線構造図を示している７ 図において、１は基板、２はアルミニウム若しくはアル
ミニウム合金から成る下層配線、３はＳｉＯ□やＳｉ＊
Ｎａ　、　　ＰＳＧ膜等の層間絶＄１１１＜１．４は上
層配ｖＡ５と下層配線２とを接続するコンタクトホール
、なお５はアルミニウム若しくはアルミニウム合金から
なる上層配線である。

また、６は開であり、スパッタ法、バイアススパッタ法
によりアルミニウム若しくはアルミニウム合金を成長し
てト層配置１１５を形成した際に発生するものである。

なお■６は５．（ｅ原子成長時の熱膨張が成長終了時の
収縮により発生すると考えられ、コンタクト抵抗を増加
させたり、多層配線の陥没の原因となることがある。

〔発明が解決しようとする！％ｉ頭１ ところで従来例によれば上・下層配線２．５の接続方法
は下層のアルミニウム若［７くはアルミニウム・合金か
らなる配線２−ヒにコンタクトホール４を介して上層の
アルミニウム若しくはアルミニウム合金をスパッタ法や
バイアススパッタ法により行っている。

このため、コンタクトホール４に開６を発生することが
あり、これによりコンタクト抵抗が増加したり、後工程
のＰ８処理等により配線が陥没するという第１の課題が
ある。

また、コンタクトホール４内部も当然Ｆ、１ｌＰ１！、
線５と同質の金属により埋めｉ＾まれている７このため
、Ｌ層配線５の設計変更やゴミ等の耐着により謹−ヒ層
配ｗＡ５を再生しようとする場合、例えば硝酸等のエツ
チング溶液により上層配線５を除去するとき上層配線５
と下層配線２のエツチングレートは同じなので、下層配
！１ｉ１２もオーバーエンチングされアルミニウム若し
くはアルミニウム合金の欠陥を招くことがある。

これにより、再生不能の半導体うエバが多くなり、生産
歩留りが低下するという第２のｉ！題がある。

本発明はかかる従来例の課題に迄み創作されたものであ
り、ヒ・下層配線間のコンタクトホール部において髭の
発生を無くし、１−層配線の再生と、コンタクト特性の
安定化と、生産歩留りの向−Ｆとを図ることを可能とす
る半導体装置の製造方法の提供を目的とする、 〔シ！！閂を解決する手段〕 本発明の半導体装置の製造方法は、その原理図を第１図
に、その一実施例を第２図に示すように、その形成工程
を基［１１−１：に第１１目の配線１２と、選択的に開
口された開口部１４を存する層間絶縁膜１３とを順次積
層する工程と、前記開口部１４を含む前記層間絶縁膜１
３上に多結晶半１体膜１５を形成する工程と、前記多結
晶半導体膜１５を選択的に除去して、前記開口部１４に
該多結晶半導体膜１５を埋め込む工程と、 前記開口部１４を含む前記層間絶縁膜１３上に金属膜１
６を形成する工程と、 前記基板１１を熱処理して、前記開口部＋４に埋め込ま
れた多結晶半導体膜１５をシリサイド化することにより
、前記開口部１４に金属シリサイド１６．ａを形成する
工程と、 前記層間絶縁膜１３上の金属Ｆ１１６を除去する工程と
、 前記基板ｌｌ上に第２１１ｉ目の配線１７を形成する工
程を有することを特徴とし、上記目的を達成する。

〔作用〕

本発明は、上・下層配線間を接続する開口部に多結晶シ
リコン層を形成したのち、該多結晶シリコン層を金属シ
リサイド化する工程ををしている。

本発明によれば、従来例の上・下層配線を接続する場合
のようにコンタクトホール部にスパ７り法等によりＭを
形成しないので開口部において、Ｍ原子成長時の基板の
加熱による熱膨張やその収縮等を原因とする靭の発生を
１ｉＦｌ＋トすることが可能となる。

これによりコンタクト抵抗の安定化や多層配線の陥没等
を無くすことが可能となる。

また、本発明は、開口部に多結晶半導体膜を埋め込んだ
後に、金属膜を形成し、さらに熱処理をして金属シリサ
イド膜を形成している。このため、開口部内を完全に多
結晶Ｊ導体膜により埋めることができるので金属膜の熱
処理によって開口部全体のシリサイド化が可能となる。

また、金属シリサイド膜は耐酸性が強く、酸性のエツチ
ング液に対し、上層配線とエツチングレートが異なるの
で上層配線の設計変更等による既存の上層配線を硝酸の
エツチング溶融等により除去する場合においても下層配
線を保護することが可能となる。

〔実施例〕

次に図を参照しながら本発明の実施例について説明する
。

第１．２図は本発明の実施例に係る半導体装置製造方法
の説明図であり、第１図は本発明の実施例に係る半導体
装置の製造方法の原理図を示している。

図において、基板＋１上に形成したアルミニウム若しく
はアルミニウム合金から成る第１の配線１２と、同様に
アルミニウム等からなる第２の配線１７とを層間絶縁１
ｌｌ１１３の開口部１４を介して接続する場合、開口部
１４内を第２の配線１７と異なる性質、かつｒＪ１周加
工容易な金属シリサイド膜１６ａにより形成する７ このため、従来例の上・下層配線を接続する場合のよう
に上層配線と同材料を用いないので開口部１４において
、Ｍ原子成長時の基板の加熱による熱膨張やその収縮等
を原因とする門の発生を阻１卜することが可能となる。

また、従来例と異なり化学気相成長法等の方法を用い、
開口部１４に多結晶シリコン層を埋め込むので、微小な
コンタクトホールを完全に埋め込むことができる。

これにより、コンタクト抵抗の安定化や多層配線の陥没
等を無くすことが可能となる。

第２図は本発明の１施例の半導体装置の製ｉ龜方法に係
る多層配線の形成Ｔ稈図である、図において、まずトラ
ンジスタや抵抗票子等の所定形成工程を経た基板ｌｌ上
に、アルミニウム若しくはアルミニウムの合金からなる
第１層目の配線１２を形成する。なお第１肩目の配線１
２はスパッタ法やバイアススパッタ法等により膜厚１　
　〜〔μｍ〕程変に形成される０次いで、第１層目の配
線１２を層間絶縁膜１３により絶縁する。その後ｈａ配
！！１ｔ１７との接続のためのコンタクトホールとして
、層間絶ｔｉｌｌ１３を不図示のレジストをマスクにし
てＲＩＥ法等の異方性エツチングにより選択的に除去し
、開口部１４を形成する（同図（ａ））。

次に、開口部１４を設けた層間絶縁Ｉｌｌ！１３上にＣ
ＶＤ法によりｌ１９Ｔ￥１　　（μｍ）程変ノボリｓＩ
膜！５を形成する。なおポリ５ｉｌｌＷ　１５はＭ原子
のスバフタ成長等と異なり５ＩＨａガス等による化学気
相成長のため開口部１４の隅りまで完全に成長すること
ができるので髪の発生が生じない（同図（ｂ））。

次いでポリＳｉ膜１５を機械的研磨等により層間ｗＡ縁
［１３が露出するまでエツチングをし、基＋ｉ１１を平
り口化し開口部１４にポリ５ｉｌｌＷＩ５を埋め込む（
同図（Ｃ））、 次に、基板ｌｌ十に膜厚１０００　ｒ人〕稈変の白金（
Ｐｔ）膜１６をスパッタ法等により形成する。

なお、ｐｔｌｌ＃１６の他に、耐酸性かつシリサイド化
容易な金属、例えばチタン（Ｔり　、タングステン（Ｗ
）及びモリブデン（Ｍｏ）等を用いても良い（同図（ｄ
））。

その１々、基板１１を熱処理して開口部１４のポリＳ’
＋膜１５をシリサイドして該開口部１４に白金シリサイ
ド膜１６ａを形成する。なお熱処理条件は、Ｎ、雰囲気
中において、加熱′ａ変を４５０（’Ｃ〕Ｉｇ度、加か
時間を１５〜３０分とする（同図（ｅ））。

次に、未反応のＩ’ＬＩｌ？＋６を全面除去する６その
エツチング溶液は、王水を用いる（同図（「）７次いで
、上層配線としてスパッタ法やバイアススパッタ法等に
より〃原子を成長して、第２層目の配線１７を形成する
（同図ｇ））。

これ等により本発明の実り細例に係る半導体装置の多層
配線を形成することができるに のようにして開口部１４にＣＶＤ法等によるボ’ＪＳｉ
膜１５を埋め込んだ後にＰｔ１ｌ？＋６を形成し、さら
に熱処理をしてｐｔシリサイド膜＋６ａを形成している
う このため、開口部１４内を完全にポリＳｉ膜１５に、ｉ
　＃’ｌ　を甲めることができるのでｐｔＭＩ　６の熱
処理によって開口部全体のシリサイド化が可能となろう
また、開のないｐｔシリサイドＲ９１６ａは耐酸性が強
いので、上層配線（第２１！ｉ目の配線＋７）の設計変
更や塵埃を清浄化するために行なう上層配線の再７Ｆ処
理、すなわち表面酸化等により既存の上層配線を硝酸等
のエツチング溶液等により除去する場合においても、下
層配線（第１層目の配線＋２）を保護することが可能と
なる。

〔発明の効果） 以」二説明したように本発明によれば、ト・下層配線間
のコンタクトホールを金属シリサイドにより理込むこと
によりＲの発生を阻止すること、コンタクト部の耐酸性
の向上を図ることが可能となこれにより電気特性の良好
な多層配線を形成すること、及び上層配線の設計変更等
の百ケ処理を効率良くできるので微細化、高集積化する
半導体装置を歩溜まり良く製造することが可能となる。

【図面の簡単な説明】

第１図は、本発明の実施例に係る半導体装置の９３造方
法の原理図、 第２図は、本発明の″Ｘ施例の半導体装置の製造方法に
係る多層配線の形成工程図、 第３図は、従来例の半導体製ｉ前方法に係る多層配線ｔ
Ｊ造図である。 （符号の説明） １．１１・・・基板、 ２．１２・・・下層配線（第１層目又は第１の配ｔ９Ｉ
）、３．１３・・・層間絶縁膜、 ４．１４・・・コンタクトホール（間口部）、５．１７
・・・上層配線（第２層目又は第２の配線）、６・・・
■、 １５・・・ポリ５ｉ１９（多結晶半導体膜）、１６・・
・ｐｔ膜（金属膜）、 １６ａ・・・白金シリサイド膜（金属シリサイド膜）。 （ｄ） （ｅ）

Claims (1)

1. 【特許請求の範囲】 　基板（１１）上に第１層目の配線（１２）と、選択的
   に開口された開口部（１４）を有する層間絶縁膜（１３
   ）とを順次積層する工程と、 前記開口部（１４）を含む前記層間絶縁膜（１３）上に
   多結晶半導体膜（１５）を形成する工程と、 前記多結晶半導体膜（１５）を選択的に除去して、前記
   開口部（１４）に該多結晶半導体膜（１５）を埋め込む
   工程と、 前記開口部（１４）を含む前記層間絶縁膜（１３）上に
   金属膜（１６）を形成する工程と、前記基板（１１）を
   熱処理して、前記開口部（１４）に埋め込まれた多結晶
   半導体膜（１５）をシリサイド化することにより、前記
   開口部（１４）に金属シリサイド（１６ａ）を形成する
   工程と、前記層間絶縁膜（１３）上の金属膜（１６）を
   除去する工程と、 前記基板（１１）上に第２層目の配線（１７）を形成す
   る工程を有することを特徴とする請求項１記載の半導体
   装置の製造方法。