JP3099381B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3099381B2 JP3099381B2 JP03016205A JP1620591A JP3099381B2 JP 3099381 B2 JP3099381 B2 JP 3099381B2 JP 03016205 A JP03016205 A JP 03016205A JP 1620591 A JP1620591 A JP 1620591A JP 3099381 B2 JP3099381 B2 JP 3099381B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- silicon oxide
- wiring
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特に多層配線を有する半導体装置及びその
製造方法に関する。
方法に関し、特に多層配線を有する半導体装置及びその
製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置は、プラズマ気相成長
法（以下、Ｐ−ＣＶＤ法と記す）による酸化シリコン膜
とシリカ塗布膜とを順次積層して設けた２層構造の層間
絶縁膜のシリカ塗布膜の上面をエッチバックし、平坦化
した層間絶縁膜が用いられている。
法（以下、Ｐ−ＣＶＤ法と記す）による酸化シリコン膜
とシリカ塗布膜とを順次積層して設けた２層構造の層間
絶縁膜のシリカ塗布膜の上面をエッチバックし、平坦化
した層間絶縁膜が用いられている。
【０００３】図４は従来の半導体装置の一例を示す断面
図である。
図である。
【０００４】図４に示すように、シリコン基板１の上に
形成さた酸化シリコン膜２の上にアルミニウム層３を堆
積してパターニングし、下層配線を形成する。次に、下
層配線を含む表面にＰ−ＣＶＤ法により酸化シリコン膜
１１を０．５μｍの厚さに堆積した後、シリカ塗布膜１
０を０．２〜０．３μｍの厚さに塗布して表面を平滑化
する。次に、全面をエッチバックして酸化シリコン膜１
１の最上面のシリカ塗布膜１０を除去して表面を平坦化
し、全面にＰ−ＣＶＤ法により酸化シリコン膜１２を
０．５μｍの厚さに堆積する。このように、シリカ塗布
膜１０を用いることにより、酸化シリコン膜１１の表面
の凹凸を平坦化している。十分な平坦性を得るために
は、下層配線の間隔と酸化シリコン膜１１及びシリカ塗
布膜１０の膜厚に強く依存し、酸化シリコン膜１１を厚
目に設ける方が平坦性は良好である。
形成さた酸化シリコン膜２の上にアルミニウム層３を堆
積してパターニングし、下層配線を形成する。次に、下
層配線を含む表面にＰ−ＣＶＤ法により酸化シリコン膜
１１を０．５μｍの厚さに堆積した後、シリカ塗布膜１
０を０．２〜０．３μｍの厚さに塗布して表面を平滑化
する。次に、全面をエッチバックして酸化シリコン膜１
１の最上面のシリカ塗布膜１０を除去して表面を平坦化
し、全面にＰ−ＣＶＤ法により酸化シリコン膜１２を
０．５μｍの厚さに堆積する。このように、シリカ塗布
膜１０を用いることにより、酸化シリコン膜１１の表面
の凹凸を平坦化している。十分な平坦性を得るために
は、下層配線の間隔と酸化シリコン膜１１及びシリカ塗
布膜１０の膜厚に強く依存し、酸化シリコン膜１１を厚
目に設ける方が平坦性は良好である。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
装置は、層間絶縁膜の表面をシリカ塗布膜により平坦化
しているが、塗布膜を用いることによりパターン依存性
が大きくなっている。即ち、下層配線の間隔が狭く配置
されている場所では、シリカ塗布膜の溜りが多くある程
度の平坦性は得られているが、下層配線の間隔がある範
囲内で上層配線のステップカバリッジが悪くなる領域が
発生する。その領域は、酸化シリコン膜の膜厚及び下層
配線の膜厚に強く依存するが、一般的には１．０〜２．
０μｍの範囲に存在する。最悪の場合、上層配線が断線
する場合もある。
装置は、層間絶縁膜の表面をシリカ塗布膜により平坦化
しているが、塗布膜を用いることによりパターン依存性
が大きくなっている。即ち、下層配線の間隔が狭く配置
されている場所では、シリカ塗布膜の溜りが多くある程
度の平坦性は得られているが、下層配線の間隔がある範
囲内で上層配線のステップカバリッジが悪くなる領域が
発生する。その領域は、酸化シリコン膜の膜厚及び下層
配線の膜厚に強く依存するが、一般的には１．０〜２．
０μｍの範囲に存在する。最悪の場合、上層配線が断線
する場合もある。
【０００６】また、下層配線が疎な場合、シリカ塗布膜
の溜りが少なく、図４に示すように、段差ｄが大きくな
り、３層配線以上の配線層を形成する場合、下地の段差
ｄが影響し、ステップカバリッジの低下あるいはヴィア
ホールの開口性の低下等の問題が発生する可能性があ
る。更に、下層配線に対してヴィアホールのマージンが
無く、目合せずれ等で外抜きになった場合、ヴィアホー
ル内に凹部が形成され、ヴィアホール部での上層配線の
断線を引き起こすことがある。
の溜りが少なく、図４に示すように、段差ｄが大きくな
り、３層配線以上の配線層を形成する場合、下地の段差
ｄが影響し、ステップカバリッジの低下あるいはヴィア
ホールの開口性の低下等の問題が発生する可能性があ
る。更に、下層配線に対してヴィアホールのマージンが
無く、目合せずれ等で外抜きになった場合、ヴィアホー
ル内に凹部が形成され、ヴィアホール部での上層配線の
断線を引き起こすことがある。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に設けた絶縁膜上に形成したアルミニウム
層からなる金属配線と、前記アルミニウム層の上面およ
び側面のうち上面のみに被着形成した高融点金属層と、
前記アルミニウム層の側面に被着形成したアルミナ膜
と、前記絶縁膜上に選択成長させて前記金属配線と同等
の厚さに堆積し前記金属配線を含む上面を平坦化する酸
化シリコン膜からなる第１の層間絶縁膜と、前記酸化シ
リコンを含む表面に設けた第２の層間絶縁膜とを有す
る。
半導体基板上に設けた絶縁膜上に形成したアルミニウム
層からなる金属配線と、前記アルミニウム層の上面およ
び側面のうち上面のみに被着形成した高融点金属層と、
前記アルミニウム層の側面に被着形成したアルミナ膜
と、前記絶縁膜上に選択成長させて前記金属配線と同等
の厚さに堆積し前記金属配線を含む上面を平坦化する酸
化シリコン膜からなる第１の層間絶縁膜と、前記酸化シ
リコンを含む表面に設けた第２の層間絶縁膜とを有す
る。
【０００８】また、本発明の半導体装置の製造方法は、
半導体基板上に設けた絶縁膜上にアルミニウム層と前記
アルミニウム層の上面に高融点金属層を設けた２層構造
の配線を選択的に設ける工程と、前記アルミニウム層の
側面を酸化してアルミナ膜を形成する工程と、液相選択
成長により前記絶縁膜上に酸化シリコン膜を選択成長さ
せて配線を含む表面を平坦化する第１の層間絶縁膜を形
成する工程と、前記第１の層間絶縁膜を含む表面に第２
の層間絶縁膜を形成する工程とを含んで構成される。
半導体基板上に設けた絶縁膜上にアルミニウム層と前記
アルミニウム層の上面に高融点金属層を設けた２層構造
の配線を選択的に設ける工程と、前記アルミニウム層の
側面を酸化してアルミナ膜を形成する工程と、液相選択
成長により前記絶縁膜上に酸化シリコン膜を選択成長さ
せて配線を含む表面を平坦化する第１の層間絶縁膜を形
成する工程と、前記第１の層間絶縁膜を含む表面に第２
の層間絶縁膜を形成する工程とを含んで構成される。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１（ａ）〜（ｃ）及び図２は本発明の第
１の実施例を説明するための工程順に示した半導体チッ
プの断面図である。
１の実施例を説明するための工程順に示した半導体チッ
プの断面図である。
【００１１】まず、図１（ａ）に示すように、シリコン
基板１の上に酸化シリコン膜２を設け、酸化シリコン膜
２の上にスパッタ法により厚さ０．６〜１μｍのアルミ
ニウム層３及び厚さ０．１μｍのＴｉＷ層４を順次堆積
して設け、反応性イオンエッチングによりＴｉＷ層４及
びアルミニウム層３を選択的に順次エッチングして積層
構造の下層配線を形成する。
基板１の上に酸化シリコン膜２を設け、酸化シリコン膜
２の上にスパッタ法により厚さ０．６〜１μｍのアルミ
ニウム層３及び厚さ０．１μｍのＴｉＷ層４を順次堆積
して設け、反応性イオンエッチングによりＴｉＷ層４及
びアルミニウム層３を選択的に順次エッチングして積層
構造の下層配線を形成する。
【００１２】次に、図１（ｂ）に示すように、温度２０
℃の過酸化水素水に１〜２分間浸漬することによりアル
ミニウム層３の側面にアルミナ膜５を形成する。
℃の過酸化水素水に１〜２分間浸漬することによりアル
ミニウム層３の側面にアルミナ膜５を形成する。
【００１３】次に、図１（ｃ）に示すように、Ｈ2 Ｓｉ
Ｆ6 （ケイフッ化水素酸）水溶液に二酸化シリコン粉末
を溶解して飽和させた水溶液にフッ化水素酸を消費させ
る添加物（例えばホウ酸）を添加して過飽和状態に保た
れた水溶液中に基板を浸して温度を２０〜６０℃（好ま
しくは５０℃）に保つことにより、酸化シリコン膜２の
表面に４０〜８０ｎｍ／ｈの成長速度で酸化シリコン膜
６を選択成長させ、上面を平坦化する。ここで、液相成
長による酸化シリコン膜６はフォレジスト膜のような有
機膜上には成長しない特徴がある。更に無機膜において
もタングステン層又は金属やＴｉＷ層上にも成長しない
特徴がある。この選択成長におけるメカニズムについて
は、詳細な事はわかっていないが、現在のところ上記の
過飽和水溶液中に含まれるフッ化水素酸によるエッチン
グ特性が関与していると考えられている。つまり、フッ
化水素の消費を行うような材質において成長が進みそれ
以外の場合は、成長しないということが考えられる。
Ｆ6 （ケイフッ化水素酸）水溶液に二酸化シリコン粉末
を溶解して飽和させた水溶液にフッ化水素酸を消費させ
る添加物（例えばホウ酸）を添加して過飽和状態に保た
れた水溶液中に基板を浸して温度を２０〜６０℃（好ま
しくは５０℃）に保つことにより、酸化シリコン膜２の
表面に４０〜８０ｎｍ／ｈの成長速度で酸化シリコン膜
６を選択成長させ、上面を平坦化する。ここで、液相成
長による酸化シリコン膜６はフォレジスト膜のような有
機膜上には成長しない特徴がある。更に無機膜において
もタングステン層又は金属やＴｉＷ層上にも成長しない
特徴がある。この選択成長におけるメカニズムについて
は、詳細な事はわかっていないが、現在のところ上記の
過飽和水溶液中に含まれるフッ化水素酸によるエッチン
グ特性が関与していると考えられている。つまり、フッ
化水素の消費を行うような材質において成長が進みそれ
以外の場合は、成長しないということが考えられる。
【００１４】一方、アルミニウム層を配線材として用い
る場合、上記の過飽和水溶液中に含まれるフッ化水素酸
により、アルミニウムが溶出するという現象がある。こ
れを防止するために配線のアルミニウム層３の側面にア
ルミナ膜を形成する。
る場合、上記の過飽和水溶液中に含まれるフッ化水素酸
により、アルミニウムが溶出するという現象がある。こ
れを防止するために配線のアルミニウム層３の側面にア
ルミナ膜を形成する。
【００１５】次に、図２に示すように、全面にＰ−ＣＶ
Ｄ法により、酸化シリコン膜７を０．８〜１μｍの厚さ
に堆積して層間絶縁膜を形成する。なお、アルミニウム
層３はＳｉ及びＣｕの少なくとも一方を含んでいても良
い。
Ｄ法により、酸化シリコン膜７を０．８〜１μｍの厚さ
に堆積して層間絶縁膜を形成する。なお、アルミニウム
層３はＳｉ及びＣｕの少なくとも一方を含んでいても良
い。
【００１６】図３は本発明の第２の実施例を示す半導体
チップの断面図である。第１の実施例と同様の工程で酸
化シリコン膜６を選択成長させた後に、酸化シリコン膜
７の代わりに酸化シリコン膜６とエッチング特性（特に
反応性イオンエッチングを行った際の特性）が異なる材
質のポリイミド系樹脂膜８を０．８〜１．０μｍの厚さ
に塗布して層間絶縁膜を形成する。第２の実施例では、
ポリイミド系樹脂膜８を例えば酸素ガスによる反応性イ
オンエッチングにより開口してヴィアホール９を形成す
る際、下層の酸化シリコン膜６を全くエッチングしない
ので、外抜きヴィアホールを実現できる利点がある。
チップの断面図である。第１の実施例と同様の工程で酸
化シリコン膜６を選択成長させた後に、酸化シリコン膜
７の代わりに酸化シリコン膜６とエッチング特性（特に
反応性イオンエッチングを行った際の特性）が異なる材
質のポリイミド系樹脂膜８を０．８〜１．０μｍの厚さ
に塗布して層間絶縁膜を形成する。第２の実施例では、
ポリイミド系樹脂膜８を例えば酸素ガスによる反応性イ
オンエッチングにより開口してヴィアホール９を形成す
る際、下層の酸化シリコン膜６を全くエッチングしない
ので、外抜きヴィアホールを実現できる利点がある。
【００１７】
【発明の効果】以上説明した本発明は、配線間にのみ選
択的に酸化シリコン膜を選択成長させることにより、層
間絶縁膜の上面を平坦化できるため、配線の厚さ・間隔
の大小にかかわらず上面の平坦な層間絶縁膜を形成する
ことができ、上層配線のステップカバリッジを向上でき
るという効果を有する。
択的に酸化シリコン膜を選択成長させることにより、層
間絶縁膜の上面を平坦化できるため、配線の厚さ・間隔
の大小にかかわらず上面の平坦な層間絶縁膜を形成する
ことができ、上層配線のステップカバリッジを向上でき
るという効果を有する。
【図１】本発明の第１の実施例を説明するための工程順
に示した半導体チップの断面図である。
に示した半導体チップの断面図である。
【図２】本発明の第１の実施例を説明するための工程順
に示した半導体チップの断面図である。
に示した半導体チップの断面図である。
【図３】本発明の第２の実施例を示す半導体チップの断
面図である。
面図である。
【図４】従来の半導体装置の一例を示す断面図である。
１ シリコン基板 ２，６，７，１１，１２ 酸化シリコン膜 ３ アルミニウム層 ４ ＴｉＷ層 ５ アルミナ膜 ８ ポリイミド系樹脂膜 ９ ヴィアホール １０ シリカ塗布膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−21043（ＪＰ，Ａ) 「液相成長ＳｉＯ２膜の特性と多層配 線への適用」本間哲哉，月刊Ｓｅｍｉｃ ｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ，1990年 ７月号，ｐｐ85−92 「選択成長ＬＰＤ−ＳｉＯ２膜を用い た完全平坦化２層Ｗ配線形成技術」本間 哲哉他，第37回応用物理学関係連合後援 会予稿集，30ｐ−ＺＡ−13（1990年３月 28日），ｐｐ634 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768
Claims (2)
- 【請求項１】 半導体基板上に設けた絶縁膜上に形成し
たアルミニウム層からなる金属配線と、前記アルミニウ
ム層の上面および側面のうち上面のみに被着形成した高
融点金属層と、前記アルミニウム層の側面に被着形成し
たアルミナ膜と、前記絶縁膜上に選択成長させて前記金
属配線と同等の厚さに堆積し前記金属配線を含む上面を
平坦化する酸化シリコン膜からなる第１の層間絶縁膜
と、前記酸化シリコンを含む表面に設けた第２の層間絶
縁膜とを有することを特徴とする半導体装置。 - 【請求項２】 半導体基板上に設けた絶縁膜上にアルミ
ニウム層と前記アルミニウム層の上面に高融点金属層を
設けた２層の構造の配線を選択的に設ける工程と、前記
アルミニウム層の側面を酸化してアルミナ膜を形成する
工程と、液相選択成長法により、前記絶縁膜上に酸化シ
リコン膜を選択成長させて配線を含む表面を平坦化する
第１の層間絶縁膜を形成する工程と、前記第１の層間絶
縁膜を含む表面に第２の層間絶縁膜を形成する工程とを
含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03016205A JP3099381B2 (ja) | 1991-02-07 | 1991-02-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03016205A JP3099381B2 (ja) | 1991-02-07 | 1991-02-07 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04255224A JPH04255224A (ja) | 1992-09-10 |
| JP3099381B2 true JP3099381B2 (ja) | 2000-10-16 |
Family
ID=11910014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03016205A Expired - Fee Related JP3099381B2 (ja) | 1991-02-07 | 1991-02-07 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3099381B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100524907B1 (ko) * | 1998-08-10 | 2005-12-21 | 삼성전자주식회사 | 반도체장치의 금속배선 형성방법 |
-
1991
- 1991-02-07 JP JP03016205A patent/JP3099381B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| 「液相成長ＳｉＯ２膜の特性と多層配線への適用」本間哲哉，月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ，１９９０年７月号，ｐｐ８５−９２ |
| 「選択成長ＬＰＤ−ＳｉＯ２膜を用いた完全平坦化２層Ｗ配線形成技術」本間哲哉他，第３７回応用物理学関係連合後援会予稿集，３０ｐ−ＺＡ−１３（１９９０年３月２８日），ｐｐ６３４ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04255224A (ja) | 1992-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| US5470789A (en) | Process for fabricating integrated circuit devices | |
| KR950000867B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| JP3031301B2 (ja) | 銅配線構造およびその製造方法 | |
| JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPS5893255A (ja) | 半導体装置の製造方法 | |
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JPH10335459A (ja) | 半導体装置およびその製造方法 | |
| JP2570997B2 (ja) | 半導体装置の多層配線構造及び半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH0330992B2 (ja) | ||
| JP2850341B2 (ja) | 半導体装置の製造方法 | |
| JP3263481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2993044B2 (ja) | 半導体装置の製造方法 | |
| JP2874216B2 (ja) | 半導体装置およびその製造方法 | |
| JP2702010B2 (ja) | 半導体装置の製造方法 | |
| JP2637726B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP3279737B2 (ja) | 半導体素子の製造方法 | |
| JP3168629B2 (ja) | 半導体装置の製造方法 | |
| US5783499A (en) | Method for the fabrication of a semiconductor device | |
| JP2770653B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2001093975A (ja) | 半導体装置及びその製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPS60115234A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000718 |
|
| LAPS | Cancellation because of no payment of annual fees |