JP3279737B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JP3279737B2 JP3279737B2 JP17027393A JP17027393A JP3279737B2 JP 3279737 B2 JP3279737 B2 JP 3279737B2 JP 17027393 A JP17027393 A JP 17027393A JP 17027393 A JP17027393 A JP 17027393A JP 3279737 B2 JP3279737 B2 JP 3279737B2
- Authority
- JP
- Japan
- Prior art keywords
- sio
- insulating film
- film
- wiring
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子の製造方
法のうち、特に配線パターンの上に形成する層間絶縁膜
の平坦化の方法に関するものである。
法のうち、特に配線パターンの上に形成する層間絶縁膜
の平坦化の方法に関するものである。
【０００２】
【従来の技術】図２に、従来の半導体素子の製造におけ
る層間絶縁膜の平坦化の方法を断面模式図でその工程を
示し、以下に説明する。
る層間絶縁膜の平坦化の方法を断面模式図でその工程を
示し、以下に説明する。
【０００３】まず、図２ (ａ）に示すように、半導体基
板（図示省略してあるが、通常、表面に絶縁膜、例えば
Ｐ−ＳｉＯ2 （プラズマＣＶＤシリコン酸化膜）を堆積
してある。以下、単に基板と称す）１１上に、膜厚６０
００Åの第１層配線（例えばＡｌ合金）１２を公知のス
パッタ法などで堆積し、ホトリソ（ホトリソグラフィ）
・エッチング技術でパターニングして形成する。
板（図示省略してあるが、通常、表面に絶縁膜、例えば
Ｐ−ＳｉＯ2 （プラズマＣＶＤシリコン酸化膜）を堆積
してある。以下、単に基板と称す）１１上に、膜厚６０
００Åの第１層配線（例えばＡｌ合金）１２を公知のス
パッタ法などで堆積し、ホトリソ（ホトリソグラフィ）
・エッチング技術でパターニングして形成する。
【０００４】次いで、図２ (ｂ）に示すように、前記配
線パターン１２が形成された構造の上に、Ｐ−ＳｉＯ2
１３を公知のプラズマＣＶＤ（化学的気相成長）法で厚
さ２０００Å程度形成し、その上にＯ3 ＴＥＯＳ（テト
ラエトキシシラン）−ＳｉＯ2 膜１４を、段差被覆性の
よい高Ｏ3 濃度条件（例えば、常圧ＣＶＤ装置で温度３
８０℃、Ｏ3 ／ＴＥＯＳ流量比１０程度）にて８０００
Å程度の厚さ形成する。つまり、このようにして層間絶
縁膜が形成される。
線パターン１２が形成された構造の上に、Ｐ−ＳｉＯ2
１３を公知のプラズマＣＶＤ（化学的気相成長）法で厚
さ２０００Å程度形成し、その上にＯ3 ＴＥＯＳ（テト
ラエトキシシラン）−ＳｉＯ2 膜１４を、段差被覆性の
よい高Ｏ3 濃度条件（例えば、常圧ＣＶＤ装置で温度３
８０℃、Ｏ3 ／ＴＥＯＳ流量比１０程度）にて８０００
Å程度の厚さ形成する。つまり、このようにして層間絶
縁膜が形成される。
【０００５】次いで、図２ (ｃ）に示すように、前記Ｏ
3 ＴＥＯＳ−ＳｉＯ2 膜１４の上に第２層配線（例えば
Ａｌ合金）１５をスパッタ法などで形成する。
3 ＴＥＯＳ−ＳｉＯ2 膜１４の上に第２層配線（例えば
Ａｌ合金）１５をスパッタ法などで形成する。
【０００６】前述したＯ3 ＴＥＯＳ−ＳｉＯ2 膜１４
は、周知のように高Ｏ3 濃度条件下では自己平坦性があ
り、狭い配線間隔（前述した例では第１層配線１２の間
隔であり、それが１μｍ程度）においてはボイド（空
孔）が殆ど生じることなく埋め込むことができるが、広
い配線間隔（３μｍ以上）では、配線に形成される絶対
段差（図２ (ｃ）に示した第２配線層１５の段差部Ａで
あり、これは、第１層配線１２の間隔により生じる前記
層間絶縁膜１４の段差に従って形成される）は解消され
ない。配線間隔が３μｍの場合、前記段差（図２ (ｃ）
のＡ）は６０００Å程度にもなる。
は、周知のように高Ｏ3 濃度条件下では自己平坦性があ
り、狭い配線間隔（前述した例では第１層配線１２の間
隔であり、それが１μｍ程度）においてはボイド（空
孔）が殆ど生じることなく埋め込むことができるが、広
い配線間隔（３μｍ以上）では、配線に形成される絶対
段差（図２ (ｃ）に示した第２配線層１５の段差部Ａで
あり、これは、第１層配線１２の間隔により生じる前記
層間絶縁膜１４の段差に従って形成される）は解消され
ない。配線間隔が３μｍの場合、前記段差（図２ (ｃ）
のＡ）は６０００Å程度にもなる。
【０００７】
【発明が解決しようとする課題】前述したように、従来
の層間絶縁膜の形成方法では、配線の絶対段差が解消さ
れない点があり、その結果、前述した例における第２層
配線のカバレージが悪化すること、およびホトリソ工程
における焦点深度の差が大きくなり、満足なホトリソが
できないといった問題が生じ、配線の微細化の阻害要因
となり、配線の信頼性も低下する。これを解消するため
には、前述した層間絶縁膜を平坦化すればよいのである
が、従来満足できる技術はなかった。
の層間絶縁膜の形成方法では、配線の絶対段差が解消さ
れない点があり、その結果、前述した例における第２層
配線のカバレージが悪化すること、およびホトリソ工程
における焦点深度の差が大きくなり、満足なホトリソが
できないといった問題が生じ、配線の微細化の阻害要因
となり、配線の信頼性も低下する。これを解消するため
には、前述した層間絶縁膜を平坦化すればよいのである
が、従来満足できる技術はなかった。
【０００８】この発明は、以上述べた層間絶縁膜の平坦
化が困難であり、その結果、配線層に大きい段差ができ
る問題を解消するため、第１層配線を形成した後、Ｓｉ
ＯxＦy なる組成の絶縁膜を堆積してから、第１層配線
パターンを形成し、その後、Ｏ3 ＴＥＯＳ−ＳｉＯ2 膜
を形成するようにし、より平坦な層間絶縁膜を形成する
ことを目的とする。
化が困難であり、その結果、配線層に大きい段差ができ
る問題を解消するため、第１層配線を形成した後、Ｓｉ
ＯxＦy なる組成の絶縁膜を堆積してから、第１層配線
パターンを形成し、その後、Ｏ3 ＴＥＯＳ−ＳｉＯ2 膜
を形成するようにし、より平坦な層間絶縁膜を形成する
ことを目的とする。
【０００９】
【課題を解決するための手段】前記目的達成のため本発
明は、Ｏ3 ＴＥＯＳ−ＳｉＯ2 の成長速度がＳｉＯxＦ
y 上で遅いことを利用して、第１層配線上にＳｉＯx Ｆ
y を形成してから、配線のパターニングを行ない、その
後、Ｏ3 ＴＥＯＳ−ＳｉＯ2 膜を形成するようにしたも
のである。
明は、Ｏ3 ＴＥＯＳ−ＳｉＯ2 の成長速度がＳｉＯxＦ
y 上で遅いことを利用して、第１層配線上にＳｉＯx Ｆ
y を形成してから、配線のパターニングを行ない、その
後、Ｏ3 ＴＥＯＳ−ＳｉＯ2 膜を形成するようにしたも
のである。
【００１０】
【作用】本発明は、前述したように、層間絶縁膜である
Ｏ3 ＴＥＯＳ−ＳｉＯ2 膜を形成する前に、下地として
前記層間絶縁膜の成長速度が遅くなるＳｉＯx Ｆy を第
１層配線上に形成するようにしたので、該層間絶縁膜の
段差が極めて低減され、つまり従来よりはるかに平坦化
され、第２層配線のカバレージがよくなるとともに、ホ
トリソ工程における焦点深度も小さくなり、ホトリソも
し易くなり、半導体素子の特に配線の信頼性の向上が図
れる。
Ｏ3 ＴＥＯＳ−ＳｉＯ2 膜を形成する前に、下地として
前記層間絶縁膜の成長速度が遅くなるＳｉＯx Ｆy を第
１層配線上に形成するようにしたので、該層間絶縁膜の
段差が極めて低減され、つまり従来よりはるかに平坦化
され、第２層配線のカバレージがよくなるとともに、ホ
トリソ工程における焦点深度も小さくなり、ホトリソも
し易くなり、半導体素子の特に配線の信頼性の向上が図
れる。
【００１１】
【実施例】図１に、本発明の実施例の層間絶縁膜の形成
工程を断面模式図で示し、以下に説明する。
工程を断面模式図で示し、以下に説明する。
【００１２】まず、図１（ａ）に示すように、基板（従
来同様、絶縁膜例えばＰ−ＳｉＯ２を堆積してある基
板）２１上に、第１層配線となる例えばＡ１合金２２を
スパッタ法などで６０００Å程度の厚さ堆積させ、続い
てその上にＳｉＯｘＦｙ膜２３を５００Å程度の厚さ堆
積する。このＳｉＯｘＦｙ膜２３の形成は、例えば、平
行平板型プラズマＣＶＤ装置（電源周波数１３．５６Ｍ
Ｈｚ）を用い、ＴＥＯＳ流量４００ｃｃ／ｍｉｎ、Ｏ２
流量４００ｃｃ／ｍｉｎ、Ｃ２Ｆ６２００ｃｃ／ｍｉ
ｎ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）パワー２
Ｗ／ｃｍ２、温度３５０℃、圧力１０Ｔｏｒｒ、電極間
距離５ｍｍといった条件で実現できる。なお、前記Ｃ２
Ｆ６はこの組成のガスに限るものではなく、ＨＦなどＦ
原子を含むガスであれば大抵のガスで実現できる。これ
は筆者らが先に出願した特願平５−８９８９１号明細書
にも記載してある。
来同様、絶縁膜例えばＰ−ＳｉＯ２を堆積してある基
板）２１上に、第１層配線となる例えばＡ１合金２２を
スパッタ法などで６０００Å程度の厚さ堆積させ、続い
てその上にＳｉＯｘＦｙ膜２３を５００Å程度の厚さ堆
積する。このＳｉＯｘＦｙ膜２３の形成は、例えば、平
行平板型プラズマＣＶＤ装置（電源周波数１３．５６Ｍ
Ｈｚ）を用い、ＴＥＯＳ流量４００ｃｃ／ｍｉｎ、Ｏ２
流量４００ｃｃ／ｍｉｎ、Ｃ２Ｆ６２００ｃｃ／ｍｉ
ｎ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）パワー２
Ｗ／ｃｍ２、温度３５０℃、圧力１０Ｔｏｒｒ、電極間
距離５ｍｍといった条件で実現できる。なお、前記Ｃ２
Ｆ６はこの組成のガスに限るものではなく、ＨＦなどＦ
原子を含むガスであれば大抵のガスで実現できる。これ
は筆者らが先に出願した特願平５−８９８９１号明細書
にも記載してある。
【００１３】次いで、図１ (ｂ）に示すように、第１層
配線２２をその上に形成された前記ＳｉＯx Ｆy 膜２３
とともに、公知のホトリソ・エッチング技術で第１層配
線としてのパターニングを行なう。従って、該第１層配
線パターン２２の間の部分（つまり配線層のない部分）
の基板２１上には前記ＳｉＯx Ｆy 膜は存在しない。
配線２２をその上に形成された前記ＳｉＯx Ｆy 膜２３
とともに、公知のホトリソ・エッチング技術で第１層配
線としてのパターニングを行なう。従って、該第１層配
線パターン２２の間の部分（つまり配線層のない部分）
の基板２１上には前記ＳｉＯx Ｆy 膜は存在しない。
【００１４】その後、図１ (ｃ）に示すように、前記第
１層配線パターン２２ができた構造の上に、Ｏ3 ＴＥＯ
Ｓ−ＳｉＯ2 膜２４を１１０００Å程度の厚さ（基板２
１面上の厚さ）成長させる。このＯ3 ＴＥＯＳ−ＳｉＯ
2 膜２４の形成は、従来同様の高Ｏ3 濃度条件で行な
う。
１層配線パターン２２ができた構造の上に、Ｏ3 ＴＥＯ
Ｓ−ＳｉＯ2 膜２４を１１０００Å程度の厚さ（基板２
１面上の厚さ）成長させる。このＯ3 ＴＥＯＳ−ＳｉＯ
2 膜２４の形成は、従来同様の高Ｏ3 濃度条件で行な
う。
【００１５】以上述べた条件で形成するＯ3 ＴＥＯＳ−
ＳｉＯ2 膜２４の成長速度を、下地材料ＳｉＯx Ｆy 上
とＰ−ＳｉＯ2 （即ち、ＳｉＯx Ｆy 膜２３がない場合
の基板２１であり、従来例がそうである）上とでどのよ
うに違うかを示したグラフが図３である。この図から解
るように、ＳｉＯx Ｆy 上ではＰ−ＳｉＯ2 上より遅
い。即ち、Ｐ−ＳｉＯ2 上で１１０００Å程度の厚さ成
長する時間で、ＳｉＯxＦy 上では８０００Å程度の厚
さしか成長しない。従って、第１層配線２２の上には前
述したようにＳｉＯx Ｆy 膜２３があるので、その上で
のＯ3 ＴＥＯＳ−ＳｉＯ2 膜２４の成長は、第１層配線
パターン２２間のＳｉＯx Ｆy 膜のない基板２１上より
遅くなる。従って、前述した段差が低減される。
ＳｉＯ2 膜２４の成長速度を、下地材料ＳｉＯx Ｆy 上
とＰ−ＳｉＯ2 （即ち、ＳｉＯx Ｆy 膜２３がない場合
の基板２１であり、従来例がそうである）上とでどのよ
うに違うかを示したグラフが図３である。この図から解
るように、ＳｉＯx Ｆy 上ではＰ−ＳｉＯ2 上より遅
い。即ち、Ｐ−ＳｉＯ2 上で１１０００Å程度の厚さ成
長する時間で、ＳｉＯxＦy 上では８０００Å程度の厚
さしか成長しない。従って、第１層配線２２の上には前
述したようにＳｉＯx Ｆy 膜２３があるので、その上で
のＯ3 ＴＥＯＳ−ＳｉＯ2 膜２４の成長は、第１層配線
パターン２２間のＳｉＯx Ｆy 膜のない基板２１上より
遅くなる。従って、前述した段差が低減される。
【００１６】前記工程の効果により、その後、従来同様
図１（ｄ）に示すように、前記構造の上に第２層配線２
５を形成すると、その絶対段差Ｂ（従来例図２（ｃ）の
Ａに相当）は第１層配線２２の間隔が従来と同じ場合、
本実施例では約３５００Åの高さに低減された。つま
り、従来例の６０００Åの段差が半減し、それだけ平坦
化が極めて向上したことになる。
図１（ｄ）に示すように、前記構造の上に第２層配線２
５を形成すると、その絶対段差Ｂ（従来例図２（ｃ）の
Ａに相当）は第１層配線２２の間隔が従来と同じ場合、
本実施例では約３５００Åの高さに低減された。つま
り、従来例の６０００Åの段差が半減し、それだけ平坦
化が極めて向上したことになる。
【００１７】
【発明の効果】以上説明したように、この発明によれ
ば、層間絶縁膜であるＯ3 ＴＥＯＳ−ＳｉＯ2 膜を形成
する前に、下地として前記層間絶縁膜の成長速度が遅く
なるＳｉＯx Ｆy を第１層配線上に形成するようにした
ので、該層間絶縁膜の段差が極めて低減され、つまり従
来よりはるかに平坦化され、ホトリソ工程での焦点深度
の差も小さくなり微細配線の形成が容易となるととも
に、第２層配線のカバレージもよくなり、半導体素子の
配線の信頼性の向上が図れる。
ば、層間絶縁膜であるＯ3 ＴＥＯＳ−ＳｉＯ2 膜を形成
する前に、下地として前記層間絶縁膜の成長速度が遅く
なるＳｉＯx Ｆy を第１層配線上に形成するようにした
ので、該層間絶縁膜の段差が極めて低減され、つまり従
来よりはるかに平坦化され、ホトリソ工程での焦点深度
の差も小さくなり微細配線の形成が容易となるととも
に、第２層配線のカバレージもよくなり、半導体素子の
配線の信頼性の向上が図れる。
【図１】本発明の実施例の層間絶縁膜形成の断面模式
図。
図。
【図２】従来技術の層間絶縁膜形成の断面模式図。
【図３】下地材料によるＯ3 ＴＥＯＳ−ＳｉＯ2 の成長
速度比較図。
速度比較図。
２１ 基板 ２２ 第１層配線 ２３ ＳｉＯx Ｆy 膜 ２４ Ｏ3 ＴＥＯＳ−ＳｉＯ2 膜 ２５ 第２層配線
フロントページの続き (56)参考文献 特開 平４−356945（ＪＰ，Ａ) 特開 平４−53233（ＪＰ，Ａ) 特開 平３−165035（ＪＰ，Ａ) 特開 平５−206128（ＪＰ，Ａ) 特開 平６−326199（ＪＰ，Ａ) 特開 平５−234996（ＪＰ，Ａ) 特開 平６−349956（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/205 H01L 21/31 H01L 21/768
Claims (1)
- 【請求項１】 半導体基板のプラズマ酸化膜からなる下
地上に配線層を形成し、その上に層間絶縁膜の成長を遅
らせる作用をするＳｉＯ ｘ Ｆ ｙ からなる絶縁膜を形成し
た後、前記配線層のパターニングを行い、前記プラズマ
酸化膜からなる下地上及び残存した前記ＳｉＯ ｘ Ｆ ｙ か
らなる絶縁膜上に、Ｏ ３ ＴＥＯＳ−ＳｉＯ ２ からなる層
間絶縁膜を形成することを特徴とする半導体素子の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17027393A JP3279737B2 (ja) | 1993-07-09 | 1993-07-09 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17027393A JP3279737B2 (ja) | 1993-07-09 | 1993-07-09 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0729905A JPH0729905A (ja) | 1995-01-31 |
| JP3279737B2 true JP3279737B2 (ja) | 2002-04-30 |
Family
ID=15901891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17027393A Expired - Fee Related JP3279737B2 (ja) | 1993-07-09 | 1993-07-09 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3279737B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002252280A (ja) | 2001-02-26 | 2002-09-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
1993
- 1993-07-09 JP JP17027393A patent/JP3279737B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0729905A (ja) | 1995-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2773530B2 (ja) | 半導体装置の製造方法 | |
| KR950000867B1 (ko) | 반도체 장치의 제조 방법 | |
| US5110712A (en) | Incorporation of dielectric layers in a semiconductor | |
| JPH1022457A (ja) | 容量装置及び半導体装置並びにそれらの製造方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| US5344797A (en) | Method of forming interlevel dielectric for integrated circuits | |
| JPH0563940B2 (ja) | ||
| US6218287B1 (en) | Method of fabricating a semiconductor structure | |
| JP3279737B2 (ja) | 半導体素子の製造方法 | |
| JPH07135188A (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP3163761B2 (ja) | 集積回路装置 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| US5324536A (en) | Method of forming a multilayered structure | |
| JP2702007B2 (ja) | 半導体装置の製造方法 | |
| US4992152A (en) | Reducing hillocking in aluminum layers formed on substrates | |
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0570938B2 (ja) | ||
| KR100324020B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP3070564B2 (ja) | 半導体装置の製造方法 | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| JPH04127425A (ja) | 半導体集積回路の製造方法 | |
| JPH0244143B2 (ja) | Handotaisochinoseizohoho | |
| JPH0590263A (ja) | 半導体素子における多層配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |