JP2001093975A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001093975A
JP2001093975A JP26719899A JP26719899A JP2001093975A JP 2001093975 A JP2001093975 A JP 2001093975A JP 26719899 A JP26719899 A JP 26719899A JP 26719899 A JP26719899 A JP 26719899A JP 2001093975 A JP2001093975 A JP 2001093975A
Authority
JP
Japan
Prior art keywords
wiring
insulating film
film
interlayer insulating
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26719899A
Other languages
English (en)
Inventor
Renpei Nakada
錬平 中田
Hideshi Miyajima
秀史 宮島
Motonobu Kawai
基伸 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26719899A priority Critical patent/JP2001093975A/ja
Priority to US09/594,843 priority patent/US6534870B1/en
Publication of JP2001093975A publication Critical patent/JP2001093975A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】信頼性の高い多層配線構造を有する半導体装置
及びその製造方法を提供する。 【解決手段】P−SiO2膜1上に、第1層〜第5層の
Al配線84,88,92,96及び100が形成さ
れ、各配線層の間にFSG膜85,89,93及び97
が形成され、同一配線層の配線間に有機シリコン酸化膜
82,86,90,94及び98が形成されており、第
1層及び第2層のアルミ配線4及び8のカーボン濃度は
22wt%、第3〜第5層のアルミ配線12,16及び
20のカーボン濃度は20wt%である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、層間絶縁膜の間に
配線構造を有する半導体装置及びその製造方法に関す
る。
【0002】
【従来の技術】配線寸法の微細化によって、配線抵抗や
配線容量は増加の一途を辿っており、デバイスの動作周
波数や消費電力に大きな影響を与えるようになってきて
いる。そこで、配線容量を低減してデバイスの高性能化
を実現するために、従来から層間絶縁膜として用いられ
ているプラズマCVD法で形成したSiO2膜(P−S
iO2膜)に代わり、誘電率が低いFを添加したSiO2
膜(FSG)、有機SiO2膜、有機膜等の研究開発が
盛んに行われている。
【0003】しかし、いずれの材料も従来から用いられ
ているP−SiO2膜と比較すると一長一短あり、LS
Iの層間絶縁膜へ適用するのには様々な課題が存在す
る。
【0004】FSG膜の課題は、Fを高濃度(誘電率は
F添加量に比例して低減する)に添加した時の大気放置
による吸湿性を抑制することであり、FSG膜の実用的
な適用範囲は誘電率3.3までであることが知られてい
る。
【0005】一方、有機SiO2膜は、誘電率3.0以
下の材料においても優れた耐吸湿性を有するが、クラッ
ク耐性が低い、レジスト剥離に用いるO2プラズマによ
りクラックが発生する、微細なホールパターンの加工が
できないエッチストップ(エッチングが途中でストップ
する)が生じる等の問題が存在し、単層膜でLSIの層
間絶縁膜へ適用することが困難だった。
【0006】そこで、有機SiO2膜と例えばSiN、
SiO2、FSG等の無機膜とを組み合わせて多層配線
の層間絶縁膜へ適用することが検討されているが、有機
SiO 2膜を単層で用いたときと比較して誘電率が高く
なる上、4層、5層と多層化した場合には、熱工程でク
ラックが発生したり、CMP工程で剥離したりする問題
が存在し信頼性の高い多層配線を作ることが困難であっ
た。
【0007】これらの問題点を以下、図を用いて説明す
る。
【0008】図8は有機シリコン酸化膜とFSG膜を組
み合わせて多層配線構造を実現した半導体装置の断面図
である。81はP−SiO2膜、84,88,92,9
6及び100は順に第1層〜第5層のAl配線、85,
89,93及び97は層間膜としてFSG膜が用いられ
る。また、82,86,90,94及び98は線間膜、
すなわち同一配線層の配線同士を絶縁する膜として、所
定のカーボン濃度を有する有機シリコン酸化膜が用いら
れる。また、83,87,91,95及び99はライナ
ー材としてNb膜が用いられる。この多層配線構造で
は、一番下層のAl配線84の線間膜である有機シリコ
ン酸化膜82において、応力によりクラック101が発
生している。
【0009】図9は単一の配線構造を示す図であり、1
11は図示しない素子等が形成されたBPSG膜、11
2及び113はTiO2が添加された所定のカーボン濃
度を有する有機シリコン酸化膜である。この配線構造を
製造する場合、通常、有機シリコン酸化膜113をパタ
ーニングする際に、反射防止膜(ARL)及びレジスト
を塗布して現像し、RIEを用いて溝の加工を行うが、
2ガスを用いたRIEを用いて反射防止膜及びレジス
トを除去すると、溝の底部においてクラック114が発
生する。
【0010】また、図10は図9と同じく配線構造の要
部を拡大した図であり、121はP−SiO2膜、12
2は所定のカーボン濃度を有する有機シリコン酸化膜で
あり、この有機シリコン酸化膜122に形成された溝部
にAl配線124がライナー材であるNb膜123を介
して形成されている。このAl配線124及び有機シリ
コン酸化膜122上にはさらに層間膜として所定のカー
ボン濃度を有する有機シリコン酸化膜125が形成され
ている。また、Al配線124とコンタクトを取るた
め、有機シリコン酸化膜125にAl配線124が露出
するホールを形成する。
【0011】このホール形成の際にエッチングを行う
と、比較的緩やかな寸法のホール126を形成する場合
には、充分に底面までエッチングが進行するが、微細な
ホール127を形成する場合には、有機シリコン酸化膜
125に含有されるカーボンの重合物が生じ、レジスト
が後退するだけでエッチングが途中で止まるエッチスト
ップが生じ、Al配線124まで充分にエッチングが進
行しない問題があった。
【0012】
【発明が解決しようとする課題】以上説明したように従
来の配線構造の場合、熱工程やレジスト剥離時に層間絶
縁膜にクラックが発生したり、配線用溝形成の際にエッ
チングストップが生じたりする問題があった。
【0013】本発明は上記課題を解決するためになされ
たもので、その目的とするところは、信頼性の高い多層
配線構造を有する半導体装置及びその製造方法を提供す
ることにある。
【0014】
【課題を解決するための手段】本発明に係る半導体装置
は、基板上に、層間絶縁膜と該層間絶縁膜に形成された
配線を有する配線層が少なくとも一層形成された配線構
造を有する半導体装置において、配線層のうち少なくと
も一の層の層間絶縁膜は、膜厚方向にカーボン濃度又は
金属酸化物濃度が異なることを特徴とする。
【0015】また、別の本発明に係る半導体装置は、基
板上に、層間絶縁膜と該層間絶縁膜に形成された配線を
有する配線層が多層積層して形成された多層配線構造を
有する半導体装置において、少なくとも一の層の層間絶
縁膜は他の層の層間絶縁膜とカーボン濃度又は金属酸化
物濃度が異なることを特徴とする。
【0016】ここで、配線層のうち少なくとも一の層の
層間絶縁膜は、膜厚方向にカーボン濃度又は金属酸化物
濃度が異なるものでもよい。
【0017】なお、上記した発明における層間絶縁膜と
は、異なる配線層同士の間に形成された絶縁膜と、同一
の配線層の配線同士の間に形成された絶縁膜の双方が含
まれるものとする。
【0018】また、別の本発明に係る半導体装置は、絶
縁膜と該絶縁膜を介して複数形成された配線を有する配
線層と、この配線層上に金属膜を形成し、該金属膜を選
択的に除去することにより形成され、配線とコンタクト
を取るピラーと、配線層上であってピラーの側部を覆う
ように形成された層間絶縁膜と、この層間絶縁膜の上に
形成され、該層間絶縁膜よりもカーボン濃度が高い絶縁
膜と、ピラーが露出するように該絶縁膜を選択的に除去
して形成された配線用の溝部とを具備してなることを特
徴とする。
【0019】また、本発明に係る半導体装置の製造方法
は、絶縁膜を介して複数形成された配線からなる配線層
上に金属膜を形成する工程と、配線層が露出するように
金属膜を選択的に除去することにより配線とコンタクト
を取るピラーを形成する工程と、配線層上であってピラ
ーの側部を覆うように層間絶縁膜を形成する工程と、層
間絶縁膜よりもカーボン濃度が高い絶縁膜を該層間絶縁
膜上に形成する工程と、絶縁膜に配線に接続される配線
用の溝部を形成する工程とを有することを特徴とする。
【0020】また、別の本発明に係る半導体装置の製造
方法は、絶縁膜を介して複数形成された配線からなる配
線層上に、第1の層間絶縁膜と、この第1の層間絶縁膜
とカーボン濃度又は金属酸化物濃度の異なる第2の層間
絶縁膜とを積層して形成する工程と、第1及び第2の絶
縁膜に選択的に穴部を形成する工程と、第1の絶縁膜を
ストッパとして第2の絶縁膜に、穴部にオーバーラップ
するように溝部を形成する工程とを具備してなることを
特徴とする。
【0021】望ましくは、上記絶縁膜、層間絶縁膜又は
線間絶縁膜は、有機シリコン酸化物からなり、さらに望
ましくは、この有機シリコン酸化物はメチルポリシロキ
サンである。
【0022】(作用)本発明では、基板上に形成された
配線構造において、ある配線層の少なくとも一の層の層
間絶縁膜について、膜厚方向にカーボン濃度又は金属酸
化物濃度を異ならしめることにより、該層間絶縁膜に微
細なホール加工を行う際に生じるエッチストップを防止
することができる。また、該層間絶縁膜に配線用溝を形
成する際にエッチングを用いた場合、レジストの剥離時
に溝底面に生じるクラックの発生を防止することができ
る。
【0023】特に、配線同士を接続するコンタクトの形
成に、ピラープロセスを用いることにより、微細なホー
ル加工の形成が不要となるため低誘電率の材料での層間
絶縁膜の構成が可能となる。また、このピラーの上に配
線用の溝を形成する際に、同一層のピラー同士の間に形
成された層間絶縁膜と、この層間絶縁膜の上に形成され
る絶縁膜のカーボン濃度又は金属酸化物濃度を異ならし
めることにより、該線間絶縁膜に形成すべき配線溝の加
工における溝深さの制御性が向上し、従って溝深さのば
らつきによる配線の抵抗ばらつきを抑制することができ
る。
【0024】また、別の本発明では、基板上に形成され
た多層配線構造において、各層の層間絶縁膜のカーボン
濃度又は金属酸化物濃度を異ならしめることにより、多
層配線の機械的強度を高めることが可能となり、クラッ
クの発生を防止することができる。
【0025】このように本発明によれば、配線構造の信
頼性を向上することができる。
【0026】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施形態を説明する。
【0027】(第1実施形態)図1は本発明の第1実施
形態に係る半導体装置の全体構成を示す図である。1は
図示しないトランジスタ等の素子が形成されたP−Si
2膜、すなわちプラズマCVD法により形成されたS
iO2膜であり、このP−SiO2膜1上に、カーボン濃
度22wt%、膜厚500nmの有機シリコン酸化膜2
が形成されている。この有機シリコン酸化膜2には溝部
が形成されており、この溝部の側壁及び底面にライナー
材として膜厚15nmのNb膜3が形成され、さらに溝
部にはAl配線4が形成され、第1層の配線構造をな
す。
【0028】有機シリコン酸化膜2及びAl配線4上に
は、層間膜として、プラズマCVD法によりフッ素を添
加したシリコン酸化膜、すなわちFSG膜5が膜厚50
0nmで形成されている。このFSG膜5上にはカーボ
ン濃度22wt%の有機シリコン酸化膜6が400nm
程度の膜厚で形成されている。この有機シリコン酸化膜
6及びFSG膜5を貫通してAl配線4が露出するよう
にホールが形成されている。さらに、このホールにオー
バーラップするように有機シリコン酸化膜6に溝部が形
成されている。このホール及び溝部の側壁及び底面に
は、ライナー材として膜厚15nmのNb膜7が形成さ
れており、またホール及び溝部にはAl配線8が形成さ
れ、第2層の配線構造をなす。
【0029】有機シリコン酸化膜6及びAl配線8上に
は、層間膜としてFSG膜9が形成されており、このF
SG膜9上にはカーボン濃度20wt%の有機シリコン
酸化膜10が形成されている。この有機シリコン酸化膜
10には溝部が形成されており、この溝部にはライナー
材である膜厚15nmのNb膜11を介して膜厚500
nmのAl配線12が形成され、第3層の配線構造をな
す。
【0030】有機シリコン酸化膜10及びAl配線12
上には層間膜としてFSG膜13が形成されており、さ
らにこのFSG膜13上にはカーボン濃度20wt%の
有機シリコン酸化膜14が形成されている。この有機シ
リコン酸化膜14に設けられた溝部にはライナー材であ
るNb膜15を介して膜厚1.0μmのAl配線16が
形成され、第4層の配線構造をなす。
【0031】同様にして、有機シリコン酸化膜14及び
Al配線16上にはFSG膜17が形成されており、こ
のFSG膜17上にはカーボン濃度20wt%の有機シ
リコン酸化膜18が形成されている。また、この有機シ
リコン酸化膜18の溝部にはNb膜19を介して膜厚
1.5μmのAl配線20が形成され、第5層の配線構
造をなす。
【0032】次に、本実施形態に係る半導体装置の製造
方法を図2〜図3に示す工程断面図を用いて説明する。
【0033】まず、図2(a)に示すように、プラズマ
CVD法を用いてP−SiO2膜1を形成し、このP−
SiO2膜1に図示しないトランジスタ等の素子を形成
する。次いで、このP−SiO2膜1上に、溶媒に溶か
したメチルポリシロキサンをコータを用いて塗布した
後、熱処理を行い、有機シリコン酸化膜2を500nm
形成する。熱処理は、N2雰囲気において80℃で1
分、200℃で1分、450℃で30分の順に行う。な
お、後の工程で形成される有機シリコン酸化膜もカーボ
ンの添加率が異なるのみで、その製法は同じである。次
に、図示しない反射防止膜(ARL)及びレジストを塗
布して現像し、RIEを用いてP−SiO2膜1が露出
するように配線用の溝部を形成する。
【0034】次に、図2(b)に示すように、溝部の側
面及び底面を含めて、有機シリコン酸化膜2表面にNb
膜3をスパッタにより15nm形成する。そして、この
Nb膜3によりコーティングされた溝部に、基板を45
0℃に加熱しながらAlスパッタを膜厚400nm行
い、溝部にAl4’を埋め込む。
【0035】そして、図2(c)に示すように、CMP
等の平坦化技術を用いて有機シリコン酸化膜2が露出す
るように溝部以外に形成されたAl4’及びNb膜3を
除去することにより第1層のAl配線4を形成する。
【0036】次に、図3(d)に示すように、層間絶縁
膜として、プラズマCVD法を用いてフッ素を添加した
シリコン酸化膜、すなわちFSG膜5を500nm形成
し、さらにこのFSG膜5上にカーボン濃度22wt%
の有機シリコン酸化膜6を形成する。そして、有機シリ
コン酸化膜2に形成されたAl配線4が露出するように
有機シリコン酸化膜6及びFSG膜5を除去して第1層
のAl配線4とコンタクトを取るホールを形成するとと
もに、有機シリコン酸化膜6を除去してこのホールにオ
ーバーラップするように配線用の溝部を形成する。
【0037】次に、図3(e)に示すように、ホール及
び溝部に、第1層のAl配線4の場合と同様の方法でA
lを埋め込み、表面をCMP処理することで、底面及び
側面に15nmのNb膜7を介して400nmの膜厚の
第2層のAl配線8が形成される。
【0038】以上に示した工程を繰り返し行うことによ
り、FSG膜9上のカーボン濃度20wt%の有機シリ
コン酸化膜10に15nmの膜厚のNb膜11を介して
埋め込まれた膜厚500nmの第3層Al配線12、F
SG膜13上のカーボン濃度20wt%の有機シリコン
酸化膜14に15nmの膜厚のNb膜15を介して埋め
込まれた膜厚1μmの第4層Al配線16、FSG膜1
7上のカーボン濃度22wt%の有機シリコン酸化膜1
8に15nmの膜厚のNb膜19を介して埋め込まれた
膜厚1.5μmの第5層Al配線20が形成される。
【0039】このように、本実施形態では、5層からな
る配線構造において、同一配線層の各配線間に形成され
る絶縁膜で、上層側の絶縁膜を、下層側の絶縁膜のカー
ボン濃度に比較して低くする構造とすることにより、厚
い膜厚を有する上層の絶縁膜の機械的強度を高め、これ
により多層配線全体としての機械的強度を高めることが
できる。従って、有機シリコン酸化膜を層間絶縁膜とし
て用いた場合のクラック発生を防止することができる。
【0040】従来の装置構成、すなわち図8に示すよう
に、5層の配線構造において各配線層の配線間に形成さ
れる絶縁膜のカーボン濃度が同じ場合には、下層側の配
線近傍の絶縁膜でクラックの発生が見られたが、本実施
形態に示される方法により製造された多層配線構造では
クラックが発生しなかった。
【0041】なお、本実施形態においては、金属酸化物
を含有しない有機シリコン酸化膜を用いたが、金属酸化
物を含んでいても同様の効果が得られた。また、本実施
形態では、塗布法を用いて有機シリコン酸化膜の形成を
行ったが、トリメチルシランや、テトラメチルシランと
酸素等を原料ガスとして用いたCVD法によりカーボン
濃度の異なる有機シリコン酸化膜を形成しても同様の効
果が得られた。
【0042】さらに本実施形態では、同一配線層の各配
線間に形成される絶縁膜で、上層側の絶縁膜に比較して
下層側の絶縁膜のカーボン濃度を上げたが、本発明の効
果を奏する構造はこれに限定されず、下層側の絶縁膜の
カーボン濃度を低くする場合でもよい。本実施形態で
は、上層に向かうに従って配線幅及び膜厚ともに増加す
る場合を示したが、上層側と下層側のカーボン濃度の増
減は、各層の配線の幅又は膜厚等により種々変更するこ
とができる。
【0043】(第2実施形態)図4は本発明の第2実施
形態に係る半導体装置の全体構成を示す断面図である。
図4に示すように、図示しないトランジスタ等の素子が
形成されたBPSG膜31上に、TiO2濃度5wt
%、カーボン濃度22wt%の有機シリコン酸化膜32
が膜厚500nmで形成されている。この有機シリコン
酸化膜32上には、さらにTiO2濃度0.1wt%、
カーボン濃度22wt%の有機シリコン酸化膜33が形
成されている。この有機シリコン酸化膜33には配線用
の溝部が形成されている。
【0044】上記実施形態に係る半導体装置の製造方法
を説明する。
【0045】BPSG膜31に素子等を形成した後、こ
のBPSG膜31上に有機シリコン酸化膜32及び33
を積層して形成する。これら有機シリコン酸化膜32及
び33の形成には、溶媒に溶かしたメチルポリシロキサ
ンをコータを用いて塗布した後、N2雰囲気中で熱処理
することにより形成する。熱処理は、80℃で1分、2
00℃で1分、450℃で30分の順に行う。
【0046】次に、有機シリコン酸化膜32及び33の
上に反射防止膜(ARL)及びレジストを塗布して現像
し、RIEを用いて溝部の加工を行った後、O2ガスを
用いたRIEを用いて反射防止膜及びレジストを除去す
ると、図4に示すような配線用の溝部が形成される。引
き続き第1実施形態と同様の方法によりAlのリフロー
及びCMP等を行うことにより、溝部に図示しない第1
のAl配線が形成される。
【0047】このように、本実施形態では、配線層の下
部に形成された絶縁膜のTiO2濃度を、同一の配線層
の各配線間に形成された絶縁膜のTiO2濃度に比較し
て高くすることにより、配線層下部の絶縁膜の機械的強
度を高めることができ、配線用の溝部形成に用いられる
レジストの剥離時におけるクラック発生頻度を大幅に低
減できる。
【0048】従来の装置構成、すなわち図9に示すよう
に、同じ金属酸化物濃度で配線層下部の絶縁膜及び同一
配線層の各配線間の絶縁膜を形成した場合には、レジス
トの剥離時に配線用溝部の底面にクラックが発生した
が、本実施形態に示される方法により製造された配線構
造ではクラックが発生しなかった。
【0049】なお、本実施形態では有機シリコン酸化膜
32の金属酸化物濃度を有機シリコン酸化膜33のTi
2濃度に比して高くする場合を示したが、これに限定
されることなく、配線幅や配線膜厚に応じて種々変更で
き、例えば有機シリコン酸化膜32側を低くする構成で
あっても良い。また、塗布法以外にCVD法等により有
機シリコン酸化膜を形成しても良い。
【0050】(第3実施形態)図5は本発明の第3実施
形態に係る半導体装置の全体構成を示す図である。41
はトランジスタ等の素子が形成されたP−SiO2膜、
すなわちプラズマCVD法により形成されたSiO2
であり、このP−SiO2膜41上に、カーボン濃度2
2wt%、膜厚500nmの有機シリコン酸化膜42が
形成されている。この有機シリコン酸化膜42には溝部
が形成されており、この溝部の側壁及び底面にライナー
材として膜厚15nmのNb膜43が形成され、さらに
溝部にはAl配線44が形成され、第1層の配線構造を
なす。
【0051】有機シリコン酸化膜42及びAl配線44
上には、層間膜として、有機シリコン酸化膜45及び4
6が積層形成されている。有機シリコン酸化膜45及び
46はカーボン濃度がそれぞれ16wt%及び20wt
%である。この有機シリコン酸化膜45及び46には、
第1層の配線であるAl配線44とコンタクトを取るホ
ールが形成されている。
【0052】本実施形態に係る半導体装置の製造方法を
説明する。
【0053】P−SiO2膜41上に有機シリコン酸化
膜42を形成し、この有機シリコン酸化膜42に溝部を
形成し、溝部にNb膜43及びAl配線44を形成する
までの工程は第1実施形態と同じである。
【0054】次に、有機シリコン酸化膜42及びAl配
線44上に、カーボン濃度16wt%の有機シリコン酸
化膜45を膜厚500nm形成した後に、さらに有機シ
リコン酸化膜45上にカーボン濃度20wt%の有機シ
リコン酸化膜46を膜厚500nm形成する。有機シリ
コン酸化膜45及び46の形成には、溶媒を溶かしたメ
チルポリシロキサンをコータを用いて塗布した後、熱処
理することにより行う。熱処理は、N2雰囲気中におい
て80℃で1分、200℃で1分、450℃で30分の
順に行う。
【0055】次に、反射防止膜(ARL)及びレジスト
を塗布して現像し、RIEを用いてホールの加工を行っ
た後、O2ガスを用いたRIEを用いて反射防止膜及び
レジストを除去することにより、0.175μmの微細
なホールが形成される。
【0056】引き続き、第1実施形態と同様の方法によ
り、層間膜である有機シリコン酸化膜45及び46上に
絶縁膜を形成し、この絶縁膜に配線用の溝部を形成し、
Alのリフロー、CMP等を行うことにより、第2の配
線が形成される。
【0057】このように本実施形態では、層間絶縁膜を
カーボン濃度の異なる積層構造とし、下層側を上層側に
対してカーボン濃度を低くすることにより、第1実施形
態のように有機シリコン酸化膜と無機膜との積層構造を
用いなくても、下層側においてエッチストップが起こる
ことなく、下層のAl配線44まで充分に貫通するエッ
チングを行うことができる。
【0058】従来の装置構成、すなわち図10に示すよ
うに、各配線層間の絶縁膜及び同一配線層の配線間の絶
縁膜ともに同じカーボン濃度の場合には、Al配線12
4上の有機シリコン酸化膜125にコンタクトを形成す
る際のエッチングにおいて、微細なホール127形成時
にエッチストップが見られたが、本実施形態の場合には
ホールが下層のAl配線44まで充分に貫通し、充分な
ホールが形成された。
【0059】なお、本実施形態ではカーボン濃度の異な
る2層の有機シリコン酸化膜45及び46の積層構造を
用いたが、カーボン濃度が連続的に変化する層間絶縁膜
を用いても同様の効果を奏する。また、2層の有機シリ
コン酸化膜45及び46の間に50nm〜100nmの
薄いシリコン窒化膜やシリコン酸化膜を挟んだ構造でも
同様の効果が得られた。また、本実施形態では層間絶縁
膜として金属酸化物を含まない有機シリコン酸化膜を用
いたが、金属酸化物を含んだ酸化膜を用いても同様の効
果が得られた。
【0060】また、本実施形態では、塗布法を用いて有
機シリコン酸化膜の形成を行ったが、トリメチルシラン
や、テトラメチルシランと酸素等を原料ガスとして用い
たCVD法によりカーボン濃度の異なる有機シリコン酸
化膜を形成しても同様の効果が得られた。
【0061】また、本実施形態では第1層の配線上にカ
ーボン濃度の異なる積層構造の層間絶縁膜を設ける場合
を示したが、これに限定されるものではなく、第n層目
の配線上にカーボン濃度の異なる積層構造の層間絶縁膜
を設ける場合であっても本発明の効果を奏する。また、
層間絶縁膜の積層構造で、上層のカーボン濃度を下層よ
りも高くする場合を示したが、上層と下層でカーボン濃
度を逆にしても良く、また本実施形態に示された濃度に
は限定されない。
【0062】(第4実施形態)図6は本発明の第4実施
形態に係る半導体装置の全体構成を示す図である。51
は図示しないトランジスタ等の素子が形成されたP−S
iO2膜であり、このP−SiO2膜51上に、カーボン
濃度18wt%の有機シリコン酸化膜52が形成されて
いる。この有機シリコン酸化膜52には溝部が形成され
ており、この溝部及び底面にライナー材として膜厚15
nmのNb膜53が形成され、さらにこのNb膜53を
介して溝部にAl配線54が形成され、第1層の配線構
造をなす。
【0063】このAl配線54上には、Alからなるピ
ラー55が形成されており、このピラー55の側部を覆
うように層間膜としてカーボン濃度22wt%の有機シ
リコン酸化膜56が膜厚500nmで形成されている。
さらにこの有機シリコン酸化膜56上にはカーボン濃度
18wt%の有機シリコン酸化膜57が形成されてい
る。この有機シリコン酸化膜57には溝部が形成されて
おり、溝部側壁及び底面にライナー材であるNb膜58
を介してAl配線59が形成され、第2層の配線構造を
なす。第1層のAl配線54と第2層のAl配線59は
ピラー55により接続される。
【0064】本実施形態に係る半導体装置の製造方法を
図7を用いて説明する。
【0065】図7(a)に示すように、P−SiO2膜
51上に有機シリコン酸化膜52を形成し、この有機シ
リコン酸化膜52に溝部を形成し、溝部にNb膜53及
びAl配線54を形成する。ここまでの工程は第1実施
形態と同じである。
【0066】次に、有機シリコン酸化膜52及びAl配
線54及上にAlを形成した後、反射防止膜(ARL)
及びレジストを塗布して現像し、RIEを用いて第1層
のAl配線54とコンタクトを取るピラー55を形成す
る。
【0067】次に、カーボン濃度22wt%の有機シリ
コン酸化膜56を形成し、ピラー55が露出するように
表面をCMPにより平坦化除去する。さらに、ピラー5
5及び有機シリコン酸化膜56上にカーボン濃度18w
t%の有機シリコン酸化膜57を形成する。
【0068】最後に、ピラー55が露出するように有機
シリコン酸化膜57に溝部を形成し、この溝部にライナ
ー材となるNb膜58を介してAl配線59を形成す
る。
【0069】このように本実施形態では、ピラープロセ
スを用いてコンタクトを形成することにより、層間膜と
して有機シリコン酸化膜を用いた場合に問題となる微細
なホール加工の形成が必要なくなるため、誘電率が低い
材料での層間絶縁膜の構成が可能となる。また、有機シ
リコン酸化膜中のカーボン濃度が高くなるにつれてRI
Eによるエッチングレートが低くなるために、本実施形
態のようにカーボン濃度の異なる有機シリコン酸化膜を
積層化して配線用の溝加工を行うことにより、配線の溝
加工における溝深さの制御性を高めることができる。従
って、溝深さのばらつきによる配線の抵抗ばらつきを抑
制することができる。さらに、有機シリコン酸化膜56
のカーボン濃度が低いために機械的強度が向上し、ピラ
ーの側部に形成された有機シリコン酸化膜56をCMP
により平坦化除去する際の研磨耐性が向上する。
【0070】なお、本実施形態で示された有機シリコン
酸化膜56及び57のカーボン濃度には限定されず、両
者のカーボン濃度の高低も変えることができ、さらに本
実施形態で示された値には限定されず、種々変更可能で
ある。
【0071】
【発明の効果】以上詳述したように本発明によれば、配
線構造の層間絶縁膜の各部にカーボン濃度の異なる材料
を用いることにより、信頼性の高い多層配線構造を有す
る半導体装置が得られる。
【図面の簡単な説明】
【図1】本発明の第1実施形態に係る半導体装置の全体
構成を示す断面図。
【図2】同実施形態に係る半導体装置の製造方法を示す
工程断面図。
【図3】同実施形態に係る半導体装置の製造方法を示す
工程断面図。
【図4】本発明の第2実施形態に係る半導体装置の全体
構成を示す断面図。
【図5】本発明の第3実施形態に係る半導体装置の全体
構成を示す断面図。
【図6】本発明の第3実施形態に係る半導体装置の全体
構成を示す断面図。
【図7】同実施形態に係る半導体装置の製造方法を示す
工程断面図。
【図8】従来の多層配線構造を有する半導体装置の断面
図。
【図9】従来の配線構造を有する半導体装置の断面図。
【図10】従来の配線構造を有する半導体装置の断面
図。
【符号の説明】
1,41,51…P−SiO2膜 2,6,10,14,18,32,33,42,45,
46,52,56,57…有機シリコン酸化膜 3,7,11,15,19,43,53,58…Nb膜 4,8,12,16,20,44,54,59…Al配
線 5,9,13,17…FSG膜 31…BPSG膜 55…ピラー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河合 基伸 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内 Fターム(参考) 5F033 HH08 HH17 JJ08 JJ17 KK08 KK17 MM01 MM02 MM12 MM13 NN06 NN07 NN19 PP15 PP18 QQ09 QQ13 QQ37 QQ48 RR04 RR11 RR23 RR26 SS01 SS03 SS11 SS15 SS22 WW04 XX17 5F058 BA04 BA20 BD02 BD04 BD06 BD19 BF07 BF46 BH01 BJ01 BJ02

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板上に、層間絶縁膜と該層間絶縁膜に
    形成された配線を有する配線層が少なくとも一層形成さ
    れた配線構造を有する半導体装置において、 前記配線層のうち少なくとも一の層の前記層間絶縁膜
    は、膜厚方向にカーボン濃度又は金属酸化物濃度が異な
    ることを特徴とする半導体装置。
  2. 【請求項2】 基板上に、層間絶縁膜と該層間絶縁膜に
    形成された配線を有する配線層が多層積層して形成され
    た多層配線構造を有する半導体装置において、 少なくとも一の層の前記層間絶縁膜は他の層の前記層間
    絶縁膜とカーボン濃度又は金属酸化物濃度が異なること
    を特徴とする半導体装置。
  3. 【請求項3】 前記配線層のうち少なくとも一の層の前
    記層間絶縁膜は、膜厚方向にカーボン濃度又は金属酸化
    物濃度が異なることを特徴とする請求項2に記載の半導
    体装置。
  4. 【請求項4】 絶縁膜と該絶縁膜を介して複数形成され
    た配線を有する配線層と、 この配線層上に金属膜を形成し、該金属膜を選択的に除
    去することにより形成され、前記配線とコンタクトを取
    るピラーと、 前記配線層上であって前記ピラーの側部を覆うように形
    成された層間絶縁膜と、 この層間絶縁膜の上に形成され、該層間絶縁膜よりもカ
    ーボン濃度が高い絶縁膜と、 前記ピラーが露出するように該絶縁膜を選択的に除去し
    て形成された配線用の溝部とを具備してなることを特徴
    とする半導体装置。
  5. 【請求項5】 絶縁膜を介して複数形成された配線から
    なる配線層上に金属膜を形成する工程と、 前記配線層が露出するように前記金属膜を選択的に除去
    することにより前記配線とコンタクトを取るピラーを形
    成する工程と、 前記配線層上であって前記ピラーの側部を覆うように層
    間絶縁膜を形成する工程と、 前記層間絶縁膜よりもカーボン濃度が高い絶縁膜を該層
    間絶縁膜上に形成する工程と、 前記絶縁膜に前記配線に接続される配線用の溝部を形成
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  6. 【請求項6】 絶縁膜を介して複数形成された配線から
    なる配線層上に、第1の層間絶縁膜と、この第1の層間
    絶縁膜とカーボン濃度又は金属酸化物濃度の異なる第2
    の層間絶縁膜とを積層して形成する工程と、 第1及び第2の絶縁膜に選択的に穴部を形成する工程
    と、 前記第1の絶縁膜をストッパとして前記第2の絶縁膜
    に、前記穴部にオーバーラップするように溝部を形成す
    る工程とを具備してなることを特徴とする半導体装置の
    製造方法。
JP26719899A 1999-06-15 1999-09-21 半導体装置及びその製造方法 Pending JP2001093975A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP26719899A JP2001093975A (ja) 1999-09-21 1999-09-21 半導体装置及びその製造方法
US09/594,843 US6534870B1 (en) 1999-06-15 2000-06-15 Apparatus and method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26719899A JP2001093975A (ja) 1999-09-21 1999-09-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001093975A true JP2001093975A (ja) 2001-04-06

Family

ID=17441494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26719899A Pending JP2001093975A (ja) 1999-06-15 1999-09-21 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001093975A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060032A (ja) * 2001-08-17 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置および製造方法
US6737744B2 (en) 2001-09-25 2004-05-18 Fujitsu Limited Semiconductor device including porous insulating material and manufacturing method therefor
WO2007142172A1 (ja) * 2006-06-09 2007-12-13 Nec Corporation 多層配線製造方法と多層配線構造と多層配線製造装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003060032A (ja) * 2001-08-17 2003-02-28 Matsushita Electric Ind Co Ltd 半導体装置および製造方法
JP4661004B2 (ja) * 2001-08-17 2011-03-30 パナソニック株式会社 半導体装置の製造方法
US6737744B2 (en) 2001-09-25 2004-05-18 Fujitsu Limited Semiconductor device including porous insulating material and manufacturing method therefor
WO2007142172A1 (ja) * 2006-06-09 2007-12-13 Nec Corporation 多層配線製造方法と多層配線構造と多層配線製造装置

Similar Documents

Publication Publication Date Title
US7279411B2 (en) Process for forming a redundant structure
US7259089B2 (en) Semiconductor device manufacturing method that includes forming a wiring pattern with a mask layer that has a tapered shape
JPS5982746A (ja) 半導体装置の電極配線方法
JP2007173511A (ja) 半導体装置の製造方法
JP3193335B2 (ja) 半導体装置の製造方法
JP4419025B2 (ja) 半導体装置の製造方法
JP2006324584A (ja) 半導体装置およびその製造方法
JPS5968953A (ja) モノリシツク集積回路の製造方法
US6534870B1 (en) Apparatus and method for manufacturing a semiconductor device
JP2000183158A (ja) 半導体集積回路装置及びその製造方法
JP3525788B2 (ja) 半導体装置の製造方法
US7755202B2 (en) Semiconductor device and method of fabricating the same
JP2004128050A (ja) 半導体装置およびその製造方法
JP2001093975A (ja) 半導体装置及びその製造方法
JP2003068851A (ja) 半導体装置及びその製造方法
JP2003133411A (ja) 半導体装置およびその製造方法
JP2010080607A (ja) 半導体装置の製造方法
TW413917B (en) Semiconductor device and method of manufacturing the same
JP2004247337A (ja) 半導体装置及びその製造方法
JPH11289012A (ja) 半導体装置及びその製造方法
JPH07122635A (ja) 半導体装置およびその製造方法
JPH0612789B2 (ja) 半導体装置
JPH11251433A (ja) 半導体装置およびその製法
JPH0330992B2 (ja)
JPH08181141A (ja) 配線形成法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050830

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060207