JP2003133411A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003133411A
JP2003133411A JP2001332901A JP2001332901A JP2003133411A JP 2003133411 A JP2003133411 A JP 2003133411A JP 2001332901 A JP2001332901 A JP 2001332901A JP 2001332901 A JP2001332901 A JP 2001332901A JP 2003133411 A JP2003133411 A JP 2003133411A
Authority
JP
Japan
Prior art keywords
insulating film
film
organic insulating
organic
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001332901A
Other languages
English (en)
Other versions
JP4092902B2 (ja
Inventor
Hiroto Otake
浩人 大竹
Masayuki Hiroi
政幸 廣井
Munehiro Tada
宗弘 多田
Yoshimitsu Harada
恵充 原田
Yoshihiro Hayashi
喜宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2001332901A priority Critical patent/JP4092902B2/ja
Publication of JP2003133411A publication Critical patent/JP2003133411A/ja
Application granted granted Critical
Publication of JP4092902B2 publication Critical patent/JP4092902B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】高精度なダマシン配線形成が可能で低誘電率の
層間膜構造を有する半導体装置を提供する。 【解決手段】下層配線部1上に、接続孔のエッチングス
トッパーとしての第1の有機絶縁膜であるBCB膜4、
第1の絶縁膜であるALCAPTM5、配線溝エッチスト
ッパーとしての第2の有機絶縁膜であるBCB膜6、第
2の絶縁膜であるALCAPTM7、および第3の有機絶
縁膜であるBCB膜8から成る積層構造の層間絶縁膜が
形成される。このような積層構造の層間絶縁膜に対し
て、配線溝がBCB膜6,8とALCAPTM7に形成さ
れ、この配線溝底からALCAPTM5と接続孔のエッチ
ングストッパーであるBCB膜4を貫く接続孔が形成さ
れ、上層デュアルダマシン配線9、上層ダマシン配線9
aが形成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特に、層間絶縁膜を含むダマシン配
線構造とその製造方法に関する。
【0002】
【従来の技術】近年の超LSIデバイスでは、数mm角
のチップに数百万個以上の素子を集積する必要があるた
め、素子を微細化、多層化することが不可欠である。そ
して、デバイス動作速度の高速化のため、配線抵抗およ
び層間容量の低減が重要な課題となる。特にロジック系
のデバイスでは、配線抵抗低減のため銅(Cu)を配線
材料に用い、配線間の寄生容量を低減するためにシリコ
ン酸化膜よりも比誘電率(約3.9)が小さくなる低誘
電率膜を用いることが必要である。
【0003】上記Cu配線は、低抵抗かつ高信頼性のた
め、次世代配線材料としてもっとも注目されているもの
である。しかし、Cuは従来のアルミ材料と異なり、ド
ライエッチングによる加工が難しいため、化学機械研磨
(CMP:Chemical Mechanical Polishing)法を用いた
埋め込み配線(ダマシン配線)技術が行われている。こ
のCuの埋め込み配線技術では、絶縁層間膜中に配線溝
あるいは接続孔(ビア)を形成し、その後Cuをスパッ
タやめっき技術により埋め込み、CMPにより余剰のC
uを除去し、所望の配線やビアプラグを得ている。
【0004】これまで製品に使用されてきた従来の技術
(以下、第1の従来例と記す)を図19を参照して説明
する。図19はダマシン配線の製造工程順の断面図であ
る。図19(a)に示すように、半導体基板(図示せ
ず)上の層間絶縁膜201上に第1シリコン窒化膜20
2、低誘電率膜203、第2シリコン窒化膜204、シ
リコン酸化膜205が化学気相成長(CVD)法等で積
層して堆積される。そしてフォトリソグラフィー技術で
レジストマスク206が形成され、これをエッチングマ
スクにしたドライエッチング技術でもってシリコン酸化
膜205がエッチングされるパターニングされる。
【0005】次に、図19(b)に示すように、レジス
トマスク206が除去され、上記パターニングされたシ
リコン酸化膜205をハードマスクにして、反応性イオ
ンエッチング(RIE)でもって第2シリコン窒化膜2
04、低誘電率膜203、第1シリコン窒化膜202が
ドライエッチングされる。このようにして配線溝207
が形成される。上記のドライエッチング工程では、シリ
コン窒化膜のエッチング速度/シリコン酸化膜のエッチ
ング速度の比、および、低誘電率膜のエッチング速度/
シリコン酸化膜のエッチング速度の比、すなわちエッチ
ングの選択比を大きくするような反応ガスの選択が重要
である。
【0006】次に、図19(c)に示すように、全面に
バリア膜208が窒化タンタル(TaN)等で形成さ
れ、上記配線溝を埋め込むようにメッキ法等でCu膜2
09が形成される。
【0007】次に、CMP法で上記Cu膜209および
バリア膜208の不要部分が研磨除去される。ここで、
シリコン酸化膜205は研磨ストッパーとして機能す
る。このようにして、図19(d)に示すようにダマシ
ン配線210が形成されることになる。しかし、このよ
うにしてできあがる配線構造では、後述するように配線
間の寄生容量が増加する。
【0008】そこで、特開2000−294633号公
報では、配線溝底のエッチングストッパー層やハードマ
スクとして有機絶縁膜を用いる構造を提案している。上
記公報に記載の技術(以下、第2の従来例と記す)につ
いて図20を参照して説明する。図20はデュアルダマ
シン配線構造の断面図である。
【0009】図20に示すように、下部層間膜311に
は下部配線312が形成されている。そして、第1絶縁
膜313、第1有機絶縁膜314、第2絶縁膜315、
第2有機絶縁膜316が積層して形成されている。ここ
で、第1絶縁膜313、第2絶縁膜315はキセロゲル
膜であると規定されている。
【0010】そして、接続孔および配線溝の側壁にバリ
アメタル317が形成され、接続孔および配線溝内を充
填するCu配線318が形成されてデュアルダマシン配
線319が形成される。
【0011】
【発明が解決しようとする課題】上述したように、第1
の従来例では、ダマシン配線の厚さ言いかえれば配線溝
の深さを規定するため、層間絶縁膜を低誘電率膜とシリ
コン窒化膜とを積層して形成する。そして、シリコン窒
化膜をエッチングストッパーとして用いることでダマシ
ン配線の厚さを規定する。また、埋め込まれるCuはレ
ジストマスク除去のためのアッシングに用いられる酸素
プラズマに弱く、容易に酸化するため、ハードマスクで
加工する場合が多く、この場合でも配線材料とは異なる
種類の膜、例えばシリコン窒化膜などの使用が必要にな
る。
【0012】このように第1の従来例の配線技術では、
シリコン窒化膜が多用される。しかし、シリコン窒化膜
は比誘電率が7程度であり、比誘電率3以下の低誘電率
膜を層間絶縁膜に使っても、実効的な誘電率が増大する
ため、配線間の寄生容量の低減が難しくなる。
【0013】そして、第2の従来例の配線構造の特徴の
1つは、図20で説明したように、ダマシン配線すなわ
ち配線溝が第1有機絶縁膜314上に形成されることで
ある。しかし、図21(a)に示すように、第1絶縁膜
313と第1有機絶縁膜314に形成する接続孔320
の深さが、第2絶縁膜315と第2有機絶縁膜316に
形成する配線溝321の深さに比べて薄い場合、接続孔
320底の下部配線312表面がドライエッチングのプ
ラズマ322に長時間曝されることになる。ここで、下
部配線312がCuで構成されると、Cuの腐食、劣化
の面で大きな問題となる。
【0014】また、図21(b)のように、露光時に接
続孔320と下層配線312間で目合わせずれが生じた
場合、接続孔形成のための第1絶縁膜313のオーバー
エッチング時に下部層間膜311に突き抜け部323が
発生する。そこで、配線構造の形成において、上記露光
の目合わせずれを考慮しておくことが必要不可欠とな
る。この対策として、上記公報では露光時の目合わせず
れに対する具体的な記載はないが、接続部での下層配線
幅を接続孔の口径よりも大きくする必要が生じる。しか
し、このため配線ピッチが大きくなってしまうことは必
然であり、配線ピッチの増大がチップサイズを増大させ
ることになる。理想的には、チップ内の最小ピッチ配線
において、接続孔の口径とダマシン配線の幅とがほぼ同
等となり、接続孔の口径と配線溝の寸法とが同一になる
ことが望ましい。
【0015】以上に述べた観点から、下部配線312上
面にもエッチングストッパー膜が必要で、かつそのエッ
チングストッパー膜自体も低誘電率であり、さらにCu
拡散防止能を有していることが必要となる。しかし、上
記公報においては、露光の目合わせずれ対策として下地
配線312上のエッチングストッパー膜を形成すること
は考慮されていない。
【0016】本発明の主目的は、積層する低誘電率の層
間絶縁膜を形成できるようにすると共に、層間絶縁膜の
エッチング選択性を向上させて、微細で高精度な(デュ
アル)ダマシン配線を容易に形成できるようにすること
にある。そして、本発明の他の目的は、ダマシン配線の
接続孔の底部のエッチングストッパー膜に有機絶縁膜を
用い、接続孔底のエッチングストッパー膜と配線溝底の
エッチングストッパー膜を同時にエッチング除去できる
ようにしてCu配線上の損傷の少ない製造方法を提供す
ることにある。
【0017】
【課題を解決するための手段】上記の課題を解決するた
めの手段は、下記のように表現される。その表現中に現
れる技術的事項には、括弧()つきで、符号等が添記さ
れている。その符号等は、本発明の複数の実施の形態
(実施例)のうちの、少なくとも1つの実施の形態(実
施例)を構成する技術的事項、特に、その実施の形態
(実施例)に対応する図面に表現されている技術的事項
に付せられている符号等に一致している。このような符
号は、請求項記載の技術的事項と実施の形態(実施例)
の技術的事項との対応・橋渡しを明確にしている。そし
て、この対応・橋渡しは、請求項記載の技術的事項が実
施の形態(実施例)の技術的事項に限定されて解釈され
ることを意味しない。
【0018】本発明の半導体装置では、半導体素子の形
成された基板上の層間絶縁膜は、第1の有機絶縁膜(B
CB膜4)と、前記第1の有機絶縁膜上に形成した前記
有機絶縁膜とは別種の第1の絶縁膜(ALCAPTM
5)と、前記第1の絶縁膜上に形成した第2の有機絶縁
膜(BCB膜6)と、前記第2の有機絶縁膜上に形成し
た前記有機絶縁膜とは別種の第2の絶縁膜(ALCAP
TM膜7)とから成り、前記第2の絶縁膜と少なくとも前
記第2の有機絶縁膜の一部とに形成された配線溝と、前
記配線溝の底部に少なくとも連結するもので前記第1の
絶縁膜と前記第1の有機絶縁膜にわたって形成された接
続孔とを備えている。
【0019】更には、前記第2の絶縁膜上に第3の有機
絶縁膜(BCB膜8)が形成され、前記配線溝が前記第
3の有機絶縁膜と前記第2の絶縁膜と少なくとも前記第
2の有機絶縁膜の一部とにわたって形成されている。
【0020】そして、本発明では、前記接続孔を埋め込
む状態に形成された導電性を有するプラグと、前記配線
溝を埋め込むとともに前記プラグに接続する状態に形成
された溝配線とを備えている。
【0021】そして、本発明の半導体装置の製造方法
は、半導体素子が形成された基板上に第1の有機絶縁膜
(BCB膜4)、第1の絶縁膜(ALCAPTM膜5)、
第2の有機絶縁膜(BCB膜6)、第2の絶縁膜(AL
CAPTM膜7)、第3の有機絶縁膜(BCB膜8)をこ
の順に積層して形成した後に前記第3の有機絶縁膜上に
無機膜(シリコン酸化膜10)を設ける工程と、前記無
機膜上に形成した配線溝パターンを有するレジストマス
ク(第1レジストマスク11)を用いたドライエッチン
グにより、前記第2の有機絶縁膜をエッチングストッパ
ーとして前記無機膜と第3の有機絶縁膜と第2の絶縁膜
とをエッチングし配線溝(12,12a)を形成する工
程と、前記レジストマスクを除去後、接続孔パターンを
有するレジストマスク(第2レジストマスク13)をを
用いたエッチングにより、前記第1の有機絶縁膜をエッ
チングストッパーとして前記第2の有機絶縁膜と第1の
絶縁膜とをエッチングし配線溝(12)に連結する接続
孔(14)を形成する工程と、前記接続孔パターンを有
するレジストマスクを除去後、前記配線溝(12,12
a)底の第2の有機絶縁膜と前記接続孔(14)底の第
1の有機絶縁膜とを同時にエッチングする工程とを含
む。
【0022】あるいは、本発明の半導体装置の製造方法
は、半導体素子が形成された基板上に第1の有機絶縁
膜、第1の絶縁膜、第2の有機絶縁膜、第2の絶縁膜、
第3の有機絶縁膜をこの順に積層して形成した後に前記
第3の有機絶縁膜上に無機膜を設ける工程と、前記無機
膜上に形成した接続孔パターンを有するレジストマスク
(第3レジストマスク20)を用いたドライエッチング
により、少なくとも前記無機膜と第3の有機絶縁膜と第
2の絶縁膜と第2の有機絶縁膜とをエッチングし接続孔
(開孔21)を形成する工程と、前記レジストマスクを
除去後、配線溝パターンを有するレジストマスク(第4
レジストマスク22)を用いたエッチングにより、前記
第1の有機絶縁膜と第2の有機絶縁膜をエッチングスト
ッパーとして前記第1の絶縁膜と第2の絶縁膜とを同時
にエッチングし前記接続孔(開孔21)を前記第1の有
機絶縁膜表面まで延在させると共に配線溝(12,12
a)を形成する工程と、前記配線溝パターンを有するレ
ジストマスクを除去後、前記配線溝(12,12a)底
の第2の有機絶縁膜(BCB膜6)と前記接続孔(1
4)底の第1の有機絶縁膜(BCB膜4)を同時にエッ
チングする工程と、を含むことを特徴とする半導体装置
の製造方法。
【0023】あるいは、本発明の半導体装置の製造方法
は、半導体素子が形成された基板上に第1の有機絶縁
膜、第1の絶縁膜、第2の有機絶縁膜、第2の絶縁膜、
第3の有機絶縁膜をこの順に積層して形成した後に前記
第3の有機絶縁膜上に無機膜を設ける工程と、前記無機
膜上に形成した接続孔パターンを有するレジストマスク
(第2レジストマスク20)を用いたエッチングによ
り、前記第1の有機絶縁膜をエッチングストッパーとし
て前記無機膜と第3の有機絶縁膜と第2の絶縁膜と第2
の有機絶縁膜と第1の絶縁膜とをエッチングし接続孔
(14)を形成する工程と、前記レジストマスクを除去
後、反射防止膜(ARC膜23、埋込ARC膜24)を
全面に塗布する工程と、配線溝パターンを有するレジス
トマスク(第5レジストマスク25)を用いたエッチン
グにより、前記第2の有機絶縁膜をエッチングストッパ
ーとして前記第2の絶縁膜をエッチングし配線溝(1
2,12a)を形成する工程と、前記配線溝パターンを
有するレジストマスクと前記反射防止膜を除去後、前記
配線溝(12,12a)底の第2の有機絶縁膜と前記接
続孔(14)底の第1の有機絶縁膜を同時にエッチング
する工程とを含む。
【0024】あるいは、本発明の半導体装置の製造方法
は、半導体素子が形成された基板上に第1の有機絶縁
膜、第1の絶縁膜、第2の有機絶縁膜、第2の絶縁膜、
第3の有機絶縁膜をこの順に積層して形成した後に前記
第3の有機絶縁膜上に無機膜を設ける工程と、前記無機
膜上に形成した配線溝パターンを有するレジストマスク
(第1レジストマスク11)を用いたエッチングによ
り、前記第3の有機絶縁膜をエッチングストッパーとし
て前記無機膜をエッチングする工程と、前記レジストマ
スクを除去後、接続孔パターンを有するレジストマスク
(第6レジストマスク27)を用いたエッチングによ
り、前記第3の有機絶縁膜(BCB膜8)と第2の絶縁
膜と第2の有機絶縁膜と第1の絶縁膜の一部とを順次エ
ッチングし接続孔(開孔21)を形成する工程と、前記
接続孔パターンを有するレジストマスクを除去後、前記
無機膜(シリコン酸化膜10)をマスクとして前記第3
の有機絶縁膜をエッチングし、前記第1の有機絶縁膜と
第2の有機絶縁膜をエッチングストッパーとして前記第
1の絶縁膜と第2の絶縁膜とを同時にエッチングし、前
記接続孔を前記第1の有機絶縁膜の表面まで延在させる
と共に配線溝(12,12a)を形成する工程と、前記
配線溝(12,12a)底の第2の有機絶縁膜と前記接
続孔(14)底の第1の有機絶縁膜とを同時にエッチン
グする工程と、を含む。
【0025】あるいは、本発明の半導体装置の製造方法
は、半導体素子が形成された基板上に第1の有機絶縁
膜、第1の絶縁膜、第2の有機絶縁膜、第2の絶縁膜、
第3の有機絶縁膜をこの順に積層して形成した後に前記
第3の有機絶縁膜上に第1の無機膜(シリコン酸化膜1
0)および第2の無機膜(シリコン窒化膜28)とをこ
の順に積層して設ける工程と、前記第2の無機膜上に形
成した配線溝パターンを有するレジストマスク(第1レ
ジストマスク11)を用いたエッチングにより、前記第
1の無機膜をエッチングストッパーとして前記第2の無
機膜をエッチングする工程と、前記レジストマスクを除
去後、接続孔パターンを有するレジストマスク(第6レ
ジストマスク27)を用いたエッチングにより、前記第
1の無機膜と第3の有機絶縁膜と第2の絶縁膜と第2の
有機絶縁膜と第1の絶縁膜の一部とを順次エッチングし
接続孔(開孔21)を形成する工程と、前記接続孔パタ
ーンを有するレジストマスクを除去後、前記第2の無機
膜をマスクとして前記第1の無機マスクと前記第3の有
機絶縁膜をエッチングした後、前記第1の有機絶縁膜と
第2の有機絶縁膜をエッチングストッパーとして前記第
1の絶縁膜と第2の絶縁膜とを同時にエッチングし、前
記接続孔を前記第1の有機絶縁膜の表面まで延在させる
と共に配線溝(12,12a)を形成する工程と、前記
配線溝(12,12a)底の第2の有機絶縁膜と前記接
続孔(14)底の第1の有機絶縁膜を同時にエッチング
する工程とを含む。
【0026】上述した第1、第2、第3の有機絶縁膜の
うち、少なくとも1つが有機高分子を主骨格としたSi
含有の有機薄膜である。そして、前記有機高分子がベン
ゼン環を含有する構造である。あるいは、前記有機高分
子を主骨格としたSi含有の有機薄膜は、ジビニルシロ
キサンベンゾシクロブテンが重合された重合体で構成さ
れる。
【0027】そして、上述した第1、第2の絶縁膜のう
ち少なくとも1つがSi−O結合構造を主骨格とした水
素含有の絶縁膜である。そして、前記Si−O結合構造
を主骨格とした水素含有の絶縁膜はポーラス構造であ
る。あるいは、前記Si−O結合構造を主骨格とした水
素含有の絶縁膜が有機成分を含有する。あるいは、前記
Si−O結合構造を主骨格とした有機成分を含有する水
素含有の絶縁膜は有機シルセスクオザンである。
【0028】そして、本発明の半導体装置の製造方法で
は、前記配線溝底の第2の有機絶縁膜と前記接続孔底の
第1の有機絶縁膜を同時にエッチングする前に、酸素と
フロロカーボンガスを含む混合ガスプラズマを用いてシ
リコン窒化膜からなる無機膜だけをエッチバックする。
そして、ダマシン配線のためメタルのCMPの際に最表
面の無機膜を除去する。
【0029】あるいは、本発明の半導体装置の製造方法
では、前記配線および接続孔のエッチング形成後、溝配
線用のメタルの成膜前にヘリウムプラズマ中あるいはそ
の他の不活性ガスをプラズマ励起したプラズマ中での処
理を行う。
【0030】あるいは、本発明の半導体装置の製造方法
では、半導体素子が形成された基板上に、上述したよう
な有機高分子を主骨格としたSi含有の有機絶縁膜と、
Si−O結合構造を主骨格とした水素あるいは有機成分
含有の絶縁膜とを積層して形成する。
【0031】そして、本発明の半導体装置の製造方法で
は、アルゴンと酸素とフロロカーボンガスを含む混合ガ
スプラズマを用いて前記絶縁膜を前記有機絶縁膜に対し
て高い選択比でエッチングする。あるいは、前記有機絶
縁膜のプラズマエッチングに際し、少なくとも窒素、水
素、フロロカーボンを含む混合ガスを用いて、前記有機
絶縁膜を前記絶縁膜に対して高い選択比でエッチングす
る。
【0032】すなわち、アルゴンと酸素とフロロカーボ
ンガスを含む混合ガスのプラズマを用い前記有機絶縁膜
をエッチングマスクあるいはエッチングストッパー層と
して前記絶縁膜を選択的にエッチングする。そして、窒
素と水素の混合ガスにフロロカーボンガスを添加しプラ
ズマ励起して前記有機絶縁膜を選択的にエッチングす
る。ここで、前記フロロカーボンガスは、CF4 、CH
3 、CH22 、C48 、C58 、 あるいは、
これらの混合ガスである。
【0033】このようにすることで、ダマシン配線構造
を形成する層間絶縁膜の誘電率は容易に低減できるよう
になる。そして、上記配線のピッチは大幅に小さくな
り、微細で高密度の多層配線が高精度に形成できるよう
になる。
【0034】また、ダマシン配線と接続孔の底部のエッ
チングストッパーに有機絶縁膜を用い、接続孔底のエッ
チングストッパー膜と配線溝底のエッチングストッパー
膜を同時にエッチング除去できるようになりCu配線表
面の損傷は皆無になる。また、(デュアル)ダマシン配
線を多層化しても、層間絶縁膜の反りあるいはクラック
の発生は大幅に低減する。このようにして高品質の多層
配線が形成できるようになる。
【0035】
【発明の実施の形態】以下、添付図面を参照しながら、
本発明による実施の形態を説明する。図1は本発明を適
用した多層配線構造の断面図である。図1に示す配線構
造は、2層のデュアルダマシン配線になっており、同じ
構造を有する下層配線部1と上層配線部2とが積層して
形成される場合を示している。以下、上層配線部2を詳
細に説明する。なお、下層配線部1には下層デュアルダ
マシン配線3、下層ダマシン配線3aが設けられてい
る。
【0036】図1に示すように、下層配線部1上に接続
孔のエッチングストッパーとして機能するBCB膜4が
形成されている。これが第1の有機絶縁膜である。そし
て、第1の絶縁膜であるALCAPTM膜5、配線溝のエ
ッチストッパーとして機能し第2の有機絶縁膜であるB
CB膜6、第2の絶縁膜であるALCAPTM膜7、第3
の有機絶縁膜であるBCB膜8から成る積層構造の低誘
電率絶縁膜から構成される。
【0037】かかる積層構造の低誘電率絶縁膜に対し
て、配線溝は、上記第3の有機絶縁膜であるBCB膜8
と第2の絶縁膜であるALCAPTM膜7と第2の有機絶
縁膜であるBCB膜6に形成される。そして、この配線
溝の底から、第1の絶縁膜であるとALCAPTM膜5と
第1の有機絶縁膜であるBCB膜4とを貫く接続孔が形
成される。図1の配線構造は上記のことを特徴としてい
る。そして、上記配線溝および接続孔にメタルが埋め込
まれて、上層デュアルダマシン配線9と上層ダマシン配
線9aが形成される。ここで、配線溝の幅寸法と接続孔
の口径寸法は同一となっている。そして、上層デュアル
ダマシン配線9の幅寸法と上記下層デュアルダマシン配
線3の幅寸法も同じである。
【0038】上述したように、低誘電率の絶縁膜である
ところの第1、第2の絶縁膜を第1、第2および第3の
有機絶縁膜で挟みこむことで、配線の実効誘電率を上昇
させることなく、加工寸法精度の高い多層のCu配線が
可能となる。また、上記BCB膜のような有機絶縁膜
は、Cu拡散防止能が非常に高く、配線構造下部の基板
上の半導体素子をCu配線からのCu汚染から完全に保
護する。
【0039】ここで、上記有機絶縁膜は、BCB膜(ジ
ビニルシロキサンベンゾシクロブテン重合体で形成され
た有機膜)のように有機高分子を主骨格としたシリコン
含有の有機膜であり、上記絶縁膜はALCAPTM(旭化
成株式会社の化学物質の商品名)膜のようにSi−O結
合構造を主骨格とした水素あるいは有機成分含有の絶縁
膜である。なお、接続孔のエッチングストッパーとして
機能する第1の有機絶縁膜はかならずしも単層膜である
必要はなく、有機成分とシリカ成分との混合比が段階的
に異なる複層膜であってもかまわない。
【0040】有機高分子を主骨格としたシリコン含有の
有機薄膜は、スピン塗付法及びプラズマ重合法のいずれ
の成膜方法で形成することも可能である。スピン塗付法
が使用される場合、まず、出発原料であるモノマーが基
板にスピン塗付される。更に、基板をアニールすること
により、モノマーが熱重合され、有機高分子を主骨格と
したシリコン含有の有機薄膜が形成される。また、プラ
ズマ重合法が使用される場合、出発原料であるモノマー
が気化されて、モノマー蒸気が生成される。そのモノマ
ー蒸気が不活性ガス中に導入され、更に重合されて、有
機高分子を主骨格としたシリコン含有の有機薄膜が形成
される。このような有機絶縁膜として使用できるものに
は、BCB膜の他にポリアリルエーテル−Si結合の有
機絶縁膜があることを確認している。この他に、有機高
分子を主骨格としたシリコン含有の有機薄膜としては、
一般に有機シロキサン、または、芳香族および/あるい
は炭化水素鎖を含む有機シロキサンで構成されるもので
あれば使用できる材料が存在する。
【0041】Si−O構造を主骨格とした水素あるいは
有機含有の絶縁膜は主にスピン塗布法で形成される。こ
こで、この絶縁膜が半導体装置を構成する層間絶縁膜と
して使用される場合、その比誘電率はシリコン酸化膜よ
りも低いことが好ましい。このようなSi−O構造を主
骨格とした水素あるいは有機含有の絶縁膜としては、上
述したように全芳香族有機化合物で構成されているAL
CAPTMが使用され得る。更に、上記のALCAPTM
の他に、シルセスキオキサン類の絶縁膜、あるいは、S
i−H結合、Si−CH3 結合、Si−F結合のうち少
なくとも1つの結合を含むシリカ膜で形成してもよい。
なお、これらの絶縁膜は多孔性を有していてもよい。こ
こで、シルセスキオキサン類の絶縁膜は、Si−Oベー
スの誘電体膜であり、そのような絶縁膜としては、MS
Q膜の他にシルセスキオキサン類であるハイドロゲンシ
ルセスキオキサン(Hydrogen Silsesquioxane)、メチレ
ーテッドハイドロゲンシルセスキオキサン(Methylated
Hydrogen Silsesquioxane)あるいはフルオリネーテッ
ドシルセスキオキサン(Furuorinated Silsesquioxan
e)のような低誘電率膜がある。
【0042】次に、上記BCB膜の具体的な製法につい
て説明する。上述したように、BCB膜はプラズマ重合
法により形成される。1999 Symposium on VLSI Techno
logypp.45-46に記述があるように、以下のようなプロセ
スで形成可能である。図18は、BCB膜を形成するプ
ラズマ重合装置100を示す。プラズマ重合装置100
は、原料タンク101、液体流量制御器102、気化器
103、気体流量制御器104、真空反応室105、ポ
ンプ106、及びRF電源107を含む。
【0043】原料タンク101は、ジビニルシロキサン
ベンゾシクロブテンモノマー111を気化器103に供
給する。原料タンク101には、ジビニルシロキサンベ
ンゾシクロブテンモノマー111が入っている。ジビニ
ルシロキサンベンゾシクロブテンモノマー111は、室
温で液体である。原料タンク101には、加圧Heガス
112が供給されている。ジビニルシロキサンベンゾシ
クロブテンモノマー111は、加圧Heガス112によ
り加圧され、液体流量制御器102を介して気化器10
3に送られる。
【0044】気化器103は、ジビニルシロキサンベン
ゾシクロブテンモノマー111を気化して気化モノマー
114を生成し、真空反応室105に供給する。気化器
103には、気体流量制御器104を介して、Heキャ
リアガス113が供給されている。ジビニルシロキサン
ベンゾシクロブテンモノマー111とHeキャリアガス
113とは混合され、気化器103に含まれる気化室
(図示されない)に送られる。気化室は、1.3×10
Pa程度に減圧され、更に、200℃程度に加熱されて
いる。気化室に送られたジビニルシロキサンベンゾシク
ロブテンモノマー111は、瞬時に気化され、気化モノ
マー114が生成される。ジビニルシロキサンベンゾシ
クロブテンモノマー111の気化能は、0.1〜0.5
g/min程度である。気化された気化モノマー114
は真空反応室105に送られる。
【0045】真空反応室105では、気化モノマー11
4が重合され、BCB膜116が基板115に形成され
る。真空反応室105は、ポンプ106によって減圧さ
れる。真空反応室105には、基板ヒータ105aとシ
ャワーヘッド105bとが設けられている。基板ヒータ
105aには、低周波電源(図示されない)が接続さ
れ、430kHzの低周波電圧が供給される。シャワー
ヘッド105bには、RF電源107が接続され、1
3.56MHzの高周波電圧が供給される。
【0046】基板ヒータ105aに430kHzの低周
波電圧が、シャワーヘッド105bに13.56MHz
の高周波電圧が供給されると、基板ヒータ105aとシ
ャワーヘッド105bとの間に、Heプラズマ117が
発生する。Heプラズマ117の中に、気化モノマー1
14が導入されると、ジビニルシロキサンベンゾシクロ
ブテンが有するシクロ基の開環反応とビニル基の重合反
応とが進行し、ジビニルシロキサンベンゾシクロブテン
重合体からなるBCB膜116が基板115に形成され
る。
【0047】このような成膜方法により、耐熱性が40
0℃以上、比誘電率kが2.4〜2.7であるBCB膜
116が、実際に得られる。このBCB膜は20%程度
のシリカ成分を含むが、このような有機成分とシリカ成
分あるいはシリコン成分とからなる複合膜も有機絶縁膜
としてもよい。さらには、該有機成分と該シリカ成分あ
るいはシリコン成分の一部が窒化された複合膜も有機絶
縁膜としてもよい。
【0048】一方、Si−O構造を主骨格とした水素あ
るいは有機含有の絶縁膜を形成するALCAPTMは、Ad
vanced Metallization Conference(AMC)200
0,pp.171に記述されているような過程で形成さ
れる。
【0049】先ず、aliphaticポリマー(スペ
ーサー)と溶媒を混ぜたシリカゾルを作成する。シリコ
ンウエハ上に室温で混合液をスピンオン塗布する。その
後120℃〜200℃で溶媒を除去しながら、ゾルのg
elation反応を起こす。さらに400℃まで加熱
することによりスペーサーを除去する。このようなプロ
セスを経て、ALCAPTM膜が形成される。ALCAP
TM膜の膜厚はスピンスピードとスピンコーティングプロ
セスによって決定される。最終的な誘電率は1.6〜
2.7程度となる。
【0050】次に、本発明の特徴の1つとなる、低誘電
率となる絶縁膜と有機絶縁膜のドライエッチングの方法
について図2および図3を参照して説明する。以下で
は、有機高分子を主骨格としたシリコン含有の有機薄膜
として、上述した方法で形成されたBCB膜が使用さ
れ、Si−O構造を主骨格とした水素あるいは有機含有
の絶縁膜として、ALCAPTM(旭化成株式会社製)で
形成されたALCAPTM膜が使用される場合の、有機高
分子を主骨格としたシリコン含有の有機薄膜とSi−O
構造を主骨格とした水素あるいは有機含有の絶縁膜のエ
ッチング方法及びエッチング特性について説明する。
【0051】図2は、上述したBCB膜とALCAPTM
膜およびプラズマCVDによって生成されたシリコン窒
化(SiN)膜をそれぞれドライエッチングしたときの
エッチング速度を示す。但し、エッチング条件は、以下
の通りである。フロロカーボンガスであるCH22
スの流量は20sccm、Arガスの流量は300sc
cm、O2 ガスの流量を3sccmから10sccmま
で変えた。また、使用されているエッチング装置は、平
行平板電極型のエッチング装置であり、電極間距離は、
35(mm)である。また、上部電極への供給電力は、
700(W)、下部電極への供給電力は、100
(W)、エッチング圧力は、2.6(Pa)である。
【0052】図2に示されているように、ALCAPTM
膜は、酸素とフロロカーボンガスおよびアルゴンを含む
混合ガスをエッチングガスとしてエッチングすると、エ
ッチングが進行する。一方、BCB膜は、酸素とフロロ
カーボンガスおよびアルゴンを含む混合ガスプラズマを
エッチングガスとしてエッチングしようとしても、O 2
流量が5sccm以下ではエッチングがほとんど進行し
ない。更には、SiN膜はALCAPTM膜と同様にエッ
チングは可能である。
【0053】このように、BCB膜は、酸素とフロロカ
ーボンガスおよびアルゴンを含む混合ガスで発生された
プラズマに対して耐エッチング性を有する。またBCB
膜がSiN膜の直下にある場合には、上記条件によるS
iN膜のエッチバックが可能となる。
【0054】さらに別のエッチング条件においても、A
LCAPTM膜のエッチング速度/BCB膜のエッチング
速度の比すなわちエッチングの選択比を高くすることが
できる。以下に上述のBCB膜とALCAPTM膜をそれ
ぞれエッチングしたときのエッチング速度を示す。
【0055】ALCAPTM膜:約1.2μm/min、
BCB膜:約29nm/minであり、この場合のエッ
チング選択比は40以上になる。但し、エッチング条件
は以下の通りである。フロロカーボンガスはC58
スでその流量は13sccm、Arガスの流量は400
sccm、O2 ガスの流量は18sccmである。ま
た、使用されているエッチング装置は、平行平板電極型
のエッチング装置であり、電極間距離は、30(mm)
である。また、上部電極への供給電力は、1800
(W)、下部電極への供給電力は、1500(W)、エ
ッチング圧力は、2.6(Pa)である。この場合にお
いても、BCB膜は、酸素とフロロカーボンガスおよび
アルゴンを含む混合ガスで発生されたプラズマに対して
耐エッチング性を有し、十分な選択比が確保される。
【0056】一方でBCB膜のエッチング時には、少な
くとも窒素/水素/フロロカーボンを含む混合ガスプラ
ズマを用いる。図3は、BCB膜およびALCAPTM
のエッチング速度のCH22 ガス流量依存性を示す。
このエッチングで特徴となるところは、N2 ガスとH2
ガスの混合ガスを用いることである。
【0057】エッチング条件は以下の通りである。N2
ガスの流量は200sccm、H2ガスの流量は330
sccmである。また、使用されているエッチング装置
は、平行平板電極型のエッチング装置であり、電極間距
離は、45(mm)である。また、上部電極への供給電
力は、1800(W)、下部電極への供給電力は、15
0(W)、エッチング圧力は、13(Pa)である。但
し、ALCAP膜のエッチング時には、下部電極への供
給電力は0(W)とした。
【0058】図3によると、CH22 ガス流量の増加
と共にBCB膜エッチング速度が増加し、エッチング可
能となる。一方で、下部電極供給電力を0としたALC
AP TM膜のエッチング速度はほぼ0である。このよう
に、図3に示すエッチングでは、図2の場合とは逆に、
BCB膜のエッチング速度/ALCAPTM膜のエッチン
グ速度の比を増大させることが可能になる。
【0059】このようなエッチングであると、ALCA
TMが側壁にあってもほとんどダメージを受けずに下層
のBCB膜をエッチング加工することが可能となる。ま
た、上記ガス系を用いてCu配線上のBCB膜をエッチ
ングしてもCu配線の腐食が進行しないことが確認され
た。
【0060】以上から上記窒素/水素/フロロカーボン
を含む混合ガスプラズマをBCB膜のエッチングに用い
ることは、ALCAPTM膜の側壁保護の面からも、Cu
腐食の面からも適当であることがわかる。また、このエ
ッチングでは基板の温度を零度以下にするとよい。この
ようにすると、上記の側壁保護は更に促進されるように
なる。
【0061】上記の図2、図3ではBCB膜とALCA
TM膜の場合について示している。図2,図3に示した
エッチングガスの選択効果はこれに限定されるものでは
なく、一般に、有機高分子を主骨格としたシリコン含有
の有機薄膜のエッチング速度/Si−O構造を主骨格と
した水素あるいは有機含有の絶縁膜のエッチング速度の
比は、エッチング装置には余り依存しないため、図2あ
るいは図3で説明したのと同じエッチングガスの選択に
より、大きくしたり小さくしたりすることが容易であ
る。なお、上記のエッチングに使用するフロロカーボン
としては、上記の他に、CF4 、CHF3 、C48
を用いても同様の効果が生じる。
【0062】上述したように、本発明による実施の形態
では、有機高分子を主骨格としたシリコン含有の有機薄
膜をエッチングマスクあるいはエッチングストッパーと
して用い、Si−Oを主骨格とした水素あるいは有機含
有の絶縁膜を低誘電率膜として用いる例を示している
が、同様のプロセスによって同様な層間絶縁膜の構造を
得ることができれば、上記のような膜に限定されず、他
のいかなる低誘電率膜も代替に利用することは可能であ
る。
【0063】以上に説明されているように、本実施の形
態の半導体装置は、Si−O構造を主骨格とした水素あ
るいは有機含有の絶縁膜を主たる配線層間膜とし、有機
高分子を主骨格としたシリコン含有の有機薄膜をエッチ
ングマスクあるいはエッチングストッパー層に用いる構
造を有する。
【0064】また、本実施の形態の半導体装置の製造方
法は、Si−O構造を主骨格とした水素あるいは有機含
有の絶縁膜と、有機高分子を主骨格としたシリコン含有
の有機薄膜とを積層する工程と、有機高分子を主骨格と
したシリコン含有の有機薄膜をエッチングマスクあるい
はエッチングストッパー層に用い、Si−O構造を主骨
格とした水素あるいは有機含有の絶縁膜を選択的にエッ
チングする工程とを含む。あるいは、上記Si−O構造
を主骨格とした水素あるいは有機含有の絶縁膜をエッチ
ングさせないで、有機高分子を主骨格としたシリコン含
有の有機薄膜を選択的にエッチングする工程を含む。ま
た、半導体装置の製造方法は、有機高分子を主骨格とし
たシリコン含有の有機薄膜を接続孔底のエッチングスト
ッパーとして用い、配線溝底と接続孔底のエッチングス
トッパー膜を同時にエッチングする実施形態で使用され
得る。
【0065】以下、使用形態が実施例により更に詳細に
説明される。
【0066】
【実施例】[実施例1]図4乃至図7は、実施例1に係
る半導体装置の構造および半導体装置の製造方法を示す
断面図である。ここで、図1に示したものと同様のもの
は同一符号で示される。
【0067】先ず、図4(a)に示されているように、
下部配線部1の上面にBCB膜4が形成される。このB
CB膜4は後述されるようにALCAPTM膜5をエッチ
ングする際のエッチングストッパーとして機能する。更
に、BCB膜4の上面に、ALCAPTM膜5が形成され
る。更に、ALCAPTM膜5の上面に、別のBCB膜6
が形成される。このBCB膜6は後述するようにALC
APTM膜7をエッチングする際のエッチングストッパー
として機能する。そして、BCB膜6の上面に、ALC
APTM膜7が形成される。更に、ALCAPTM膜7の上
面に、別のBCB膜8と、シリコン酸化膜10とが、順
次に形成される。後述されるように、BCB膜8とシリ
コン酸化膜10とは、ALCAPTM膜7、BCB膜6、
ALCAPTM膜5をエッチングする際のハードマスクに
なる。
【0068】続いて、図4(b)に示されるように、公
知のフォトリソグラフィー技術で配線溝パターンの第1
レジストマスク11が形成され、これをエッチングマス
クとして、シリコン酸化膜10、BCB膜8、ALCA
TM膜7が、順次にエッチングされ、図4(c)に示す
ように配線溝12,12aが形成される。
【0069】上記のBCB膜8のエッチングにおいて
は、図3で説明したようなエッチングガスを用いる。す
なわち、窒素/水素/フロロカーボンの混合ガスプラズ
マを用いる。
【0070】また、シリコン酸化膜10およびALCA
TM膜7のエッチングにおいては、図2で説明したよう
なエッチングガスを用いる。すなわち、酸素とフロロカ
ーボンガスおよびアルゴンを含む混合ガスをエッチング
ガスである。このようなエッチングガスであると、BC
B6のエッチングは進行しない。すなわち、エッチング
ストッパーとして機能する。ここで、タイムモジュレー
ションプラズマを使用してもよい。タイムモジュレーシ
ョンプラズマを用いることによってALCAP TM膜7の
側壁に保護膜層が厚く形成され、ボーイングの無い良好
な配線溝の形状がえられる。
【0071】続いて図5(a)に示されているように、
窒素/水素プラズマによって上記第1レジストマスク1
1が剥離される。特願2001−047358号に示さ
れているように、BCB膜のようなシリコン含有の有機
膜は窒素/水素によっておかされないので、層間膜の腐
食無しにアッシングすることが可能である。
【0072】続いて、図5(b)に示されているよう
に、再度フォトリソグラフィー技術で第2レジストマス
ク13が形成される。ここで、第2レジストマスク13
は、配線溝12上に接続孔パターンを有する。
【0073】続いて、図5(c)に示されているよう
に、第2レジストマスク13をエッチングマスクにし
て、上記接続孔パターン下のBCB膜6、ALCAPTM
膜5が順次ドライエッチングされ、接続孔14が形成さ
れる。ここで、BCB膜6のエッチングにおいては、図
3で示したように、窒素/水素/フロロカーボンの混合
ガスプラズマを用いる。この混合ガスプラズマを用いる
と側壁のALCAPTM膜7を損傷させるおそれが少な
く、接続孔の側壁のサイドエッチング発生はほとんど無
い。ここで、ドライエッチング時の基板の温度を零度以
下の低温にすると、エッチング時に側壁保護がなされ
て、接続孔の側壁のサイドエッチングとそれに伴うボー
イング発生は皆無になる。
【0074】また、ALCAPTM膜5のエッチングは図
2で示したような条件で行う。この際も上述したよう
に、ドライエッチングにおいてタイムモジュレーション
プラズマを使用してもよい。タイムモジュレーションプ
ラズマを用いることによって側壁保護膜層が厚く形成さ
れ、良好な形状がえられる。
【0075】次に、窒素/水素プラズマによって第2レ
ジストマスク13が剥離される。この場合も、上述した
ように、シリコン含有の有機膜は窒素/水素によってお
かされないので、層間膜の腐食無しにアッシングするこ
とが可能である。ただし、下層のALCAPTM膜5をオ
ーバーエッチングする間にレジストを消失させることが
できれば、窒素/水素アッシングを行う必要はない。
【0076】このようにして、図6(a)に示されてい
るように、配線溝12,12aがALCAPTM膜7に形
成され、接続孔14がALCAPTM膜5に形成される。
ここで、BCB膜6,4はALCAPTM膜のエッチング
ストッパーとして機能し、配線溝の深さは高精度に制御
される。更には、配線溝12の寸法と接続孔14の口径
寸法は同一になるように容易に制御される。
【0077】続いて、図6(b)に示されているよう
に、パターニングされたシリコン酸化膜10をハードマ
スクにして、接続孔14底のBCB膜4と配線溝12,
12a底のBCB膜6を、図3で説明したように窒素/
水素/フロロカーボンの混合ガスプラズマを用いて同時
にエッチングする。
【0078】この混合ガスプラズマを用いると、BCB
膜4の下層デュアルダマシン配線3のCu配線を酸化さ
せるおそれが無い。そして、上述したようにALCAP
TM膜5,7の側壁を損傷させるおそれが少ない。このよ
うに接続孔14底に配線溝12,12a底と同様の膜を
設けることでCu損傷の少ないエッチングを行うことが
可能となる。また、接続孔14と下層デュアルダマシン
配線3とが目合わせずれてしまった場合に、第2の従来
例で示したような、接続孔14エッチング時の下層配線
への突き抜けが抑制でき高精度なエッチング加工が可能
となる。
【0079】次に、図6(c)に示されるように、全面
にHeプラズマ15を照射する。これは、接続孔14、
配線溝12,12aおよびシリコン酸化膜とCu配線と
の密着性を高くし、CMP研磨に耐えうるようにするた
めである。
【0080】続いて、図7(a)に示されているよう
に、全面にバリア膜16とCu膜17が形成される。こ
こで、バリア膜16は窒化タンタル(TaN)である。
そして、図7(b)に示されているように、バリア膜1
6とCu膜17はCMP法で不要部分が研磨除去され、
バリアメタル18とCu配線19とから成る上層デュア
ルダマシン配線9が形成される。この時、CMP法にて
シリコン酸化膜/BCB膜の高選択ポリッシングを行う
ことで、最表層のシリコン酸化膜はほぼ完全に除去され
た状態になる。このようにして、図1で説明した配線構
造ができあがことになる。ここで、上記BCB膜8は、
CMP工程で研磨ストッパーとしても機能する。
【0081】このようにハードマスクとして用いたシリ
コン酸化膜を除去することにより、配線間層間膜が誘電
率3以下の材料によって構成されるため、更なる配線間
容量の低下が見込める。
【0082】実施例1の半導体の製造方法では、エッチ
ングストッパーとしてBCB膜、層間絶縁膜の大部分を
占める領域にALCAPTM膜を用いた例を示したが、同
様の特性を示す膜であれば、これらの膜に限定されな
い。さらに実施例1のハードマスクとして、シリコン酸
化膜を用いた例を示したが、同様のプロセスを行うこと
のできる膜であれば、これらの膜、ならびに組み合わ
せ、さらには層数に限定されない。即ち、シリコン窒化
膜やSiC、SiCN、SiONなどを用いたり、2層
や3層以上の無機膜を使用してもよい。
【0083】上述したように、実施例1の半導体装置の
製造方法では、配線溝低と接続孔底にエッチングストッ
パーとなるBCB膜を設け、配線溝底と接続孔底のBC
B膜を同時にエッチングしているため、Cu配線の損傷
が少なく、微細で高精度のダマシン配線の形成が可能に
なる。
【0084】[実施例2]図8、図9は、実施例2に係
る半導体装置の構造および半導体装置の製造方法を示す
断面図である。以下、実施例1と同様のものは同一符号
で示す。
【0085】先ず、図8(a)に示されているように、
図4(a)で説明したのと同様に下部配線部1の上面に
BCB膜4、ALCAPTM膜5、BCB膜6、ALCA
TM膜7、BCB膜8およびシリコン酸化膜10が、順
次に積層して形成される。
【0086】続いて、図8(b)に示すようにフォトリ
ソグラフィー技術を用いて接続孔パターンを有する第3
レジストマスク20が形成され、上述したシリコン酸化
膜10、BCB膜8、ALCAPTM膜7、BCB膜6、
ALCAPTM膜5が、実施例1と同様にして、それぞれ
順次にエッチングされる。このようにして、図8(c)
に示されているように、ALCAPTM膜5の途中までで
エッチング停止された開孔21が形成される。
【0087】この際、ALCAPTM膜5,7のドライエ
ッチングにタイムモジュレーションプラズマを使用して
もよい。タイムモジュレーションプラズマを用いること
によって上述したように側壁保護膜層が厚く形成され、
良好な形状がえられる。また、BCB膜エッチングにお
いては、窒素/水素/フロロカーボンの混合ガスプラズ
マを用いる。この混合ガスプラズマを用いると、下層や
側壁のALCAPTM膜5,7を損傷させるおそれが少な
い。
【0088】続いて、図9(a)に示されているよう
に、第3レジストマスク20は上述した窒素/水素プラ
ズマによって剥離され開孔21のみとなる。但し、AL
CAP TM膜5をエッチングするまでにレジストを消失さ
せることができれば、窒素/水素アッシングを行う必要
はない。
【0089】続いて、図9(b)に示されているよう
に、開孔21が露出した配線溝パターンを有する第4レ
ジストマスク22が形成される。そして、図9(c)に
示されているように、第4レジストマスク22をエッチ
ングマスクにしてシリコン酸化膜、BCB膜、ALCA
TM膜が上述したのと同様にして順次エッチングされ、
配線溝12,12aが形成される。更に、開孔21のA
LCAPTM膜5も配線溝12aのALCAPTM膜7のエ
ッチング中にエッチングされ、接続孔14が形成され
る。ここで、配線溝12,12a底のBCB膜6と接続
孔14底のBCB膜4で上記ドライエッチングが停止す
る。この際、ALCAPTM膜5,7のエッチングにタイ
ムモジュレーションプラズマを使用してもよい。このA
LCAPTM膜5,7のエッチングでは、図2で説明した
ようなエッチングガスが使用される。
【0090】以後の工程は、第1実施例の図6、図7で
説明したのと同様にして、上層デュアルダマシン配線、
上層ダマシン配線が形成される。
【0091】実施例2の半導体装置の製造方法において
も、第1実施例の場合と同様に、接続孔底にエッチング
ストッパーとなるBCB膜を設け、接続孔底と配線溝底
のBCB膜を同時にエッチングしているため、Cuの損
傷が少なく、精度の高いプロセスを行うことが可能にな
る。
【0092】[実施例3]図10、図11は、実施例3
に係る半導体装置の構造および半導体装置の製造方法を
示す断面図である。ここで、上記の実施例と同様のもの
は同一符号で示す。なお、以降、明記しない場合は、シ
リコン酸化膜、BCB膜あるいはALCAPTM膜のエッ
チングは、上記実施例1,2で説明したのと同じであ
る。
【0093】先ず、図10(a)に示されているよう
に、図4(a)で説明したのと同様にして下部配線部1
の上面にBCB膜4、ALCAPTM膜5、BCB膜6、
ALCAPTM膜7、BCB膜8およびシリコン酸化膜1
0が、順次に積層して形成される。
【0094】続いて、図10(b)に示すようにフォト
リソグラフィー技術を用いてシリコン酸化膜10上に接
続孔パターンを有する第3レジストマスク20が形成さ
れ、図10(c)に示すように、第3レジストマスク2
0をエッチングマスクにしてBCB膜4表面に達する接
続孔14がエッチングで形成される。そして、上述した
ように第3レジストマスク20をアッシングで除去す
る。このようにして図11(a)に示す構造になる。
【0095】続いて、図11(b)に示されているよう
に、シリコン酸化膜10の上面に、反射防止膜であるA
RC膜23ならびに配線溝パターンを有する第5レジス
トマスク25が形成される。ここで、接続孔内には埋込
ARC膜24が形成され接続孔底のBCB膜4を保護す
る役割を果たす。
【0096】続いて、図11(c)に示されているよう
に、第5レジストマスク25および埋込ARC膜24を
エッチングマスクにし、図2で説明したドライエッチン
グで、BCB膜6をエッチングストッパーとし、上述し
たシリコン酸化膜10、BCB膜8、ALCAPTM膜7
が順次エッチングされ、配線溝12,12aが形成され
る。接続孔底のBCB膜4は埋込ARC24によりエッ
チングプラズマから保護される。
【0097】以後の工程は、上記第5レジストマスク2
5および(埋込)ARC膜24,23が上記のアッシン
グ方法で除去される。そして、第1実施例の図6、図7
で説明したのと同様にして、上層デュアルダマシン配
線、上層ダマシン配線が形成される。この場合も、従来
例1,2に説明したのと同様の効果が生じる。
【0098】[実施例4]図12、図13は、実施例4
に係る半導体装置の構造および半導体装置の製造方法を
示す断面図である。以下、上記実施例と同様のものは同
一符号で示す。なお、以降、明記しない場合は、シリコ
ン酸化膜、BCB膜あるいはALCAPTM膜のエッチン
グは、上記実施例1,2で説明したのと同じである。
【0099】先ず図12(a)に示されているように、
図4(a)で説明したのと同様にして下部配線部1の上
面にBCB膜4、ALCAPTM膜5、BCB膜6、AL
CAPTM膜7、BCB膜8およびシリコン酸化膜10
が、順次に積層して形成される。
【0100】続いて、図12(b)に示されているよう
に、配線溝パターンを有する第1レジストマスク11が
形成され、これをエッチングマスクにしたドライエッチ
ングで、図12(c)に示されているように、シリコン
酸化膜10がエッチングされ、上記配線溝パターンが転
写されて開口26が形成される。更に、N2 /H2 プラ
ズマによりレジストマスク11がアッシング除去され
る。この際、BCB膜が露出しているが、上述したよう
にBCB膜は、N2 /H2 プラズマに対して耐エッチン
グ性を有しエッチングされることはない。
【0101】続いて、図13(a)に示されているよう
に、接続孔パターンを有する第6レジストマスク27が
形成され、第6レジストマスク27をマスクとして、B
CB膜8がエッチングされる。そして、その下部のAL
CAPTM膜、BCB膜、ALCAPTM膜が、順次にエッ
チングされて図13(b)に示すように、開孔21が形
成される。
【0102】そして、図13(c)に示されているよう
に、図3で説明したように、ALCAPTM膜5、ALC
APTM膜7のエッチングは抑制され、BCB膜8が選択
的にエッチングされ開口26aが形成される。このよう
にして、BCB膜8、ALCAPTM膜7、BCB膜6、
およびALCAPTM膜5の中間深さの領域に開孔21が
形成される。この段階では、開孔21はBCB膜4表面
には達しない。
【0103】続いて、ALCAPTM膜7と残りのALC
APTM膜5とが酸素とフロロカーボンの混合ガスプラズ
マでエッチングされ、図6(a)で示した構造になる。
この際、接続孔14底部に現われるBCB膜4および配
線溝12,12a底のBCB膜6はエッチングストッパ
ーとして作用する。以後の工程は、図6および図7に基
づいて説明した通りである。この場合も、従来例1,
2,3に説明したのと同様の効果が生じる。
【0104】[実施例5]図14乃至図16は、実施例
5に係る半導体装置の構造および半導体装置の製造方法
を示す断面図である。この場合も上記の実施例と同様の
ものは同一符号で示す。なお、以降、明記しない場合
は、シリコン酸化膜、BCB膜あるいはALCAPTM
のエッチングは、上記実施例1,2で説明したのと同じ
である。
【0105】先ず、図14(a)に示されているよう
に、図4(a)で説明したのと同様にして下部配線部1
の上面にBCB膜4、ALCAPTM膜5、BCB膜6、
ALCAPTM膜7、BCB膜8、シリコン酸化膜10お
よびシリコン窒化膜28が、順次に積層して形成され
る。
【0106】続いて、図14(b)に示されているよう
に、シリコン窒化膜28の上面に配線溝パターンを有す
る第1レジストマスク11が形成される。そして、第1
レジストマスク11をエッチングマスクとして、シリコ
ン窒化膜28がエッチングされ、図14(c)に示すよ
うに、シリコン窒化膜28に配線溝パターンが転写され
開口29が形成される。そして、酸素プラズマにより第
1レジストマスク11がアッシング除去される。
【0107】続いて、図15(a)に示されているよう
に、接続孔パターンを有する第6レジストマスク27が
形成され、図15(b)に示すように開孔21が形成さ
れる。そして、シリコン窒化膜28をエッチングのマス
クにしてシリコン酸化膜10とBCB膜8とがドライエ
ッチングされる。このようにして、図15(c)に示す
ような開孔21と開口29aが形成される。
【0108】続いて、図16(a)に示されているよう
に、上述したようにパターニングされたシリコン窒化膜
とシリコン酸化膜とをハードマスクとして、ALCAP
TM膜7とALCAPTM膜5が酸素とフロロカーボンの混
合ガスプラズマでエッチングされ、配線溝12,12a
と接続孔14とが形成される。その際、配線溝12,1
2aの底部に現われるBCB膜6および接続孔14底の
BCB膜4はエッチングストッパーとして作用する。
【0109】更に、図2で示したようなフロロカーボン
/酸素の混合ガスを用いて、図16(b)に示すように
シリコン窒化膜(SiN)を選択的にエッチングしシリ
コン酸化膜10を露出させる。フロロカーボン/酸素の
混合ガスの条件を適当にすることで、BCB膜6やBC
B膜4を損傷すること無く、シリコン窒化膜をエッチバ
ックすることが可能である。ここで、CMPの補強用に
シリコン窒化膜を一部残しておいてもよい。
【0110】その後、図3で説明したような窒素/水素
/フロロカーボンの混合ガスプラズマを用いて、BCB
膜4,6を選択的に同時にエッチングする。このように
して、配線溝12,12aと接続孔14が形成される。
この混合ガスプラズマを用いると、BCB膜4の下層の
Cuを酸化させるおそれが無い。また側壁のALCAP
TM膜5およびALCAPTM膜7を損傷させるおそれが少
ない。
【0111】以後の工程は、図7に基づいて説明した通
りである。なお、上記シリコン窒化膜の残存する一部お
よびシリコン酸化膜はCMPで研磨除去してもよい。こ
の場合も、従来例1,2,3,4に説明したのと同様の
効果が生じる。
【0112】実施例5の半導体の製造方法では、下層に
シリコン酸化膜、上層にシリコン窒化膜を用いた2層の
無機膜を用いた例を示したが、同様のプロセスを行うこ
とのできる膜であれば、これらの膜、ならびに組み合わ
せ、さらには層数に限定されない。即ち、下層にシリコ
ン窒化膜、上層にシリコン酸化膜を用いてもよいし、S
iCやSiCN、SiONなどを用いたり、単層や3層
以上の無機膜を使用してもよい。
【0113】[実施例6]前述したような実施例でもっ
て、シリコン基板31に素子分離絶縁膜32で分離さ
れ、コンタクトプラグ33の形成された層間絶縁膜34
で被覆されたMOSFET35上に、ダマシン構造のC
u多層配線が形成される実施例を図17を参照して説明
する。以下に、その構造的な特徴を示す。
【0114】MOSFET35上のシリコン酸化膜で成
る層間絶縁膜34の表面はCMP法により平坦化されて
いる。ここで、層間絶縁膜34の膜厚は700nm程度
である。この層間絶縁膜34にはMOSFET35の拡
散層およびゲート電極に至る0.1μmφのコンタクト
ホールが形成され、このコンタクトホールに、Ta(1
0nm)/TaN(10nm)のバリアメタルで囲まれ
たCu材料のコンタクトプラグ33が形成されている。
【0115】上記層間絶縁膜34上に配線溝のエッチン
グストッパーである第2の有機絶縁膜37として30n
m厚のDVS(ジビニルシロキサン)−BCB膜が形成
されている。そして、第2の有機絶縁膜37上には30
0nm厚のポーラス有機シリカ膜で第2の絶縁膜38が
形成され、その上部に第3の有機絶縁膜39として30
nm厚のDVS−BCB膜が形成されている。
【0116】第1層ダマシン配線41は、上記DVS−
BCB膜/ポーラス有機シリカ膜/DVS−BCB膜か
らなる積層絶縁膜を貫く配線溝にTa(10nm)/T
aN(10nm)のバリアメタルで覆われたCu配線が
埋め込まれた構造となっている。そして、第1層ダマシ
ン配線41は、コンタクトプラグ33に接続され、第1
層ダマシン配線41上には、接続孔のエッチングストッ
パー膜として30nm厚のDVS−BCB膜から成る第
1の有機絶縁膜40が形成されている。
【0117】更に、400nm厚のポーラス有機シリカ
膜で第1の絶縁膜36が形成され、配線溝エッチングス
トッパー膜として30nm厚のDVS−BCB膜で第2
の有機絶縁膜37aが形成されている。そして、第2の
有機絶縁膜37a上には300nm厚のポーラス有機シ
リカ膜から成る第2の絶縁膜38aと、第3の有機絶縁
膜39aとして30nm厚のDVS−BCB膜が形成さ
れている。
【0118】この積層構造絶縁膜に対して、上述したよ
うにDVS−BCB膜/ポーラス有機シリカ膜/DVS
−BCB膜を貫く配線溝にバリアメタルとCu配線の埋
め込まれた第2層ダマシン配線43が形成されている。
なお、配線溝は必ずしも第2の有機絶縁膜37aをつら
ぬいている必要はなく、配線溝底部が第2の有機絶縁膜
37a内に存在してもよい。第2層ダマシン配線43の
底部より、第1の絶縁膜36と第1の有機絶縁膜40を
貫く第1ビアプラグ42が形成されており、第1層ダマ
シン配線41に接続されている。
【0119】第2層ダマシン配線43上には、ビアエッ
チングストッパー膜として30nm厚のDVS−BCB
膜から成る第1の有機絶縁膜40aが形成されている。
さらに、400nm厚のポーラス有機シリカ膜で第1の
絶縁膜36aが形成され、配線溝エッチングストッパー
膜としての30nm厚のDVS−BCB膜から成る第2
の有機絶縁膜37bが形成されている。
【0120】そして、第2の有機絶縁膜37b上には3
00nm厚のポーラス有機シリカ膜から成る第2の絶縁
膜38bが形成される。そして、第2の絶縁膜38b上
に30nm厚のDVS−BCB膜から成る第3の有機絶
縁膜39bが形成されている。そして、第1、2層ダマ
シン配線と同様に、DVS−BCB膜/ポーラス有機シ
リカ膜/DVS−BCB膜を貫く配線溝に第3層ダマシ
ン配線45が形成されている。この第3層ダマシン配線
45の底部より、第1の絶縁膜36aと第1の有機絶縁
膜40aを貫く第2ビアプラグ44が形成されており、
第2層ダマシン配線43に接続されている。この第3層
ダマシン配線45上にはカバー膜として第1の有機絶縁
膜40bが形成されている。
【0121】実施例6のようにデュアルダマシン配線を
多層化しても、層間絶縁膜の反りあるいはクラックの発
生は生じない。これは、積層する有機絶縁膜あるいは絶
縁膜の熱膨張係数が小さくなるからである。このように
して高品質の多層配線が形成できるようになる。
【0122】また、Cu配線幅の寸法とビアプラグの寸
法とはほぼ全層にわたって同一にできる。このために、
配線のピッチが小さくでき、微細で高密度の多層配線が
容易に形成できるようになる。
【0123】上記の実施の形態では、有機絶縁膜をBC
B膜単層としたが、炭素/シリコン比の異なる有機絶縁
膜の積層膜であるDVS−BCB/SiCNであっても
よい。また、DVS−BCB膜に窒素をプラズマ添加し
たDVS−BCBN膜であってもよい。この場合の窒素
の含有量は1〜10%程度である。
【0124】上記の実施例では、無機膜をハードマスク
としてエッチングマスクに使用する場合について説明し
ているが、BCB膜のような有機高分子を主骨格とした
Si含有の有機絶縁膜をエッチングマスクにしてもよい
ことに言及しておく。
【0125】また、上記の実施例ではデュアルダマシン
配線の形成について説明したが、ダマシン配線のみを形
成する場合でも同様に本発明は適用でき、同様の効果が
生じることに言及しておく。この場合にも、BCB膜の
ような有機高分子を主骨格としたSi含有の有機絶縁膜
をエッチングマスクあるいはエッチングストッパーとし
て、ALCAPTM膜のようなSi−O結合構造を主骨格
とした水素あるいは有機成分含有の絶縁膜を選択的にエ
ッチングする。あるいは、逆に、発明の実施の形態で説
明したようなエッチングガス選択により、ALCAPTM
膜のようなSi−O結合構造を主骨格とした水素あるい
は有機成分含有の絶縁膜をエッチングしないで、BCB
膜のような有機高分子を主骨格としたSi含有の有機絶
縁膜を選択的にエッチングする。
【0126】本発明は上記の実施の形態(あるいは実施
例)に限定されず、本発明の技術思想の範囲内におい
て、実施の形態が適宜変更され得る。
【0127】
【発明の効果】上述したように、本発明により、ダマシ
ン配線構造を形成する層間絶縁膜の誘電率は大幅に低減
でき、上記配線のピッチは大幅に小さくなり、微細で高
密度の多層配線が高精度に形成できるようになる。
【0128】また、ダマシン配線と接続孔の底部のエッ
チングストッパーに有機絶縁膜を用い、接続孔底のエッ
チングストッパー膜と配線溝底のエッチングストッパー
膜を同時にエッチング除去できるようになりCu配線表
面の損傷は皆無になる。また、(デュアル)ダマシン配
線を多層化しても、層間絶縁膜の反りあるいはクラック
の発生は大幅に低減する。このようにして高品質の多層
配線が形成できるようになる。
【0129】そして、多層配線での寄生容量に起因した
電力消費が抑制され、半導体装置の高性能化あるいは低
消費電力化が促進される。
【図面の簡単な説明】
【図1】本発明を説明するための多層配線構造の断面図
である。
【図2】本発明を説明するための層間絶縁膜のエッチン
グ特性を示すグラフである。
【図3】本発明を説明するための層間絶縁膜の別のエッ
チング特性を示すグラフである。
【図4】本発明の実施例1を説明するための多層配線構
造の製造工程順の断面図である。
【図5】上記工程の続きを示す製造工程順の断面図であ
る。
【図6】上記工程の続きを示す製造工程順の断面図であ
る。
【図7】上記工程の続きを示す製造工程順の断面図であ
る。
【図8】本発明の実施例2を説明するための多層配線構
造の製造工程順の断面図である。
【図9】上記工程の続きを示す製造工程順の断面図であ
る。
【図10】本発明の実施例3を説明するための多層配線
構造の製造工程順の断面図である。
【図11】上記工程の続きを示す製造工程順の断面図で
ある。
【図12】本発明の実施例4を説明するための多層配線
構造の製造工程順の断面図である。
【図13】上記工程の続きを示す製造工程順の断面図で
ある。
【図14】本発明の実施例5を説明するための多層配線
構造の製造工程順の断面図である。
【図15】上記工程の続きを示す製造工程順の断面図で
ある。
【図16】上記工程の続きを示す製造工程順の断面図で
ある。
【図17】本発明の実施例6を説明するための多層配線
構造の断面図である。
【図18】BCB膜を堆積させる成膜装置である。
【図19】第1の従来例を示すためのダマシン配線構造
の製造工程順の断面図である。
【図20】第2の従来例を示すデュアルダマシン配線構
造の断面図である。
【図21】第2の従来例の課題を説明するためのデュア
ルダマシン配線構造の断面図である。
【符号の説明】
1 下層配線部 2 上層配線部 3 下層デュアルダマシン配線 4,6,8 BCB膜 5,7 ALCAPTM 9,9a 上層デュアルダマシン配線 10 シリコン酸化膜 11 第1レジストマスク 12,12a 配線溝 13 第2レジストマスク 14 接続孔 15 Heプラズマ 16 バリア膜 17 Cu膜 18 バリアメタル 19 Cu配線 20 第3レジストマスク 21 開孔 22 第4レジストマスク 23 ARC膜 24 埋込ARC膜 25 第5レジストマスク 26,26a,29,29a 開口 27 第6レジストマスク 28 シリコン窒化膜 31 シリコン基板 32 素子分離絶縁膜 33 コンタクトプラグ 34 層間絶縁膜 35 MOSFET 36,36a 第1の絶縁膜 37,37a,37b 第2の有機絶縁膜 38,38a,38b 第2の絶縁膜 39,39a,39b 第3の有機絶縁膜 40,40a,40b 第1の有機絶縁膜 41 第1層ダマシン配線 42 第1ビアプラグ 43 第2層ダマシン配線 44 第2ビアプラグ 45 第3層ダマシン配線 46 バリアメタル 47 Cu配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 多田 宗弘 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 原田 恵充 東京都港区芝五丁目7番1号 日本電気株 式会社内 (72)発明者 林 喜宏 東京都港区芝五丁目7番1号 日本電気株 式会社内 Fターム(参考) 5F004 AA05 BA04 CA02 CA03 DA00 DA01 DA14 DA15 DA23 DA26 DB07 DB24 EA23 EB03 5F033 HH11 HH21 HH32 JJ01 JJ11 JJ21 JJ32 KK11 KK21 KK32 MM01 MM02 MM12 MM13 NN06 NN07 QQ00 QQ03 QQ04 QQ09 QQ11 QQ12 QQ15 QQ25 QQ28 QQ37 QQ48 RR01 RR04 RR06 RR08 RR21 RR25 RR29 SS15 SS22 TT04 TT07 XX03 XX14 XX17 XX19 5F058 AA10 AC10 AD02 AD05 AD11 AF02 AF04 AH02 BG01 BG02

Claims (29)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子の形成された基板上の層間絶
    縁膜は、第1の有機絶縁膜と、前記第1の有機絶縁膜上
    に形成した前記有機絶縁膜とは別種の第1の絶縁膜と、
    前記第1の絶縁膜上に形成した第2の有機絶縁膜と、前
    記第2の有機絶縁膜上に形成した前記有機絶縁膜とは別
    種の第2の絶縁膜とから成り、前記第2の絶縁膜と少な
    くとも前記第2の有機絶縁膜の一部とに形成された配線
    溝と、前記配線溝の底部に少なくとも連結するもので前
    記第1の絶縁膜と前記第1の有機絶縁膜にわたって形成
    された接続孔とを備えたことを特徴とする半導体装置。
  2. 【請求項2】 前記第2の絶縁膜上に第3の有機絶縁膜
    が形成され、前記配線溝が前記第3の有機絶縁膜と前記
    第2の絶縁膜と少なくとも前記第2の有機絶縁膜の一部
    とにわたって形成されていることを特徴とする請求項1
    記載の半導体装置。
  3. 【請求項3】 前記接続孔を埋め込む状態に形成された
    導電性を有するプラグと、前記配線溝を埋め込むととも
    に前記プラグに接続する状態に形成された溝配線とを備
    えたことを特徴とする請求項1または請求項2記載の半
    導体装置。
  4. 【請求項4】 前記第1、第2、第3の有機絶縁膜のう
    ち、少なくとも1つが有機高分子を主骨格としたSi含
    有の有機薄膜であることを特徴とする請求項1、請求項
    2または請求項3記載の半導体装置。
  5. 【請求項5】 前記有機高分子が、ベンゼン環を含有す
    る構造であることを特徴とする請求項4記載の半導体装
    置。
  6. 【請求項6】 前記有機高分子を主骨格としたSi含有
    の有機薄膜は、ジビニルシロキサンベンゾシクロブテン
    が重合された重合体で構成されることを特徴とする請求
    項4記載の半導体装置。
  7. 【請求項7】 前記第1、第2の絶縁膜のうち少なくと
    も1つがSi−O結合構造を主骨格とした水素含有の絶
    縁膜であることを特徴とする請求項1から請求項6のう
    ち1つの請求項に記載の半導体装置。
  8. 【請求項8】 前記Si−O結合構造を主骨格とした水
    素含有の絶縁膜がポーラス構造であることを特徴とする
    請求項7記載の半導体装置。
  9. 【請求項9】 前記Si−O結合構造を主骨格とした水
    素含有の絶縁膜が有機成分を含有することを特徴とする
    請求項7または請求項8記載の半導体装置。
  10. 【請求項10】 前記Si−O結合構造を主骨格とした
    有機成分を含有する水素含有の絶縁膜が有機シルセスク
    オザンであることを特徴とする請求項9記載の半導体装
    置。
  11. 【請求項11】 半導体素子が形成された基板上に第1
    の有機絶縁膜、第1の絶縁膜、第2の有機絶縁膜、第2
    の絶縁膜、第3の有機絶縁膜をこの順に積層して形成し
    た後に前記第3の有機絶縁膜上に無機膜を設ける工程
    と、 前記無機膜上に形成した配線溝パターンを有するレジス
    トマスクを用いたエッチングにより、前記第2の有機絶
    縁膜をエッチングストッパーとして前記無機膜と第3の
    有機絶縁膜と第2の絶縁膜とをエッチングし配線溝を形
    成する工程と、 前記レジストマスクを除去後、接続孔パターンを有する
    レジストマスクを用いたエッチングにより、前記第1の
    有機絶縁膜をエッチングストッパーとして前記第2の有
    機絶縁膜と第1の絶縁膜とをエッチングし前記配線溝に
    連結する接続孔を形成する工程と、 前記接続孔パターンを有するレジストマスクを除去後、
    前記配線溝底の第2の有機絶縁膜と前記接続孔底の第1
    の有機絶縁膜とを同時にエッチングする工程と、を含む
    ことを特徴とする半導体装置の製造方法。
  12. 【請求項12】 半導体素子が形成された基板上に第1
    の有機絶縁膜、第1の絶縁膜、第2の有機絶縁膜、第2
    の絶縁膜、第3の有機絶縁膜をこの順に積層して形成し
    た後に前記第3の有機絶縁膜上に無機膜を設ける工程
    と、 前記無機膜上に形成した接続孔パターンを有するレジス
    トマスクを用いたエッチングにより、少なくとも前記無
    機膜と第3の有機絶縁膜と第2の絶縁膜と第2の有機絶
    縁膜とをエッチングし接続孔を形成する工程と、 前記レジストマスクを除去後、配線溝パターンを有する
    レジストマスクを用いたエッチングにより、前記第1の
    有機絶縁膜と第2の有機絶縁膜をエッチングストッパー
    として前記第1の絶縁膜と第2の絶縁膜とを同時にエッ
    チングし前記接続孔を前記第1の有機絶縁膜の表面まで
    延在させると共に配線溝を形成する工程と、 前記配線溝パターンを有するレジストマスクを除去後、
    前記配線溝底の第2の有機絶縁膜と前記接続孔底の第1
    の有機絶縁膜を同時にエッチングする工程と、を含むこ
    とを特徴とする半導体装置の製造方法。
  13. 【請求項13】 半導体素子が形成された基板上に第1
    の有機絶縁膜、第1の絶縁膜、第2の有機絶縁膜、第2
    の絶縁膜、第3の有機絶縁膜をこの順に積層して形成し
    た後に前記第3の有機絶縁膜上に無機膜を設ける工程
    と、 前記無機膜上に形成した接続孔パターンを有するレジス
    トマスクを用いたエッチングにより、前記第1の有機絶
    縁膜をエッチングストッパーとして前記無機膜と第3の
    有機絶縁膜と第2の絶縁膜と第2の有機絶縁膜と第1の
    絶縁膜とをエッチングし接続孔を形成する工程と、 前記レジストマスクを除去後、反射防止膜を全面に塗布
    する工程と、 配線溝パターンを有するレジストマスクを用いたエッチ
    ングにより、前記第2の有機絶縁膜をエッチングストッ
    パーとして前記第2の絶縁膜をエッチングし配線溝を形
    成する工程と、 前記配線溝パターンを有するレジストマスクおよび反射
    防止膜を除去後、前記配線溝底の第2の有機絶縁膜と前
    記接続孔底の第1の有機絶縁膜を同時にエッチングする
    工程と、を含むことを特徴とする半導体装置の製造方
    法。
  14. 【請求項14】 半導体素子が形成された基板上に第1
    の有機絶縁膜、第1の絶縁膜、第2の有機絶縁膜、第2
    の絶縁膜、第3の有機絶縁膜をこの順に積層して形成し
    た後に前記第3の有機絶縁膜上に無機膜を設ける工程
    と、 前記無機膜上に形成した配線溝パターンを有するレジス
    トマスクを用いたエッチングにより、前記第3の有機絶
    縁膜をエッチングストッパーとして前記無機膜をエッチ
    ングする工程と、 前記レジストマスクを除去後、接続孔パターンを有する
    レジストマスクを用いたエッチングにより、前記第3の
    有機絶縁膜と第2の絶縁膜と第2の有機絶縁膜と第1の
    絶縁膜の一部とを順次エッチングし接続孔を形成する工
    程と、 前記接続孔パターンを有するレジストマスクを除去後、
    前記無機膜をマスクとして前記第3の有機絶縁膜をエッ
    チングし、前記第1の有機絶縁膜と第2の有機絶縁膜を
    エッチングストッパーとして前記第1の絶縁膜と第2の
    絶縁膜とを同時にエッチングし、前記接続孔を前記第1
    の有機絶縁膜の表面まで延在させると共に配線溝を形成
    する工程と、 前記配線溝底の第2の有機絶縁膜と前記接続孔底の第1
    の有機絶縁膜とを同時にエッチングする工程と、を含む
    ことを特徴とする半導体装置の製造方法。
  15. 【請求項15】 半導体素子が形成された基板上に第1
    の有機絶縁膜、第1の絶縁膜、第2の有機絶縁膜、第2
    の絶縁膜、第3の有機絶縁膜をこの順に積層して形成し
    た後に前記第3の有機絶縁膜上に第1の無機膜および第
    2の無機膜とこの順に積層して設ける工程と、 前記第2の無機膜上に形成した配線溝パターンを有する
    レジストマスクを用いたエッチングにより、前記第1の
    無機膜をエッチングストッパーとして前記第2の無機膜
    をエッチングする工程と、 前記レジストマスクを除去後、接続孔パターンを有する
    レジストマスクを用いたエッチングにより、前記第1の
    無機膜と第3の有機絶縁膜と第2の絶縁膜と第2の有機
    絶縁膜と第1の絶縁膜の一部とを順次エッチングし接続
    孔を形成する工程と、 前記接続孔パターンを有するレジストマスクを除去後、
    前記第2の無機膜をマスクとして前記第1の無機マスク
    と前記第3の有機絶縁膜をエッチングした後、前記第1
    の有機絶縁膜と第2の有機絶縁膜をエッチングストッパ
    ーとして前記第1の絶縁膜と第2の絶縁膜とを同時にエ
    ッチングし、前記接続孔を前記第1の有機絶縁膜の表面
    まで延在させると共に配線溝を形成する工程と、 前記配線溝底の第2の有機絶縁膜と前記接続孔底の第1
    の有機絶縁膜を同時にエッチングする工程と、を含むこ
    とを特徴とする半導体装置の製造方法。
  16. 【請求項16】 前記第1、第2、第3の有機絶縁膜の
    うち、少なくとも1つが有機高分子を主骨格としたSi
    含有の有機薄膜であることを特徴とする請求項11から
    請求項15のうち1つの請求項に記載の半導体装置の製
    造方法。
  17. 【請求項17】 前記第1、第2の絶縁膜のうち少なく
    とも1つがSi−O結合構造を主骨格とした水素あるい
    は有機成分含有の絶縁膜であることを特徴とする請求項
    11から請求項16のうち1つの請求項に記載の半導体
    装置の製造方法。
  18. 【請求項18】 半導体素子が形成された基板上に、有
    機高分子を主骨格としたSi含有の有機絶縁膜と、Si
    −O結合構造を主骨格とした水素あるいは有機成分含有
    の絶縁膜を積層して形成することを特徴とする半導体装
    置の製造方法。
  19. 【請求項19】 前記有機高分子がベンゼン環を含有す
    る構造であることを特徴とする請求項16、請求項17
    または請求項18記載の半導体装置の製造方法。
  20. 【請求項20】 前記有機高分子を主骨格としたSi含
    有の有機薄膜あるいは有機絶縁膜は、ジビニルシロキサ
    ンベンゾシクロブテンが重合された重合体で構成される
    ことを特徴とする請求項16、請求項17または請求項
    18記載の半導体装置の製造方法。
  21. 【請求項21】 前記Si−O結合構造を主骨格とした
    水素あるいは有機成分含有の絶縁膜がポーラス構造であ
    ることを特徴とする請求項17から請求項20のうち1
    つの請求項に記載の半導体装置の製造方法。
  22. 【請求項22】 前記Si−O結合構造を主骨格とした
    水素あるいは有機成分含有の絶縁膜が有機シルセスクオ
    ザンであることを特徴とする請求項17から請求項21
    のうち1つの請求項に記載の半導体装置の製造方法。
  23. 【請求項23】 前記配線溝底の第2の有機絶縁膜と前
    記接続孔底の第1の有機絶縁膜を同時にエッチングする
    前に、酸素とフロロカーボンガスを含む混合ガスプラズ
    マを用いてシリコン窒化膜からなる無機膜だけをエッチ
    バックすることを特徴とする請求項16、請求項17あ
    るいは請求項19から請求項22のうち1つの請求項に
    記載の半導体装置の製造方法。
  24. 【請求項24】 溝配線用メタルの化学機械研磨の際に
    最表面の無機膜を除去する工程を備えることを特徴する
    請求項11から請求項17あるいは請求項19から請求
    項22のうち1つの請求項に記載の半導体装置の製造方
    法。
  25. 【請求項25】 前記配線溝および接続孔を形成後、溝
    配線用メタルの成膜前にプラズマ処理を行うことを特徴
    とする請求項11から請求項17あるいは請求項19か
    ら請求項24のうち1つの請求項に記載の半導体装置の
    製造方法。
  26. 【請求項26】 アルゴンと酸素とフロロカーボンガス
    を含む混合ガスのプラズマを用い前記有機絶縁膜をエッ
    チングマスクあるいはエッチングストッパー層として前
    記絶縁膜を選択的にエッチングすることを特徴とする請
    求項16から請求項25のうち1つの請求項に記載の半
    導体装置の製造方法。
  27. 【請求項27】 窒素と水素の混合ガスにフロロカーボ
    ンガスを添加しプラズマ励起して前記有機絶縁膜を選択
    的にエッチングすることを特徴とする請求項16から請
    求項26のうち1つの請求項に記載の半導体の製造方
    法。
  28. 【請求項28】 前記フロロカーボンガスは、CF4
    CHF3 、CH2 2 、C48 、C58 、 あるい
    は、これらの混合ガスであることを特徴とする請求項2
    3、請求項26または請求項27記載の半導体の製造方
    法。
  29. 【請求項29】 溝配線用メタルの成膜前のプラズマ処
    理はヘリウムプラズマで行うことを特徴とする請求項2
    5、請求項26または請求項27記載の半導体の製造方
    法。
JP2001332901A 2001-10-30 2001-10-30 半導体装置の製造方法 Expired - Fee Related JP4092902B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001332901A JP4092902B2 (ja) 2001-10-30 2001-10-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001332901A JP4092902B2 (ja) 2001-10-30 2001-10-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003133411A true JP2003133411A (ja) 2003-05-09
JP4092902B2 JP4092902B2 (ja) 2008-05-28

Family

ID=19148257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001332901A Expired - Fee Related JP4092902B2 (ja) 2001-10-30 2001-10-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4092902B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342873A (ja) * 2003-05-16 2004-12-02 Tokyo Electron Ltd 半導体装置およびその製造方法
JP2007317872A (ja) * 2006-05-25 2007-12-06 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体、並びに半導体装置
WO2007142172A1 (ja) * 2006-06-09 2007-12-13 Nec Corporation 多層配線製造方法と多層配線構造と多層配線製造装置
US7622808B2 (en) 2003-07-18 2009-11-24 Nec Corporation Semiconductor device and having trench interconnection
JP2009289869A (ja) * 2008-05-28 2009-12-10 Shinko Electric Ind Co Ltd 半導体基板の製造方法および半導体基板
US7696627B2 (en) 2005-07-07 2010-04-13 Panasonic Corporation Multilayered interconnect structure and method for fabricating the same
JP2010153894A (ja) * 2010-02-19 2010-07-08 Tokyo Electron Ltd 半導体装置の製造方法
JP2011065173A (ja) * 2006-11-27 2011-03-31 Lg Display Co Ltd フレキシブル表示装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004342873A (ja) * 2003-05-16 2004-12-02 Tokyo Electron Ltd 半導体装置およびその製造方法
US7622808B2 (en) 2003-07-18 2009-11-24 Nec Corporation Semiconductor device and having trench interconnection
US7696627B2 (en) 2005-07-07 2010-04-13 Panasonic Corporation Multilayered interconnect structure and method for fabricating the same
JP2007317872A (ja) * 2006-05-25 2007-12-06 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体、並びに半導体装置
WO2007142172A1 (ja) * 2006-06-09 2007-12-13 Nec Corporation 多層配線製造方法と多層配線構造と多層配線製造装置
JPWO2007142172A1 (ja) * 2006-06-09 2009-10-22 日本電気株式会社 多層配線製造方法と多層配線構造と多層配線製造装置
JP2011065173A (ja) * 2006-11-27 2011-03-31 Lg Display Co Ltd フレキシブル表示装置の製造方法
US8257129B2 (en) 2006-11-27 2012-09-04 Lg Display Co., Ltd. Method for manufacturing flexible display device having an insulative overcoat and flexible display device having the same
US8258694B2 (en) 2006-11-27 2012-09-04 Lg Display Co., Ltd. Method for manufacturing flexible display device having an insulative overcoat and flexible display device having the same
JP2009289869A (ja) * 2008-05-28 2009-12-10 Shinko Electric Ind Co Ltd 半導体基板の製造方法および半導体基板
JP2010153894A (ja) * 2010-02-19 2010-07-08 Tokyo Electron Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4092902B2 (ja) 2008-05-28

Similar Documents

Publication Publication Date Title
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
KR100649917B1 (ko) 유기 절연막 및 그 제조 방법과, 유기 절연막을 이용한반도체 장치 및 그 제조 방법
US6777325B2 (en) Semiconductor manufacturing method for low-k insulating film
US7326650B2 (en) Method of etching dual damascene structure
US20020164865A1 (en) Semiconductor device and manufacturing method thereof
WO2002017374A1 (en) Low-dielectric silicon nitride film and method of forming the same, semiconductor device and fabrication process thereof
US6207554B1 (en) Gap filling process in integrated circuits using low dielectric constant materials
JP2007173511A (ja) 半導体装置の製造方法
KR20020068958A (ko) 반도체 장치의 제조방법 및 반도체 장치
US7217663B2 (en) Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof
KR101354126B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JPH11176814A (ja) 半導体装置の製造方法
JP2000091422A (ja) 多層配線構造の製造方法
JP4092902B2 (ja) 半導体装置の製造方法
JP2004289155A (ja) 選択性エッチング化学薬品及びcd制御のための高重合性ガスを含むbarcエッチング
JP2003273216A (ja) 半導体装置およびその製造方法
JP3399154B2 (ja) 積層絶縁膜のプラズマエッチング方法
JP2003303880A (ja) 積層層間絶縁膜構造を利用した配線構造およびその製造方法
JP2000223490A (ja) 半導体装置の製造方法
JP2005050954A (ja) 半導体装置およびその製造方法
JP2004128050A (ja) 半導体装置およびその製造方法
JP5023413B2 (ja) 半導体装置およびその製造方法
TWI286814B (en) Fabrication process of a semiconductor device
US20060166491A1 (en) Dual damascene interconnection having low k layer and cap layer formed in a common PECVD process
JP2000299318A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040915

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060803

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees