JP2004289155A - 選択性エッチング化学薬品及びｃｄ制御のための高重合性ガスを含むｂａｒｃエッチング - Google Patents

選択性エッチング化学薬品及びｃｄ制御のための高重合性ガスを含むｂａｒｃエッチング Download PDF

Info

Publication number
JP2004289155A
JP2004289155A JP2004079355A JP2004079355A JP2004289155A JP 2004289155 A JP2004289155 A JP 2004289155A JP 2004079355 A JP2004079355 A JP 2004079355A JP 2004079355 A JP2004079355 A JP 2004079355A JP 2004289155 A JP2004289155 A JP 2004289155A
Authority
JP
Japan
Prior art keywords
barc
etching
layer
trench
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004079355A
Other languages
English (en)
Inventor
Ping Jiang
ジャン ピン
Robert Kraft
クラフト ロバート
Mark Somervell
サマヴェル マーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2004289155A publication Critical patent/JP2004289155A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ＣＤの制御を改善するＢＡＲＣエッチングを提供すること。
【解決手段】ＢＡＲＣエッチングは、ＣＤ制御のための高重合性ガスと一緒に選択性エッチング化学薬品を含む。ＢＡＲＣエッチングをビア先行デュアルダマシン法に用いることができる。ビア１１６のパターン形成及びエッチングの後、厚いＢＡＲＣ層１２０を堆積してビア１１６を充填し、ＩＭＤ１１０を被覆する。トレンチレジストパターン１２５をＢＡＲＣ層１２０の上に形成する。次いで、ＩＭＤ１１０上のＢＡＲＣ１２０の露出部分を、選択性エッチング化学薬品に加えた高重合性ガスを用いてエッチングする。より多くの重合性ガスはトレンチレジスト１２５の側壁を不動態化してトレンチのＣＤを維持し、又は改善する。主要なトレンチエッチングの間、ＢＡＲＣ１２０の一部がビア内に残って、ビア１１６の底部のエッチング停止材１０４を保護する。
【選択図】図２Ｃ

Description

本発明は一般に集積回路形成の分野に関し、さらに詳細には、例えば相互接続構造を形成するためのデュアルダマシンプロセスフローに用いることのできる有機底面反射防止コーティング（ＢＡＲＣ）エッチングに関する。
半導体デバイスの密度が高くなるとともに、半導体デバイスを互いに接続する相互接続層の要求も高くなる。したがって、従来のアルミニウムの金属相互接続を銅の相互接続へ切り替え、かつ従来の二酸化ケイ素ベースの誘電体から有機ケイ酸ガラス（ＯＳＧ）などの低ｋ誘電体へ切り替える必要がある。銅の相互接続及び新しい低ｋ誘電体で動作する半導体製造プロセスが依然必要とされている。従来のアルミニウムのサブトラクティブプラズマドライエッチングに比べて、半導体製造環境に適した銅のエッチングは容易に得られない。銅エッチングに関わる問題を克服するために、ダマシンプロセスが開発された。
ダマシンプロセスでは、まずＩＭＤ（金属間誘電体）を形成する。次いでＩＭＤをパターン形成しエッチングして相互接続配線用のトレンチを形成する。接続ビアがまだ形成されていなかった場合、デュアルダマシンプロセスを用いることができる。デュアルダマシンプロセスでは、ＩＭＤ１４中にトレンチを形成し、（中間レベルの誘電体）ＩＬＤ１２中に下部の相互接続レベルへ接続するためのビアをエッチングする。次いで構造上にバリア層１６及び銅のシード層を堆積する。バリア層１６は一般に窒化タンタル又は他のある種の二元遷移金属窒化物である。次いでシード層を用いて表面全体の上に銅層を電気化学的に堆積させる。次いで銅を化学的機械研磨（ＣＭＰ）にかけてＩＭＤ１４の上の銅を除去して、図１に示すように銅相互接続配線１８とビア２０を残す。それによって金属エッチングが回避される。
デュアルダマシンプロセスにおいて、パターン形成及びエッチングは、トレンチとビアのいずれかを銅で充填する前に形成する必要があるため、問題が生じる。トレンチ先行のプロセスとビア先行のプロセスの両方が開発されつつある。ビア先行のプロセスでは、ビアをパターン形成しエッチングし、続いてトレンチをパターン形成する。ビアのエッチング停止層がエッチングされるのを防ぐために、トレンチのエッチングの間、ビアの底面を保護する必要がある。追加の処理上の問題を生じることなくトレンチのエッチングの間ビアを保護するデュアルダマシン法が望まれている。さらに、新しい技術では半導体デバイスにますます小さな臨界寸法（ＣＤ）が要求されるので、ＣＤ制御はより重要になる。小さなＣＤを再現可能とするために、半導体プロセスは制御可能でなければならない。
本発明はＢＡＲＣエッチングである。スピンオン（ｓｐｉｎ−ｏｎ）有機ＢＡＲＣは、しばしばレジストパターン形成中の基板の反射を低減するために使用される。ＢＡＲＣエッチングはＣＤ制御のための高重合性ガスとともに選択エッチング化学薬品を含む。一実施形態において、ＢＡＲＣエッチングはビア先行のデュアルダマシン法に用いられる。ビアのパターン形成及びエッチングの後、ビアは厚いＢＡＲＣで充填される。トレンチがパターン形成されエッチングされる。トレンチをエッチングする間、露出したＢＡＲＣ層は、選択エッチング化学薬品に加えた高重合性ガス（又は複数のガス）を用いてエッチングされる。高重合性ガス（又は複数のガス）はトレンチのレジスト側壁を不動態化する。このようにして、エッチングは臨界寸法（ＣＤ）を増大させることなく、かつ誘電体の損失も少なく、全てのＢＡＲＣが除去されるまで継続される。
本発明の利点はＣＤ制御を改善するＢＡＲＣエッチングを提供することである。
この利点及び他の利点は、図面とともに明細書を参照することによって、当分野の技術者には明らかであろう。
ビア先行デュアルダマシンプロセスでは、トレンチをエッチングする間、ビアエッチング停止層を保護することが望ましい。トレンチのパターン形成に必要なＢＡＲＣはビアの充填にも使用することができる。ビアのトポグラフィ（ｔｏｐｏｇｒａｐｈｙ）が厳しいため、均一なＢＡＲＣの充填は困難である。例えば、薄いＢＡＲＣ充填を用いると、密度の低い領域のビアは充填されるが、より密度の高い領域のビアは部分的にしか充填されない。不均一であると、トレンチのパターン形成が困難になり、ビアのトポグラフィが全体にわたって一貫しない。
トレンチのパターン形成を改善するために、高密度のビア領域でも完全なＢＡＲＣ充填が達成されるように、厚いＢＡＲＣの充填が用いられる。しかし、そうすると長いＢＡＲＣエッチングとビアのトポグラフィが全体にわたって均一性に欠けるためトレンチのエッチングがより難しくなる。使用する化学薬品によっては、この延長されたエッチングによってトレンチのＣＤが増大し、かつ／又は頂部表面のＢＡＲＣがより薄いために、より高密度の領域のＯＳＧが過大に除去される。例えば、ＣＦ４／Ｏ２／ＡｒＢＡＲＣのエッチングはＯＳＧに対して比較的選択性が低く（すなわち〜１：１．５）、高密度領域でＯＳＧの大部分が除去されることになる。他方、Ｎ２／Ｏ２のエッチングは選択性が高い（すなわち＞２０：１）が、ＢＡＲＣエッチングの延長によってトレンチのＣＤが増大する。
これらの困難を克服するために、本発明では高重合性ガス又は複数のガス（ＣＨ２Ｆ２、ＣＨ３Ｆ、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８など）を選択性の高いエッチング化学薬品に加えて、ＣＤ制御を向上させたＢＡＲＣエッチングを提供する。望ましい選択性の程度は用途による。上記のトレンチのパターン形成及びエッチングには、１０：１以上の選択性が望ましい。低重合性ガスの例にはＣＦ４、ＮＦ３、Ｃ２Ｆ６、ＣｘＦ３ｘ＋ｙ（Ｙ＞＝０）がある。高重合性ガスの例にはＣ４Ｆ８、Ｃ５Ｆ８、Ｃ４Ｆ６、ＣＨｘＦ４−ｘ（ｘ＞０）がある。高重合性ガスは、Ｃ：Ｆの比が１：３以上（ＣｘＦｙのとき）、かつ（Ｃ＋Ｈ）：Ｆの比が１：１以上（ＣｘＨｙＦｚのとき）のものである。高重合性ガスは、エッチングされた形状のＣＤを維持し、さらに減少さえさせる不動態化機構を提供する。これはレジストマスクの側壁及びエッチングされた層に形成される不動態層によって達成される。デュアルダマシントレンチプロセスの場合、ＢＡＲＣエッチングの間、トレンチのレジスト側壁が保護され、したがって最終的なトレンチのＣＤが維持される。
一例では、好ましい実施形態では高重合性ガス（ＣＨ２Ｆ２）を化学薬品Ｎ２／Ｏ２に加える。化学薬品Ｎ２／Ｏ２はＢＡＲＣ層とＯＳＧの間の高い選択性を提供する。プロセスの一例は以下の通りである。
圧力： １５ｍトル
電力： ２００ワット
ＣＨ２Ｆ２流量： ２０ｓｃｃｍ
Ｎ２流量： ８０ｓｃｃｍ
Ｏ２流量： ２０ｓｃｃｍ
チャック温度： ２０℃
上記のプロセスでは、ＢＡＲＣのエッチング速度が〜２２００Å／分、ＯＳＧのエッチング速度が約１１Å／分になる。２４００ÅのＢＡＲＣにおいて、トレンチエッチングＣＤのシフトは、ＣＨ２Ｆ２を加えないＣＤシフトの約＋３０ｎｍに比べて約−１５ｎｍである。したがって、良好なＣＤ制御と非常に選択性のあるエッチング速度の両方が達成される。
本発明の好ましい実施形態を、誘電体として有機ケイ酸ガラス（ＯＳＧ）を用いるビア先行デュアルダマシンプロセスに関して説明する。当分野の技術者であれば、本発明が、ＦＳＧ（フッ素ドープケイ酸ガラス）のデュアルダマシントレンチエッチング、ビア又はコンタクトホールエッチング、同様に他のデュアルダマシンエッチングもしくは単一ダマシンエッチングなど、ＣＤを制御する他のＢＡＲＣエッチングプロセスに使用できることは明らかであろう。例えば、パターンがレジストの頂部層に存在する、二層もしくは三層レジストを用いるデュアルダマシンプロセスにおいて、本発明を用いて二層レジストの底部レジスト、又は三層レジストの中間及び底部層をエッチングして、ＣＤを維持することができる。
図２Ａを参照すると、半導体本体１００は第１相互接続レベル１０２を形成することによって加工される。第１相互接続レベル１０２は実際に金属１とすることができ、又最上部の相互接続レベル以外の任意の金属相互接続レベルとすることもできる。第１相互接続レベル１０２の上にエッチング停止層１０４を形成する。好ましい実施形態では、エッチング停止層１０４は窒化ケイ素を含む。ＳｉＣなど、エッチング停止層１０４の代替材料が従来技術で知られている。
エッチング停止層１０４の上にＩＬＤ層１０６を堆積させる。ＩＬＤ層１０６の上にＩＭＤ１１０を堆積させる。必要であれば、ＩＬＤ１０６とＩＭＤ１１０の間にエッチング停止層を形成することもできる。また、このエッチング停止層は窒化ケイ素を含むこともできる。好ましい実施形態において、ＩＬＤ１０６及びＩＭＤ１１０はＯＳＧを含む。ＦＳＧなど、代替の誘電体材料が従来技術で知られている。
やはり図２Ａを参照すると、ＩＭＤ１１０及びＩＬＤ１０６中にビア１１６をエッチングする。一般に、レジストマスク（図示せず）をビアのパターン形成及びエッチングに使用する。任意選択で硬質マスクをＩＭＤ層の上面に堆積することができる。適切なエッチング化学薬品は従来技術で知られている。例えば、ＯＳＧの場合、ＩＭＤ１１０及びＩＬＤ１０６のエッチングはＣ４Ｆ８／Ｎ２／Ａｒを含むことができる。無論、エッチング化学薬品は、使用する誘電体（１０６／１１０）、エッチング停止材、及び硬質マスク材料によって変わる。
図２Ｂを参照すると、ビア１１６を充填するためにＢＡＲＣ層１２０を堆積させる。好ましくは、単一のＢＡＲＣ層を堆積して層１２０を形成する。ＢＡＲＣ層の厚さは、ビアのＣＤ、ビアの深さ、及びビアの密度に大きく依存する。例えば、２４００Å程度のＢＡＲＣの厚さが、ビアのトポグラフィ全体を完全に充填するために必要となり得る。
図２Ｃを参照すると、ＢＡＲＣ層１２０の上にトレンチパターン１２５を形成する。デュアルダマシンプロセスにおいてトレンチ及びビアを形成するために、種々の方法が開発されている。例えば、トレンチパターン１２５はＢＡＲＣ充填の後に形成し、レジストマスクと硬質マスクの両方を備えることができる。
図２Ｄを参照すると、露出されたＢＡＲＣ層１２０はトレンチエッチング中のＢＡＲＣエッチングの間に除去される。ＩＭＤ１１０に対してＢＡＲＣに高い選択性のあるエッチング化学薬品を高重合性ガスと一緒に使用する。高重合性ガスは、例えば、ＣＨ２Ｆ２、ＣＨ３Ｆ、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８を含む。高重合性ガスが存在することによってトレンチパターン１２５の側壁が不動態化される。不動態化層は長いＢＡＲＣエッチングの間トレンチパターン１２５のＣＤを維持する。ＯＳＧ（ＩＭＤ１１０及びＩＬＤ１０６用の）の場合、以下のＢＡＲＣエッチング化学薬品を使用することができる。
圧力： １５ｍトル
電力： ２００ワット
ＣＨ２Ｆ２流量： ２０ｓｃｃｍ
Ｎ２流量： ８０ｓｃｃｍ
Ｏ２流量： ２０ｓｃｃｍ
チャック温度： ２０℃
ＢＡＲＣのエッチングは、図２Ｄに示すように、ＢＡＲＣ層１２０がＩＭＤ１１０の露出部の上で除去されるまで継続される。ＢＡＲＣエッチングの後、ＢＡＲＣ層１２０の一部がビア中に残って、主要なトレンチエッチングの間エッチング停止層１０４を保護する。次いで主トレンチエッチングを実施して、ＩＭＤ１１０の露出部分を除去する。適切なエッチング化学薬品は従来技術で知られている。例えば、ＯＳＧの場合、エッチング化学薬品はＣ４Ｆ８／Ｎ２／Ａｒを含むことができる。主トレンチエッチングの後、図２Ｅに示すように、トレンチレジストパターン１２５及びＢＡＲＣ層１２０の残りを全て除去する。
次に、ビア１１６の底部のエッチング停止層１０４の残りの部分をエッチングすることによって、ビア１１６を開口する。次いで、図２Ｆに示すように、必要なバリア層と銅充填を形成し、ＣＭＰを行って第２相互接続層１２６を形成する。例えば、トレンチ１２４及びビア１１６内にＴａＮバリアを堆積させ、続いて銅のシード層を堆積させることができる。電気めっきプロセスを用いて銅の充填層が形成される。次いで銅を、ＩＭＤ１１０と比較的平坦になるまで化学的機械研磨を施す。次いで上記のプロセスを繰り返して追加の金属相互接続層を形成することができる。
本発明を例示的な実施形態に関して説明したが、この記述を制限の意味に解釈すべきではない。当業者であれば、本説明を参照することによって、例示の実施形態の様々な修正及び組合せ、並びに本発明の他の実施形態は明らかであろう。したがって、添付の特許請求の範囲は、それらの修正又は実施形態を全て包含するものである。
以上の説明に関して更に以下の項を開示する。
（１）パターン形成可能な層を有する半導体本体を提供するステップと、
前記パターン形成可能な層の上にＢＡＲＣ層を堆積するステップと、
前記ＢＡＲＣ層の上にレジストマスクを形成するステップであって、前記レジストマスクが前記ＢＡＲＣ層の一部を露出させるステップと、
選択性エッチング化学薬品を前記レジストマスクの側壁を不動態化するための高重合性ガスと一緒に用いて、前記パターン形成可能な層の上に前記ＢＡＲＣ層の露出部分をエッチングするステップとを含む集積回路を製造する方法。
（２）前記パターン形成可能な層が誘電体を含み、前記ＢＡＲＣ層の露出部分をエッチングする前記ステップの後に、前記レジストマスクを使用して前記誘電体中にトレンチをエッチングするステップをさらに含む第１項記載の方法。
（３）前記パターン形成可能な層が誘電体を含み、前記ＢＡＲＣ層の露出部分をエッチングする前記ステップの後に、前記レジストマスクを使用して前記誘電体中にビアホールをエッチングするステップをさらに含む第１項記載の方法。
（４）前記パターン形成可能な層が誘電体を含み、前記ＢＡＲＣ層の露出部分をエッチングする前記ステップの後に、前記レジストマスクを使用して前記誘電体中にコンタクトホールをエッチングするステップをさらに含む第１項記載の方法。
（５）前記高重合性ガスが、ＣＨ２Ｆ２、ＣＨ３Ｆ、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８からなる群から選択される第１項記載の方法。
（６）誘電体層が半導体本体上に形成された半導体本体を提供するステップと、
前記誘電体層の上にＢＡＲＣ層を堆積するステップと、
前記ＢＡＲＣ層上のレジストマスクをパターン形成するステップであって、前記レジストマスクが前記ＢＡＲＣ層の一部を露出するステップと、
前記ＢＡＲＣ層の露出部分を、選択性エッチング化学薬品と高重合性ガスを用いて、レジストマスクのパターンのＣＤを増大させずにエッチングするステップと、
前記誘電体層中に空洞をエッチングするステップとを含む集積回路を製造する方法。
（７）前記誘電体がＯＳＧを含む第６項記載の方法。
（８）前記選択性エッチング化学薬品がＮ２とＯ２を含む第７項記載の方法。
（９）前記より多くの重合性ガスが、ＣＨ２Ｆ２、ＣＨ３Ｆ、Ｃ４Ｆ６、Ｃ４Ｆ８、Ｃ５Ｆ８からなる群から選択される第６項記載の方法。
従来のデュアルダマシン相互接続構造の断面図である。 本発明によるビア先行のデュアルダマシン相互接続構造の様々な製造段階における断面図である。 本発明によるビア先行のデュアルダマシン相互接続構造の様々な製造段階における断面図である。 本発明によるビア先行のデュアルダマシン相互接続構造の様々な製造段階における断面図である。 本発明によるビア先行のデュアルダマシン相互接続構造の様々な製造段階における断面図である。 本発明によるビア先行のデュアルダマシン相互接続構造の様々な製造段階における断面図である。 本発明によるビア先行のデュアルダマシン相互接続構造の様々な製造段階における断面図である。
符号の説明
１４、１１０ ＩＭＤ
１２ ＩＬＤ
１６ バリア層
１８ 相互接続配線
２０、１１６ ビア
１００ 半導体本体
１０２ 第１相互接続レベル
１０４ エッチング停止層
１０６ ＩＬＤ層
１２０ ＢＡＲＣ層
１２４ トレンチ
１２５ トレンチパターン
１２６ 第２相互接続層

Claims (1)

  1. パターン形成可能な層を有する半導体本体を提供するステップと、
    前記パターン形成可能な層の上にＢＡＲＣ層を堆積するステップと、
    前記ＢＡＲＣ層の上にレジストマスクを形成するステップであって、前記レジストマスクが前記ＢＡＲＣ層の一部を露出させるステップと、
    選択性エッチング化学薬品を前記レジストマスクの側壁を不動態化するための高重合性ガスと一緒に用いて、前記パターン形成可能な層の上に前記ＢＡＲＣ層の露出部分をエッチングするステップとを含む集積回路を製造する方法。
JP2004079355A 2003-03-20 2004-03-19 選択性エッチング化学薬品及びｃｄ制御のための高重合性ガスを含むｂａｒｃエッチング Pending JP2004289155A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/393,317 US6900123B2 (en) 2003-03-20 2003-03-20 BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control

Publications (1)

Publication Number Publication Date
JP2004289155A true JP2004289155A (ja) 2004-10-14

Family

ID=32824903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004079355A Pending JP2004289155A (ja) 2003-03-20 2004-03-19 選択性エッチング化学薬品及びｃｄ制御のための高重合性ガスを含むｂａｒｃエッチング

Country Status (3)

Country Link
US (1) US6900123B2 (ja)
EP (1) EP1460677A3 (ja)
JP (1) JP2004289155A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009530863A (ja) * 2006-03-20 2009-08-27 アプライド マテリアルズ インコーポレイテッド 低ｋデュアルダマシン集積回路の形成に用いることのできる有機ｂａｒｃエッチングプロセス

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7192877B2 (en) * 2004-05-21 2007-03-20 Texas Instruments Incorporated Low-K dielectric etch process for dual-damascene structures
US7361588B2 (en) 2005-04-04 2008-04-22 Advanced Micro Devices, Inc. Etch process for CD reduction of arc material
KR100673196B1 (ko) 2005-07-14 2007-01-22 주식회사 하이닉스반도체 플래쉬 메모리 소자의 금속배선 및 콘택플러그 형성방법
US20090301996A1 (en) * 2005-11-08 2009-12-10 Advanced Technology Materials, Inc. Formulations for removing cooper-containing post-etch residue from microelectronic devices
US7435676B2 (en) * 2006-01-10 2008-10-14 International Business Machines Corporation Dual damascene process flow enabling minimal ULK film modification and enhanced stack integrity
US7553758B2 (en) * 2006-09-18 2009-06-30 Samsung Electronics Co., Ltd. Method of fabricating interconnections of microelectronic device using dual damascene process
US7807064B2 (en) * 2007-03-21 2010-10-05 Applied Materials, Inc. Halogen-free amorphous carbon mask etch having high selectivity to photoresist
US8097402B2 (en) * 2009-03-31 2012-01-17 Tokyo Electron Limited Using electric-field directed post-exposure bake for double-patterning (D-P)
US8383510B2 (en) * 2011-03-04 2013-02-26 Globalfoundries Inc. Semiconductor device comprising metallization layers of reduced interlayer capacitance by reducing the amount of etch stop materials
US10957850B2 (en) 2018-10-04 2021-03-23 International Business Machines Corporation Multi-layer encapsulation to enable endpoint-based process control for embedded memory fabrication
US10692755B2 (en) 2018-10-24 2020-06-23 International Business Machines Corporation Selective deposition of dielectrics on ultra-low k dielectrics

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000208488A (ja) * 1999-01-12 2000-07-28 Kawasaki Steel Corp エッチング方法
JP2001250862A (ja) * 2000-03-07 2001-09-14 Matsushita Electric Ind Co Ltd コンタクトホール形成方法
JP2002525840A (ja) * 1998-09-08 2002-08-13 アプライド マテリアルズ インコーポレイテッド 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス
WO2002080234A2 (en) * 2001-03-30 2002-10-10 Lam Research Corporation Method of plasma etching organic antireflective coating

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW320749B (ja) * 1994-09-22 1997-11-21 Tokyo Electron Co Ltd
JP3484317B2 (ja) * 1997-03-19 2004-01-06 沖電気工業株式会社 半導体装置の製造方法
US6228279B1 (en) * 1998-09-17 2001-05-08 International Business Machines Corporation High-density plasma, organic anti-reflective coating etch system compatible with sensitive photoresist materials
US6284149B1 (en) * 1998-09-18 2001-09-04 Applied Materials, Inc. High-density plasma etching of carbon-based low-k materials in a integrated circuit
US6849923B2 (en) * 1999-03-12 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
JP2001156041A (ja) * 1999-11-26 2001-06-08 Nec Corp 半導体装置の製造方法及びその製造装置
KR100520188B1 (ko) * 2000-02-18 2005-10-10 주식회사 하이닉스반도체 부분적으로 가교화된 2층 포토레지스트용 중합체
KR100520186B1 (ko) * 2000-06-21 2005-10-10 주식회사 하이닉스반도체 부분적으로 가교화된 2층 포토레지스트용 중합체
US6455411B1 (en) * 2000-09-11 2002-09-24 Texas Instruments Incorporated Defect and etch rate control in trench etch for dual damascene patterning of low-k dielectrics
US6630407B2 (en) * 2001-03-30 2003-10-07 Lam Research Corporation Plasma etching of organic antireflective coating

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002525840A (ja) * 1998-09-08 2002-08-13 アプライド マテリアルズ インコーポレイテッド 特に銅デュアルダマシーンに有用な原位置統合酸化物エッチングプロセス
JP2000208488A (ja) * 1999-01-12 2000-07-28 Kawasaki Steel Corp エッチング方法
JP2001250862A (ja) * 2000-03-07 2001-09-14 Matsushita Electric Ind Co Ltd コンタクトホール形成方法
WO2002080234A2 (en) * 2001-03-30 2002-10-10 Lam Research Corporation Method of plasma etching organic antireflective coating

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009530863A (ja) * 2006-03-20 2009-08-27 アプライド マテリアルズ インコーポレイテッド 低ｋデュアルダマシン集積回路の形成に用いることのできる有機ｂａｒｃエッチングプロセス

Also Published As

Publication number Publication date
EP1460677A2 (en) 2004-09-22
EP1460677A3 (en) 2005-04-06
US20040185655A1 (en) 2004-09-23
US6900123B2 (en) 2005-05-31

Similar Documents

Publication Publication Date Title
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
US7125792B2 (en) Dual damascene structure and method
EP1353364B1 (en) Anisotropic etching of organic-containing insulating layers
US7015133B2 (en) Dual damascene structure formed of low-k dielectric materials
US7285853B2 (en) Multilayer anti-reflective coating for semiconductor lithography and the method for forming the same
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US6620727B2 (en) Aluminum hardmask for dielectric etch
US20060024958A1 (en) HSQ/SOG dry strip process
US7217663B2 (en) Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof
US6774031B2 (en) Method of forming dual-damascene structure
US6605536B2 (en) Treatment of low-k dielectric films to enable patterning of deep submicron features
JP2004289155A (ja) 選択性エッチング化学薬品及びｃｄ制御のための高重合性ガスを含むｂａｒｃエッチング
US7300868B2 (en) Damascene interconnection having porous low k layer with a hard mask reduced in thickness
US7169701B2 (en) Dual damascene trench formation to avoid low-K dielectric damage
US7176141B2 (en) Plasma treatment to improve barrier layer performance over porous low-K insulating dielectrics
US7091612B2 (en) Dual damascene structure and method
JP5047504B2 (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
US7232748B2 (en) BARC/resist via etchback process
JP4523351B2 (ja) 半導体装置の製造方法
US6780778B2 (en) Method for fabricating semiconductor device
JP2005217371A (ja) 半導体装置およびその製造方法
JP2005005697A (ja) 半導体装置の製造方法
US20060166491A1 (en) Dual damascene interconnection having low k layer and cap layer formed in a common PECVD process
US6403471B1 (en) Method of forming a dual damascene structure including smoothing the top part of a via
US7135406B2 (en) Method for damascene formation using plug materials having varied etching rates

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100303

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100611