JP2000299318A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2000299318A
JP2000299318A JP11108213A JP10821399A JP2000299318A JP 2000299318 A JP2000299318 A JP 2000299318A JP 11108213 A JP11108213 A JP 11108213A JP 10821399 A JP10821399 A JP 10821399A JP 2000299318 A JP2000299318 A JP 2000299318A
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor device
forming
aluminum oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11108213A
Other languages
English (en)
Inventor
Toshiyuki Mine
利之 峰
Natsuki Yokoyama
夏樹 横山
Yasushi Goto
康 後藤
Jiro Yoshigami
二郎 由上
Kenichi Takeda
健一 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11108213A priority Critical patent/JP2000299318A/ja
Publication of JP2000299318A publication Critical patent/JP2000299318A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】ドライエッチング選択比を改良した層間絶縁膜
を有する半導体装置を提供すること。 【解決手段】基板上に、材質の異なる複数の積層膜から
構成された層間絶縁膜を設け、積層膜の内の少なくとも
一層、好ましくは最下層、をアルミニウム酸化膜206
又はボロン窒化膜とした半導体装置。層間絶縁膜に設け
られた複数の溝の中にCu配線214’が配置され、層
間絶縁膜により隣接するこのCu配線214’が分離さ
れる。アルミニウム酸化膜206の上に位置する層は、
低誘電率絶縁膜、例えば、有機SOG膜207とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に係り、特にドライエッチングレートの違い
を利用したダマシン法を用いて製造された半導体装置及
びダマシン法を用いた半導体装置の製造方法に関する。
【0002】
【従来の技術】C−MOS高性能プロセッサ等に代表さ
れる最先端プロセス、デバイスにおいては、高速化と信
頼性を維持するために、低抵抗で、かつ、エレクトロマ
イグレーション耐性に優れた銅(Cu)等を配線材料に
適用することが検討されている。また、一方で配線容量
を低減させるため、低誘電率絶縁膜の検討も活発に行わ
れている。一般にCuはドライエッチングによる加工が
困難なため、ダマシン(Damascene)法という
配線形成技術が適用されている。この方法は、予め下地
となる絶縁膜に溝や孔を形成し、その中にCuを埋め込
んだ後、化学的機械研磨法(以下、CMP法と記述す
る)によりCuを研磨する方法である。この方法で配線
だけを形成する場合をシングル・ダマシン法、配線と同
時に下層配線とのインターコネクトプラグ(接続コンタ
クト)を形成する場合をデュアル・ダマシン法と呼ぶ。
デュアル・ダマシン法によればインターコネクトプラグ
との接続部が形成されないため、シングル・ダマシン法
に比べ全体の配線抵抗小さくできる。また、スループッ
トの小さいCMP法を1回にできるメリットもある。
【0003】デュアル・ダマシン法においても、いくつ
かの形成方法が提案されているが、例えば、エクステン
ド アブストラクト オブ ザ 1995 インターナ
ショナル コンファレンス オン エスエスデーエム,
97〜99頁(Ext. Abstructs of the 1995 Int. Con
f. On SSDM,Osaka,1995,pp97〜99)に記載の方法が主流
の一つである。以下、図を用いて、その形成方法を簡単
に説明する。
【0004】図10及び図11にデュアル・ダマシン法
のプロセスフローの概要を示す。図10(a)は、デュ
アル・ダマシン法によりCuコンタクト(インターコネ
クトプラグ)とCu配線を同時に形成する際の下地形状
の一例を示した図である。第1のSi酸化膜401の上
に設けられた第2のSi酸化膜402のパターンの中に
下層配線403が形成され、その上に第1のSi窒化膜
404、第1の低誘電率絶縁膜405、第2のSi窒化
膜406、第2の低誘電率絶縁膜407が積層される。
第1及び第2の低誘電率絶縁膜405、407としては
有機SOG(スピン オン グラス)膜やフッ素を含む
絶縁膜が一般的であるが、比誘電率の小さい有機SOG
膜(ε=3.0)が今後主流になると考えられる。第1
及び第2の低誘電率絶縁膜の膜厚は、デバイスにより異
なるが、500nm以上1000nm以下が一般的であ
る。第1及び第2のSi窒化膜404、406は、低誘
電率絶縁膜のエッチングストッパ膜やハードマスク膜と
して、またイオン化したCuの拡散防止膜として用いて
おり、一般にはプラズマCVD法で形成する。その膜厚
は用途や低誘電率絶縁膜とのドライエッチング選択比に
より異なるが、通常100nm以上200nm以下の範
囲で用いられている。
【0005】最初に、最上層に位置する第2の低誘電率
絶縁膜407及びその下層の第2のSi窒化膜406を
周知のリソグラフィー及びドライエッチング法により加
工し、第1の低誘電率絶縁膜405表面を露出させる。
図10(b)は所望の孔パターン409を形成した後、
リソグラフィーに用いたホトレジストを除去したときの
断面図である。
【0006】次に、図11(a)に示すように、リソグ
ラフィー技術によりレジストパターン410を所望の形
状に形成した後、レジストパターン410をマスクとし
て第1及び第2の低誘電率絶縁膜405、407をドラ
イエッチングする。予め孔パターン409を形成してい
た部分は、第2のSi窒化膜406がハードマスクとな
るので、この開口部を通して第1の低誘電率絶縁膜40
5に孔パターン409が転写される。このエッチングに
より、第2の低誘電率絶縁膜407には溝パターン41
1が、第1の低誘電率絶縁膜405には孔パターン40
9が同時に形成される。
【0007】次に、第1及び第2の低誘電率絶縁膜40
5、407の下層に配置された第1及び第2のSi窒化
膜404、406をドライエッチングして、孔パターン
409の下部に下層配線403の表面を露出させた後、
Cu膜を全面に形成する。厳密には、Cu膜の形成前に
は、Cuの拡散を防止するためのバリアメタル膜の形成
が必要であり、一般には、タンタル(Ta)、窒化タン
タル(TaN)、窒化チタン(TiN)、窒化タングス
テン(WN)等が用いられる。Cu膜の形成方法として
は、スパッタとリフロー法、スパッタと電解メッキ法、
CVD法が適用されている。
【0008】次に、CMP法により第2の低誘電率絶縁
膜407表面のCu膜を研磨して、Cuプラグ414及
びCu配線413を同時に形成して第2層配線とする
(図11(b))。
【0009】さらに、このプロセスを繰り返すことによ
り、以後、第3、第4、さらにそれ以上のCu配線とプ
ラグを形成する。
【0010】なお、図11(b)には、開口孔409形
成用のハードマスクとして用いた第2のSi窒化膜40
6は、下層配線403の直上に形成した第1のSi窒化
膜404のドライエッチングの際に、同時に除去された
場合の例を示しているが、ハードマスクとして用いた第
2のSi窒化膜406は完全に除去する必要はない。
【0011】
【発明が解決しようとする課題】上述したように、今後
の半導体デバイスにおいては、Cu等の配線だけでな
く、配線容量を減少させ高速化を達成するために、誘電
率の小さい炭素(C)原子を含んだ絶縁膜を層間絶縁膜
として用いる必要がある。これらの代表的な絶縁膜とし
ては、有機SOG膜(比誘電率:3.0〜3.5)、ポ
リイミド(比誘電率:3.0〜3.5)、ベンゾシクロ
ブデン(比誘電率:2.5〜2.7)、ポリパラキシリ
レン(比誘電率:2.4〜2.6)等が挙げられる。
【0012】一般に、Si酸化膜やSi窒化膜のドライ
エッチングに用いられるフッ素系のガス、具体的にはC
4、C48、CHF3等のCF系ガスを用いた場合、S
i酸化膜/Si窒化膜のエッチング選択比は6〜10倍
である。しかし有機SOG膜等のアルキル基を含む絶縁
膜をエッチングする場合、微量の酸素を添加しなければ
ならないため、低誘電率絶縁膜/Si窒化膜のエッチン
グ選択比は3〜5倍に低下する。このように上記従来技
術は、有機系の低誘電率絶縁膜を用いる場合、ドライエ
ッチング選択比が低下するという問題があった。
【0013】図12は、エッチング選択比の低下に伴う
問題の一例を示した図である。理想的には図11(a)
に示したように、第2のSi窒化膜406は、第2の低
誘電率絶縁膜407のエッチングストッパ膜(図の右
側)と第1の低誘電率絶縁膜405をエッチングする際
のハードマスク(図の左側)として機能しなければなら
ない。しかし実際には、低誘電率絶縁膜とSi窒化膜の
選択性が小さいため、ドライエッチング途中で第2のS
i窒化膜406が消失し、図12に示すように、下層の
低誘電率絶縁膜405膜までエッチングされる問題が発
生する。
【0014】これらの問題を解決する一つの手段として
Si窒化膜の厚膜化があるが、Si窒化膜の膜厚を厚く
すると配線容量が増加するため、低誘電率絶縁膜を用い
るメリットがなくなってしまう。
【0015】本発明の第1の目的は、ドライエッチング
選択比を改良した層間絶縁膜を有する半導体装置を提供
することにある。本発明の第2の目的は、層間絶縁膜の
ドライエッチング選択比を改良した半導体装置の製造方
法を提供することにある。
【0016】
【課題を解決するための手段】上記第1の目的を達成す
るために、本発明の半導体装置は、基板上に、材質の異
なる複数の積層膜から構成された層間絶縁膜を設け、こ
の積層膜の内の少なくとも一層をアルミニウム酸化膜を
主成分とする絶縁膜又はボロン窒化膜を主成分とする絶
縁膜とするようにしたものである。
【0017】上記層間絶縁膜には、金属配線が埋め込ま
れた複数の溝を有し、層間絶縁膜により隣接する金属配
線間が分離されていることが好ましい。また、アルミニ
ウム酸化膜を主成分とする絶縁膜又はボロン窒化膜を主
成分とする絶縁膜は、層間絶縁膜の積層膜の内の最下層
に位置することが好ましい。この最下層の一つ上に位置
する層は、低誘電率絶縁膜であることが好ましい。低誘
電率絶縁膜は、有機物としてのCを含む耐熱性高分子化
合物であることが好ましく、ポリイミド、ベンゾシクロ
ブテン、ポリパラキシリレン等、また、ポリテトラフル
オロエチレン、フッ化ポリアリルエーテル、サイトップ
等のF原子を含む有機材料等が用いられる。低誘電率絶
縁膜は、比誘電率が2.4から3.5の範囲であること
が好ましい。低誘電率絶縁膜として効果が顕著なのは、
比誘電率が3.5以下であり、比誘電率が2.4未満で
は加工性、絶縁性、耐熱性等の点で適切なものが見当ら
ないからである。
【0018】また、この層間絶縁膜の下に、さらに第2
の層間絶縁膜が配置され、第2の層間絶縁膜は、材質の
異なる複数の第2の積層膜から構成されることが好まし
い。第2の層間絶縁膜には、配線間を接続するインター
コネクトプラグが埋め込まれたホールが設けられること
が好ましい。上記第2の積層膜の内の少なくとも一層
は、アルミニウム酸化膜を主成分とする絶縁膜、ボロン
窒化膜を主成分とする絶縁膜及びシリコン窒化膜からな
る絶縁膜からなる群から選ばれた少なくとも一種の絶縁
膜であり、この絶縁膜が第2の積層膜の内の最下層に位
置することが好ましい。
【0019】上記積層膜の内のアルミニウム酸化膜を主
成分とする絶縁膜又はボロン窒化膜を主成分とする絶縁
膜も、第2の積層膜の内のアルミニウム酸化膜を主成分
とする絶縁膜、ボロン窒化膜を主成分とする絶縁膜及び
シリコン窒化膜からなる絶縁膜からなる群から選ばれた
少なくとも一種の絶縁膜もその膜厚が5nmから50n
mの範囲であることが好ましい。5nm未満ではドライ
エッチングのマスク材としての機能が低下し、50nm
を超えると加工が難しくなるからである。
【0020】また、アルミニウム酸化膜を主成分とする
絶縁膜には、いずれも、アルミニウム酸化膜、アルミニ
ウム酸窒化膜、Si含有アルミニウム酸化膜、Si含有
アルミニウム酸窒化膜等が用いられる。いずれもSiの
量は、1%から3%程度が好ましい。
【0021】酸素、窒素等を含むアルミニウム絶縁膜
は、化学的に非常に安定であるため、ホウ素(B)や水
素(H)及び炭素(C)等で酸素(O)を引き抜くとと
もに、AlCl3、AlBr3、AlI3等のハロゲン化
合物の形で反応させなければエッチングはほとんど進行
しない。そのため、アルミニウム絶縁膜のエッチングに
は、ホウ素、水素及び炭素の組と塩素(Cl)、臭素
(Br)、よう素(I)からなる組の化合物を用いるの
がよい。従って、Si酸化膜やSi窒化膜のエッチング
に用いられるフッ素系のガス、具体的にはCF4、C4
8、CHF3等のCF系ガスに対しては、炭素によるアル
ミニウム絶縁膜からの酸素の引き抜きは期待できるが、
アルミニウムのフッ化物(AlF3)の気化が生じない
ためエッチング反応が進行しない。言い替えれば、アル
ミニウム絶縁膜は、薄い膜であってもドライエッチング
に対する優れたマスク材やストッパ材となる。
【0022】図13は、有機SOG膜に対するSi窒化
膜とアルミニウム絶縁膜のエッチング選択比とストッパ
膜として必要な膜厚の関係を示した図である。ここで
は、有機SOG膜の膜厚を500nmとして示してい
る。有機SOG膜とSi窒化膜との選択比は〜5倍程し
か得られないため、その膜厚の下限は80〜100nm
である。これに対し、アルミニウム絶縁膜の選択比は容
易に50倍以上が得られるため、その膜厚は10nm程
度で十分となる。
【0023】図14に、ストッパ膜の膜厚と配線間の比
誘電率の関係を示す。ここでは有機SOG膜、Si窒化
膜、アルミニウム絶縁膜の比誘電率を、それぞれ3.
0、7.0、11.0とし、上下配線間の物理的な膜厚
を500nmとした。Si窒化膜を用いた場合、薄膜化
の下限は80〜100nm程度であるので、上下配線間
の全体の比誘電率を3.25以下にすることは非常に困
難である。これに対し、アルミニウム絶縁膜を用いれ
ば、膜厚を薄くすることが可能となるので、比誘電率
3.1以下を達成することが可能となる。
【0024】一方、アルミニウム絶縁膜はBCl3とA
rの混合ガスを用いてエッチングを行う場合、Si酸化
膜やSi窒化膜に対しては、約5倍程度の選択比が得ら
れる。アルミニウム絶縁膜のエッチングレートは、約2
0nm/minと小さいが、上記アルミニウム絶縁膜を
ドライエッチングのハードマスクやエッチングストッパ
膜に適用する場合、膜厚が薄いためドライエッチングレ
ートが小さくても特に問題は生じない。また、Cuの拡
散抑制力もSi窒化膜と同等以上の特性を示す。以上、
アルミニウム絶縁膜の利点について記述したが、ボロン
窒化膜(BN)を用いても同様の効果が得られる。
【0025】また、上記第2の目的を達成するために、
本発明の半導体装置の製造方法は、基板上に設けられた
インターコネクトプラグの上面を覆うように、アルミニ
ウム酸化膜を主成分とする膜又はボロン窒化膜を主成分
とする膜からなる第1の絶縁膜を形成する第1の工程
と、第1の絶縁膜上に、これとエッチング特性の異なる
第2の絶縁膜を形成する第2の工程と、第1の絶縁膜を
エッチングストッパ膜として、第2の絶縁膜をドライエ
ッチングして第2の絶縁膜に溝パターンを形成する第3
の工程と、溝パターンの下の少なくとも一部の第1の絶
縁膜をドライエッチングして、インターコネクトプラグ
の少なくとも一部を露出させる第4の工程を設けるよう
にしたものである。
【0026】この半導体装置の製造方法で、第4の工程
の後に、少なくとも溝パターンの中に配線用の金属を埋
め込むことが好ましい。さらに第2の絶縁膜上にあるこ
の金属を化学的機械研磨することが好ましい。
【0027】上記第4の工程で、インターコネクトプラ
グの少なくとも一部を露出させるとしたのは、一般的に
はその全部を露出させればよいが、マスク製造のときの
合わせずれ等があっても差し支えないことを示してい
る。
【0028】また、上記第2の目的を達成するために、
本発明の半導体装置の製造方法は、基板上に設けられた
下層配線の上面を覆うように、アルミニウム酸化膜を主
成分とする膜、ボロン窒化膜を主成分とする膜及びシリ
コン窒化膜からなる膜からなる群から選ばれた少なくと
も一種の膜からなる第1の絶縁膜を形成する第1の工程
と、第1の絶縁膜上に、これとエッチング特性の異なる
第2の絶縁膜を形成する第2の工程と、第2の絶縁膜上
に、アルミニウム酸化膜を主成分とする膜又はボロン窒
化膜を主成分とする膜からなる第3の絶縁膜を形成する
第3の工程と、第3の絶縁膜上にこれとエッチング特性
の異なる第4の絶縁膜を形成する第4の工程と、第4の
絶縁膜及び第3の絶縁膜にホールパターンを形成し、第
2の絶縁膜を露出させる第5の工程と、第4の絶縁膜の
上に、ホールパターンの少なくとも一部が露出するよう
にライン状のマスクパターンを形成し、ライン状のマス
クパターンを用いて、第4の絶縁膜に溝パターンを形成
すると共に、ホールパターンをマスクとして第2の絶縁
膜にホールパターンを形成する第6の工程と、第2の絶
縁膜のホールパターンの下の第1の絶縁膜をエッチング
し、下層配線を露出させる第7の工程を設けるようにし
たものである。
【0029】上記の第7の工程の後に、溝パターンとホ
ールパターンの中に配線用とインターコネクトプラグ用
の金属を埋め込むことが好ましい。さらにこの後に、第
4の絶縁膜上にあるこの金属を化学的機械研磨すること
が好ましい。
【0030】また、上記の第6の工程でホールパターン
の少なくとも一部が露出するようにライン状のマスクパ
ターンを形成するとしたのは、一般的にはその全部を露
出させればよいが、マスク製造のときの合わせずれ等が
あっても差し支えないことを示している。
【0031】また、上記第2の目的を達成するために、
本発明の半導体装置の製造方法は、基板上に設けられた
下層配線の上面を覆うように、アルミニウム酸化膜を主
成分とする膜、ボロン窒化膜を主成分とする膜及びシリ
コン窒化膜からなる膜からなる群から選ばれた少なくと
も一種の膜からなる第1の絶縁膜を形成する第1の工程
と、第1の絶縁膜上にこれとエッチング特性の異なる第
2の絶縁膜を形成する第2の工程と、第2の絶縁膜上
に、アルミニウム酸化膜を主成分とする膜又はボロン窒
化膜を主成分とする膜からなる第3の絶縁膜を形成する
第3の工程と、第3の絶縁膜にホールパターンを形成
し、第2の絶縁膜を露出させる第4の工程と、第3の絶
縁膜上にこれとエッチング特性の異なる第4の絶縁膜を
形成する第5の工程と、第4の絶縁膜に、ホールパター
ンの少なくとも一部が露出するように、溝パターンを形
成すると共に、第3の絶縁膜をマスクとして第2の絶縁
膜にホールパターンを形成する第6の工程と、第2の絶
縁膜のホールパターンの下の第1の絶縁膜をエッチング
し、下層配線を露出させる第7の工程を設けるようにし
たものである。
【0032】上記の第7の工程の後に、溝パターンとホ
ールパターンの中に、配線用及びインターコネクトプラ
グ用の金属を埋め込むことが好ましい。さらにこの後
に、第4の絶縁膜上に配置された上記金属を化学的機械
研磨することが好ましい。
【0033】また、この製造方法の第6の工程でホール
パターンの少なくとも一部が露出するようにライン状の
マスクパターンを形成するとしたのは、上記と同様に、
一般的にはその全部を露出させればよいが、マスク製造
のときの合わせずれ等があっても差し支えないことを示
している。
【0034】また、上記第2の目的を達成するために、
本発明の半導体装置の製造方法は、基板上に設けられた
下層配線の上面を覆うように、アルミニウム酸化膜を主
成分とする膜又はボロン窒化膜を主成分とする膜からな
る第1の絶縁膜を形成する第1の工程と、第1の絶縁膜
上にこれとエッチング特性の異なる第2の絶縁膜を形成
する第2の工程と、第2の絶縁膜にホールパターンを形
成する第3の工程と、第2の絶縁膜のホールパターンの
下の第1の絶縁膜をエッチングし、下層配線を露出させ
る第4の工程を設けるようにしたものである。
【0035】
【発明の実施の形態】実施例1 図1、図2を用いて、本発明の第1の実施例を説明す
る。ここでは、厚い有機SOG膜にシングル・ダマシン
法を用いてCu配線を形成する例を示す。なお図は各プ
ロセスフローにおける断面図を示したものである。
【0036】図1(a)に示したように、集積回路の能
動素子(図示省略)上に第1のSi酸化膜101、第2
のSi酸化膜102、第1層配線103、第3のSi酸
化膜104及び第1層配線103と第2層配線を接続す
るためのインターコネクトプラグ105を所定の形状に
形成した下地基板を準備した。第1層配線103は、第
1のSi酸化膜101の所定の領域に形成された開口孔
(図示せず)を介して、能動素子の一部の領域に接続さ
れている。第1層配線103と第2のSi酸化膜102
は、化学機械研磨法(CMP法)により研磨を行い、表
面の平坦化を行った。同様に、インターコネクトプラグ
105と第3のSi酸化膜104もCMP法による平坦
化を行った。第1のSi酸化膜101、第2のSi酸化
膜102及び第3のSi酸化膜104は、TEOS(テ
トラエトキシシラン)とO2ガスを用いたプラズマ化学
気相成長法(プラズマCVD法)で堆積したSi酸化膜
(以下P−Si酸化膜と記述する)であり、膜厚はそれ
ぞれ、400nm、400nm、700nmとした。第
1層配線103とインターコネクトプラグ105は、ス
パッタ法及びCVD法を用いて形成したタングステン
(W)である。
【0037】次に、上記した下地基板上にアルミニウム
酸化膜106、有機SOG膜107及び第4のP−Si
酸化膜108を順次形成した。有機SOG膜107は多
量の炭素を含んでいるため、レジストを除去する酸素プ
ラズマアッシング工程で膜の変質が発生し易い。最上層
に形成した第4のP−Si酸化膜108は、このアッシ
ング工程で有機SOG膜107の変質を防ぐための保護
膜として用いている。アルミニウム酸化膜106の膜厚
は15nm、有機SOG膜107の膜厚は400nm、
第4のP−Si酸化膜108の膜厚は100nmとし
た。有機SOG膜107の形成には周知の回転塗布法を
用い、塗布後、400℃の酸素雰囲気中で熱処理を行っ
た。アルミニウム酸化膜106の形成には、電子サイク
ロトロン共鳴マイクロ波プラズマスパッタ法(以下、E
CRプラズマスパッタ法と記述する)を用いた(図1
(a))。本実施例では、アルミニウム酸化膜の形成に
ECRプラズマスパッタ法を用いたが、平行平板型の反
応性スパッタ法やプラズマCVD法や熱CVD法を用い
ることも無論可能である。
【0038】次に、周知のリソグラフィー技術により、
レジストパターン109を所定の形状に形成した後、ド
ライエッチング法によりレジストパターン109をマス
クとして、第4のP−Si酸化膜108、有機SOG膜
107を加工してラインパターン110を転写した(図
1(b))。第4のP−Si酸化膜108、有機SOG
膜107のエッチングにはC48、Ar、O2の混合ガ
スを用いた。上記ドライエッチング条件におけるSi酸
化膜/アルミニウム酸化膜のエッチング選択比は50倍
以上であるので、15nmと非常に薄いアルミニウム酸
化膜106でも十分にエッチングストッパ膜としての機
能が得られた。
【0039】続いて、BCl3とArガスを用いたドラ
イエッチング法により、アルミニウム酸化膜106をエ
ッチングしてインターコネクトプラグ105の表面を露
出させた後、CVD法を用いて20nmの窒化チタン膜
(TiN膜)111、Cu膜112の堆積を行った(図
2(a))。Cu膜112の形成は、CVD法に限ら
ず、スパッタとリフロー法又はスパッタと電解メッキ法
を用いても良い。
【0040】この後、CMP法により第4のP−Si酸
化膜108上のCu膜112/TiN膜111を研磨し
て、Cu配線112’を形成した。最後にCu拡散防止
膜として、20nmのアルミニウム酸化膜113を堆積
した。
【0041】本実施例においては、アルミニウム酸化膜
106を有機SOG膜107のエッチングストッパ膜に
することによりCu配線112’用の溝の形成を行った
が、プラグ用の孔加工に適用することも勿論可能であ
る。
【0042】本実施例で試作した試料は、従来のSi窒
化膜(100nm)を用いた場合に比べ、配線間の容量
を約90%に低減できた。また、アルミニウム酸化膜1
06に代えて、その他のアルミニウム絶縁膜(アルミニ
ウム酸窒化膜、Si含有アルミニウム酸化膜、Si含有
アルミニウム酸窒化膜)ボロン窒化膜(BN)を用いて
も同様の効果が得られた。また、層間絶縁膜として有機
SOG膜に代えて、ポリイミド、ベンゾシクロブテン、
ポリパラキシリレン、等、また、ポリテトラフルオロエ
チレン、フッ化ポリアリルエーテル、サイトップ等のF
原子を含む有機材料膜を用いても同様の効果が得られ
た。
【0043】実施例2 次に、図3〜図6を用いて本発明の第2の実施例を説明
する。ここでは、厚い有機SOG膜にデュアル・ダマシ
ン法を用いて、Cuプラグ(インターコネクトプラグ)
及びCu配線を同時に形成する例を示す。なお図3〜図
6は各プロセスフローにおける断面図を示したものであ
る。
【0044】図3(a)に示すように、集積回路の能動
素子(図示省略)上に、第1のP−Si酸化膜201、
第2のP−Si酸化膜202及び第1層配線203を所
定の形状に形成した。第1層配線203は、第1のP−
Si酸化膜201の所定の領域に形成された開口孔(図
示せず)を介して、能動素子の一部の領域に接続されて
いる。第1層配線203と第2のP−Si酸化膜202
は、CMP法により研磨を行い、表面の平坦化を行っ
た。第1のP−Si酸化膜201及び第2のP−Si酸
化膜202の膜厚は共に400nmとした。第1層配線
203は、スパッタ法及びCVD法を用いて形成したタ
ングステン(W)膜で、膜厚は400nmである。
【0045】次に、上述した下地基板上に第1のアルミ
ニウム酸化膜204、第1の有機SOG膜205、第2
のアルミニウム酸化膜206、第2の有機SOG膜20
7及び第3のP−Si酸化膜208を順次形成した。最
上層の第3のP−Si酸化膜208は、このアッシング
工程で第2の有機SOG膜207の変質を防ぐための保
護膜として用いている。第1、第2のアルミニウム酸化
膜204、206の膜厚は、それぞれ10nm、20n
m、第1、第2の有機SOG膜205、207の膜厚
は、それぞれ700nm、500nm、第3のP−Si
酸化膜208の膜厚は100nmとした。第1、第2の
有機SOG膜205、207の形成には周知の回転塗布
法を用い、塗布後、400℃の酸素雰囲気中で熱処理を
行った。第1、第2のアルミニウム酸化膜204、20
6の形成には、ECRプラズマスパッタ法を用いた(図
3(a))。本実施例では、アルミニウム酸化膜の形成
にECRプラズマスパッタ法を用いたが、平行平板型の
反応性スパッタ法やプラズマCVD法や熱CVD法を用
いることも無論可能である。
【0046】次に、ホトレジスト209を塗布した後、
クリプトンフロライド(KrF)エキシマレーザリソグ
ラフィー技術により、直径200nmの孔パターン21
0を所定の形状に形成した(図3(b))。続いて、ド
ライエッチング法により、第3のP−Si酸化膜20
8、第2の有機SOG膜207、第2のアルミニウム酸
化膜206を加工してホールパターン210を各絶縁膜
に転写した。第3のP−Si酸化膜208、第2の有機
SOG膜207のエッチングにはC48、Ar、O2
混合ガスを、第2のアルミニウム酸化膜206のエッチ
ングには、BCl3とArガスを用いた(図4
(a))。
【0047】次に、ホトレジスト209を除去した後、
再度ホトレジスト211を塗布し、KrFエキシマレー
ザリソグラフィー技術によりホトレジスト211のライ
ンパターンを所定の形状に形成した。図4(b)にその
断面図を示す。ホトレジスト211のラインパターンの
スペースは300nmとした。このホトレジスト211
のラインパターンは、先に形成した孔パターン210が
露出するように配置されている。
【0048】次に、上記ホトレジスト211のラインパ
ターンをマスクとして、第3のP−Si酸化膜208、
第1、第2の有機SOG膜205、207のドライエッ
チングを行い、第1のアルミニウム酸化膜204及び第
2のアルミニウム酸化膜206表面を露出させた。この
ドライエッチングにおいても、第3のP−Si酸化膜2
08、第2の有機SOG膜207のエッチングにはC4
8、Ar、O2の混合ガスを用いた。本エッチングによ
り第3のP−Si酸化膜208と第2の有機SOG膜2
07には、ホトレジスト211のラインパターンがエッ
チングマスクとなるので溝パターン212が形成され
る。一方、第1の有機SOG膜205には、先に形成し
た第2のアルミニウム酸化膜206のホールパターン2
10がマスクとなるので、孔パターン210が転写され
る(図5(a))。
【0049】本エッチング条件における有機SOG膜/
アルミニウム酸化膜の選択比は50倍以上であるため、
第2のアルミニウム酸化膜206をマスクとして第1の
有機SOG膜205を容易に加工できた。また、エッチ
ングストッパとなる第1のアルミニウム酸化膜204も
ほとんどエッチングされないのでオーバエッチングを過
剰に行っても特に問題は生じなかった。
【0050】次に、BCl3とArガスを用いたドライ
エッチング法により、第2のアルミニウム酸化膜206
及び第1のアルミニウム酸化膜204をエッチングして
第1の有機SOG膜205の表面及びタングステンの第
1層配線203の表面を露出させた(図5(b))。本
エッチングにおけるアルミニウム酸化膜/有機SOG
膜、アルミニウム酸化膜/タングステンの選択比は約5
倍程度であるが、第1、第2のアルミニウム酸化膜20
6、204の膜厚が非常に薄いため、第1の有機SOG
膜205、第1層配線203の削れ量はわずかであっ
た。また、本実施例では、第1の有機SOG膜205上
の第2のアルミニウム酸化膜206を完全に除去した
が、第1層配線203の表面が露出すれば、完全に除去
する必要はない。但し、配線容量を減少させるためには
除去する方がより好ましい。
【0051】次に、レジストパターン211を除去した
後、バリアメタルとなる20nmのTiN膜213及び
400nmのCu膜214を順次形成した(図6
(a))。この後、CMP法により第3のP−Si酸化
膜208表面が露出するまでCu膜214とTiN膜2
13を研磨してCuプラグ215とCu配線214’と
した(図6(b))。本実施例では、TiN膜213の
下層の第3のP−Si酸化膜208も20nm程度研磨
した。
【0052】本実施例においては、有機SOG膜をエッ
チングする際のハードマスク及びエッチングストッパ膜
としてアルミニウム酸化膜を用いたが、その他のアルミ
ニウム絶縁膜(アルミニウム酸窒化膜、Si含有アルミ
ニウム酸化膜、Si含有アルミニウム酸窒化膜)やBN
を用いても同様の効果が得られた。
【0053】また、本実施例においては、第1、第2の
アルミニウム酸化膜204、206の膜厚を20nm以
下としたが、目的に応じて5nm以上50nm以下の範
囲で用いることが好ましい。これは5nm未満ではドラ
イエッチングのマスク材としての機能が低下し、50n
mを超えると加工することが難しくなるためである。
【0054】なお、本実施例においてはアルミニウム酸
化膜の形成に物理的化学気相成長法であるスパッタ法を
用いたが、有機アルミニウム化合物、例えばAl(CH
33やAl(C493等とO2の反応を利用するCVD
法や、Al(OC373やAl(OCH33等の熱分
解によるCVD法を適用することも可能である。
【0055】また、本実施例では層間絶縁膜として有機
SOG膜の例を示したが、その他、ポリイミド、ベンゾ
シクロブテン、ポリパラキシリレン等、またポリテトラ
フルオロエチレン、フッ化ポリアリルエーテル、サイト
ップ等のF原子を含む有機材料膜を用いても同様の結果
が得られた。
【0056】本実施例では、第1層配線203の直上に
第1のアルミニウム酸化膜204を適用したが、Si窒
化膜又はアルミニウム酸化膜とSi窒化膜の積層膜を適
用することも可能である。本実施例で試作した試料の配
線容量は、従来法に比べ大幅に減少した。
【0057】実施例3 次に、図7〜図9を用いて本発明の第3の実施例を説明
する。図7(a)に示すように、実施例2と同様に、集
積回路の能動素子(図示省略)上に第1のP−Si酸化
膜301、第2のP−Si酸化膜302及び第1層配線
303を所定の形状に形成した。第1層配線303は、
第1のP−Si酸化膜301の所定の領域に形成された
開口孔(図示せず)を介して、能動素子の一部の領域に
接続されている。第1層配線303と第2のP−Si酸
化膜302は、CMP法により研磨を行い表面の平坦化
を行った。第1のP−Si酸化膜301と第2のP−S
i酸化膜302の膜厚は共に400nmとした。第1層
配線303は、スパッタ法及びCVD法を用いて形成し
たタングステン(W)膜で、膜厚は400nmである。
【0058】次に、第1のアルミニウム酸化膜304、
第1の有機SOG膜305及び第2のアルミニウム酸化
膜306を順次形成した。各膜の形成方法は実施例2と
同様であり、膜厚はそれぞれ15nm、700nm、2
0nmとした。続いて電子線(EB)リソグラフィ技術
により直径150nmの孔パターン308を有するレジ
ストパターン307形成した後、ドライエッチング法に
より第2のアルミニウム酸化膜306をエッチングし、
孔パターン308を転写した(図7(a))。
【0059】次に、レジストパータン307を除去した
後、第2の有機SOG膜309、第3のアルミニウム酸
化膜310を順次形成した。膜厚は、それぞれ400n
m、25nmとした。第3のアルミニウム酸化膜310
は、第2の有機SOG膜309ドライエッチングのハー
ドマスクとレジストのアッシングによる第2の有機SO
G膜309の変質防止膜として用いる。続いて、KrF
エキシマレーザリソグラフィー技術により、スペース2
00nmのライン状のレジストパターン311を形成し
た後、ドライエッチング法により第3のアルミニウム酸
化膜310をエッチングして溝パターン312を転写し
た(図7(b))。
【0060】次に、レジストパターン311を除去した
後、第3のアルミニウム酸化膜310をマスクとして第
2の有機SOG膜309のドライエッチングを、第2の
アルミニウム酸化膜306をマスクとして第1の有機S
OG膜305のドライエッチングを行った。このエッチ
ングにより、第2の有機SOG膜309にはラインパタ
ーン312が、第1の有機SOG膜305にはホールパ
ターン308が転写される(図8(a))。
【0061】ここでレジストラインパターン311を除
去したのは以下の理由による。一般に、Si酸化膜系の
ドライエッチングにおいては、エッチングレートがアス
ペクト比に依存するマイクロローディング効果が生じ
る。マイクロローディング効果とは、アスペクト比が大
きくなる程エッチングレートが低下する現象なので、本
実施例のように、アスペクト比の小さい溝とアスペクト
比の大きい孔の加工を同時に行う場合、大幅なオーバエ
ッチングを行わなければ、深い孔の底が開口しない不良
を生じ易い。本実施例においては、第3のアルミニウム
酸化膜310がハードマスクとなるので、レジストパタ
ーン311を除去しても有機SOG膜309を容易に加
工することができた。また、レジストパターン311を
除去することで、エッチングのアスペクト比が小さくな
るので、有機SOG膜のオーバーエッチングを小さくす
ることが可能となる。
【0062】次に、全面ドライエッチングにより、第
1、第2、第3のアルミニウム酸化膜304、306、
310をエッチングして、第1層配線303であるタン
グステンの表面が露出する開口孔を形成した(図8
(b))。本実施例では、第1層配線303の直上にア
ルミニウム酸化膜304を用いたが、Si窒化膜を適用
してもよい。この部分にSi窒化膜を適用した場合は、
第2、第3のアルミニウム酸化膜306、310は除去
されないことになるが特に問題はない。
【0063】次に、バリアメタルとなる15nmのTi
N膜313及び400nmのCu膜314を順次形成し
た(図9(a))。この後、CMP法により第2の有機
SOG膜309表面が露出するまでCu膜314とTi
N膜313を研磨してCuプラグ315とCu配線31
4’とした(図9(b))。
【0064】本実施例においても、エッチングする際の
ハードマスク及びエッチングストッパ膜として、第2の
アルミニウム酸化膜306を用いたが、その他のアルミ
ニウム絶縁膜(アルミニウム酸窒化膜、Si含有アルミ
ニウム酸化膜、Si含有アルミニウム酸窒化膜)やBN
を用いても同様の効果が得られた。
【0065】また、第1層配線303の直上に第1のア
ルミニウム酸化膜304を適用したが、Si窒化膜又は
アルミニウム酸化膜とSi窒化膜の積層膜を適用するこ
とも可能である。本実施例で試作した試料の配線容量
は、従来法に比べ大幅に減少した。
【0066】
【発明の効果】本発明によれば、層間絶縁膜の容量を大
きくすることなくCu等の配線やCu等のプラグを形成
することが可能となる。これにより配線遅延時間が低減
され集積回路の高速化を実現できる。
【図面の簡単な説明】
【図1】本発明の第1の実施例のプロセスフローを示す
半導体装置の断面図。
【図2】本発明の第1の実施例のプロセスフローを示す
半導体装置の断面図。
【図3】本発明の第2の実施例のプロセスフローを示す
半導体装置の断面図。
【図4】本発明の第2の実施例のプロセスフローを示す
半導体装置の断面図。
【図5】本発明の第2の実施例のプロセスフローを示す
半導体装置の断面図。
【図6】本発明の第2の実施例のプロセスフローを示す
半導体装置の断面図。
【図7】本発明の第3の実施例のプロセスフローを示す
半導体装置の断面図。
【図8】本発明の第3の実施例のプロセスフローを示す
半導体装置の断面図。
【図9】本発明の第3の実施例のプロセスフローを示す
半導体装置の断面図。
【図10】従来方法を示す半導体装置の断面図。
【図11】従来方法を示す半導体装置の断面図。
【図12】従来方法の問題を説明するための半導体装置
の断面図。
【図13】エッチング選択比とストッパ膜の膜厚の関係
を示す図。
【図14】ストッパ膜の膜厚と層間膜の比誘電率の関係
を示す図。
【符号の説明】
101、401…第1のSi酸化膜 102、402…第2のSi酸化膜 103…第1層配線 104…第3のSi酸化膜 105…インターコネクトプラグ 106、113…アルミニウム酸化膜 107…有機SOG膜 108…第4のP−Si酸化膜 109、307、311、410…レジストパターン 110…ラインパターン 111、213、313…TiN膜 112、214、314…Cu膜 112’、214’、314’…Cu配線 201、301…第1のP−Si酸化膜 202、302…第2のP−Si酸化膜 203、303…第1層配線 204、304…第1のアルミニウム酸化膜 205、305…第1の有機SOG膜 206、306…第2のアルミニウム酸化膜 207、309…第2の有機SOG膜 208…第3のP−Si酸化膜 209、211…ホトレジスト 210、308、409…孔パターン 212、312、411…溝パターン 215、315、414…Cuプラグ 310…第3のアルミニウム酸化膜 403…下層配線 404…第1のSi窒化膜 405…第1の低誘電率絶縁膜 406…第2のSi窒化膜 407…第2の低誘電率絶縁膜 413…Cu配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 後藤 康 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 由上 二郎 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 武田 健一 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 Fターム(参考) 5F004 AA02 AA16 CB20 DA00 DA11 DA23 DA26 DB13 EA06 EB03 5F033 HH11 HH33 JJ19 KK19 MM01 MM02 MM12 MM13 NN06 NN07 PP06 PP15 PP27 QQ09 QQ11 QQ25 QQ28 QQ37 QQ48 QQ73 QQ75 RR03 RR04 RR05 RR06 RR21 RR22 RR24 RR25 RR26 SS01 SS04 SS08 SS09 SS11 SS15 SS22 TT04 WW02 WW09 XX01 XX24 XX27 5F058 AF04 AG01 BA20 BD02 BD04 BD05 BD10 BD18 BD19 BF02 BF07 BF13 BF27 BF46 BJ01 BJ02

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】基板上に、材質の異なる複数の積層膜から
    構成された層間絶縁膜を有し、該積層膜の内の少なくと
    も一層は、アルミニウム酸化膜を主成分とする絶縁膜又
    はボロン窒化膜を主成分とする絶縁膜であることを特徴
    とする半導体装置。
  2. 【請求項2】上記層間絶縁膜は、複数の溝が設けられ、
    該溝中に金属配線を有し、上記層間絶縁膜により隣接す
    る上記金属配線間が分離されていることを特徴とする請
    求項1記載の半導体装置。
  3. 【請求項3】上記アルミニウム酸化膜を主成分とする絶
    縁膜又はボロン窒化膜を主成分とする絶縁膜は、上記層
    間絶縁膜の積層膜の内の最下層に位置することを特徴と
    する請求項1又は2記載の半導体装置。
  4. 【請求項4】上記積層膜の内の上記最下層の上に位置す
    る層は、低誘電率絶縁膜であることを特徴とする請求項
    3記載の半導体装置。
  5. 【請求項5】上記低誘電率絶縁膜は、比誘電率が2.4
    から3.5の範囲であることを特徴とする請求項4記載
    の半導体装置。
  6. 【請求項6】上記層間絶縁膜の下に、さらに第2の層間
    絶縁膜が配置され、該第2の層間絶縁膜は、材質の異な
    る複数の第2の積層膜から構成されることを特徴とする
    請求項1から5のいずれか一に記載の半導体装置。
  7. 【請求項7】上記第2の層間絶縁膜はホールが設けら
    れ、該ホール中に配線間を接続するインターコネクトプ
    ラグを有することを特徴とする請求項6記載の半導体装
    置。
  8. 【請求項8】上記第2の積層膜の内の少なくとも一層
    は、アルミニウム酸化膜を主成分とする絶縁膜、ボロン
    窒化膜を主成分とする絶縁膜及びシリコン窒化膜からな
    る絶縁膜からなる群から選ばれた少なくとも一種の絶縁
    膜であることを特徴とする請求項6又は7記載の半導体
    装置。
  9. 【請求項9】上記アルミニウム酸化膜を主成分とする絶
    縁膜、ボロン窒化膜を主成分とする絶縁膜及びシリコン
    窒化膜からなる絶縁膜からなる群から選ばれた少なくと
    も一種の絶縁膜は、上記第2の積層膜の内の最下層に位
    置することを特徴とする請求項7記載の半導体装置。
  10. 【請求項10】上記積層膜の内のアルミニウム酸化膜を
    主成分とする絶縁膜又はボロン窒化膜を主成分とする絶
    縁膜は、その膜厚が5nmから50nmの範囲であるこ
    とを特徴とする請求項1から9のいずれか一に記載の半
    導体装置。
  11. 【請求項11】上記第2の積層膜の内のアルミニウム酸
    化膜を主成分とする絶縁膜、ボロン窒化膜を主成分とす
    る絶縁膜及びシリコン窒化膜からなる絶縁膜からなる群
    から選ばれた少なくとも一種の絶縁膜は、その膜厚が5
    nmから50nmの範囲であることを特徴とする請求項
    6から9のいずれか一に記載の半導体装置。
  12. 【請求項12】基板上に設けられたインターコネクトプ
    ラグの上面を覆うように、アルミニウム酸化膜を主成分
    とする膜又はボロン窒化膜を主成分とする膜からなる第
    1の絶縁膜を形成する第1の工程、該第1の絶縁膜上
    に、該第1の絶縁膜とエッチング特性の異なる第2の絶
    縁膜を形成する第2の工程、上記第1の絶縁膜をエッチ
    ングストッパ膜として、上記第2の絶縁膜をドライエッ
    チングして上記第2の絶縁膜に溝パターンを形成する第
    3の工程及び上記溝パターンの下の少なくとも一部の上
    記第1の絶縁膜をドライエッチングして、上記インター
    コネクトプラグの少なくとも一部を露出させる第4の工
    程を有することを特徴とする半導体装置の製造方法。
  13. 【請求項13】上記第4の工程の後に、少なくとも上記
    溝パターンの中に配線用の金属を埋め込む第5の工程を
    有することを特徴とする請求項12記載の半導体装置の
    製造方法。
  14. 【請求項14】上記第5の工程の後に、上記第2の絶縁
    膜上に配置された上記金属を化学的機械研磨することを
    特徴とする請求項13記載の半導体装置の製造方法。
  15. 【請求項15】基板上に設けられた下層配線の上面を覆
    うように、アルミニウム酸化膜を主成分とする膜、ボロ
    ン窒化膜を主成分とする膜及びシリコン窒化膜からなる
    膜からなる群から選ばれた少なくとも一種の膜からなる
    第1の絶縁膜を形成する第1の工程、該第1の絶縁膜上
    に該第1の絶縁膜とエッチング特性の異なる第2の絶縁
    膜を形成する第2の工程、該第2の絶縁膜上に、アルミ
    ニウム酸化膜を主成分とする膜又はボロン窒化膜を主成
    分とする膜からなる第3の絶縁膜を形成する第3の工
    程、該第3の絶縁膜上に該第3の絶縁膜とエッチング特
    性の異なる第4の絶縁膜を形成する第4の工程、該第4
    の絶縁膜及び上記第3の絶縁膜にホールパターンを形成
    し、上記第2の絶縁膜を露出させる第5の工程、上記第
    4の絶縁膜の上に、上記ホールパターンの少なくとも一
    部が露出するようにライン状のマスクパターンを形成
    し、該ライン状のマスクパターンを用いて、上記第4の
    絶縁膜に溝パターンを形成すると共に、上記ホールパタ
    ーンをマスクとして上記第2の絶縁膜にホールパターン
    を形成する第6の工程及び上記第2の絶縁膜のホールパ
    ターンの下の上記第1の絶縁膜をエッチングし、上記下
    層配線を露出させる第7の工程を有することを特徴とす
    る半導体装置の製造方法。
  16. 【請求項16】上記第7の工程の後に、上記溝パターン
    及び上記ホールパターンの中に配線用及びインターコネ
    クトプラグ用の金属を埋め込む第8の工程を有すること
    を特徴とする請求項15記載の半導体装置の製造方法。
  17. 【請求項17】上記第8の工程の後に、上記第4の絶縁
    膜上に配置された上記金属を化学的機械研磨することを
    特徴とする請求項16記載の半導体装置の製造方法。
  18. 【請求項18】基板上に設けられた下層配線の上面を覆
    うように、アルミニウム酸化膜を主成分とする膜、ボロ
    ン窒化膜を主成分とする膜及びシリコン窒化膜からなる
    膜からなる群から選ばれた少なくとも一種の膜からなる
    第1の絶縁膜を形成する第1の工程、該第1の絶縁膜上
    に該第1の絶縁膜とエッチング特性の異なる第2の絶縁
    膜を形成する第2の工程、該第2の絶縁膜上に、アルミ
    ニウム酸化膜を主成分とする膜又はボロン窒化膜を主成
    分とする膜からなる第3の絶縁膜を形成する第3の工
    程、該第3の絶縁膜にホールパターンを形成し、上記第
    2の絶縁膜を露出させる第4の工程、上記第3の絶縁膜
    上に上記第3の絶縁膜とエッチング特性の異なる第4の
    絶縁膜を形成する第5の工程、上記第4の絶縁膜に、上
    記ホールパターンの少なくとも一部が露出するように、
    溝パターンを形成すると共に、上記第3の絶縁膜をマス
    クとして上記第2の絶縁膜にホールパターンを形成する
    第6の工程及び上記第2の絶縁膜のホールパターンの下
    の上記第1の絶縁膜をエッチングし、上記下層配線を露
    出させる第7の工程を有することを特徴とする半導体装
    置の製造方法。
  19. 【請求項19】上記第7の工程の後に、上記溝パターン
    及び上記ホールパターンの中に配線用及びインターコネ
    クトプラグ用の金属を埋め込む第8の工程を有すること
    を特徴とする請求項18記載の半導体装置の製造方法。
  20. 【請求項20】上記第8の工程の後に、上記第4の絶縁
    膜上に配置された上記金属を化学的機械研磨することを
    特徴とする請求項19記載の半導体装置の製造方法。
  21. 【請求項21】上記金属は、銅であることを特徴とする
    請求項13、14、16、17、19、又は20記載の
    半導体装置の製造方法。
  22. 【請求項22】基板上に設けられた下層配線の上面を覆
    うように、アルミニウム酸化膜を主成分とする膜又はボ
    ロン窒化膜を主成分とする膜からなる第1の絶縁膜を形
    成する第1の工程、該第1の絶縁膜上に該第1の絶縁膜
    とエッチング特性の異なる第2の絶縁膜を形成する第2
    の工程、上記第2の絶縁膜にホールパターンを形成する
    第3の工程及び上記第2の絶縁膜のホールパターンの下
    の上記第1の絶縁膜をエッチングし、上記下層配線を露
    出させる第4の工程を有することを特徴とする半導体装
    置の製造方法。
JP11108213A 1999-04-15 1999-04-15 半導体装置及びその製造方法 Pending JP2000299318A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11108213A JP2000299318A (ja) 1999-04-15 1999-04-15 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11108213A JP2000299318A (ja) 1999-04-15 1999-04-15 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2000299318A true JP2000299318A (ja) 2000-10-24

Family

ID=14478905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11108213A Pending JP2000299318A (ja) 1999-04-15 1999-04-15 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2000299318A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324837A (ja) * 2001-04-25 2002-11-08 Hitachi Ltd 半導体装置の製造方法
JP2003031652A (ja) * 2001-07-18 2003-01-31 Sony Corp 半導体装置およびその製造方法
JP2003303948A (ja) * 2002-04-10 2003-10-24 Sony Corp 固体撮像素子及びその製造方法
JP2004221527A (ja) * 2003-01-16 2004-08-05 Samsung Electronics Co Ltd イメージ素子及びその製造方法
JP2006041519A (ja) * 2004-07-29 2006-02-09 Samsung Electronics Co Ltd デュアルダマシン配線の製造方法
US7172965B2 (en) 2003-05-21 2007-02-06 Rohm Co., Ltd. Method for manufacturing semiconductor device
JP5218053B2 (ja) * 2006-06-26 2013-06-26 日本電気株式会社 スイッチング素子、半導体装置、書き換え可能な論理集積回路、およびメモリ素子

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324837A (ja) * 2001-04-25 2002-11-08 Hitachi Ltd 半導体装置の製造方法
JP2003031652A (ja) * 2001-07-18 2003-01-31 Sony Corp 半導体装置およびその製造方法
JP4538995B2 (ja) * 2001-07-18 2010-09-08 ソニー株式会社 半導体装置およびその製造方法
JP2003303948A (ja) * 2002-04-10 2003-10-24 Sony Corp 固体撮像素子及びその製造方法
JP2004221527A (ja) * 2003-01-16 2004-08-05 Samsung Electronics Co Ltd イメージ素子及びその製造方法
US7172965B2 (en) 2003-05-21 2007-02-06 Rohm Co., Ltd. Method for manufacturing semiconductor device
JP2006041519A (ja) * 2004-07-29 2006-02-09 Samsung Electronics Co Ltd デュアルダマシン配線の製造方法
JP5218053B2 (ja) * 2006-06-26 2013-06-26 日本電気株式会社 スイッチング素子、半導体装置、書き換え可能な論理集積回路、およびメモリ素子

Similar Documents

Publication Publication Date Title
US10714379B2 (en) Reducing contact resistance in vias for copper interconnects
US7691739B2 (en) Via electromigration improvement by changing the via bottom geometric profile
US7119441B2 (en) Semiconductor interconnect structure
US7304386B2 (en) Semiconductor device having a multilayer wiring structure
US6452251B1 (en) Damascene metal capacitor
US6074942A (en) Method for forming a dual damascene contact and interconnect
US7470616B1 (en) Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention
US7045896B2 (en) Metal interconnect layer of semiconductor device and method for forming a metal interconnect layer
US20030162407A1 (en) Anisotropic etching of organic-containing insulating layers
US9059259B2 (en) Hard mask for back-end-of-line (BEOL) interconnect structure
JP2003168738A (ja) 半導体素子及びその製造方法
US8354347B2 (en) Method of forming high-k dielectric stop layer for contact hole opening
US6350688B1 (en) Via RC improvement for copper damascene and beyond technology
JP2000091422A (ja) 多層配線構造の製造方法
JPH10150105A (ja) 半導体装置及びその製造方法
US6774031B2 (en) Method of forming dual-damascene structure
US6900123B2 (en) BARC etch comprising a selective etch chemistry and a high polymerizing gas for CD control
JP2000299318A (ja) 半導体装置及びその製造方法
JP2000223490A (ja) 半導体装置の製造方法
JP2003303880A (ja) 積層層間絶縁膜構造を利用した配線構造およびその製造方法
US20060019498A1 (en) BARC/resist via etchback process
JP2000174019A (ja) 半導体装置及びその製造方法
JP2003332337A (ja) 半導体装置の製造方法
JP2002343858A (ja) 半導体装置およびその製造方法
JP2001267417A (ja) 半導体装置の製造方法