JP4538995B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4538995B2 JP4538995B2 JP2001218363A JP2001218363A JP4538995B2 JP 4538995 B2 JP4538995 B2 JP 4538995B2 JP 2001218363 A JP2001218363 A JP 2001218363A JP 2001218363 A JP2001218363 A JP 2001218363A JP 4538995 B2 JP4538995 B2 JP 4538995B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- organic insulating
- wiring
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、詳しくは有機絶縁膜への水分の透過を抑えた半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
近年、LSIの微細化にともない、銅配線と低誘電率絶縁膜とを組み合わせた構造が必須となっている。このなかでも、低誘電率膜として有機膜を使った構造が試みられている。これは、例えば、Proceedings of the IEEE 2000 International Technology Conference p.270-272 党Copper Dual Damascene Interconnects with Very Low-k Dielectrics Targeting for 130nm Node媒に詳細に開示されている。この文献の中で記述される絶縁膜は、同文献のp.271-Figure 1(D)に示されているように、すなわち、図9に示すように、ビアホール111が形成されるビア層101にSiO2 膜を用い、その上に配線溝131が形成される配線層121が形成され、この配線層121は、有機絶縁膜である低誘電率膜123とSiO2 膜125とを積層して形成されている。
【0003】
【発明が解決しようとする課題】
しかしながら、ビア層が吸湿性を持つSiO2 膜で形成されているため、このSiO2 膜からの水の脱ガスによって、上層の有機絶縁膜が吸湿を起こす。有機膜は一般に吸湿により加水分解を起こして変質する。この変質によって有機絶縁膜の耐熱性が劣化する。
【0004】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体装置およびその製造方法である。
【0005】
本発明の半導体装置は、第1の絶縁膜であるシリコン酸化膜上に、該第1の絶縁膜に比べて誘電率が低い有機絶縁膜としてポリアリールエーテル、アリールエーテル系樹脂、芳香族ポリマー、フッ素添加ポリイミドおよびフッ素樹脂のうちの一つもしくはこれらのうちの複数を用いた膜を形成した半導体装置において、前記第1の絶縁膜であるシリコン酸化膜上に、前記有機絶縁膜への水の透過を防止する第2の絶縁膜として、ビスマス・ストロンチウム・タンタレートまたはチタン酸ジルコン酸鉛により膜を形成し、前記第1の絶縁膜は接続孔を形成する接続層として用い、前記第2の絶縁膜及び前記有機絶縁膜を配線が形成される配線層として用いるものである。
【0007】
本発明の半導体装置の製造方法は、第1の絶縁膜であるシリコン酸化膜を形成する第1工程と、前記第1の絶縁膜上に該第1の絶縁膜に比べて誘電率が低い有機絶縁膜としてポリアリールエーテル、アリールエーテル系樹脂、芳香族ポリマー、フッ素添加ポリイミドおよびフッ素樹脂のうちの一つもしくはこれらのうちの複数を用いた膜を形成する第2工程と、を有する半導体装置に製造方法において、前記第2の工程において、前記第1の絶縁膜であるシリコン酸化膜上に、前記有機絶縁膜への水の透過を防止する第2の絶縁膜として、ビスマス・ストロンチウム・タンタレートまたはチタン酸ジルコン酸鉛により膜を形成し、前記第1の絶縁膜を接続孔が形成される接続層として形成し、前記第2の絶縁膜及び前記有機絶縁膜を配線が形成される配線層として形成する。
【0009】
【発明の実施の形態】
本発明の半導体装置に係る一実施の形態を、図1の概略構成断面図によって説明する。
【0010】
図1に示すように、基体11上には無機絶縁膜からなる第1の絶縁膜12が形成されている。この第1の絶縁膜12は、例えば無機材料である酸化シリコン膜からなり、接続孔(例えばビアコンタクト)が形成される接続層となる。上記酸化シリコン膜は吸湿性を有することが知られている。この第1の絶縁膜12上には、上層への水の透過を減少させる第2の絶縁膜13が形成されている。この第2の絶縁膜13は、例えば窒化シリコン膜からなり、例えば10nm〜100nmの膜厚からなる。上記第2の絶縁膜13上には有機絶縁膜14が形成されている。上記第2の絶縁膜13および上記有機絶縁膜14で配線が形成される配線層を構成している。
【0011】
上記有機絶縁膜14は、ポリアリールエーテルのようなアリールエーテル系樹脂、芳香族ポリマー、ポリイミド、フッ素添加ポリイミド、フッ素樹脂およびベンゾシクロブテンのうちの一つもしくはこれらのうちの複数を用いた積層体で形成することができる。上記アリールエーテル系樹脂としては、例えばアライドシグナル社製のFLARE、ダウケミカル社製のSiLK、シューマッカー社製のVE等が知られている。ここではSiLKを用いた。
【0012】
上記第1の絶縁膜12には接続孔(例えばビアホール)15が形成され、上記第2の絶縁膜13および上記有機絶縁膜14には配線溝16が形成されている。上記配線溝16および接続孔15の内面にはバリアメタル層21が形成され、そのバリアメタル層21を介して上記接続孔15の内部には導電体からなるプラグ22が形成され、上記配線溝16の内部には上記バリアメタル層21を介して導電体からなるもので上記プラグ22に接続する配線23が形成されている。上記プラグ22および上記配線23は一体に形成されたものであっても、別体に形成されたものであっても良く、例えば銅のような金属材料からなる。
【0013】
上記半導体装置では、吸湿性を有する第1の絶縁膜12上に、上層への水の透過を減少させる第2の絶縁膜13を介して有機絶縁膜14が形成されている絶縁膜構造となっていることから、第1の絶縁膜12が吸水性を有するSiO2 膜で形成されていても、第2の絶縁膜13が上層への水の透過を抑えるため、第1の絶縁膜12より上層の有機絶縁膜14に水が到達しない。そのため、水による有機絶縁膜14の変質を防ぐことができる。
【0014】
次に、図2に示すような試料1〜5を用意し、水分の透過を調べた。
【0015】
図2の(1)に示すように、試料1は、厚さが300nmの熱酸化膜31上に厚さが400nmのプラズマ酸化シリコン(p−SiO)膜32を形成したものである。
【0016】
図2の(2)に示すように、試料2は、厚さが300nmの熱酸化膜31上に厚さが400nmのプラズマ酸化シリコン(p−SiO)膜32を形成し、さらに厚さが250nmの有機絶縁膜(例えばSiLKを用いた)34を形成したものである。
【0017】
図2の(3)に示すように、試料3は、厚さが300nmの熱酸化膜31上に厚さが400nmのプラズマ酸化シリコン(p−SiO)膜32を形成し、さらに厚さが30nmのプラズマ窒化シリコン(p−SiN)膜33を形成したものである。
【0018】
図2の(4)に示すように、試料4は、厚さが300nmの熱酸化膜31上に厚さが400nmのプラズマ酸化シリコン(p−SiO)膜32、厚さが250nmの有機絶縁膜34(例えばSiLK膜)、厚さが300nmのプラズマ酸化シリコン(p−SiO)膜35を順に積層形成したもので、プラズマ酸化シリコン膜35と有機絶縁膜34とに溝36を形成したものである。
【0019】
図2の(5)に示すように、試料5は、厚さが300nmの熱酸化膜31上に厚さが400nmのプラズマ酸化シリコン(p−SiO)膜32、厚さが30nmのプラズマ窒化シリコン(p−SiN)膜33、厚さが250nmの有機絶縁膜(例えばSiLKを用いた)34、厚さが300nmのプラズマ酸化シリコン(p−SiO)膜35を順に積層形成したもので、プラズマ酸化シリコン膜35と有機絶縁膜34とに溝36を形成したものである。
【0020】
次に、上記試料1〜5についてTDS(Thermal Decomposition Spectroscopy)によりデータを取得した。その結果を図3〜図7によって説明する。各図において、縦軸はイオン電流を表し、横軸は測定温度を表す。また各図ではMass. No.=18の水の脱ガスに注目する。
【0021】
試料1は、図3に示すように、Mass. No.=18のピークが大きくでており、プラズマ酸化シリコン膜32が吸水していることがわかる。
【0022】
試料2は、図4に示すように、Mass. No.=18のピークが上記試料1よりも大きくでており、有機絶縁膜34のSiLK膜が変質していることがわかる。
【0023】
試料3は、図5に示すように、Mass. No.=18のピークが上記試料1よりも小さくなっており、プラズマ窒化シリコン膜33によりプラズマ酸化シリコン膜32の脱ガスが抑制されていることがわかる。
【0024】
試料4は図6に示すように、試料5は図7に示すように、試料4より試料5のほうが、Mass. No.=18のピークが小さくなっている。このことから、プラズマ窒化シリコン膜33によって上層の有機絶縁膜(例えばSiLK膜)34の変質が抑えられ、試料5は良好な絶縁膜構造となっていることがわかる。
【0025】
上記実施の形態では、水の透過を抑える第2の絶縁膜13として窒化シリコンを用いたが、その代わりに窒化酸化シリコン(SiON)、窒化炭化シリコン(SiCN)、炭化シリコン(SiC)等の水の透過を抑える膜を用いることができる。
【0026】
また上記実施の形態では、第1の絶縁膜12として吸湿性を持つ酸化シリコン(SiO2 )を用いたが、本発明では吸湿性を有する全ての膜が対象となる。このような吸湿性を有する膜の一例としては、フッ素含む酸化シリコン(SiOF)、炭素を含む酸化シリコン(SiOC)、リンシリケートガラス(PSG)、ホウ素リンシリケートガラス(BPSG)、SOG(Spin on glass)等がある。
【0027】
次に、本発明の半導体装置の製造方法に係る一実施の形態を、図8の概略構成断面図によって説明する。ここでは、一例として、上記説明した本発明の構成を取り入れた絶縁膜構造に対して2層ハードマスク法を用いて溝配線を形成する方法について説明する。
【0028】
図8の(1)に示すように、基体11上に、バリア層51、接続孔が形成される接続層となる第1の絶縁膜12、上層への水の透過を防止する第2の絶縁膜13、および配線が形成される配線層となる有機絶縁膜14を順に積層形成する。
【0029】
上記バリア層51は、一例として厚さが50nmの窒化シリコン(SiN)膜で形成する。上記第1の絶縁膜12は、一例として厚さが500nmのSiO2 膜で形成する。上記第2の絶縁膜13は、一例として厚さが30nmの窒化シリコン(SiN)膜で形成する。上記有機絶縁膜14は、一例として厚さが400nmのポリアリールエーテル系樹脂(例えばSiLK)膜で形成する。
【0030】
上記有機絶縁膜14は、ポリアリールエーテルの他に、アリールエーテル系樹脂、芳香族ポリマー、ポリイミド、フッ素添加ポリイミド、フッ素樹脂およびベンゾシクロブテンのうちの一つもしくはこれらのうちの複数を用いた積層体で形成することができる。
【0031】
次いで、上記有機絶縁膜14上に第1のハードマスク層52を、例えば200nmの厚さの酸化シリコン膜で形成する。さらに、第2のハードマスク層53を、例えば200nmの厚さの窒化シリコン膜で形成する。次いで、第2のハードマスク層53上にレジスト膜(図示せず)を形成し、リソグラフィー技術によって配線溝パターンをレジスト膜に形成する。そして、このレジストパターンをマスクに用いて第2のハードマスク層53のエッチングを行い、第2のハードマスク層53に配線溝パターン54を形成する。その後、上記レジスト膜を除去する。
【0032】
次いで、図8の(2)に示すように、上記第2のハードマスク層53上および配線溝パターン54上にレジスト膜71を形成し、リソグラフィー技術によってレジスト膜71に接続孔パターン72を形成する。
【0033】
そして、図8の(3)に示すように、上記接続孔パターン72を形成した上記レジスト膜71をマスクに用いて、第1のハードマスク層52のエッチングを行い、第1のハードマスク層52に接続孔パターン55を延長形成する。
【0034】
次に、図8の(4)に示すように、上記第1、第2のハードマスク52、53を用いて上記有機絶縁膜14のエッチングを行い、上記接続孔パターン72を延長形成する。このエッチングでは上記レジスト膜71〔図8の(4)参照〕も同時にエッチングされて除去される。
【0035】
次に、図8の(5)に示すように、第1のハードマスクをマスクとして第2の絶縁膜13をエッチングした後、上記第2のハードマスク53を用いて第1のハードマスク層52をエッチングし、配線溝パターン54を延長形成する。そのとき、上記有機絶縁膜14がマスクとなって、第1の絶縁膜12に接続孔パターン55を転写した接続孔15を形成する。このエッチングでは、第2の絶縁膜である窒化シリコンをエッチングするが、その膜厚は30nmであるため、窒化シリコンからなる第2のハードマスク層53は100nm以上の厚さが残る。そのため、第2のハードマスク層53は第1のハードマスク52のエッチング時にマスクとして十分に機能する。
【0036】
次に、図8の(6)に示すように、上記第2、第1のハードマスク53、52を用いて上記有機絶縁膜14をエッチングし、配線溝16を形成する。
【0037】
次いで、図8の(7)に示すように、窒化シリコンのエッチングを行い、接続孔15底部のバリア層51をエッチングして、接続孔15を基体11に到達させる。このエッチングでは、オーバエッチングを行うため、窒化シリコンからなる第2のハードマスク層53〔図8の(6)参照〕および配線溝16内に露出する第2の絶縁膜13もエッチングによって除去される。その後、図示はしないが、第1のハードマスク層52をエッチングして除去してもよい。ここでは、第1のハードマスク層52を除去しない場合を説明する。
【0038】
次に、図8の(8)に示すように、上記配線溝16および接続孔15の内面にバリア層21を、例えば窒化タンタル(TaN)を30nmの厚さに堆積して形成する。このバリア層21は第1のハードマスク52上にも形成される。
【0039】
次いで、バリア層21の表面に銅シード層を例えば100nmの厚さに形成した後、銅めっきにより銅を例えば1.00μmの厚さに堆積して銅膜25を形成する。この成膜により、上記配線溝16および接続孔15は銅により埋め込まれる。その後、第1のハードマスク52上の余剰な銅膜25を、例えば化学的機械研磨によって除去する。
【0040】
その結果、図8の(9)に示すように、配線溝16および接続孔15の内部は銅により埋め込まれることから、配線溝16には銅からなる配線23が形成され、接続孔15には基体11と上記溝配線23に接続するもので銅からなるプラグ22が形成される。
【0041】
上記実施の形態では、一例として、上記第1の絶縁膜12にはSiO2 〔ノンドープトシリケートガラス(NSG)〕を用い、上記第2の絶縁膜13には窒化シリコン(SiN)を用い、上記有機絶縁膜14にはポリアリールエーテル系樹脂(例えばSiLK)を用い、上記第1のハードマスク層52にはSiO2 (NSG)を用い、上記第2のハードマスク層53には窒化シリコン(SiN)を用いた。
【0042】
各層の材質については、接続層となる第1の絶縁膜12では、NSG以外にPSG、BPSG、比誘電率が3.5程度のFSG(フッ素シリケートガラス)なども用いることができる。また、有機絶縁膜14は酸化シリコンに比べて誘電率が低いため、配線の寄生容量が減少して信号遅延を低減させることができるため、高性能半導体装置への適用が検討されているものである。
【0043】
各層の材料の組み合わせは、上記説明したような2層ハードマスク法を適用することができるものであれば、上記例に限らない。
【0044】
なお、酸化シリコン、窒化シリコンの成膜には、一例としてシラン系ガスを用いた平行平板型プラズマCVD装置を用いた。有機絶縁膜の成膜には、一例として回転塗布装置を用いた。リソグラフィーの露光装置には、一例としてNA=0.60のKrF露光装置を用いた。窒化シリコンのエッチングには、エッチングガスにトリフルオロメタン(CHF3 )と酸素(O2 )とアルゴン(Ar)とを用いた平行平板型プラズマエッチング装置を用いた。
【0045】
上記実施の形態では、水の透過を防止する第2の絶縁膜13として、窒化シリコンを用いたが、水を透過しない全ての膜、例えば各種無機膜、有機膜、金属酸化物等を用いることができ、例えば、ビスマス・ストロンチウム・タンタレート(BST)、チタン酸ジルコン酸鉛(PZT)、酸化アルミニウム(Al2 O3 )、酸化タンタル(Ta2 O5 )等を用いることができる。
【0046】
上記材料のエッチングは、一例として、BST、PZTは塩素とアルゴンとの混合ガスを用い、酸化アルミニウムは三塩化ホウ素(BCl3 )と塩素(Cl2 )とアルゴン(Ar)との混合ガスを用い、酸化タンタルはサルファーヘキサフルオライド(SF6 )と酸素(O2 )との混合ガスを用いることによってエッチングが可能である。これらエッチングを行うエッチング装置としては、高密度プラズマエッチング装置として、例えば誘導結合プラズマ(ICP:Inductively Coupled Plasma)エッチング装置、電子サイクロトロン共鳴(ECR:Electron Cyclotron Resonance)プラズマエッチング装置等を用いることができる。
【0047】
上記半導体装置の製造方法では、吸湿性を有する第1の絶縁膜12上に、上層への水の透過を減少させる第2の絶縁膜13を介して有機絶縁膜14を形成することから、第1の絶縁膜12が吸水性を有するSiO2 膜で形成しても、第2の絶縁膜13が上層への水の透過を抑えるため、第1の絶縁膜12より上層の有機絶縁膜14に水が到達しない。そのため、水による有機絶縁膜14の変質が防止される。
【0048】
【発明の効果】
以上、説明したように本発明の半導体装置によれば、該第1の絶縁膜に比べて誘電率が低い有機絶縁膜としてポリアリールエーテル、アリールエーテル系樹脂、芳香族ポリマー、フッ素添加ポリイミドおよびフッ素樹脂のうちの一つもしくはこれらのうちの複数を用いた膜を形成した半導体装置において、第1の絶縁膜であるシリコン酸化膜上に、有機絶縁膜への水の透過を防止する第2の絶縁膜として、ビスマス・ストロンチウム・タンタレートまたはチタン酸ジルコン酸鉛により膜を形成し、第1の絶縁膜は接続孔を形成する接続層として用い、第2の絶縁膜及び有機絶縁膜を配線が形成される配線層として用いるため、第2の絶縁膜が上層への水の透過を防止するため、第1の絶縁膜より上層の有機絶縁膜に水が到達しない。そのため、水による有機絶縁膜の変質を防ぐことができ、信頼性の高い絶縁膜構造となっている。また、有機絶縁膜の内部に形成した配線の寄生容量が減少して信号遅延を低減させることもできます。
【0049】
本発明の半導体装置の製造方法によれば、第1の絶縁膜であるシリコン酸化膜を形成する第1工程と、第1の絶縁膜上に該第1の絶縁膜に比べて誘電率が低い有機絶縁膜としてポリアリールエーテル、アリールエーテル系樹脂、芳香族ポリマー、フッ素添加ポリイミドおよびフッ素樹脂のうちの一つもしくはこれらのうちの複数を用いた膜を形成する第2工程と、を有する半導体装置に製造方法において、第2の工程において、第1の絶縁膜であるシリコン酸化膜上に、有機絶縁膜への水の透過を防止する第2の絶縁膜として、ビスマス・ストロンチウム・タンタレートまたはチタン酸ジルコン酸鉛により膜を形成し、第1の絶縁膜を接続孔が形成される接続層として形成し、第2の絶縁膜及び有機絶縁膜を配線が形成される配線層として形成するため、第2の絶縁膜が上層への水の透過が防止されて、第1の絶縁膜より上層の有機絶縁膜に水が到達しないようになる。そのため、水による有機絶縁膜の変質が防止されるので、信頼性の高い絶縁膜構造を半導体装置に適用することができる。また、有機絶縁膜の内部に形成した配線の寄生容量が減少して信号遅延を低減させることもできます。、
【図面の簡単な説明】
【図1】本発明の半導体装置に係る一実施の形態を示す概略構成断面図である。
【図2】水分量を調べる試料の概略構成断面図である。
【図3】試料1のTDS測定における加熱温度による水分量を示す図である。
【図4】試料2のTDS測定における加熱温度による水分量を示す図である。
【図5】試料3のTDS測定における加熱温度による水分量を示す図である。
【図6】試料4のTDS測定における加熱温度による水分量を示す図である。
【図7】試料5のTDS測定における加熱温度による水分量を示す図である。
【図8】本発明の半導体装置に係る一実施の形態を示す概略構成断面図である。
【図9】低誘電率膜の有機絶縁膜を備えた従来の絶縁膜構造を示す概略構成断面図である。
【符号の説明】
12…第1の絶縁膜、13…第2の絶縁膜、14…有機絶縁膜
Claims (2)
- 第1の絶縁膜であるシリコン酸化膜上に、該第1の絶縁膜に比べて誘電率が低い有機絶縁膜としてポリアリールエーテル、アリールエーテル系樹脂、芳香族ポリマー、フッ素添加ポリイミドおよびフッ素樹脂のうちの一つもしくはこれらのうちの複数を用いた膜を形成した半導体装置において、
前記第1の絶縁膜であるシリコン酸化膜上に、前記有機絶縁膜への水の透過を防止する第2の絶縁膜として、ビスマス・ストロンチウム・タンタレートまたはチタン酸ジルコン酸鉛により膜を形成し、
前記第1の絶縁膜は接続孔を形成する接続層として用い、
前記第2の絶縁膜及び前記有機絶縁膜を配線が形成される配線層として用いる半導体装置。 - 第1の絶縁膜であるシリコン酸化膜を形成する第1工程と、前記第1の絶縁膜上に該第1の絶縁膜に比べて誘電率が低い有機絶縁膜としてポリアリールエーテル、アリールエーテル系樹脂、芳香族ポリマー、フッ素添加ポリイミドおよびフッ素樹脂のうちの一つもしくはこれらのうちの複数を用いた膜を形成する第2工程と、を有する半導体装置に製造方法において、
前記第2の工程において、前記第1の絶縁膜であるシリコン酸化膜上に、前記有機絶縁膜への水の透過を防止する第2の絶縁膜として、ビスマス・ストロンチウム・タンタレートまたはチタン酸ジルコン酸鉛により膜を形成し、
前記第1の絶縁膜を接続孔が形成される接続層として形成し、
前記第2の絶縁膜及び前記有機絶縁膜を配線が形成される配線層として形成する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001218363A JP4538995B2 (ja) | 2001-07-18 | 2001-07-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001218363A JP4538995B2 (ja) | 2001-07-18 | 2001-07-18 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003031652A JP2003031652A (ja) | 2003-01-31 |
JP4538995B2 true JP4538995B2 (ja) | 2010-09-08 |
Family
ID=19052547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001218363A Expired - Fee Related JP4538995B2 (ja) | 2001-07-18 | 2001-07-18 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4538995B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4293752B2 (ja) | 2002-02-28 | 2009-07-08 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP4710224B2 (ja) * | 2003-12-24 | 2011-06-29 | ソニー株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP2006179515A (ja) * | 2004-12-20 | 2006-07-06 | Oki Electric Ind Co Ltd | 半導体素子の製造方法、及びエッチング方法 |
JP5193542B2 (ja) | 2007-09-20 | 2013-05-08 | パナソニック株式会社 | 半導体装置の製造方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992012535A1 (en) * | 1991-01-08 | 1992-07-23 | Fujitsu Limited | Process for forming silicon oxide film |
JPH0917860A (ja) * | 1995-06-28 | 1997-01-17 | Sony Corp | 半導体素子における配線構造とその製造方法 |
JPH1065002A (ja) * | 1996-08-23 | 1998-03-06 | Oki Electric Ind Co Ltd | コンタクトホール形成方法 |
JP2000277606A (ja) * | 1999-03-19 | 2000-10-06 | Fujitsu Ltd | 電子装置およびその製造方法 |
JP2000299318A (ja) * | 1999-04-15 | 2000-10-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2001148383A (ja) * | 1999-11-18 | 2001-05-29 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2001319928A (ja) * | 2000-05-08 | 2001-11-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2001332618A (ja) * | 2000-05-23 | 2001-11-30 | Nec Corp | 半導体装置 |
JP2002373936A (ja) * | 2001-06-14 | 2002-12-26 | Nec Corp | デュアルダマシン法による配線形成方法 |
-
2001
- 2001-07-18 JP JP2001218363A patent/JP4538995B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1992012535A1 (en) * | 1991-01-08 | 1992-07-23 | Fujitsu Limited | Process for forming silicon oxide film |
JPH0917860A (ja) * | 1995-06-28 | 1997-01-17 | Sony Corp | 半導体素子における配線構造とその製造方法 |
JPH1065002A (ja) * | 1996-08-23 | 1998-03-06 | Oki Electric Ind Co Ltd | コンタクトホール形成方法 |
JP2000277606A (ja) * | 1999-03-19 | 2000-10-06 | Fujitsu Ltd | 電子装置およびその製造方法 |
JP2000299318A (ja) * | 1999-04-15 | 2000-10-24 | Hitachi Ltd | 半導体装置及びその製造方法 |
JP2001148383A (ja) * | 1999-11-18 | 2001-05-29 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2001319928A (ja) * | 2000-05-08 | 2001-11-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2001332618A (ja) * | 2000-05-23 | 2001-11-30 | Nec Corp | 半導体装置 |
JP2002373936A (ja) * | 2001-06-14 | 2002-12-26 | Nec Corp | デュアルダマシン法による配線形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2003031652A (ja) | 2003-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6479391B2 (en) | Method for making a dual damascene interconnect using a multilayer hard mask | |
JP4763600B2 (ja) | エッチング・パターンを形成する方法及びデュアル・ダマシン相互接続構造体を形成する方法 | |
US6787911B1 (en) | Interconnect with low dielectric constant insulators for semiconductor integrated circuit manufacturing | |
CN100576494C (zh) | 利用保护性通路盖层形成半导体器件的双镶嵌布线的方法 | |
US6879042B2 (en) | Semiconductor device and method and apparatus for manufacturing the same | |
US7268434B2 (en) | Semiconductor device and method of manufacturing the same | |
US20060003577A1 (en) | Method of manufacturing a semiconductor device | |
US7488643B2 (en) | MIM capacitor and method of making same | |
JP2000040741A (ja) | 感光性ポリマーを使用するデュアルダマシン工程による金属配線の形成方法 | |
JP2004146800A (ja) | 相互接続構造の製造方法およびその構造 | |
JP2003332418A (ja) | 半導体装置及びその製造方法 | |
KR102687971B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US7138717B2 (en) | HDP-based ILD capping layer | |
US7436009B2 (en) | Via structures and trench structures and dual damascene structures | |
US5880030A (en) | Unlanded via structure and method for making same | |
KR20010019643A (ko) | 저유전율 절연막을 갖는 다층 금속배선의 형성방법 | |
US7351653B2 (en) | Method for damascene process | |
US7170177B2 (en) | Semiconductor apparatus | |
US6962870B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
JP4538995B2 (ja) | 半導体装置およびその製造方法 | |
JP3525788B2 (ja) | 半導体装置の製造方法 | |
JPH09129727A (ja) | 半導体装置及びその製造方法 | |
US20010017422A1 (en) | Semiconductor device with copper-based wiring lines and method of fabricating the same | |
US6399482B1 (en) | Method and structure for a conductive and a dielectric layer | |
KR100440080B1 (ko) | 반도체 소자의 금속배선 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080529 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091009 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091028 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100514 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |