JP2000040741A - 感光性ポリマーを使用するデュアルダマシン工程による金属配線の形成方法 - Google Patents

感光性ポリマーを使用するデュアルダマシン工程による金属配線の形成方法

Info

Publication number
JP2000040741A
JP2000040741A JP10330935A JP33093598A JP2000040741A JP 2000040741 A JP2000040741 A JP 2000040741A JP 10330935 A JP10330935 A JP 10330935A JP 33093598 A JP33093598 A JP 33093598A JP 2000040741 A JP2000040741 A JP 2000040741A
Authority
JP
Japan
Prior art keywords
interlayer insulating
insulating film
forming
photosensitive polymer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10330935A
Other languages
English (en)
Other versions
JP3721275B2 (ja
Inventor
Kousai Shin
▲こう▼ 縡 愼
Heishun Kin
炳 俊 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2000040741A publication Critical patent/JP2000040741A/ja
Application granted granted Critical
Publication of JP3721275B2 publication Critical patent/JP3721275B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Materials For Photolithography (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 多層金属配線層間で生じるキャパシタンスを
顕著に低減し得る、感光性ポリマーを使用するデュアル
ダマシン工程による金属配線の形成方法を提供する。 【解決手段】 導電層の形成された半導体基板１１０上
に第１の層間絶縁膜１２０を形成する。第１の層間絶縁
膜上に、第１の幅を有するとともに、第１の層間絶縁膜
の上面を露出させる第１の開口部を含む感光性ポリマー
パターン１３０を形成する。感光性ポリマーパターンの
上部及び第１の層間絶縁膜の上部に、第２の層間絶縁膜
１４０を形成する。第２の層間絶縁膜上に第１の幅より
も大きい第２の幅を有する上に、第２の層間絶縁膜を露
出させる第２の開口部を含むマスクパターンを形成す
る。マスクパターンを食刻マスクとして第２の層間絶縁
膜を乾式蝕刻し、配線領域を形成する。感光性ポリマー
パターンを食刻マスクとして第１の層間絶縁膜を乾式蝕
刻し、ビアホール領域を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特にデュアルダマシン(dual damascene)工程
による金属配線の形成方法に関する。
【０００２】
【従来の技術】半導体素子の高集積化が進むにつれて、
多層配線構造を有する金属配線層が要され、また金属配
線間の間隔が次第に狭くなりつつある。これにより、同
一層上で互いに隣接した金属配線層間または上下に隣接
した各配線層間に存在する寄生抵抗（Ｒ）及びキャパシ
タンス（Ｃ）成分が最も重要な問題となった。
【０００３】金属配線システムにおいて、寄生抵抗及び
キャパシタンス成分はＲＣにより誘導される遅延によっ
て素子の電気的な性能を劣化させる。また、配線層間に
存在する寄生抵抗及びキャパシタンス成分はチップの総
電力消耗量や信号漏れ量を増加させる。
【０００４】従って、超高集積半導体素子において、Ｒ
Ｃの小さい多層配線技術を開発するのが極めて重要な問
題となっている。
【０００５】ＲＣの小さい高性能の多層配線構造を形成
するには、比抵抗の低い金属を用いて配線層を形成する
か、あるいは誘電率の低い絶縁膜を使用する必要があ
る。
【０００６】金属配線層における抵抗を低めるために、
金属配線層を形成する金属材として比抵抗の低い金属、
例えば、銅を使用する研究が現在活発に進んでいる。
【０００７】銅配線は、写真食刻技術により直接パター
ニングして得るのが困難である。したがって、銅配線を
形成するためにデュアルダマシン工程が主として利用さ
れている。
【０００８】また、金属配線層間で生じるキャパシタン
スを減らすために、金属配線間の層間絶縁膜として低誘
電膜を使用する技術が開発されつつある。
【０００９】しかしながら、従来の技術では低誘電膜を
層間絶縁膜として使用する場合であっても、デュアルダ
マシン工程に伴う層間絶縁膜のパターニング時にマスク
層としてシリコン窒化膜(silicon nitride film)または
シリコン酸化窒化膜(siliconoxynitride film)等のよう
に誘電率が比較的高い材料を使用した。そして、かかる
誘電率が高いマスク層は、素子が完成した後にも層間絶
縁膜間に残存して層間絶縁膜の平均誘電率を上昇させる
がために、層間絶縁膜として低誘電膜を使用する効果が
低減されてしまう。
【００１０】
【発明が解決しようとする課題】したがって、本発明の
目的は、半導体素子において、多層金属配線間で生じる
キャパシタンスを最小化することのできるデュアルダマ
シン工程による金属配線の形成方法を提供するにある。
【００１１】
【課題を解決するための手段】前記目的を達成するため
に、本発明に係る金属配線の形成方法では、導電層の形
成された半導体基板上に第１の層間絶縁膜を形成する。
前記第１の層間絶縁膜上に、第１の幅を有するととも
に、前記第１の層間絶縁膜の上面を露出させる第１の開
口部を含む感光性ポリマーパターンを形成する。前記感
光性ポリマーパターンの上部及び前記露出された第１の
層間絶縁膜の上部に、第２の層間絶縁膜を形成する。前
記第２の層間絶縁膜上に前記第１の開口部に対応するよ
うに位置し、前記第１の幅よりも大きい第２の幅を有す
るに加え、前記第２の層間絶縁膜を露出させる第２の開
口部を含むマスクパターンを形成する。前記マスクパタ
ーンを食刻マスクとして前記第２の層間絶縁膜を乾式蝕
刻し、配線領域を形成する。前記感光性ポリマーパター
ンを食刻マスクとして前記第１の層間絶縁膜を乾式蝕刻
し、ビアホール領域を形成する段階を含む。
【００１２】前記第１及び第２の層間絶縁膜は、それぞ
れＨＳＱ、ＳｉＯ2 、ＳｉＣＯ、非晶質炭素、非晶質Ｃ
Ｆ、多孔質シリカ及びパリレンよりなる群から選択され
るいずれか一つ、または該組合よりなる。
【００１３】前記感光性ポリマーパターンを形成する段
階は、前記第１の層間絶縁膜上に感光性ポリマー膜を形
成する段階と、前記感光性ポリマー膜の所定部分を露光
及び現像し、前記感光性ポリマーパターンを形成する段
階とを含む。
【００１４】前記感光性ポリマー膜は、ポリオレフィ
ン、ポリアセタール、ポリ炭酸エステル、ポリプロピレ
ン及びポリイミドよりなる群から選択されるいずれか一
つからなる。
【００１５】前記マスクパターンは、フォトレジストま
たは感光性ポリマーよりなる。
【００１６】配線領域を形成する段階及びビアホール領
域を形成する段階は、同様の食刻方法によって単一の食
刻段階として連続的に行われることもある。
【００１７】前記ビアホール領域を形成する段階後に、
前記マスクパターンを除去する段階と、前記ビアホール
領域及び配線領域を充填するよう導電物質を蒸着して前
記配線領域内に配線層を形成し、かつ前記第１の開口部
及びビアホール領域内に前記半導体基板と前記配線層と
を電気的に連結させるビアコンタクトを形成する段階と
をさらに含むことがある。
【００１８】前記導電物質は、アルミニウム、タングス
テン、銅及びこれらの合金よりなる群から選択されるい
ずれか一つである。
【００１９】前記導電物質を蒸着する前に、前記配線領
域及びビアホール領域により露出される前記第１の層間
絶縁膜、感光性ポリマーパターン及び第２の層間絶縁膜
の表面にバリアー層を形成する段階をさらに有すること
がある。このとき、前記導電物質は前記バリアー層上に
蒸着される。
【００２０】前記バリアー層は、Ｔａ、ＴａＮ及びＴｉ
Ｎよりなる群から選択されるいずれか一つで形成され
る。
【００２１】前記ビアコンタクトを形成する段階後に、
ＣＭＰ方法によって前記配線層の上面を平坦化させる段
階をさらに有することもある。このとき、前記第２の層
間絶縁膜の上面に位置するバリアー層は、前記ＣＭＰ工
程時に除去される。
【００２２】さらに、前記目的を達成するために本発明
に係る他の金属配線の形成方法では、導電層の形成され
た半導体基板上に第１の層間絶縁膜を形成する。前記第
１の層間絶縁膜上に食刻阻止層を形成する。前記食刻阻
止層上に第２の層間絶縁膜を形成する。前記第２の層間
絶縁膜上に第１の幅を有するとともに、前記第２の層間
絶縁膜を露出させる第１の開口部を含む感光性ポリマー
パターンを形成する。前記感光性ポリマーパターン及び
前記第１の開口部を通じて露出される前記第２の層間絶
縁膜の上面に、前記第１の幅よりも小さい第２の幅を有
するとともに、前記第２の層間絶縁膜を露出させる第２
の開口部を含むフォトレジストパターンを形成する。前
記フォトレジストパターンを食刻マスクとして前記露出
された第２の層間絶縁膜及び該下部の食刻阻止層を順次
乾式蝕刻し、前記第２の開口部と同様の幅を有する第３
の開口部によって前記第１の層間絶縁膜を一部露出させ
る第２の層間絶縁膜パターン及び食刻阻止層パターンを
形成する。前記フォトレジストパターンを除去する。前
記感光性ポリマーパターン及び食刻阻止層パターンを食
刻マスクとして前記第２の層間絶縁膜パターン及び第１
の層間絶縁膜を乾式蝕刻し、配線領域及びビアホール領
域を共に形成する。
【００２３】前記第１及び第２の層間絶縁膜は、それぞ
れＨＳＱ、ＳｉＯ2 、ＳｉＣＯ、非晶質炭素、非晶質Ｃ
Ｆ、多孔質シリカ及びパリレンよりなる群から選択され
るいずれか一つ、または該組合よりなる。
【００２４】前記食刻阻止層は、ＳｉＣまたは感光性ポ
リマーよりなる。
【００２５】前記感光性パターンを形成する段階は、前
記第２の層間絶縁膜上に感光性ポリマー膜を形成する段
階と、前記感光性ポリマー膜の所定部分を露光及び現像
し、前記感光性ポリマーパターンを形成する段階とを含
む。
【００２６】前記感光性ポリマー膜は、ポリオレフィ
ン、ポリアセタール、ポリ炭酸エステル、ポリプロピレ
ン及びポリイミドよりなる群から選択されるいずれか一
つからなる。
【００２７】前記配線領域及びビアホール領域を共に形
成する段階後に、前記ビアホール領域及び配線領域を充
填するよう導電物質を蒸着して前記配線領域内に配線層
を形成し、かつ前記食刻阻止層パターンに形成された前
記第３の開口部及びビアホール領域内に前記半導体基板
と前記配線層とを電気的に連結させるビアコンタクトを
形成する段階をさらに含むことがある。
【００２８】前記導電物質は、アルミニウム、タングス
テン、銅及びこれらの合金よりなる群から選択されるい
ずれか一つである。
【００２９】前記導電物質を蒸着する前に、前記配線領
域及びビアホール領域により露出される前記第１の層間
絶縁膜、食刻阻止層パターン、第２の層間絶縁膜パター
ン及び感光性ポリマーパターンの表面にバリアー層を形
成する段階をさらに有することもある。このとき、前記
導電物質は前記バリアー層上に蒸着される。
【００３０】前記バリアー層は、Ｔａ、ＴａＮ及びＴｉ
Ｎよりなる群から選択されるいずれか一つで形成され
る。
【００３１】前記ビアコンタクトを形成する段階後に、
ＣＭＰ方法によって前記配線層の上面を平坦化させる段
階をさらに有することがある。このとき、前記感光性ポ
リマーパターンの上面に位置するバリアー層は前記ＣＭ
Ｐ工程時に除去される。
【００３２】本発明によれば、多層金属配線層間で生じ
るキャパシタンスを顕著に減らすことにより、多層金属
配線システムにおいてＲＣ遅延を最小化することがで
き、デュアルダマシン工程によって金属配線を形成する
に必要な工程数を減らすことができる。
【００３３】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付された図面に基づき詳細に説明する。
【００３４】＜第１実施形態＞図１ないし図８は、本発
明の第１実施形態に従いデュアルダマシン工程によって
金属配線を形成する方法を説明するために、工程手順に
従って示された断面図である。
【００３５】図１を参照すれば、上面に所定の導電層１
１０が形成された半導体基板１００上に低誘電膜よりな
る第１の層間絶縁膜１２０を形成する。ここで、前記導
電層１１０は前記半導体基板１００に形成された不純物
ドーピング領域か、それとも配線層でありうる。
【００３６】前記第１の層間絶縁膜１２０は、例えば、
ＨＳＱ(Hydrogen silsesquioxane)、ＳｉＯ2 、ＳｉＣ
Ｏ、非晶質炭素(amorphous carbon)、非晶質ＣＦ、多孔
質シリカ、またはパリレン(parylene)のように、低誘電
率のポリマーをいづれか一つ、または、これらのポリマ
ーを組み合わせて、ＣＶＤ（Chemical Vapor Depositio
n)法またはスピンコート(spin coating)法によって形成
する。
【００３７】図２を参照すれば、前記第１の層間絶縁膜
１２０上に、第１の幅Ｗ１を有するとともに、前記第１
の層間絶縁膜１２０の上面を一部露出させる第１の開口
部Ｈ１を備えた感光性ポリマーパターン１３０を形成す
る。
【００３８】前記感光性ポリマーパターン１３０を形成
するために、まず前記第１の層間絶縁膜１２０上に感光
性ポリマー膜を形成する。その後、前記感光性ポリマー
膜の所定部分を露光及び現像し、前記感光性ポリマーパ
ターン１３０を形成する。
【００３９】前記感光性ポリマー膜は、誘電率がシリコ
ン酸化膜またはシリコン窒化膜よりも低い感光性ポリマ
ーを用いて形成する。この感光性ポリマーとして脂肪族
ポリマーまたは芳香族ポリマーを使用しても構わない。
好ましくは、前記感光性ポリマーとしてポリオレフィ
ン、ポリアセタール、ポリ炭酸エステル、ポリプロピレ
ン及びポリイミドよりなる群から選択されるいずれか一
つを使用する。
【００４０】図３を参照すれば、前記感光性ポリマーパ
ターン１３０の上部及び前記露出された第１の層間絶縁
膜１２０の上部に低誘電膜よりなる第２の層間絶縁膜１
４０を形成する。
【００４１】前記第２層間絶縁膜１４０は、例えば、Ｈ
ＳＱ、ＳｉＯ2 、ＳｉＣＯ、非晶質炭素、非晶質ＣＦ、
多孔質シリカ、またはパリレンのように、低誘電率のポ
リマーをいづれか一つ、または、これらのポリマーを組
み合わせて、ＣＶＤ法またはスピンコート法によって形
成する。なお、この第２の層間絶縁膜１４０は、前記第
１の層間絶縁膜１２０と同様の膜から形成しても良い
し、相異なる膜から形成しても良い。
【００４２】図４を参照すれば、前記第２の層間絶縁膜
１４０上に前記第１の幅Ｗ１よりも大きい第２の幅Ｗ２
を有するとともに、前記第２の層間絶縁膜１４０を露出
させる第２の開口部Ｈ２を備えたマスクパターン１５０
を形成する。ここで、前記第２の開口部Ｈ２の位置は、
前記第１の開口部Ｈ１の位置に対応するように形成され
て、前記第２の層間絶縁膜１４０の食刻時に前記第１の
開口部Ｈ１が露出されるようにする。
【００４３】前記マスクパターン１５０は、好ましく
は、フォトレジストから形成する。あるいは、前記マス
クパターン１５０は、上記したように、低誘電率を有す
る感光性ポリマーから形成しても良い。
【００４４】図５を参照すれば、前記マスクパターン１
５０を食刻マスクとして前記第２の層間絶縁膜１４０を
乾式蝕刻し、配線領域１４２を形成する。
【００４５】前記第２の層間絶縁膜１４０の食刻は、Ｒ
ＩＥ（Reactive Ion Etching)食刻工程またはスパッタ
リング食刻工程によって行うことができる。
【００４６】前記配線領域１４２が形成されれば、前記
配線領域１４２によって前記感光性ポリマーパターン１
３０の第１の開口部Ｈ１及び該周辺が露出され、これに
より、前記感光性ポリマーパターン１３０の第１の開口
部Ｈ１を通じて前記第１の層間絶縁膜１２０の一部が露
出される。
【００４７】図６を参照すれば、前記感光性ポリマーパ
ターン１３０を食刻マスクとして前記第１の層間絶縁膜
１２０を乾式蝕刻し、前記導電層１１０を一部露出させ
るビアホール(via hole)領域１２２を形成する。
【００４８】前記第１の層間絶縁膜１２０の食刻工程
は、図５に基づいて説明した前記第２の層間絶縁膜１４
０の食刻方法と同様にして施される。ここで、前記第１
の層間絶縁膜の食刻工程は、前記第２の層間絶縁膜１４
０の食刻工程と共に単一の食刻段階として連続的に行う
ことができる。
【００４９】図７を参照すれば、前記マスクパターン１
５０を除去した後に、前記配線領域１４２及びビアホー
ル領域１２２が形成された結果物上にバリアー層１６０
を形成する。すなわち、前記バリアー層１６０は、前記
配線領域１４２及びビアホール領域１２２により露出さ
れる前記第１の層間絶縁膜１２０、感光性ポリマーパタ
ーン１３０及び第２の層間絶縁膜１４０の表面に形成さ
れる。
【００５０】前記バリアー層１６０は、Ｔａ、ＴａＮ及
びＴｉＮよりなる群から選択されるいずれか一つで形成
される。
【００５１】図８を参照すれば、前記ビアホール領域１
２２及び配線領域１４２を充填するよう導電物質、例え
ば、アルミニウム、タングステン、銅及びこれらの合金
よりなる群から選択されるいずれか一つを蒸着する。
【００５２】その後、前記導電物質の蒸着された結果物
をＣＭＰ(Chemical Mechanical Polishing)方法によっ
て平坦化して、前記第２の層間絶縁膜１４０を平坦化す
るに加え、前記配線領域１４２内には配線層１８２を形
成し、前記第１の開口部Ｈ１及びビアホール領域１２２
内には前記半導体基板１００上に位置する導電層１１０
と前記配線層１８２とを電気的に連結させるビアコンタ
クト(via contact)１８４を形成する。このとき、前記
第２の層間絶縁膜１４０の上面に位置するバリアー層１
６０はＣＭＰによって除去される。
【００５３】第１実施形態においては、前記半導体基板
１００上の導電層１１０上でデュアルダマシン工程を行
う場合について説明したが、前記ビアコンタクト１８４
が前記半導体基板１００に直接に連結される構成を形成
する場合であっても、上記した本発明に係る実施形態を
適用できることは明らかである。
【００５４】前記配線層１８２は、導電層間の相互接続
(interconnection)のための配線層の他にビットライ
ン、またはワードラインとなることもある。さらに、前
記第１の層間絶縁膜１２０を貫通して形成されるコンタ
クトは、上記したビアコンタクト１８４の代わりに、コ
ンタクトプラグを構成することもある。
【００５５】＜第２実施形態＞図９ないし図１８は、本
発明の第２実施形態に従いデュアルダマシン工程によっ
て金属配線を形成する方法を説明するために、工程手順
に従って示された断面図である。
【００５６】図９を参照すれば、上面に所定の導電層２
１０が形成された半導体基板２００上に、低誘電膜より
なる第１の層間絶縁膜２２０を形成する。
【００５７】前記第１の層間絶縁膜２２０は、例えば、
ＨＳＱ、ＳｉＯ2 、ＳｉＣＯ、非晶質炭素、非晶質Ｃ
Ｆ、多孔質シリカ、またはパリレン等のように、低誘電
率を有するポリマーからなり、ＣＶＤ法またはスピンコ
ート法によって形成できる。
【００５８】図１０を参照すれば、前記第１の層間絶縁
膜２２０上に食刻阻止層２３０を形成する。
【００５９】前記食刻阻止層２３０は、前記第１の層間
絶縁膜２２０及び後続工程で形成される第２の層間絶縁
膜に対し食刻選択比を有するよう、前記第１の層間絶縁
膜２２０及び第２の層間絶縁膜とは別の物質を用いて形
成する。例えば、前記食刻阻止層２３０は、ＳｉＣまた
は感光性ポリマーから形成する。ＳｉＣ及び感光性ポリ
マーは、酸化膜に比較して誘電率が低い。前記食刻阻止
層２３０を形成するに適した感光性ポリマーとしては、
ポリオレフィン、ポリアセタール、ポリ炭酸エステル、
ポリプロピレン、ポリイミドなどが挙げられる。
【００６０】図１１を参照すれば、前記食刻阻止層２３
０の上部に第２の層間絶縁膜２４０を形成する。
【００６１】前記第２の層間絶縁膜２４０は、例えば、
ＨＳＱ、ＳｉＯ2 、ＳｉＣＯ、非晶質炭素、非晶質Ｃ
Ｆ、多孔質シリカ、またはパリレンのように低誘電率を
有するポリマーからなり、ＣＶＤ法またはスピンコート
法によって形成できる。前記第２の層間絶縁膜２４０
は、前記第１の層間絶縁膜２２０と同様の膜から形成し
ても良く、相異なる膜から形成しても良い。
【００６２】図１２を参照すれば、前記第２の層間絶縁
膜２４０上に、第１の幅ＷＷ１を有するとともに、前記
第２の層間絶縁膜２４０を一部露出させる第１の開口部
ＨＨ１を含む感光性ポリマーパターン２５０を形成す
る。
【００６３】前記感光性ポリマーパターン２５０を形成
するために、まず前記第２の層間絶縁膜２４０上に感光
性ポリマー膜を形成する。その後、前記感光性ポリマー
膜の所定部分を露光及び現像し、前記感光性ポリマーパ
ターン２５０を形成する。
【００６４】前記感光性ポリマー膜は、誘電率がシリコ
ン酸化膜またはシリコン窒化膜よりも低い感光性ポリマ
ーを用いて形成する。本実施形態で使用可能な感光性ポ
リマーとしては、ポリオレフィン、ポリアセタール、ポ
リ炭酸エステル、ポリプロピレン、ポリイミドなどが挙
げられる。
【００６５】図１３を参照すれば、前記感光性ポリマー
パターン２５０の上面と、前記第１の開口部ＨＨ１を通
じて露出される前記第２の層間絶縁膜２４０の上面に前
記第１の幅ＷＷ１よりも小さい第２の幅ＷＷ２を有する
とともに、前記第２の層間絶縁膜２４０を一部露出させ
る第２の開口部ＨＨ２を含むフォトレジストパターン２
６０を形成する。
【００６６】図１４に示すように、前記フォトレジスト
パターン２６０を食刻マスクとして前記露出された第２
の層間絶縁膜２４０を乾式食刻し、次いで、図１５に示
すように、前記第２の層間絶縁膜２４０が食刻されるこ
とにより露出される前記食刻阻止層２３０の一部を乾式
蝕刻する。その結果、前記第２の開口部ＨＨ２とほぼ同
一の幅を有する第３の開口部ＨＨ３によって、前記第１
の層間絶縁膜２２０を一部露出させる第２の層間絶縁膜
パターン２４０ａ及び食刻阻止層パターン２３０ａが得
られる。
【００６７】図１４及び図１５に基づき説明した前記第
２の層間絶縁膜２４０及び食刻阻止層２３０の食刻は、
それぞれＲＩＥ食刻工程、またはスパッタリング食刻工
程によって行える。前記それぞれの食刻工程は、同一の
食刻チャンバ内でそれぞれの食刻条件が別々の２ステッ
プ食刻工程により、イン−シチュ(in-situ)で連続的に
行うことができる。
【００６８】前記第３の開口部ＨＨ３が形成された後、
前記フォトレジストパターン２６０を除去する。
【００６９】図１６を参照すれば、前記感光性ポリマー
パターン２５０及び食刻阻止層パターン２３０ａを食刻
マスクとして前記第２の層間絶縁膜パターン２４０ａ及
び第１の層間絶縁２２０膜を乾式蝕刻し、配線領域２４
２及びビアホール領域２２２を共に形成する。このと
き、ＲＩＥ食刻工程、またはスパッタリング食刻工程を
利用することができる。
【００７０】図１７を参照すれば、前記配線領域２４２
及びビアホール領域２２２の形成された結果物上にバリ
アー層２６０を形成する。すなわち、前記バリアー層２
６０は、前記配線領域２４２及びビアホール領域２２２
により露出される前記第１の層間絶縁膜２２０、食刻阻
止層パターン２３０ａ、第２の層間絶縁膜パターン２４
０ａ及び感光性ポリマーパターン２５０の表面に形成さ
れる。
【００７１】前記バリアー層２６０は、Ｔａ、ＴａＮ及
びＴｉＮよりなる群から選択されるいずれか一つで形成
される。
【００７２】図１８を参照すれば、前記ビアホール領域
２２２及び配線領域２４２を充填するよう導電物質、例
えば、アルミニウム、タングステン、銅及びこれらの合
金よりなる群から選択されるいずれか一つを蒸着する。
【００７３】その後、前記導電物質の蒸着された結果物
をＣＭＰ方法によって平坦化して、前記配線領域２４２
内には配線層２８２を形成するとともに、前記食刻阻止
層パターン２３０ａに形成された前記第３の開口部ＨＨ
３及びビアホール領域２２２内には、前記半導体基板２
００上に位置する導電層２１０と前記配線層２８２とを
電気的に連結させるビアコンタクト２８４を形成する。
このとき、前記感光性ポリマーパターン２５０の上面に
位置するバリアー層２６０はＣＭＰによって除去され
る。
【００７４】第２実施形態においては、前記半導体基板
２００上の導電層２１０上でデュアルダマシン工程を行
う場合につき説明したが、前記ビアコンタクト２８４が
前記半導体基板２００に直接に連結される構成を形成す
る場合であっても、上記した本発明に係る実施形態を適
用できることはもちろんである。
【００７５】前記配線層２８２は、導電層間の相互接続
のための配線層の他に、ビットライン、またはワードラ
インとなることもある。さらに、前記第１の層間絶縁膜
２２０を貫通して形成されるコンタクトは、前記したビ
アコンタクト２８４の代わりに、コンタクトプラグを構
成することもある。
【００７６】デュアルダマシン工程によって金属配線を
形成する従来の方法では、層間絶縁膜をパターニングす
るための食刻マスクとして、通常誘電率が７．５程度の
シリコン窒化膜のように比較的に高誘電物質を使用した
が、本発明では層間絶縁膜をパターニングするための食
刻マスクとして、誘電率が３．０以下で比較的に低誘電
率の感光性ポリマーを使用するので、従来に比べ層間絶
縁膜の全体的なキャパシタンスを効果的に低減すること
ができる。
【００７７】以上、本発明を好適な実施形態を例にして
詳細に説明したものであるが、本発明は前記実施形態に
限定されることなく、本発明の技術的な思想内で、且つ
当分野における通常の知識を有した者にとって種々なる
変形が可能である。
【００７８】
【発明の効果】以上述べたように、本発明の好適な実施
形態では、デュアルダマシン工程により多層金属配線を
形成するにあたって、層間絶縁膜をパターニングするに
利用されるマスクパターンを、低誘電率を有する感光性
ポリマーから形成するので、多層金属配線層間で生じる
キャパシタンスを顕著に減らすことができる。
【００７９】さらに、食刻マスクとしてシリコン窒化膜
を使用する従来の方法では、シリコン窒化膜よりなるマ
スクパターンを形成するために、別途の写真食刻工程を
経るので、工程数が多くなる欠点がある。しかしなが
ら、本発明の各実施形態では、層間絶縁膜をパターニン
グするに利用されるマスクパターンを感光性ポリマーか
ら形成するので、マスクパターンを形成するに必要な工
程数が減る。従って、デュアルダマシン工程による金属
配線を形成するに必要な総工程数を減らすことができ
る。
【図面の簡単な説明】
【図１】 本発明の第１実施形態に従いデュアルダマシ
ン工程によって金属配線を形成する方法を説明するため
に、工程手順に従って示された断面図である。
【図２】 図１に続く、本発明の第１実施形態に従いデ
ュアルダマシン工程によって金属配線を形成する方法を
説明するために、工程手順に従って示された断面図であ
る。
【図３】 図２に続く、本発明の第１実施形態に従いデ
ュアルダマシン工程によって金属配線を形成する方法を
説明するために、工程手順に従って示された断面図であ
る。
【図４】 図３に続く、本発明の第１実施形態に従いデ
ュアルダマシン工程によって金属配線を形成する方法を
説明するために、工程手順に従って示された断面図であ
る。
【図５】 図４に続く、本発明の第１実施形態に従いデ
ュアルダマシン工程によって金属配線を形成する方法を
説明するために、工程手順に従って示された断面図であ
る。
【図６】 図５に続く、本発明の第１実施形態に従いデ
ュアルダマシン工程によって金属配線を形成する方法を
説明するために、工程手順に従って示された断面図であ
る。
【図７】 図６に続く、本発明の第１実施形態に従いデ
ュアルダマシン工程によって金属配線を形成する方法を
説明するために、工程手順に従って示された断面図であ
る。
【図８】 図７に続く、本発明の第１実施形態に従いデ
ュアルダマシン工程によって金属配線を形成する方法を
説明するために、工程手順に従って示された断面図であ
る。
【図９】 本発明の第２実施形態に従いデュアルダマシ
ン工程によって金属配線を形成する方法を説明するため
に、工程手順に従って示された断面図である。
【図１０】 図９に続く、本発明の第２実施形態に従い
デュアルダマシン工程によって金属配線を形成する方法
を説明するために、工程手順に従って示された断面図で
ある。
【図１１】 図１０に続く、本発明の第２実施形態に従
いデュアルダマシン工程によって金属配線を形成する方
法を説明するために、工程手順に従って示された断面図
である。
【図１２】 図１１に続く、本発明の第２実施形態に従
いデュアルダマシン工程によって金属配線を形成する方
法を説明するために、工程手順に従って示された断面図
である。
【図１３】 図１２に続く、本発明の第２実施形態に従
いデュアルダマシン工程によって金属配線を形成する方
法を説明するために、工程手順に従って示された断面図
である。
【図１４】 図１３に続く、本発明の第２実施形態に従
いデュアルダマシン工程によって金属配線を形成する方
法を説明するために、工程手順に従って示された断面図
である。
【図１５】 図１４に続く、本発明の第２実施形態に従
いデュアルダマシン工程によって金属配線を形成する方
法を説明するために、工程手順に従って示された断面図
である。
【図１６】 図１５に続く、本発明の第２実施形態に従
いデュアルダマシン工程によって金属配線を形成する方
法を説明するために、工程手順に従って示された断面図
である。
【図１７】 図１６に続く、本発明の第２実施形態に従
いデュアルダマシン工程によって金属配線を形成する方
法を説明するために、工程手順に従って示された断面図
である。
【図１８】 図１７に続く、本発明の第２実施形態に従
いデュアルダマシン工程によって金属配線を形成する方
法を説明するために、工程手順に従って示された断面図
である。
【符号の説明】
１００…半導体基板、 １１０…導電層、 １２０…第１の層間絶縁膜。

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）導電層の形成された半導体基板上
    に第１の層間絶縁膜を形成する段階と、 （ｂ）前記第１の層間絶縁膜上に、第１の幅を有すると
    ともに、前記第１の層間絶縁膜の上面を露出させる第１
    の開口部を含む感光性ポリマーパターンを形成する段階
    と、 （ｃ）前記感光性ポリマーパターンの上部及び前記露出
    された第１の層間絶縁膜の上部に、第２の層間絶縁膜を
    形成する段階と、 （ｄ）前記第２の層間絶縁膜上に前記第１の開口部に対
    応するように位置し、前記第１の幅よりも大きい第２の
    幅を有するに加え、前記第２の層間絶縁膜を露出させる
    第２の開口部を含むマスクパターンを形成する段階と、 （ｅ）前記マスクパターンを食刻マスクとして前記第２
    の層間絶縁膜を乾式蝕刻し、配線領域を形成する段階
    と、 （ｆ）前記感光性ポリマーパターンを食刻マスクとして
    前記第１の層間絶縁膜を乾式蝕刻し、ビアホール領域を
    形成する段階とを含むことを特徴とする金属配線の形成
    方法。
  2. 【請求項２】 前記第１及び第２の層間絶縁膜は、 それぞれＨＳＱ、ＳｉＯ2 、ＳｉＣＯ、非晶質炭素、非
    晶質ＣＦ、多孔質シリカ及びパリレンよりなる群から選
    択されるいずれか一つ、または該組合よりなることを特
    徴とする請求項１に記載の金属配線の形成方法。
  3. 【請求項３】 前記段階（ｂ）は、 （ｂ−１）前記第１の層間絶縁膜上に感光性ポリマー膜
    を形成する段階と、 （ｂ−２）前記感光性ポリマー膜の所定部分を露光及び
    現像し、前記感光性ポリマーパターンを形成する段階と
    を含むことを特徴とする請求項１に記載の金属配線の形
    成方法。
  4. 【請求項４】 前記感光性ポリマー膜は、 ポリオレフィン、ポリアセタール、ポリ炭酸エステル、
    ポリプロピレン及びポリイミドよりなる群から選択され
    るいずれか一つからなることを特徴とする請求項３に記
    載の金属配線の形成方法。
  5. 【請求項５】 前記段階（ｄ）において前記マスクパタ
    ーンは、フォトレジストまたは感光性ポリマーよりなる
    ことを特徴とする請求項１に記載の金属配線の形成方
    法。
  6. 【請求項６】 前記段階（ｅ）及び（ｆ）は、同様の食
    刻方法によって単一の食刻段階として連続的に行われる
    ことを特徴とする請求項１に記載の金属配線の形成方
    法。
  7. 【請求項７】 前記段階（ｆ）後に、 （ｇ）前記マスクパターンを除去する段階と、 （ｈ）前記ビアホール領域及び配線領域を充填するよう
    導電物質を蒸着して前記配線領域内に配線層を形成し、
    かつ前記第１の開口部及びビアホール領域内に前記半導
    体基板と前記配線層とを電気的に連結させるビアコンタ
    クトを形成する段階とをさらに含むことを特徴とする請
    求項１に記載の金属配線の形成方法。
  8. 【請求項８】 前記段階（ｈ）において前記導電物質
    は、 アルミニウム、タングステン、銅及びこれらの合金より
    なる群から選択されるいずれか一つであることを特徴と
    する請求項７に記載の金属配線の形成方法。
  9. 【請求項９】 前記段階（ｈ）において、前記導電物質
    を蒸着する前に、 （ｈ−１）前記配線領域及びビアホール領域により露出
    される前記第１の層間絶縁膜、感光性ポリマーパターン
    及び第２の層間絶縁膜の表面にバリアー層を形成する段
    階をさらに有し、 前記導電物質は前記バリアー層上に蒸着されることを特
    徴とする請求項７に記載の金属配線の形成方法。
  10. 【請求項１０】 前記バリアー層は、Ｔａ、ＴａＮ及び
    ＴｉＮよりなる群から選択されるいずれか一つで形成さ
    れることを特徴とする請求項９に記載の金属配線の形成
    方法。
  11. 【請求項１１】 前記段階（ｈ）後に、 ＣＭＰ方法によって前記配線層の上面を平坦化させる段
    階をさらに有し、 前記第２の層間絶縁膜の上面に位置するバリアー層は、
    前記ＣＭＰ工程時に除去されることを特徴とする請求項
    ９に記載の金属配線の形成方法。
  12. 【請求項１２】 （ａ）導電層の形成された半導体基板
    上に第１の層間絶縁膜を形成する段階と、 （ｂ）前記第１の層間絶縁膜上に食刻阻止層を形成する
    段階と、 （ｃ）前記食刻阻止層上に第２の層間絶縁膜を形成する
    段階と、 （ｄ）前記第２の層間絶縁膜上に第１の幅を有するとと
    もに、前記第２の層間絶縁膜を露出させる第１の開口部
    を含む感光性ポリマーパターンを形成する段階と、 （ｅ）前記感光性ポリマーパターン及び前記第１の開口
    部を通じて露出される前記第２の層間絶縁膜の上面に、
    前記第１の幅よりも小さい第２の幅を有するとともに、
    前記第２の層間絶縁膜を露出させる第２の開口部を含む
    フォトレジストパターンを形成する段階と、 （ｆ）前記フォトレジストパターンを食刻マスクとして
    前記露出された第２の層間絶縁膜及び該下部の食刻阻止
    層を順次乾式蝕刻し、前記第２の開口部と同様の幅を有
    する第３の開口部によって前記第１の層間絶縁膜を一部
    露出させる第２の層間絶縁膜パターン及び食刻阻止層パ
    ターンを形成する段階と、 （ｇ）前記フォトレジストパターンを除去する段階と、 （ｈ）前記感光性ポリマーパターン及び食刻阻止層パタ
    ーンを食刻マスクとして前記第２の層間絶縁膜パターン
    及び第１の層間絶縁膜を乾式蝕刻し、配線領域及びビア
    ホール領域を共に形成する段階とを含むことを特徴とす
    る金属配線の形成方法。
  13. 【請求項１３】 前記第１及び第２の層間絶縁膜は、 それぞれＨＳＱ、ＳｉＯ2 、ＳｉＣＯ、非晶質炭素、非
    晶質ＣＦ、多孔質シリカ及びパリレンよりなる群から選
    択されるいずれか一つ、または該組合よりなることを特
    徴とする請求項１２に記載の金属配線の形成方法。
  14. 【請求項１４】 前記段階（ｂ）において、前記食刻阻
    止層は、ＳｉＣまたは感光性ポリマーよりなることを特
    徴とする請求項１２に記載の金属配線の形成方法。
  15. 【請求項１５】 前記段階（ｄ）は、 （ｄ−１）前記第２の層間絶縁膜上に感光性ポリマー膜
    を形成する段階と、 （ｄ−２）前記感光性ポリマー膜の所定部分を露光及び
    現像し、前記感光性ポリマーパターンを形成する段階と
    を含むことを特徴とする請求項１２に記載の金属配線の
    形成方法。
  16. 【請求項１６】 前記感光性ポリマー膜は、 ポリオレフィン、ポリアセタール、ポリ炭酸エステル、
    ポリプロピレン及びポリイミドよりなる群から選択され
    るいずれか一つからなることを特徴とする請求項１５に
    記載の金属配線の形成方法。
  17. 【請求項１７】 前記段階（ｈ）後に、 （ｉ）前記ビアホール領域及び配線領域を充填するよう
    導電物質を蒸着して前記配線領域内に配線層を形成し、
    かつ前記食刻阻止層パターンに形成された前記第３の開
    口部及びビアホール領域内に前記半導体基板と前記配線
    層とを電気的に連結させるビアコンタクトを形成する段
    階をさらに含むことを特徴とする請求項１２に記載の金
    属配線の形成方法。
  18. 【請求項１８】 前記導電物質は、アルミニウム、タン
    グステン、銅及びこれらの合金よりなる群から選択され
    るいずれか一つであることを特徴とする請求項１７に記
    載の金属配線の形成方法。
  19. 【請求項１９】 前記段階（ｉ）において、前記導電物
    質を蒸着する前に、 （ｉ−１）前記配線領域及びビアホール領域により露出
    される前記第１の層間絶縁膜、食刻阻止層パターン、第
    ２の層間絶縁膜パターン及び感光性ポリマーパターンの
    表面にバリアー層を形成する段階をさらに有し、 前記導電物質は前記バリアー層上に蒸着されることを特
    徴とする請求項１７に記載の金属配線の形成方法。
  20. 【請求項２０】 前記バリアー層は、Ｔａ、ＴａＮ及び
    ＴｉＮよりなる群から選択されるいずれか一つで形成さ
    れることを特徴とする請求項１９に記載の金属配線の形
    成方法。
  21. 【請求項２１】 前記段階（ｉ）後に、 ＣＭＰ方法によって前記配線層の上面を平坦化させる段
    階をさらに有し、 前記感光性ポリマーパターンの上面に位置するバリアー
    層は前記ＣＭＰ工程時に除去されることを特徴とする請
    求項１９に記載の金属配線の形成方法。
JP33093598A 1998-07-09 1998-11-20 感光性ポリマーを使用するデュアルダマシン工程による金属配線の形成方法 Expired - Fee Related JP3721275B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019980027664A KR100265771B1 (ko) 1998-07-09 1998-07-09 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법
KR98P27664 1998-07-09

Publications (2)

Publication Number Publication Date
JP2000040741A true JP2000040741A (ja) 2000-02-08
JP3721275B2 JP3721275B2 (ja) 2005-11-30

Family

ID=19543598

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33093598A Expired - Fee Related JP3721275B2 (ja) 1998-07-09 1998-11-20 感光性ポリマーを使用するデュアルダマシン工程による金属配線の形成方法

Country Status (3)

Country Link
US (2) US6218079B1 (ja)
JP (1) JP3721275B2 (ja)
KR (1) KR100265771B1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001059834A1 (en) * 2000-02-09 2001-08-16 Infineon Technologies North America Corp. Self-aligned dual damascene etch using a polymer
US6294315B2 (en) * 1998-07-09 2001-09-25 Samsung Electronics Co., Ltd. Method of forming a metal wiring by a dual damascene process using a photosensitive polymer
EP1371091A1 (en) * 2001-02-28 2003-12-17 International Business Machines Corporation Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics
JP2006352168A (ja) * 2001-08-07 2006-12-28 Renesas Technology Corp 半導体集積回路装置の製造方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000216247A (ja) * 1999-01-22 2000-08-04 Nec Corp 半導体装置及びその製造方法
JP3348706B2 (ja) * 1999-09-29 2002-11-20 日本電気株式会社 半導体装置の製造方法
US20050158666A1 (en) * 1999-10-15 2005-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Lateral etch inhibited multiple etch method for etching material etchable with oxygen containing plasma
US6596623B1 (en) * 2000-03-17 2003-07-22 Advanced Micro Devices, Inc. Use of organic spin on materials as a stop-layer for local interconnect, contact and via layers
US6316351B1 (en) * 2000-05-31 2001-11-13 Taiwan Semiconductor Manufacturing Company Inter-metal dielectric film composition for dual damascene process
US6372653B1 (en) * 2000-07-07 2002-04-16 Taiwan Semiconductor Manufacturing Co., Ltd Method of forming dual damascene structure
US6737222B2 (en) * 2000-11-21 2004-05-18 Advanced Micro Devices, Inc. Dual damascene process utilizing a bi-layer imaging layer
KR100379530B1 (ko) * 2000-12-29 2003-04-10 주식회사 하이닉스반도체 반도체 소자의 듀얼 다마신 형성방법
JP2002217287A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP4278333B2 (ja) * 2001-03-13 2009-06-10 富士通株式会社 半導体装置及びその製造方法
US6797605B2 (en) * 2001-07-26 2004-09-28 Chartered Semiconductor Manufacturing Ltd. Method to improve adhesion of dielectric films in damascene interconnects
JP2003152074A (ja) * 2001-11-09 2003-05-23 Sony Corp 半導体装置の製造方法
KR100442867B1 (ko) * 2001-12-07 2004-08-02 삼성전자주식회사 반도체 소자의 듀얼 다마신 구조 형성방법
US6740579B2 (en) * 2002-06-18 2004-05-25 Intel Corporation Method of making a semiconductor device that includes a dual damascene interconnect
US6830971B2 (en) * 2002-11-02 2004-12-14 Chartered Semiconductor Manufacturing Ltd High K artificial lattices for capacitor applications to use in CU or AL BEOL
KR100941629B1 (ko) * 2002-12-26 2010-02-11 주식회사 하이닉스반도체 듀얼 다마신 공정을 이용한 반도체소자 제조방법
KR100917812B1 (ko) * 2002-12-30 2009-09-18 동부일렉트로닉스 주식회사 듀얼 다마신을 갖는 반도체 장치의 제조 방법
KR100641553B1 (ko) * 2004-12-23 2006-11-01 동부일렉트로닉스 주식회사 반도체 소자에서 패턴 형성 방법
JP4476171B2 (ja) * 2005-05-30 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
CN100552916C (zh) * 2005-12-07 2009-10-21 佳能株式会社 使用双镶嵌工艺制造半导体器件和含连通孔的制品的方法
US8298931B2 (en) * 2007-09-28 2012-10-30 Sandisk 3D Llc Dual damascene with amorphous carbon for 3D deep via/trench application
US20090093114A1 (en) * 2007-10-09 2009-04-09 Sean David Burns Method of forming a dual-damascene structure using an underlayer
US7863176B2 (en) * 2008-05-13 2011-01-04 Micron Technology, Inc. Low-resistance interconnects and methods of making same
US9245792B2 (en) * 2008-07-25 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming interconnect structures
US7891091B2 (en) * 2008-11-25 2011-02-22 Yonggang Li Method of enabling selective area plating on a substrate
CN103295955B (zh) * 2012-03-02 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
US9230854B2 (en) 2013-04-08 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
CN105742227B (zh) * 2014-12-08 2019-02-12 中芯国际集成电路制造(上海)有限公司 改善介质层中通孔和沟槽形貌的方法
TWI642333B (zh) * 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
TWI642334B (zh) 2017-10-25 2018-11-21 欣興電子股份有限公司 電路板及其製造方法
US10475701B2 (en) * 2017-12-13 2019-11-12 International Business Machines Corporation Mixed wire structure and method of making the same
CN108493155B (zh) 2018-05-31 2020-12-08 京东方科技集团股份有限公司 连接结构及其制作方法、阵列基板及其制作方法
US11158520B2 (en) * 2019-03-11 2021-10-26 Hrl Laboratories, Llc Method to protect die during metal-embedded chip assembly (MECA) process
CN110137186B (zh) * 2019-05-30 2021-12-28 京东方科技集团股份有限公司 柔性显示基板及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5741626A (en) * 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US5935762A (en) * 1997-10-14 1999-08-10 Industrial Technology Research Institute Two-layered TSI process for dual damascene patterning
US6042999A (en) * 1998-05-07 2000-03-28 Taiwan Semiconductor Manufacturing Company Robust dual damascene process
US6025259A (en) * 1998-07-02 2000-02-15 Advanced Micro Devices, Inc. Dual damascene process using high selectivity boundary layers
KR100265771B1 (ko) * 1998-07-09 2000-10-02 윤종용 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법
US6103616A (en) * 1998-08-19 2000-08-15 Advanced Micro Devices, Inc. Method to manufacture dual damascene structures by utilizing short resist spacers
US5985753A (en) * 1998-08-19 1999-11-16 Advanced Micro Devices, Inc. Method to manufacture dual damascene using a phantom implant mask
US6110648A (en) * 1998-09-17 2000-08-29 Taiwan Semiconductor Manufacturing Company Method of enclosing copper conductor in a dual damascene process
US6207576B1 (en) * 1999-01-05 2001-03-27 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide etch stop layer
US6207577B1 (en) * 1999-01-27 2001-03-27 Advanced Micro Devices, Inc. Self-aligned dual damascene arrangement for metal interconnection with oxide dielectric layer and low k dielectric constant layer
JP2000232106A (ja) * 1999-02-10 2000-08-22 Tokyo Electron Ltd 半導体装置および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294315B2 (en) * 1998-07-09 2001-09-25 Samsung Electronics Co., Ltd. Method of forming a metal wiring by a dual damascene process using a photosensitive polymer
WO2001059834A1 (en) * 2000-02-09 2001-08-16 Infineon Technologies North America Corp. Self-aligned dual damascene etch using a polymer
EP1371091A1 (en) * 2001-02-28 2003-12-17 International Business Machines Corporation Low-k interconnect structure comprised of a multilayer of spin-on porous dielectrics
EP1371091A4 (en) * 2001-02-28 2009-04-01 Ibm LOW K CONNECTING STRUCTURE CONSISTING OF A MULTILAYER OF POROUS EXCHANGE DIELKKRIKA
JP2006352168A (ja) * 2001-08-07 2006-12-28 Renesas Technology Corp 半導体集積回路装置の製造方法

Also Published As

Publication number Publication date
KR20000008021A (ko) 2000-02-07
US20010010894A1 (en) 2001-08-02
KR100265771B1 (ko) 2000-10-02
US6218079B1 (en) 2001-04-17
JP3721275B2 (ja) 2005-11-30
US6294315B2 (en) 2001-09-25

Similar Documents

Publication Publication Date Title
JP3721275B2 (ja) 感光性ポリマーを使用するデュアルダマシン工程による金属配線の形成方法
EP0890984B1 (en) Method of making a dual damascene structure
US6037255A (en) Method for making integrated circuit having polymer interlayer dielectric
US6268283B1 (en) Method for forming dual damascene structure
US7138714B2 (en) Via barrier layers continuous with metal line barrier layers at notched or dielectric mesa portions in metal lines
JP3501280B2 (ja) 半導体装置の製造方法
US20020155693A1 (en) Method to form self-aligned anti-via interconnects
US6080656A (en) Method for forming a self-aligned copper structure with improved planarity
JP5334616B2 (ja) 相互接続を作製するための方法
JP2009135518A (ja) 相互接続の製造方法
JP3700460B2 (ja) 半導体装置およびその製造方法
US6265307B1 (en) Fabrication method for a dual damascene structure
US6774037B2 (en) Method integrating polymeric interlayer dielectric in integrated circuits
US6821896B1 (en) Method to eliminate via poison effect
US7670948B2 (en) Semiconductor device having diffusion barriers and a method of preventing diffusion of copper in a metal interconnection of a semiconductor device
US6225226B1 (en) Method for processing and integrating copper interconnects
US6277705B1 (en) Method for fabricating an air-gap with a hard mask
JP3525788B2 (ja) 半導体装置の製造方法
US6737222B2 (en) Dual damascene process utilizing a bi-layer imaging layer
US20070049005A1 (en) Method for forming dual damascene pattern in semiconductor manufacturing process
JP2004508713A (ja) サブトラクティブ金属化構造及びその製造方法
US6841471B2 (en) Fabrication method of semiconductor device
US6563221B1 (en) Connection structures for integrated circuits and processes for their formation
KR100539443B1 (ko) 반도체 소자의 금속배선 형성방법
US7504334B2 (en) Semiconductor device and method for manufacturing same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050912

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130916

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees