JP4476171B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4476171B2
JP4476171B2 JP2005157018A JP2005157018A JP4476171B2 JP 4476171 B2 JP4476171 B2 JP 4476171B2 JP 2005157018 A JP2005157018 A JP 2005157018A JP 2005157018 A JP2005157018 A JP 2005157018A JP 4476171 B2 JP4476171 B2 JP 4476171B2
Authority
JP
Japan
Prior art keywords
mask
via hole
insulating film
etching
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005157018A
Other languages
English (en)
Other versions
JP2006332503A (ja
Inventor
義久 射場
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2005157018A priority Critical patent/JP4476171B2/ja
Priority to TW094127539A priority patent/TWI290356B/zh
Priority to US11/205,991 priority patent/US7452795B2/en
Priority to KR1020050081868A priority patent/KR100692471B1/ko
Priority to CNB2005100999632A priority patent/CN100442471C/zh
Publication of JP2006332503A publication Critical patent/JP2006332503A/ja
Application granted granted Critical
Publication of JP4476171B2 publication Critical patent/JP4476171B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法に係り、特に、層間絶縁膜に埋め込まれた配線層をデュアルダマシン法により形成する半導体装置及びその製造方法に関する。
半導体装置の大規模高集積化に伴い、配線の設計ルールも世代と共に縮小化されている。従来、配線層は、配線材料を堆積した後、リソグラフィー及びドライエッチングを用いてパターニングすることにより形成されてきたが、世代が進むにつれて技術的な限界が生じ始めている。このため、従来の配線層の形成プロセスに代わる新たな形成プロセスとして、層間絶縁膜に溝パターンやホールパターンを形成した後、この溝やホールに配線材料を埋め込む、いわゆるダマシンプロセスと呼ばれる手法が利用されつつある。ダマシンプロセスは、反応性エッチングが困難な銅などの低抵抗材料を用いて配線層を形成することも容易であり、微細パターンを有する低抵抗の配線層を形成するうえで極めて有効である。
ダマシンプロセスには、ビアホール部と配線トレンチ部とを別々に埋め込むシングルダマシン法と、ビアホール部と配線トレンチ部とを同時に埋め込むデュアルダマシン法とがある。これらのうち、デュアルダマシン法は、ビアホール部及び配線トレンチ部の埋め込みを１回のプロセスにより行うため、シングルダマシン法と比較して製造方法を簡略にできるという利点がある。
デュアルダマシン法を用いた配線層の形成方法については、例えば特許文献１及び特許文献２に記載されている。
特開２００２−０４３４１９号公報 特開２００３−１９７７３８号公報 特開平０５−２１８２０９号公報
しかしながら、素子の微細化が進み、ビアホール及び配線トレンチのサイズが小さくなるにつれ、特にビアホール内へのバリアメタルの堆積や銅膜のメッキ成膜が困難になる。この結果、配線層内にボイド等の埋め込み不良が生じ、配線信頼性が低下することがあった。
本発明の目的は、デュアルダマシン法により配線層を形成するに際し、微細なビアホール及び配線トレンチへの配線材の埋め込みを容易にしうる半導体装置及びその製造方法を提供することにある。
本発明の一観点によれば、基板上に、絶縁膜と、第１のマスクと、前記第１のマスクとはエッチング特性の異なる第２のマスクとを順次形成する工程と、ビアホール形成領域の前記第１のマスク及び前記第２のマスクを除去する工程と、前記ビアホール形成領域の前記絶縁膜を途中まで異方性エッチングする工程と、前記ビアホール形成領域を含む配線トレンチ形成領域の前記第２のマスクを除去する工程と、前記ビアホール形成領域の周辺部に前記絶縁膜の上面が露出し、前記周辺部を除く前記配線トレンチ形成領域内の前記第１のマスクが残存するように、前記第２のマスクをマスクとして前記第１のマスクを等方性エッチングする工程と、前記第２のマスクをマスクとして前記第１のマスク及び前記絶縁膜を異方性エッチングし、前記絶縁膜に、上部に幅広部を有するビアホールと、前記ビアホールの前記幅広部に接続された配線トレンチとを形成する工程と、前記ビアホール内及び前記配線トレンチ内に、配線層を埋め込む工程とを有することを特徴とする半導体装置の製造方法が提供される。
また、本発明の他の観点によれば、基板上に、絶縁膜と、第１のマスクと、前記第１のマスクとはエッチング特性の異なる第２のマスクと、前記第２のマスクとはエッチング特性の異なる第３のマスクとを順次形成する工程と、ビアホール形成領域の前記第１のマスク、前記第２のマスク及び前記第３のマスクを除去する工程と、前記ビアホール形成領域の前記絶縁膜を途中まで異方性エッチングする工程と、前記ビアホール形成領域を含む配線トレンチ形成領域の前記第３のマスクを除去する工程と、前記ビアホール形成領域の周辺部に前記第１のマスクの上面が露出し、前記周辺部を除く前記配線トレンチ形成領域内の前記第２のマスクが残存するように、前記第３のマスクをマスクとして前記第２のマスクを等方性エッチングする工程と、前記第３のマスクをマスクとして前記第２のマスク、前記第１のマスク及び前記絶縁膜を異方性エッチングし、前記絶縁膜に、上部に幅広部を有するビアホールと、前記ビアホールの前記幅広部に接続された配線トレンチとを形成する工程と、前記ビアホール内及び前記配線トレンチ内に、配線層を埋め込む工程とを有することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、ビアホール形成領域の第１のマスク及び第２のマスクを除去し、ビアホール形成領域の絶縁膜を途中まで異方性エッチングし、ビアホール形成領域を含む配線トレンチ形成領域の第２のマスクを除去し、第２のマスクをマスクとして第１のマスクを等方性エッチングし、ビアホール形成領域の周辺部に絶縁膜の上面を露出するとともに、その周辺部を除く配線トレンチ形成領域内の第１のマスクを途中まで除去し、第２のマスクをマスクとして第１のマスク及び絶縁膜を異方性エッチングすることにより、絶縁膜にビアホール及び配線トレンチを形成するので、配線トレンチ側に幅広部分を有するビアホールを容易に形成することができる。これにより、ビアホール内へバリアメタル及びＣｕ膜を容易に堆積することができ、ボイドなどの埋め込み不良が生じることを抑制することができる。したがって、配線の信頼性を向上することができる。
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について図１乃至図８を用いて説明する。図１は本実施形態による半導体装置の構造を示す概略断面図、図２乃至図８は本実施形態による半導体装置の製造方法を示す工程断面図である。
はじめに、本実施形態による半導体装置の構造について図１を用いて説明する。
層間絶縁膜１２に埋め込まれた配線層１４を有する基板１０上には、ストッパ層１６と、ＳｉＯＣＨ膜１８ａとポーラスシリカ膜１８ｂとの積層膜よりなる層間絶縁膜１８と、第１のハードマスク２０とが形成されている。なお、本明細書における基板１０には、シリコン基板等の半導体基板自体、トランジスタ等の素子が形成された半導体基板、又はこれらの上に１層若しくは２層以上の配線層が形成された半導体基板をも含まれる。配線層１４は、コンタクトプラグや不純物拡散層であってもよい。
第１のハードマスク２０及びポーラスシリカ膜１８ｂには、配線トレンチ３２が形成されている。ＳｉＯＣＨ膜１８ａ及びストッパ層１６には、配線層１４に達し、配線トレンチ３２側に幅広部分３４を有するビアホール２６が形成されている。ビアホール２６及び配線トレンチ３２内には、バリアメタル３６及びＣｕ膜３８よりなり、ビアホール２６を介して配線層１４に接続された配線層４０が埋め込まれている。配線層４０は、いわゆるデュアルダマシン法によって層間絶縁膜１８に埋め込まれたものであり、ビアホール２６に埋め込まれた部分と配線トレンチ３２に埋め込まれた部分とが一体形成されており、これらの間に継ぎ目は存在しない。
このように本実施形態による半導体装置は、層間絶縁膜１８に埋め込まれた配線層４０を有する半導体装置において、配線層１４に接続するビアホール２６の配線トレンチ３２側に幅広部分３４が形成されていることに主たる特徴がある。ビアホール２６の配線トレンチ３２側に幅広部分３４を設けることにより、ビアホール２６の間口を広げることができる。これにより、ビアホール２６内へバリアメタル３６及びＣｕ膜３８を容易に堆積することができ、埋め込み不良が生じることを抑制することができる。したがって、配線の信頼性を向上することができる。
次に、本実施形態による半導体装置の製造方法について図２乃至図８を用いて説明する。
まず、層間絶縁膜１２に埋め込まれた配線層１４を有する基板１０上に、例えばプラズマＣＶＤ法により、例えば膜厚５０ｎｍのＳｉＣＨ膜を堆積する。これにより、基板１０上に、ＳｉＣＨ膜よりなるストッパ層１６を形成する。
次いで、ストッパ層１６上に、例えばプラズマＣＶＤ法により、例えば膜厚１６０ｎｍのＳｉＯＣＨ膜１８ａを形成する。
次いで、例えばシロキサンポリマ溶液をスピンコートして４００℃程度のベークを行うことにより、ＳｉＯＣＨ膜１８ａ上に、例えば膜厚１４０ｎｍのポーラスシリカ膜１８ｂを形成する。
こうして、ストッパ層１６上に、ＳｉＯＣＨ膜１８ａとポーラスシリカ膜１８ｂとの積層膜よりなる低誘電率の層間絶縁膜１８を形成する。
次いで、層間絶縁膜１８上に、例えばプラズマＣＶＤ法により、例えば膜厚５０ｎｍのＳｉＣＯＨ膜と、例えば膜厚１００ｎｍのＳｉＯ２膜とを成長する。これにより、ＳｉＣＯＨ膜よりなる第１のハードマスク２０と、ＳｉＯ２膜よりなる第２のハードマスク２２とを形成する（図２（ａ））。
なお、「ハードマスク」とは、ＡｒＦレジストなどのエッチングガスに対する耐性の低いマスクに対比して用いられる用語であり、これらマスクよりもエッチング耐性の高い性質を有するマスクを意味する。ハードマスクを用いる場合、通常、ＡｒＦレジスト等に形成したパターンをハードマスクに転写した後、パターニングしたハードマスクをマスクとして下層構造体の加工が行われる。本願明細書では、ハードマスクを単にマスクと表現することもある。
第１のハードマスク２０は、主として層間絶縁膜１８にビアホールを形成する際にマスクとして用いる膜である。また、第２のハードマスクは、主として層間絶縁膜１８に配線トレンチを形成する際にマスクとして用いる膜である。したがって、これらハードマスクの構成材料は、層間絶縁膜１８に対してエッチング選択性を確保しうる材料から選択する。本実施形態のようにエッチング対象となる層間絶縁膜１８が無機系絶縁材料を主体とする膜の場合、第１及び第２のハードマスクとしては、例えば、有機膜、カーボン膜、ＳｉＣＯＨ膜など、炭素（Ｃ）を含有している膜を適用することが好ましい。第１のハードマスク２０と第２のハードマスク２２とは、互いにエッチング選択性を確保しうる材料により構成する。
次いで、第２のハードマスク２２上に、フォトリソグラフィにより、ビア部形成領域を露出するＡｒＦレジスト膜２４を形成する（図２（ｂ））。ＡｒＦレジスト膜２４の膜厚は例えば３００ｎｍとし、ビア部形成領域の開口径は例えば１００ｎｍφとする。
次いで、ＡｒＦレジスト膜２４をマスクとして、第２のハードマスク２２、第１のハードマスク２０、ポーラスシリカ膜１８ｂ及びＳｉＯＣＨ膜１８ａを順次異方性エッチングし、ビアホール２６をＳｉＯＣＨ膜１８ａの途中まで開口する。
次いで、例えばアッシングにより、ＡｒＦレジスト膜２４を除去する（図３（ａ））。
次いで、例えばスピンコート法により例えば膜厚１μｍの樹脂膜を形成後、この樹脂膜を例えば酸素プラズマを用いたドライエッチングによりエッチバックする。これにより、ビアホール２６内に樹脂膜２８を充填し、表面を平坦化する。
次いで、樹脂膜２８が埋め込まれた第２のハードマスク２２上に、フォトリソグラフィにより、配線トレンチ形成領域を露出するＡｒＦレジスト膜３０を形成する（図３（ｂ））。ＡｒＦレジスト膜３０の膜厚は、例えば３００ｎｍとする。
次いで、ＡｒＦレジスト膜３０をマスクとして、第１のハードマスク２０及び樹脂膜２８をストッパとして、第２のハードマスク２２を異方性エッチングし、配線トレンチ３２を第１のハードマスク２０上まで開口する。
次いで、例えばアッシングにより、ＡｒＦレジスト膜３０及び樹脂膜２８を除去する（図４（ａ））。
次いで、第２のハードマスク２２をマスクとして、第１のハードマスク２０を途中まで、膜厚で例えば２０ｎｍ程度、等方的にエッチングする。このときのエッチング条件は、ポーラスシリカ膜１８ｂに対する第１のハードマスク２０のエッチング選択比が十分に大きくなる条件、例えば、Ｈ２ガスの流量を３００ｓｃｃｍ、ＣＦ４ガスの流量を３ｓｃｃｍ、処理室内圧力を３００ｍＴｏｒｒ、パワーを１００Ｗとする。
第１のハードマスク２０を等方的にエッチングすることにより、第１のハードマスク２０の表面部分から深さ方向に、ビアホール２６の側壁部分から水平方向に、それぞれエッチングが進行する。したがって、第１のハードマスク２０のエッチングを途中で停止すると、ビアホール２６周辺部には層間絶縁膜１８の上面部が露出し、ビアホール２６周辺部を除く配線トレンチ３２内における第１のハードマスク２０の膜厚が減少する（図４（ｂ））。
次いで、第２のハードマスク２２をマスクとして、配線トレンチ３２内に残存する第１のハードマスク２０を異方性エッチングする。この際、層間絶縁膜１８、少なくともポーラスシリカ膜１８ｂに対する第１のハードマスク２０のエッチング選択比が小さくなるエッチング条件を用いて、第１のハードマスク２０をエッチングする。エッチング条件は、例えば、ＣＨＦ３ガスの流量を３０ｓｃｃｍ、Ｏ２ガスの流量を５ｓｃｃｍ、Ｎ２ガスの流量を１５ｓｃｃｍ、処理室内圧力を１５ｍＴｏｒｒ、パワーを２００Ｗとする。
これにより、配線トレンチ３２は、層間絶縁膜１８上まで開口される。また、第１のハードマスク２０が形成されていないビアホール２６の周辺部ではポーラスシリカ膜１８ｂがエッチングされる。これにより、ポーラスシリカ膜１８ｂ表面側のビアホール２６周辺部には、エッチング前の第１のハードマスク２０の形状を反映して図示するような幅広部分３４が形成される（図５（ａ））。幅広部分３４の開口径は、例えば１４０ｎｍ程度となる。
ビアホール２６の幅広部分３４の形状は、図４（ｂ）の工程における等方性エッチングの量と、図５（ａ）の工程における異方性エッチングの量との組み合わせを変えることにより、制御することができる。
すなわち、図４（ｂ）の工程における等方性エッチングの量が少ない場合、第１のハードマスクの横方向のエッチング量が少なくなり（図７（ａ））、図５（ａ）の工程における異方性エッチングにより形成される幅広部分の幅が小さくなる（図７（ｂ））。すなわち、ビアホール２６上部のテーパ角は小さくなる。一方、図４（ａ）の工程における等方性エッチングの量が多い場合、第１のハードマスクの横方向のエッチング量が多くなり（図８（ａ））、図５（ａ）の工程における異方性エッチングにより形成される幅広部分の幅が大きくなる（図８（ｂ））。すなわち、ビアホール２６上部のテーパ角は大きくなる。
なお、幅広部分３４は第２のハードマスク２２をマスクとして形成するため、配線トレンチ形成領域よりも外に広がることを防止することができる。これにより、隣接して配線層が形成される場合にも、配線層間のショートを防止することができる。
次いで、第２のハードマスク２２をマスクとして、ポーラスシリカ膜１８ｂ、ＳｉＯＣＨ膜１８ａ及びストッパ層１６を異方性エッチングし、ビアホール２６及び配線トレンチ３２を掘り下げる。エッチング条件は、例えば、ＣＦ４ガスの流量を１００ｓｃｃｍ、ＣＨＦ３ガスの流量を５０ｓｃｃｍ、処理室内圧力を２００ｍＴｏｒｒ、パワーを５００Ｗとする。
これにより、配線トレンチ３２がＳｉＯＣＨ膜１８ａ上まで開口される。また、ポーラスシリカ膜１８ａ及びストッパ層１６には、配線トレンチ３２側に幅広部分３４を有し、配線層１４に達するビアホール２６が形成される（図５（ｂ））。
次いで、バリアメタル及びＣｕシードをスパッタ法により堆積し、Ｃｕメッキを行う。これにより、ビアホール２６及び配線トレンチ３２をバリアメタル３６及びＣｕ膜３８により埋め込む（図６（ａ））。
次いで、Ｃｕ膜３８、バリアメタル３６及び第２のハードマスク２２を、第１のハードマスク２０が露出するまでＣＭＰ法により研磨し、Ｃｕ膜３８及びバリアメタル３６をビアホール２６内及び配線トレンチ３２内に選択的に残存させる。こうして、ビアホール２６内及び配線トレンチ３２内に、バリアメタル３６及びＣｕ膜３８よりなり、配線層１４に接続された配線層４０を形成する（図６（ｂ））。
次いで、必要に応じて、上層の配線層を繰り返し形成し、半導体装置を完成する。
このように、本実施形態によれば、デュアルダマシン法により配線層を形成するに際し、主としてビアホールを形成するために用いる第１のハードマスクを、層間絶縁膜に対してエッチング選択比が十分に大きな条件で等方性エッチングした後、層間絶縁膜に対してエッチング選択比が小さい条件で異方性エッチングすることにより、配線トレンチ形成領域の第１のハードマスクを除去するので、配線トレンチ側に幅広部分を有するビアホールを形成することができる。これにより、ビアホール内へバリアメタル及びＣｕ膜を容易に堆積することができ、ボイドなどの埋め込み不良が生じることを抑制することができる。したがって、配線の信頼性を向上することができる。
［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法について図９乃至図１３を用いて説明する。図９乃至図１３は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、図１乃至図８に示す第１実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
上記第１実施形態では２層構造のハードマスクを用いた場合を示したが、本実施形態では、３層構造のハードマスクを用いてビアホール及び配線トレンチを形成する半導体装置の製造方法について説明する。
まず、基板１０上に、例えばプラズマＣＶＤ法により、例えば膜厚５０ｎｍのＳｉＣＨ膜を堆積する。これにより、基板１０上に、ＳｉＣＨ膜よりなるストッパ層１６を形成する。
次いで、ストッパ層１６上に、例えばプラズマＣＶＤ法により、例えば膜厚１６０ｎｍのＳｉＯＣＨ膜１８ａを形成する。
次いで、例えばシロキサンポリマ溶液をスピンコートして４００℃程度のベークを行うことにより、ＳｉＯＣＨ膜１８ａ上に、例えば膜厚１４０ｎｍのポーラスシリカ膜１８ｂを形成する。
こうして、ストッパ層１６上に、ＳｉＯＣＨ膜１８ａとポーラスシリカ膜１８ｂとの積層膜よりなる低誘電率の層間絶縁膜１８を形成する。
次いで、層間絶縁膜１８上に、例えばプラズマＣＶＤ法により、例えば膜厚５０ｎｍのＳｉＣＯＨ膜と、例えば膜厚１００ｎｍのＳｉＯ２膜と、例えば膜厚７０ｎｍのＳｉＣＨ膜とを成長する。これにより、ＳｉＣＯＨ膜よりなる第１のハードマスク２０と、ＳｉＯ２膜よりなる第２のハードマスク２２と、ＳｉＣＨ膜よりなる第３のハードマスク４２とを形成する（図９（ａ））。
第１のハードマスク２０は、主として層間絶縁膜１８にビアホールを形成する際にマスクとして用いる膜である。また、第２のハードマスクは、主として層間絶縁膜１８に配線トレンチを形成する際にマスクとして用いる膜である。したがって、これらハードマスクの構成材料は、層間絶縁膜１８に対してエッチング選択性を確保しうる材料から選択する。第１のハードマスク２０と第２のハードマスク２２、第２のハードマスクと第３のハードマスクは、互いにエッチング選択性を確保しうる材料により構成する。
次いで、第３のハードマスク４２上に、フォトリソグラフィにより、ビア部形成領域を露出するＡｒＦレジスト膜２４を形成する（図９（ｂ））。ＡｒＦレジスト膜２４の膜厚は例えば３００ｎｍとし、ビア部形成領域の開口径は例えば１００ｎｍφとする。
次いで、ＡｒＦレジスト膜２４をマスクとして、第３のハードマスク４２、第２のハードマスク２２、第１のハードマスク２０、ポーラスシリカ膜１８ｂ及びＳｉＯＣＨ膜１８ａを順次異方性エッチングし、ビアホール２６をＳｉＯＣＨ膜１８ａの途中まで開口する。
次いで、例えばアッシングにより、ＡｒＦレジスト膜２４を除去する（図１０（ａ））。
次いで、例えばスピンコート法により例えば膜厚１μｍの樹脂膜を形成後、この樹脂膜を例えば酸素プラズマを用いたドライエッチングによりエッチバックする。これにより、ビアホール２６内に樹脂膜２８を充填し、表面を平坦化する。
次いで、樹脂膜２８が埋め込まれた第３のハードマスク４２上に、フォトリソグラフィにより、配線トレンチ形成領域を露出するＡｒＦレジスト膜３０を形成する（図１０（ｂ））。ＡｒＦレジスト膜３０の膜厚は、例えば３００ｎｍとする。
次いで、ＡｒＦレジスト膜３０をマスクとして、第２のハードマスク２２及び樹脂膜２８をストッパとして、第３のハードマスク４２を異方性エッチングし、配線トレンチ３２を第２のハードマスク２２上まで開口する。
次いで、例えばアッシングにより、ＡｒＦレジスト膜３０及び樹脂膜２８を除去する（図１１（ａ））。
次いで、第３のハードマスク４２をマスクとして、第１のハードマスク２０をストッパとして、第２のハードマスク２２を異方性エッチングし、配線トレンチ３２を第１のハードマスク２２上まで開口する（図１１（ｂ））。
次いで、第２のハードマスク２２をマスクとして、第１のハードマスク２０を途中まで、膜厚で例えば２０ｎｍ程度、等方的にエッチングする。このときのエッチング条件は、ポーラスシリカ膜１８ｂに対する第１のハードマスク２０のエッチング選択比が十分に大きくなる条件、例えば、Ｈ２ガスの流量を３００ｓｃｃｍ、ＣＦ４ガスの流量を３ｓｃｃｍ、処理室内圧力を３００ｍＴｏｒｒ、パワーを１００Ｗとする。
第１のハードマスク２０を等方的にエッチングすることにより、第１のハードマスク２０の表面から深さ方向に、ビアホール２６の側壁部分から水平方向に、それぞれエッチングが進行する。したがって、第１のハードマスク２０のエッチングを途中で停止すると、ビアホール２６周辺部には層間絶縁膜１８の上面部が露出し、ビアホール２６周辺部を除く配線トレンチ３２内における第１のハードマスク２０の膜厚が減少する（図１２（ａ））。
次いで、第２のハードマスク２２をマスクとして、配線トレンチ３２内に残存する第１のハードマスク２０を異方性エッチングする。この際、層間絶縁膜１８、少なくともポーラスシリカ膜１８ｂに対する第１のハードマスク２０のエッチング選択比が小さくなるエッチング条件を用いて、第１のハードマスク２０をエッチングする。エッチング条件は、例えば、ＣＨＦ３ガスの流量を３０ｓｃｃｍ、Ｏ２ガスの流量を５ｓｃｃｍ、Ｎ２ガスの流量を１５ｓｃｃｍ、処理室内圧力を１５ｍＴｏｒｒ、パワーを２００Ｗとする。
これにより、配線トレンチ３２は、層間絶縁膜１８上まで開口される。また、第１のハードマスク２０が形成されていないビアホール２６の周辺部ではポーラスシリカ膜１８ｂがエッチングされる。これにより、ポーラスシリカ膜１８ｂ表面側のビアホール２６周辺部には、エッチング前の第１のハードマスク２０の形状を反映して図示するような幅広部分３４が形成される（図１２（ｂ））。幅広部分３４の開口径は、例えば１４０ｎｍ程度となる。
次いで、第２のハードマスク２２をマスクとして、ポーラスシリカ膜１８ｂ、ＳｉＯＣＨ膜１８ａ及びストッパ層１６を異方性エッチングし、ビアホール２６及び配線トレンチ３２を掘り下げる。エッチング条件は、例えば、ＣＦ４ガスの流量を１００ｓｃｃｍ、ＣＨＦ３ガスの流量を５０ｓｃｃｍ、処理室内圧力を２００ｍＴｏｒｒ、パワーを５００Ｗとする。
これにより、配線トレンチ３２がＳｉＯＣＨ膜１８ａ上まで開口される。また、ＳｉＯＣＨ膜１８ａ及びストッパ層１６には、配線トレンチ３２側に幅広部分３４を有し、配線層１４に達するビアホール２６が形成される（図１３（ａ））。
次いで、バリアメタル及びＣｕシードをスパッタ法により堆積し、Ｃｕメッキを行う。これにより、ビアホール２６及び配線トレンチ３２をバリアメタル３６及びＣｕ膜３８により埋め込む。
次いで、Ｃｕ膜３８、バリアメタル３６及び第２のハードマスク２２を、第１のハードマスク２０が露出するまでＣＭＰ法により研磨し、Ｃｕ膜３８及びバリアメタル３６をビアホール２６内及び配線トレンチ３２内に選択的に残存させる。こうして、ビアホール２６内及び配線トレンチ３２内に、バリアメタル３６及びＣｕ膜３８よりなり、配線層１４に接続された配線層４０を形成する（図１２（ｂ））。
このように、本実施形態によれば、デュアルダマシン法により配線層を形成するに際し、主としてビアホールを形成するために用いる第１のハードマスクを、層間絶縁膜に対してエッチング選択比が十分に大きな条件で等方性エッチングした後、層間絶縁膜に対してエッチング選択比が小さい条件で異方性エッチングすることにより、配線トレンチ形成領域の第１のハードマスクを除去するので、配線トレンチ側に幅広部分を有するビアホールを形成することができる。これにより、ビアホール内へバリアメタル及びＣｕ膜を容易に堆積することができ、ボイドなどの埋め込み不良が生じることを抑制することができる。したがって、配線の信頼性を向上することができる。
［第３実施形態］
本発明の第３実施形態による半導体装置の製造方法について図１４乃至図１６を用いて説明する。図１４乃至図１６は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、図１乃至図１３に示す第１及び第２実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
本実施形態では、３層構造のハードマスクを用いてビアホール及び配線トレンチを形成する他の半導体装置の製造方法について説明する。
まず、例えば図９（ａ）乃至図１１（ａ）に示す第２実施形態による半導体装置の製造方法と同様にして、層間絶縁膜１８上に第１のハードマスク２０、第２のハードマスク２２及び第３のハードマスク４２を形成後、層間絶縁膜１８の途中まで達するビアホール２６と、第２のハードマスク２２上に達する配線トレンチ３２とを形成する（図１４（ａ））。
第１のハードマスク２０は、主として層間絶縁膜１８にビアホールを形成する際にマスクとして用いる膜である。また、第２のハードマスクは、主として層間絶縁膜１８に配線トレンチを形成する際にマスクとして用いる膜である。したがって、これらハードマスクの構成材料は、層間絶縁膜１８に対してエッチング選択性を確保しうる材料から選択する。第１のハードマスク２０と第２のハードマスク２２、第２のハードマスクと第３のハードマスクは、互いにエッチング選択性を確保しうる材料により構成する。
次いで、第３のハードマスク４２をマスクとして、第１のハードマスク２０をストッパとして、第２のハードマスク２２を等方的にエッチングする。このときのエッチング条件は、第１のハードマスク２２に対する第２のハードマスク２２のエッチング選択比が十分に大きくなる条件、例えば、Ｃ４Ｆ６ガスの流量を５０ｓｃｃｍ、Ｏ２ガスの流量を２０ｓｃｃｍ、Ａｒガスの流量を３００ｓｃｃｍ、処理室内圧力を２００ｍＴｏｒｒ、パワーを５００Ｗとする。
第２のハードマスク２２を等方的にエッチングすることにより、第２のハードマスク２２の表面から深さ方向に、ビアホール２６の側壁部分から水平方向に、それぞれエッチングが進行する。したがって、第２のハードマスク２２のエッチングを途中で停止すると、ビアホール２６周辺部には第１のハードマスク２０の上面部が露出し、ビアホール２６周辺部を除く配線トレンチ３２内における第２のハードマスク２２の膜厚が減少する（図１４（ｂ））。
次いで、第２のハードマスク２２をマスクとして、層間絶縁膜１８をストッパとして、第１のハードマスク２０を異方性エッチングする。このときのエッチング条件は、第１のハードマスク２２に対する第２のハードマスク２２のエッチング選択比が小さくなる条件、例えば、ＣＨ２Ｆ２ガスの流量を３０ｓｃｃｍ、Ｏ２ガスの流量を１０ｓｃｃｍ、Ｎ２ガスの流量を１００ｓｃｃｍ、処理室内圧力を２０ｍＴｏｒｒ、パワーを２００Ｗとする。
本工程における第１のハードマスク２０のエッチング量は、第１のハードマスク２０の膜厚程度とし、ビアホール２６周辺部の層間絶縁膜１８が露出した段階で停止する。これにより、ビアホール２６周辺部の第１のハードマスク２０は除去されて層間絶縁膜１８の上面部が露出し、ビアホール２６周辺部を除く配線トレンチ３２内における第１のハードマスク２０の膜厚は減少する（図１５（ａ））。
次いで、第２のハードマスク２２をマスクとして、配線トレンチ３２内に残存する第１のハードマスク２０を異方性エッチングする。この際、層間絶縁膜１８、少なくともポーラスシリカ膜１８ｂに対する第１のハードマスク２０のエッチング選択比が小さくなるエッチング条件を用いて、第１のハードマスク２０をエッチングする。エッチング条件は、例えば、ＣＨＦ３ガスの流量を３０ｓｃｃｍ、Ｏ２ガスの流量を５ｓｃｃｍ、Ｎ２ガスの流量を１５ｓｃｃｍ、処理室内圧力を１５ｍＴｏｒｒ、パワーを２００Ｗとする。
これにより、配線トレンチ３２は、層間絶縁膜１８上まで開口される。また、第１のハードマスク２０が形成されていないビアホール２６の周辺部ではポーラスシリカ膜１８ｂがエッチングされる。これにより、ポーラスシリカ膜１８ｂ表面側のビアホール２６周辺部には、エッチング前の第１のハードマスク２０の形状を反映して図示するような幅広部分３４が形成される（図１５（ｂ））。幅広部分３４の開口径は、例えば１４０ｎｍ程度となる。
次いで、第２のハードマスク２２をマスクとして、ポーラスシリカ膜１８ｂ、ＳｉＯＣＨ膜１８ａ及びストッパ層１６を異方性エッチングし、ビアホール２６及び配線トレンチ３２を掘り下げる。エッチング条件は、例えば、ＣＦ４ガスの流量を１００ｓｃｃｍ、ＣＨＦ３ガスの流量を５０ｓｃｃｍ、処理室内圧力を２００ｍＴｏｒｒ、パワーを５００Ｗとする。
これにより、配線トレンチ３２がＳｉＯＣＨ膜１８ａ上まで開口される。また、ＳｉＯＣＨ膜１８ａ及びストッパ層１６には、配線トレンチ３２側に幅広部分３４を有し、配線層１４に達するビアホール２６が形成される（図１６（ａ））。
次いで、バリアメタル及びＣｕシードをスパッタ法により堆積し、Ｃｕメッキを行う。これにより、ビアホール２６及び配線トレンチ３２をバリアメタル３６及びＣｕ膜３８により埋め込む。
次いで、Ｃｕ膜３８、バリアメタル３６及び第２のハードマスク２２を、第１のハードマスク２０が露出するまでＣＭＰ法により研磨し、Ｃｕ膜３８及びバリアメタル３６をビアホール２６内及び配線トレンチ３２内に選択的に残存させる。こうして、ビアホール２６内及び配線トレンチ３２内に、バリアメタル３６及びＣｕ膜３８よりなり、配線層１４に接続された配線層４０を形成する（図１６（ｂ））。
このように、本実施形態によれば、デュアルダマシン法により配線層を形成するに際し、主として配線トレンチを形成するために用いる第２のハードマスクを、主としてビアホールを形成するために用いる第１のハードマスクに対してエッチング選択比が十分に大きな条件で等方性エッチングした後、第１のハードマスクに対してエッチング選択比が小さい条件で異方性エッチングすることにより、配線トレンチ形成領域の第２のハードマスクを除去し、その後、配線トレンチ内の第１のハードマスクを、層間絶縁膜に対してエッチング選択比が小さい条件で異方性エッチングすることにより除去するので、配線トレンチ側に幅広部分を有するビアホールを形成することができる。これにより、ビアホール内へバリアメタル及びＣｕ膜を容易に堆積することができ、ボイドなどの埋め込み不良が生じることを抑制することができる。したがって、配線の信頼性を向上することができる。
［第４実施形態］
本発明の第４実施形態による半導体装置及びその製造方法について図１７乃至図２４を用いて説明する。図１７は本実施形態による半導体装置の構造を示す概略断面図、図１８乃至図２４は本実施形態による半導体装置の製造方法を示す工程断面図である。なお、図１乃至図１６に示す第１乃至第３実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し説明を省略し或いは簡潔にする。
はじめに、本実施形態による半導体装置の構造について図１７を用いて説明する。
層間絶縁膜１２に埋め込まれた配線層１４を有する基板１０上には、ストッパ層１６と、ＳｉＯＣＨ膜１８ａ及び有機絶縁膜１８ｃよりなる層間絶縁膜１８と、第１のハードマスク２０とが形成されている。
第１のハードマスク２０及び有機絶縁膜１８ｃには、配線トレンチ３２が形成されている。ＳｉＯＣＨ膜１８ａ及びストッパ層１６には、配線層１４に達し、配線トレンチ３２側に幅広部分３４を有するビアホール２６が形成されている。ビアホール２６及び配線トレンチ３２内には、バリアメタル３６及びＣｕ膜３８よりなり、ビアホール２６を介して配線層１４に接続された配線層４０が埋め込まれている。
このように、本実施形態による半導体装置は、層間絶縁膜１８が、ＳｉＯＣＨ膜１８ａ及び有機絶縁膜１８ｃとにより構成されているほかは、図１に示す第１実施形態による半導体装置と同様である。このようにして半導体装置を構成することにより、ビアホール２６の配線トレンチ３２側に幅広部分３４を設けることにより、ビアホール２６の間口を広げることができる。これにより、ビアホール２６内へバリアメタル３６及びＣｕ膜３８を容易に堆積することができ、埋め込み不良が生じることを抑制することができる。したがって、配線の信頼性を向上することができる。
次に、本実施形態による半導体装置の製造方法について図１８乃至図２４を用いて説明する。なお、本実施形態による半導体装置のように層間絶縁膜１８が有機絶縁膜１８ｃを含む場合、第１乃至第３実施形態による半導体装置の製造方法を適用すると、ＡｒＦフォトレジスト膜２４，３０をアッシングにより除去する際に有機絶縁膜１８ｃもエッチングされてしまう。そこで、層間絶縁膜１８が有機絶縁膜１８ｃを含む場合には、この点を考慮する必要がある。
まず、基板１０上に、例えばプラズマＣＶＤ法により、例えば膜厚５０ｎｍのＳｉＣＨ膜を堆積する。これにより、基板１０上に、ＳｉＣＨ膜よりなるストッパ層１６を形成する。
次いで、ストッパ層１６上に、例えばプラズマＣＶＤ法により、例えば膜厚１６０ｎｍのＳｉＯＣＨ膜１８ａを形成する。
次いで、ＳｉＯＣＨ膜１８ａ上に、例えばスピンコート法により、例えば膜厚１５０ｎｍの有機系ポリマー（例えば、ダウ・ケミカル社製の有機系ポリマーＳｉＬＫ（登録商標））よりなる有機絶縁膜１８ｃを形成する。
こうして、ストッパ層１６上に、ＳｉＯＣＨ膜１８ａ及び有機絶縁膜１８ｃよりなる層間絶縁膜１８を形成する。
次いで、層間絶縁膜１８上に、例えばプラズマＣＶＤ法により、例えば膜厚５０ｎｍのＳｉＣＯＨ膜と、例えば膜厚１００ｎｍのＳｉＯ２膜と、例えば膜厚７０ｎｍのＳｉＣＨ膜とを成長する。これにより、ＳｉＣＯＨ膜よりなる第１のハードマスク２０と、ＳｉＯ２膜よりなる第２のハードマスク２２と、ＳｉＣＨ膜よりなる第３のハードマスク４２とを形成する。
第１のハードマスク２０は、主として層間絶縁膜１８にビアホールを形成する際にマスクとして用いる膜である。また、第２のハードマスクは、主として層間絶縁膜１８に配線トレンチを形成する際にマスクとして用いる膜である。したがって、これらハードマスクの構成材料は、層間絶縁膜１８に対してエッチング選択性を確保しうる材料から選択する。第１のハードマスク２０と第２のハードマスク２２、第２のハードマスクと第３のハードマスクは、互いにエッチング選択性を確保しうる材料により構成する。本実施形態のようにエッチング対象となる層間絶縁膜１８が有機絶縁膜を含む場合、第１乃至第３のハードマスクとしては、ＳｉＯ、ＳｉＮ、ＳｉＣＯＨ、ＳｉＣＨなどを適用することが好ましい。
次いで、第３のハードマスク４２上に、フォトリソグラフィにより、ビア部形成領域を露出するＡｒＦレジスト膜２４を形成する（図１８（ａ））。ＡｒＦレジスト膜２４の膜厚は例えば３００ｎｍとし、ビア部形成領域の開口径は例えば１００ｎｍφとする。
次いで、ＡｒＦレジスト膜２４をマスクとして、第３のハードマスク４２及び第２のハードマスク２２を順次異方性エッチングし、ビアホール２６を第２のハードマスク２２まで開口する。
次いで、例えばアッシングにより、ＡｒＦレジスト膜２４を除去する（図１８（ｂ））。
次いで、例えばスピンコート法により例えば膜厚１μｍの樹脂膜を形成後、この樹脂膜を例えば酸素プラズマを用いたドライエッチングによりエッチバックする。これにより、ビアホール２６内に樹脂膜２８を充填し、表面を平坦化する。
次いで、樹脂膜２８が埋め込まれた第３のハードマスク４２上に、フォトリソグラフィにより、配線トレンチ形成領域を露出するＡｒＦレジスト膜３０を形成する（図１９（ａ））。ＡｒＦレジスト膜３０の膜厚は、例えば３００ｎｍとする。
次いで、ＡｒＦレジスト膜３０をマスクとして、第２のハードマスク２２及び樹脂膜２８をストッパとして、第３のハードマスク４２を異方性エッチングし、配線トレンチ３２を第２のハードマスク２２上まで開口する。
次いで、例えばアッシングにより、ＡｒＦレジスト膜３０及び樹脂膜２８を除去する（図１９（ｂ））。
次いで、第２のハードマスク２２及び第３のハードマスク４２をマスクとして、有機絶縁膜１８ｃをストッパとして、第１のハードマスク２０を異方性エッチングし、ビアホール２６を有機絶縁膜１８ｃ上まで開口する（図２０（ａ））。
次いで、第２のハードマスク２２及び第３のハードマスク４２をマスクとして、ＳｉＯＣＨ膜１８ａをストッパとして、有機絶縁膜１８ｃを異方性エッチングし、ビアホール２６をＳｉＯＣＨ膜１８ａ上まで開口する（図２０（ｂ））。
次いで、第１のハードマスク２０及び第３のハードマスク４２をマスクとして、第２のハードマスク２２及びＳｉＯＣＨ膜１８ａを異方性エッチングし、配線トレンチ３２を第１のハードマスク２２上まで開口するとともに、ビアホールをＳｉＯＣＨ膜１８ａの途中まで開口する（図２１（ａ））。
次いで、第２のハードマスク２２をマスクとして、第１のハードマスク２０を途中まで、膜厚で例えば２０ｎｍ程度、等方的にエッチングする。このときのエッチング条件は、有機絶縁膜１８ｃに対する第１のハードマスク２０のエッチング選択比が十分に大きくなる条件、例えば、ＣＨ２Ｆ２ガスの流量を３０ｓｃｃｍ、Ｏ２ガスの流量を５ｓｃｃｍ、Ｎ２ガスの流量を１００ｓｃｃｍ、処理室内圧力を１００ｍＴｏｒｒ、パワーを２００Ｗとする。
第１のハードマスク２０を等方的にエッチングすることにより、第１のハードマスク２０の表面から深さ方向に、ビアホール２６の側壁部分から水平方向に、それぞれエッチングが進行する。したがって、第１のハードマスク２０のエッチングを途中で停止すると、ビアホール２６周辺部には層間絶縁膜１８の上面部が露出し、ビアホール２６周辺部を除く配線トレンチ３２内における第１のハードマスク２０の膜厚が減少する（図２１（ｂ））。なお、第３のハードマスク４２は、第１のハードマスク２２のエッチングの際に除去される。
次いで、第２のハードマスク２２をマスクとして、配線トレンチ３２内に残存する第１のハードマスク２０を異方性エッチングする。この際、層間絶縁膜１８、少なくとも有機絶縁膜１８ｃに対する第１のハードマスク２０のエッチング選択比が小さくなるエッチング条件を用いて、第１のハードマスク２０をエッチングする。エッチング条件は、例えば、ＣＨ２Ｆ２ガスの流量を５０ｓｃｃｍ、Ｏ２ガスの流量を１０ｓｃｃｍ、Ｎ２ガスの流量を１００ｓｃｃｍ、処理室内圧力を２０ｍＴｏｒｒ、パワーを２００Ｗとする。
これにより、配線トレンチ３２は、層間絶縁膜１８上まで開口される。また、第１のハードマスク２０が形成されていないビアホール２６の周辺部では有機絶縁膜１８ｃがエッチングされる。これにより、有機絶縁膜１８ｃ表面側のビアホール２６周辺部には、エッチング前の第１のハードマスク２０の形状を反映して図示するような幅広部分３４が形成される（図２２（ａ））。幅広部分３４の開口径は、例えば１４０ｎｍ程度となる。
次いで、第２のハードマスク２２をマスクとして、有機絶縁膜１８ｃを異方性エッチングする。エッチング条件は、例えば、ＮＨ３ガスの流量を３００ｓｃｃｍ、処理室内圧力を３００ｍＴｏｒｒ、パワーを２００Ｗとする。
これにより、ビアホール２６の幅広部分３４がＳｉＯＣＨ膜１８ａ上まで達する（図２２（ｂ））。
次いで、第２のハードマスク２２及び有機絶縁膜１８ｃをマスクとしてＳｉＯＣＨ膜１８ａを異方性エッチングする。エッチング条件は、例えば、Ｃ４Ｆ６ガスの流量を３０ｓｃｃｍ、Ｏ２ガスの流量を５ｓｃｃｍ、Ｎ２ガスの流量を３００ｓｃｃｍ、処理室内圧力を３０ｍＴｏｒｒ、パワーを１０００Ｗとする。
これにより、ビアホール２６の幅広部分３４がＳｉＯＣＨ膜１８ａの上面部に形成される（図２３（ａ））。
次いで、第２のハードマスク２２をマスクとして、有機絶縁膜１８ｃを異方性エッチングする。エッチング条件は、例えば、ＮＨ３ガスの流量を３００ｓｃｃｍ、処理室内圧力を５０ｍＴｏｒｒ、パワーを３００Ｗとする。
これにより、配線トレンチ３２をＳｉＯＣＨ膜１８ａ上まで開口する（図２３（ｂ））。
次いで、第２のハードマスク２２をマスクとして、ストッパ層１６を異方性エッチングする。エッチング条件は、例えば、ＣＦ４ガスの流量を１００ｓｃｃｍ、ＣＨＦ３ガスの流量を５０ｓｃｃｍ、処理室内圧力を２００ｍＴｏｒｒ、パワーを５００Ｗとする。
これにより、ＳｉＯＣＨ膜１８ａ及びストッパ層１６には、配線トレンチ３２側に幅広部分３４を有し、配線層１４に達するビアホール２６が形成される（図２４（ａ））。
次いで、バリアメタル及びＣｕシードをスパッタ法により堆積し、Ｃｕメッキを行う。これにより、ビアホール２６及び配線トレンチ３２をバリアメタル３６及びＣｕ膜３８により埋め込む。
次いで、Ｃｕ膜３８、バリアメタル３６及び第２のハードマスク２２を、第１のハードマスク２０が露出するまでＣＭＰ法により研磨し、Ｃｕ膜３８及びバリアメタル３６をビアホール２６内及び配線トレンチ３２内に選択的に残存させる。こうして、ビアホール２６内及び配線トレンチ３２内に、バリアメタル３６及びＣｕ膜３８よりなり、配線層１４に接続された配線層４０を形成する（図２４（ｂ））。
このように、本実施形態によれば、デュアルダマシン法により配線層を形成するに際し、主としてビアホールを形成するために用いる第１のハードマスクを、層間絶縁膜に対してエッチング選択比が十分に大きな条件で等方性エッチングした後、層間絶縁膜に対してエッチング選択比が小さい条件で異方性エッチングすることにより、配線トレンチ形成領域の第１のハードマスクを除去するので、配線トレンチ側に幅広部分を有するビアホールを形成することができる。これにより、ビアホール内へバリアメタル及びＣｕ膜を容易に堆積することができ、ボイドなどの埋め込み不良が生じることを抑制することができる。したがって、配線の信頼性を向上することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記第４実施形態では第１のハードマスク２０の等方性エッチングを利用して幅広部分３４を有するビアホール２６を形成したが、第３実施形態の場合のように第２のハードマスク２２の等方性エッチングを利用して幅広部分３４を有するビアホール２６を形成することも可能である。この場合、図２０（ｂ）に示す工程において、第２のハードマスク２２を等方性エッチングしてその形状を図１４（ｂ）に示すと同様の形状に成形し、第２のハードマスク２２及び第１のハードマスクを異方性エッチングしてそれらの形状を図１５（ａ）に示すと同様の形状に成形した後、図２１（ｂ）以降の工程を行うようにすればよい。
また、上記第１乃至第３実施形態では、ＳｉＯＣＨ膜１８ａとポーラスシリカ膜１８ｂとの積層膜により層間絶縁膜１８を構成し、上記第４の実施形態では、ＳｉＯＣＨ膜１８ａとＳｉＬＫよりなる有機絶縁膜１８ｃとの積層膜により層間絶縁膜１８を構成したが、層間絶縁膜を構成する材料はこれらに限定されるものではない。層間絶縁膜を構成する材料は、要求される誘電率や強度等に応じて適宜選択することができる。
低誘電率の無機系絶縁膜としては、例えば、ポーラスシリカ膜、ポーラスＳｉＯＣ膜、ポーラスＳｉＯＣＨ膜等を適用することができる。また、低誘電率の有機系絶縁膜としては、例えば、ダウ・ケミカル社製の有機系ポリマーＳｉＬＫ（登録商標）、ハネウェル社製の有機系ポリマーＦＬＡＲＥ（登録商標）等を適用することができる。
また、層間絶縁膜１８は２層構造である必要はなく、１層の絶縁膜により構成するようにしてもよい。また、３層以上の積層膜で構成するようにしてもよい。また、積層構造とした場合には、層間に中間ストッパ層を挿入するようにしてもよい。
以上詳述した通り、本発明の特徴をまとめると以下の通りとなる。
（付記１） 基板上に、絶縁膜と、第１のマスクと、前記第１のマスクとはエッチング特性の異なる第２のマスクとを順次形成する工程と、
ビアホール形成領域の前記第１のマスク及び前記第２のマスクを除去する工程と、
前記ビアホール形成領域の前記絶縁膜を途中まで異方性エッチングする工程と、
前記ビアホール形成領域を含む配線トレンチ形成領域の前記第２のマスクを除去する工程と、
前記ビアホール形成領域の周辺部に前記絶縁膜の上面が露出し、前記周辺部を除く前記配線トレンチ形成領域内の前記第１のマスクが残存するように、前記第２のマスクをマスクとして前記第１のマスクを等方性エッチングする工程と、
前記第２のマスクをマスクとして前記第１のマスク及び前記絶縁膜を異方性エッチングし、前記絶縁膜に、上部に幅広部を有するビアホールと、前記ビアホールの前記幅広部に接続された配線トレンチとを形成する工程と、
前記ビアホール内及び前記配線トレンチ内に、配線層を埋め込む工程と
を有することを特徴とする半導体装置の製造方法。
（付記２） 付記１記載の半導体装置の製造方法において、
前記ビアホール及び前記配線トレンチを形成する工程は、
前記絶縁膜に対するエッチング選択比が小さい条件で前記第１のマスクを異方性エッチングし、前記絶縁膜上の前記第１のマスクをエッチングするとともに、前記周辺部の前記絶縁膜を選択的にエッチングして前記幅広部を形成する工程と、
前記絶縁膜を更に異方性エッチングし、前記ビアホールを前記基板まで掘り下げるとともに前記配線トレンチを形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記３） 付記１又は２記載の半導体装置の製造方法において、
前記ビアホール形成領域の前記第２のマスク及び前記第１のマスクを除去する工程は、
前記第２のマスク上に、前記ビアホール形成領域を露出するフォトレジスト膜を形成する工程と、
前記フォトレジスト膜をマスクとして、前記ビアホール形成領域の前記第２のマスク及び前記第１のマスクを異方性エッチングする工程を有し、
前記ビアホール形成領域の前記絶縁膜を異方性エッチングする工程では、前記フォトレジスト膜、前記第２のマスク及び前記第１のマスクをマスクとして、前記絶縁膜をエッチングする
ことを特徴とする半導体装置の製造方法。
（付記４） 付記１又は２記載の半導体装置の製造方法において、
前記ビアホール形成領域の前記第２のマスク及び前記第１のマスクを除去する工程は、
前記第２のマスク上に、前記ビアホール形成領域を露出するフォトレジスト膜を形成する工程と、
前記フォトレジスト膜をマスクとして、前記ビアホール形成領域の前記第２のマスクを異方性エッチングする工程と、
前記フォトレジスト膜を除去する工程と、
前記第２のマスクをマスクとして、前記ビアホール形成領域の前記第１のマスクを異方性エッチングする工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記５） 付記１乃至４のいずれか１項に記載の半導体装置の製造方法において、
前記第２のマスク上に、前記第２のマスクとはエッチング特性の異なる第３のマスクを形成する工程と、
前記配線トレンチ形成領域の前記第３のマスクを除去する工程とを更に有し、
前記配線トレンチ形成領域の前記第２のマスクを除去する工程では、前記第３のマスクをマスクとして、前記第２のマスクを異方性エッチングする
ことを特徴とする半導体装置の製造方法。
（付記６） 付記１乃至５のいずれか１項に記載の半導体装置の製造方法において、
前記第１のマスクを等方性エッチングする工程における前記第１のマスクのエッチング量を制御することにより、前記ビアホールの前記幅広部分の形状を制御する
ことを特徴とする半導体装置の製造方法。
（付記７） 基板上に、絶縁膜と、第１のマスクと、前記第１のマスクとはエッチング特性の異なる第２のマスクと、前記第２のマスクとはエッチング特性の異なる第３のマスクとを順次形成する工程と、
ビアホール形成領域の前記第１のマスク、前記第２のマスク及び前記第３のマスクを除去する工程と、
前記ビアホール形成領域の前記絶縁膜を途中まで異方性エッチングする工程と、
前記ビアホール形成領域を含む配線トレンチ形成領域の前記第３のマスクを除去する工程と、
前記ビアホール形成領域の周辺部に前記第１のマスクの上面が露出し、前記周辺部を除く前記配線トレンチ形成領域内の前記第２のマスクが残存するように、前記第３のマスクをマスクとして前記第２のマスクを等方性エッチングする工程と、
前記第３のマスクをマスクとして前記第２のマスク、前記第１のマスク及び前記絶縁膜を異方性エッチングし、前記絶縁膜に、上部に幅広部を有するビアホールと、前記ビアホールの前記幅広部に接続された配線トレンチとを形成する工程と、
前記ビアホール内及び前記配線トレンチ内に、配線層を埋め込む工程と
を有することを特徴とする半導体装置の製造方法。
（付記８） 付記７記載の半導体装置の製造方法において、
前記ビアホール及び前記配線トレンチを形成する工程は、
前記第１のマスクに対するエッチング選択比が小さい条件で前記第２のマスクを異方性エッチングし、前記第１のマスク上の前記第２のマスクをエッチングするとともに、前記周辺部の前記第１のマスクを選択的にエッチングする工程と、
前記絶縁膜に対するエッチング選択比が小さい条件で前記第１のマスクを異方性エッチングし、前記絶縁膜上の前記第１のマスクをエッチングするとともに、前記周辺部の前記絶縁膜を選択的にエッチングして前記幅広部を形成する工程と、
前記絶縁膜を更に異方性エッチングし、前記ビアホールを前記基板まで掘り下げるとともに前記配線トレンチを形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記９） 付記７又は８記載の半導体装置の製造方法において、
前記ビアホール形成領域の前記第３のマスク、前記第２のマスク及び前記第１のマスクを除去する工程は、
前記第３のマスク上に、前記ビアホール形成領域を露出するフォトレジスト膜を形成する工程と、
前記フォトレジスト膜をマスクとして、前記ビアホール形成領域の前記第３のマスク、前記第２のマスク及び前記第１のマスクを異方性エッチングする工程を有し、
前記ビアホール形成領域の前記絶縁膜を異方性エッチングする工程では、前記フォトレジスト膜、前記第３のマスク、前記第２のマスク及び前記第１のマスクをマスクとして、前記絶縁膜をエッチングする
ことを特徴とする半導体装置の製造方法。
（付記１０） 付記７又は８記載の半導体装置の製造方法において、
前記ビアホール形成領域の前記第３のマスク、前記第２のマスク及び前記第１のマスクを除去する工程は、
前記第３のマスク上に、前記ビアホール形成領域を露出するフォトレジスト膜を形成する工程と、
前記フォトレジスト膜をマスクとして、前記ビアホール形成領域の前記第３のマスク及び前記第２のマスクを異方性エッチングする工程と、
前記フォトレジスト膜を除去する工程と、
前記第３のマスク及び前記第２のマスクをマスクとして、前記ビアホール形成領域の前記第１のマスクを異方性エッチングする工程とを有する
ことを特徴とする半導体装置の製造方法。
（付記１１） 付記７乃至１０のいずれか１項に記載の半導体装置の製造方法において、
前記第２のマスクを等方性エッチングする工程における前記第２のマスクのエッチング量を制御することにより、前記ビアホールの前記幅広部分の形状を制御する
ことを特徴とする半導体装置の製造方法。
（付記１２） 基板上に形成され、前記基板に達するビアホールと、前記ビアホールの上部に連続して設けられた配線トレンチとが形成された絶縁膜と、前記絶縁膜の前記ビアホール及び前記配線トレンチに埋め込まれ一体形成された配線層とを有する半導体装置であって、
前記ビアホールは、前記配線トレンチ側の端部に、前記基板側の開口径よりも広い幅広部を有する
ことを特徴とする半導体装置。
（付記１３） 付記１２記載の半導体装置において、
前記幅広部は、前記配線トレンチの幅よりも狭い
ことを特徴とする半導体装置。
本発明の第１実施形態による半導体装置の構造を示す概略断面図である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その７）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第３実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第４実施形態による半導体装置の構造を示す概略断面図である。 本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その４）である。 本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その５）である。 本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その６）である。 本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その７）である。
符号の説明
１０…基板
１２，１８…層間絶縁膜
１４，４０…配線層
１６…ストッパ層
１８ａ…ＳｉＯＣＨ膜
１８ｂ…ポーラスシリカ膜
１８ｃ…有機絶縁膜
２０…第１のハードマスク
２２…第２のハードマスク
２４，３０…ＡｒＦフォトレジスト膜
２６…ビアホール
２８…樹脂膜
３２…配線トレンチ
３４…幅広部分
３６…バリアメタル
３８…Ｃｕ膜
４２…第３のハードマスク

Claims (9)

  1. 基板上に、絶縁膜と、第１のマスクと、前記第１のマスクとはエッチング特性の異なる第２のマスクとを順次形成する工程と、
    ビアホール形成領域の前記第１のマスク及び前記第２のマスクを除去する工程と、
    前記ビアホール形成領域の前記絶縁膜を途中まで異方性エッチングする工程と、
    前記ビアホール形成領域を含む配線トレンチ形成領域の前記第２のマスクを除去する工程と、
    前記ビアホール形成領域の周辺部に前記絶縁膜の上面が露出し、前記周辺部を除く前記配線トレンチ形成領域内の前記第１のマスクが残存するように、前記第２のマスクをマスクとして前記第１のマスクを等方性エッチングする工程と、
    前記第２のマスクをマスクとして前記第１のマスク及び前記絶縁膜を異方性エッチングし、前記絶縁膜に、上部に幅広部を有するビアホールと、前記ビアホールの前記幅広部に接続された配線トレンチとを形成する工程と、
    前記ビアホール内及び前記配線トレンチ内に、配線層を埋め込む工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記ビアホール及び前記配線トレンチを形成する工程は、
    前記絶縁膜に対するエッチング選択比が小さい条件で前記第１のマスクを異方性エッチングし、前記絶縁膜上の前記第１のマスクをエッチングするとともに、前記周辺部の前記絶縁膜を選択的にエッチングして前記幅広部を形成する工程と、
    前記絶縁膜を更に異方性エッチングし、前記ビアホールを前記基板まで掘り下げるとともに前記配線トレンチを形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  3. 請求項１又は２記載の半導体装置の製造方法において、
    前記ビアホール形成領域の前記第２のマスク及び前記第１のマスクを除去する工程は、
    前記第２のマスク上に、前記ビアホール形成領域を露出するフォトレジスト膜を形成する工程と、
    前記フォトレジスト膜をマスクとして、前記ビアホール形成領域の前記第２のマスク及び前記第１のマスクを異方性エッチングする工程を有し、
    前記ビアホール形成領域の前記絶縁膜を異方性エッチングする工程では、前記フォトレジスト膜、前記第２のマスク及び前記第１のマスクをマスクとして、前記絶縁膜をエッチングする
    ことを特徴とする半導体装置の製造方法。
  4. 請求項１又は２記載の半導体装置の製造方法において、
    前記ビアホール形成領域の前記第２のマスク及び前記第１のマスクを除去する工程は、
    前記第２のマスク上に、前記ビアホール形成領域を露出するフォトレジスト膜を形成する工程と、
    前記フォトレジスト膜をマスクとして、前記ビアホール形成領域の前記第２のマスクを異方性エッチングする工程と、
    前記フォトレジスト膜を除去する工程と、
    前記第２のマスクをマスクとして、前記ビアホール形成領域の前記第１のマスクを異方性エッチングする工程とを有する
    ことを特徴とする半導体装置の製造方法。
  5. 請求項１乃至４のいずれか１項に記載の半導体装置の製造方法において、
    前記第２のマスク上に、前記第２のマスクとはエッチング特性の異なる第３のマスクを形成する工程を更に有し、
    前記配線トレンチ形成領域の前記第２のマスクを除去する工程では、前記配線トレンチ形成領域の前記第３のマスクを除去し、前記第３のマスクをマスクとして、前記第２のマスクを異方性エッチングする
    ことを特徴とする半導体装置の製造方法。
  6. 請求項１乃至５のいずれか１項に記載の半導体装置の製造方法において、
    前記第１のマスクを等方性エッチングする工程における前記第１のマスクのエッチング量を制御することにより、前記ビアホールの前記幅広部分の形状を制御する
    ことを特徴とする半導体装置の製造方法。
  7. 基板上に、絶縁膜と、第１のマスクと、前記第１のマスクとはエッチング特性の異なる第２のマスクと、前記第２のマスクとはエッチング特性の異なる第３のマスクとを順次形成する工程と、
    ビアホール形成領域の前記第１のマスク、前記第２のマスク及び前記第３のマスクを除去する工程と、
    前記ビアホール形成領域の前記絶縁膜を途中まで異方性エッチングする工程と、
    前記ビアホール形成領域を含む配線トレンチ形成領域の前記第３のマスクを除去する工程と、
    前記ビアホール形成領域の周辺部に前記第１のマスクの上面が露出し、前記周辺部を除く前記配線トレンチ形成領域内の前記第２のマスクが残存するように、前記第３のマスクをマスクとして前記第２のマスクを等方性エッチングする工程と、
    前記第３のマスクをマスクとして前記第２のマスク、前記第１のマスク及び前記絶縁膜を異方性エッチングし、前記絶縁膜に、上部に幅広部を有するビアホールと、前記ビアホールの前記幅広部に接続された配線トレンチとを形成する工程と、
    前記ビアホール内及び前記配線トレンチ内に、配線層を埋め込む工程と
    を有することを特徴とする半導体装置の製造方法。
  8. 請求項７記載の半導体装置の製造方法において、
    前記ビアホール及び前記配線トレンチを形成する工程は、
    前記第１のマスクに対するエッチング選択比が小さい条件で前記第２のマスクを異方性エッチングし、前記第１のマスク上の前記第２のマスクをエッチングするとともに、前記周辺部の前記第１のマスクを選択的にエッチングする工程と、
    前記絶縁膜に対するエッチング選択比が小さい条件で前記第１のマスクを異方性エッチングし、前記絶縁膜上の前記第１のマスクをエッチングするとともに、前記周辺部の前記絶縁膜を選択的にエッチングして前記幅広部を形成する工程と、
    前記絶縁膜を更に異方性エッチングし、前記ビアホールを前記基板まで掘り下げるとともに前記配線トレンチを形成する工程とを有する
    ことを特徴とする半導体装置の製造方法。
  9. 請求項７又は８記載の半導体装置の製造方法において、
    前記第２のマスクを等方性エッチングする工程における前記第２のマスクのエッチング量を制御することにより、前記ビアホールの前記幅広部分の形状を制御する
    ことを特徴とする半導体装置の製造方法。
JP2005157018A 2005-05-30 2005-05-30 半導体装置の製造方法 Expired - Fee Related JP4476171B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005157018A JP4476171B2 (ja) 2005-05-30 2005-05-30 半導体装置の製造方法
TW094127539A TWI290356B (en) 2005-05-30 2005-08-12 Semiconductor device and method for fabricating the same
US11/205,991 US7452795B2 (en) 2005-05-30 2005-08-18 Semiconductor device and method for fabricating the same
KR1020050081868A KR100692471B1 (ko) 2005-05-30 2005-09-02 반도체 장치의 제조 방법
CNB2005100999632A CN100442471C (zh) 2005-05-30 2005-09-12 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005157018A JP4476171B2 (ja) 2005-05-30 2005-05-30 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006332503A JP2006332503A (ja) 2006-12-07
JP4476171B2 true JP4476171B2 (ja) 2010-06-09

Family

ID=37464014

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157018A Expired - Fee Related JP4476171B2 (ja) 2005-05-30 2005-05-30 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7452795B2 (ja)
JP (1) JP4476171B2 (ja)
KR (1) KR100692471B1 (ja)
CN (1) CN100442471C (ja)
TW (1) TWI290356B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070047624A (ko) * 2005-11-02 2007-05-07 주성엔지니어링(주) 박막 패턴 형성 방법
JP2007287304A (ja) * 2006-03-24 2007-11-01 Tdk Corp 微小幅のパターン膜の形成方法及び微小幅の磁極層を備えた薄膜磁気ヘッド
US7615484B2 (en) * 2007-04-24 2009-11-10 Chartered Semiconductor Manufacturing Ltd. Integrated circuit manufacturing method using hard mask
DE102008016425B4 (de) * 2008-03-31 2015-11-19 Advanced Micro Devices, Inc. Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
US8221636B2 (en) * 2008-05-12 2012-07-17 Headway Technologies, Inc. Method of manufacturing magnetic head for perpendicular magnetic recording
DE102008063430B4 (de) * 2008-12-31 2016-11-24 Advanced Micro Devices, Inc. Verfahren zur Herstellung eines Metallisierungssystem eines Halbleiterbauelements mit zusätzlich verjüngten Übergangskontakten
JP2010171081A (ja) * 2009-01-20 2010-08-05 Toshiba Corp 半導体装置及びその製造方法
US8592304B2 (en) * 2010-04-08 2013-11-26 United Microelectronics Corp. Method for filling metal
CN102299096B (zh) * 2010-06-22 2017-08-01 中国科学院微电子研究所 半导体器件的接触的制造方法及具有该接触的半导体器件
JP5171909B2 (ja) * 2010-09-16 2013-03-27 株式会社東芝 微細パターンの形成方法
US8859418B2 (en) * 2012-01-11 2014-10-14 Globalfoundries Inc. Methods of forming conductive structures using a dual metal hard mask technique
CN103531526B (zh) * 2012-07-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 金属互连结构及其制作方法
JP6061610B2 (ja) * 2012-10-18 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9064850B2 (en) * 2012-11-15 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via formation with improved topography control
KR102447671B1 (ko) * 2016-02-17 2022-09-27 삼성전자주식회사 배선 구조물 형성 방법 및 반도체 장치의 제조 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05218209A (ja) 1992-02-05 1993-08-27 Nec Corp 半導体装置及びその製造方法
US5453403A (en) 1994-10-24 1995-09-26 Chartered Semiconductor Manufacturing Pte, Ltd. Method of beveled contact opening formation
US5759911A (en) * 1995-08-22 1998-06-02 International Business Machines Corporation Self-aligned metallurgy
KR100265771B1 (ko) * 1998-07-09 2000-10-02 윤종용 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법
JP2000294640A (ja) * 1999-04-09 2000-10-20 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2001168188A (ja) 1999-12-06 2001-06-22 Sony Corp 半導体装置の製造方法
JP4377040B2 (ja) 2000-07-24 2009-12-02 Ｎｅｃエレクトロニクス株式会社 半導体の製造方法
JP4523194B2 (ja) * 2001-04-13 2010-08-11 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7078348B1 (en) * 2001-06-27 2006-07-18 Advanced Micro Devices, Inc. Dual layer patterning scheme to make dual damascene
US20030119305A1 (en) * 2001-12-21 2003-06-26 Huang Robert Y. S. Mask layer and dual damascene interconnect structure in a semiconductor device
KR100600848B1 (ko) * 2001-12-26 2006-07-14 삼성에스디아이 주식회사 평판표시장치 및 그 제조방법
US6764903B1 (en) * 2003-04-30 2004-07-20 Taiwan Semiconductor Manufacturing Co., Ltd Dual hard mask layer patterning method

Also Published As

Publication number Publication date
KR100692471B1 (ko) 2007-03-09
KR20060124531A (ko) 2006-12-05
JP2006332503A (ja) 2006-12-07
TW200642035A (en) 2006-12-01
TWI290356B (en) 2007-11-21
US20060270214A1 (en) 2006-11-30
US7452795B2 (en) 2008-11-18
CN1873944A (zh) 2006-12-06
CN100442471C (zh) 2008-12-10

Similar Documents

Publication Publication Date Title
JP4476171B2 (ja) 半導体装置の製造方法
US9305882B2 (en) Interconnect structures incorporating air-gap spacers
US7589425B2 (en) Method of manufacturing a semiconductor device having damascene structures with air gaps
US6376366B1 (en) Partial hard mask open process for hard mask dual damascene etch
JP3757213B2 (ja) 半導体装置の製造方法
JP2006024811A (ja) 半導体装置の製造方法
US7378340B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2001230317A (ja) 多層配線構造の形成方法及び半導体装置の多層配線構造
US7217663B2 (en) Via hole and trench structures and fabrication methods thereof and dual damascene structures and fabrication methods thereof
JP4293752B2 (ja) 半導体装置の製造方法
JP2011210840A (ja) 半導体装置の製造方法
KR101422944B1 (ko) 자가 정렬된 상호연결부들을 갖춘 반도체 디바이스
JPWO2005013356A1 (ja) 溝配線を有する半導体装置および半導体装置の製造方法
US20010034137A1 (en) Semiconductor device and manufacturing method of the device
JP4278497B2 (ja) 半導体装置の製造方法
JP2005203672A (ja) 半導体装置の製造方法
JP2009004408A (ja) 半導体装置の製造方法
JPWO2007043634A1 (ja) 多層配線の製造方法
JP2012134422A (ja) 半導体装置及びその製造方法
JP2002373937A (ja) 半導体装置及びその製造方法
JP5288734B2 (ja) 半導体装置およびその製造方法
JP2005217223A (ja) 半導体装置の製造方法
US20230178379A1 (en) Film deposition for patterning process
JP4819188B2 (ja) 半導体装置の製造方法
JP2009088013A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080722

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100309

R150 Certificate of patent or registration of utility model

Ref document number: 4476171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees