KR20070047624A - 박막 패턴 형성 방법 - Google Patents

박막 패턴 형성 방법 Download PDF

Info

Publication number
KR20070047624A
KR20070047624A KR1020050104528A KR20050104528A KR20070047624A KR 20070047624 A KR20070047624 A KR 20070047624A KR 1020050104528 A KR1020050104528 A KR 1020050104528A KR 20050104528 A KR20050104528 A KR 20050104528A KR 20070047624 A KR20070047624 A KR 20070047624A
Authority
KR
South Korea
Prior art keywords
gas
etching
frequency power
high frequency
hard mask
Prior art date
Application number
KR1020050104528A
Other languages
English (en)
Inventor
권기청
이내응
박창기
이춘희
김덕호
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020050104528A priority Critical patent/KR20070047624A/ko
Priority to TW095140484A priority patent/TWI461828B/zh
Priority to US11/556,127 priority patent/US7465672B2/en
Priority to CN2006101380037A priority patent/CN1959529B/zh
Publication of KR20070047624A publication Critical patent/KR20070047624A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/11—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having cover layers or intermediate layers, e.g. subbing layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Architecture (AREA)
  • Structural Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 박막 패턴 형성 방법에 관한 것으로, 기판 상에 하드 마스크막과 포토 레지스트 패턴을 적층하는 단계와, 상기 포토 레지스트 패턴을 마스크로하고, 상기 포토 레지스트 패턴 강화 가스를 포함하는 식각 가스를 공급하여 상기 하드 마스크막을 식각하는 단계를 포함하는 박막 패턴 형성 방법을 제공한다. 이때, 193nm이하의 파장에서 사용하는 포토 레지스트 패턴 하부의 하드 마스크막 식각시 CH2F2가스 및 H2가스를 포함하는 식각 가스를 사용하여 포토 레지스트 패턴과 하드 마스크막의 식각 선택비를 높일 수 있다.
포토레지스트, ArF, 하드마스크막, 질화막, 반사 방지막, 식각 가스, 식각 선택비, 식각율

Description

박막 패턴 형성 방법{Method of forming thin film pattern}
도 1a 내지 도 1c는 종래의 ArF(193nm) 레지스트와 하드 마스크 패턴을 이용한 박막 패턴 형성 방법의 문제점을 설명하기 위한 단면 개념도.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 박막 패턴 형성 방법을 설명하기 위한 단면도.
도 3은 본 발명에 따른 하드 마스크막 식각을 위한 장치의 개념도이다.
도 4는 CH2F2 가스의 유량 변화에 따른 식각율을 나타낸 그래프.
도 5는 H2가스의 유량 변화에 따른 식각율을 나타낸 그래프.
도 6은 본 실시예에 따라 하드 마스크막이 식각된 기판의 평면 사진.
도 7 및 도 8은 본 실시예에 따라 하드 마스크막이 식각된 기판의 단면 사진.
<도면의 주요 부분에 대한 부호의 설명>
10, 110 : 반도체 기판 20, 120 : 박막
30, 130 : 하드 마스크막 40, 150 : 포토레지스트 패턴
140 : 반사 방지막
본 발명은 박막 패턴 형성 방법에 관한 것으로, 특히 박막 패턴 형성을 위한 하드 마스크와 감광막 간의 높은 식각 선택비를 갖는 박막 패턴 형성 방법에 관한 것이다.
종래에는 박막 패턴을 형성하기 위해 G-선(436nm) 레지스트 및 I-선(365nm) 레지스트 또는 KrF(248nm) 레지스트를 도포한 다음 마스크를 이용한 포토 리소그라피 공정을 실시하여 포토레지스트 패턴을 형성하고, 이를 식각 마스크로 하는 식각 공정을 실시하여 박막 패턴을 형성하였다.
하지만 소자의 선폭 감소와, 포토 리소그라피 공정 한계로 인해 현재 80nm이하의 선폭에서는 ArF(193nm) 레지스트와 하드 마스크 패턴을 사용하여 초미세 선폭을 갖는 박막 패턴을 형성하고 있다.
도 1a 내지 도 1c는 종래의 ArF(193nm) 레지스트와 하드 마스크 패턴을 이용한 박막 패턴 형성 방법의 문제점을 설명하기 위한 단면 개념도이다.
도 1a를 참조하면, 기판(10) 상에 패터닝 될 박막(20)을 형성한다. 박막(20) 상에 하드 마스크막(30)과 포토레지스트 패턴(40)을 형성한다. 상기의 하드 마스크 막(30)으로는 실리콘 질화막을 사용하고, 상기 포토레지스트 패턴(40)은 ArF 레지스트를 이용한다. 이는 리소그라피 공정의 한계로 인해 레지스트의 두께가 감소하게 되어 기존의 레지스트만으로 충분한 식각 배리어 마스크 역할을 하지 못하기 때문에 레지스트와 박막 사이에 하드 마스크막(30)을 형성하여 이를 식각 마스크로 사용한다.
도 1b 및 도 1c를 참조하면, 하드 마스크막(30)을 식각 마스크로 사용하기 위해 ArF 포토레지스트 패턴(40)을 이용하여 하드 마스크막(30)을 식각하여 하드 마스크막(30)을 패터닝한다. 이후, 패터닝된 ArF 포토레지스트와 하드 마스크막(30)을 식각마스크로 하는 식각을 실시하여 하부 박막을 패터닝한다.
하지만 종래의 하드 마스크막(30) 패턴시 하드 마스크막(30)과 포토레지스트 패턴(40)간의 식각 선택비가 부족하여 마스크막이 침식되어 목표로 하는 형상의 하드 마스크막(30) 패턴을 형성하지 못하는 문제가 발생하였다.
하드 마스크막(30)을 식각하기 위한 기존의 식각 가스로는 플르오로카본계의 가스에 산소(O2)가 혼합된 혼합가스를 사용하였다. 하지만 상술한 혼합 가스를 이용할 경우, 하드 마스크막(30)으로 사용하는 실리콘 질화막과 ArF 포토레지스트간의 식각 선택비가 1.5 : 1 내지 4 : 1 이므로, 하드 마스크막(30)의 식각시 포토레지스트도 함께 식각되는 문제가 발생하거나, 포토레지스트와 동일한 두께의 하드 마스크막(30)을 식각하는 중에 혼합가스에 의해 포토레지스트의 내성이 약화되어 포토레지스트가 무너지게되는 문제가 발생한다.
즉, 도 1a에 도시된 바와 같이 초기의 포토레지스트 패턴(40)간의 폭(A)과 동일한 폭를 갖도록 하드 마스크막(30)과 박막(20)을 패터닝 하여야 하지만, 앞서 설명한 바와 같이 하드 마스크막(30)과 포토레지스트 패턴(40)간의 식각 선택비가 낮기 때문에 도 1b에 도시된 바와 같이 하드 마스크막(30) 식각시 포토레지스트 패턴(40)도 함께 식각되어 목표로 하는 폭(A)에 비해 더 넓은 폭(B)를 갖는 하드 마스크막(30) 패턴이 형성된다. 이후 상술한 넓은 폭을 갖는 하드 마스크막(30) 패턴을 식각마스크로 하는 식각공정을 실시하여 박막(20)을 패터닝 할 경우 초기 목표로 하는 형상의 폭보다 넓은 폭을 갖는 박막 패턴이 형성되는 문제가 발생한다.
또한 도시되지는 않았지만 하드 마스크막(30) 패턴을 위한 식각공정시 포토레지스트의 내성이 약화되어 포토레지스트 패턴(40)이 무너져 내리게 되어 하부의 하드 마스크막(30)이 패터닝 되지 않게 되고 이로인해 박막(20)의 패터닝이 불가능하게 되는 문제가 발생한다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 하드 마스크막과 193nm이하의 미세 선폭 형성용 포토레지스트와의 식각 선택비를 높일 수 있고, 하드 마스크막의 식각율을 향상시킬 수 있는 박막 패턴 형성 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 기판 상에 하드 마스크막과 포토 레지스트 패턴을 적층하는 단계와, 상기 포토 레지스트 패턴을 마스크로하고, 상기 포토 레지스트 패턴 강화 가스를 포함하는 식각 가스를 공급하여 상기 하드 마스크막을 식각하는 단계를 포함하는 박막 패턴 형성 방법을 제공한다.
여기서, 상기 식각 가스는 CHxFy(x,y=1,2,3)가스 및 H2가스를 포함하는 혼합가스를 사용하는 것이 바람직하다.
이때, 상기 하드 마스크막은 실리콘 질화막 및 실리콘 산화막 중 적어도 어느 하나의 막이 단층 또는 다층으로 형성할 수 있다.
상기에서, 상기 포토 레지스트 패턴을 적층하는 단계는, 193nm이하의 파장에서 사용하는 레지스트를 상기 하드 마스크막 상에 도포하는 단계와, 노광 및 현상 공정을 실시하여 상기 레지스트의 일부를 제거하는 단계를 포함하고, 상기 레지스트로 ArF(193nm) 레지스트, F2(157nm) 레지스트 및 EUV(extreme ultraviolet) 레지스트 중 어느 하나의 레지스트를 사용하는 것이 바람직하다.
그리고, 상기 하드 마스크막을 식각하는 단계는, 상기 기판을 식각 장비의 기판 지지 수단 상에 안착하는 단계와, 상기 식각 장치 내부를 50 내지 500mTorr으로 유지하는 단계와, 상기 식각 장비 내부로 CH2F2가스, H2가스 및 Ar가스를 포함하는 식각 가스를 주입하고, 상기 기판 지지 수단에 400KHz 내지 10MHz의 고주파 전원, 10 내지 30MHz의 고주파 전원 및 10 내지 100MHz의 고주파 전원을 인가하여 식각을 실시하는 단계를 포함하는 것이 효과적이다.
상기의 하드 마스크막을 식각하는 단계는, 내부에 기판 지지 수단과 외측 상단에 안테나를 포함하는 식각 장비의 상기 기판 지지 수단 상에 상기 기판을 안착시키는 단계와, 상기 식각 장치 내부를 50 내지 500mTorr으로 유지하는 단계와, 상기 식각 장비 내부로 CH2F2가스, H2가스 및 Ar가스를 포함하는 식각 가스를 주입하고, 상기 기판 지지수단에 400KHz 내지 10MHz의 고주파 전원과 10 내지 30MHz의 고주파 전원을 인가하고, 상기 안테나에 10 내지 100MHz의 고주파 전원을 인가하여 식각을 실시하는 단계를 포함하는 것이 바람직하다.
상술한 상기 CH2F2 가스는 10 내지 100sccm, 상기 H2가스는 20 내지 150sccm 및 상기 Ar 가스는 200 내지 800sccm의 유량으로 주입하는 것이 효과적이다.
여기서, 상기 400KHz 내지 10MHz의 고주파 전원은 100 내지 400와트(W)의 전력으로 인가하고, 상기 10 내지 30MHz의 고주파 전원은 300 내지 600와트(W)의 전력으로 인가하는 것이 효과적이다.
그리고, 상기 하드 마스크막과 상기 포토레지스터 패턴 사이에 반사 방지막이 형성될 수 있다.
상기 기판과 상기 하드 마스크막 사이에 도전성 박막, 절연성 박막 및 실리콘 박막이 형성될 수 있다.
또한, 본 발명에 따른 챔버와, 상기 챔버 내부에 마련된 기판 지지 수단과, 상기 기판 지지 수단에 다수의 플라즈마 전원을 인가하기 위한 다수의 고주파 전원부를 포함하고, 상기 기판 지지수단 상에 하드 마스크막과 포토레지스트 패턴이 적 층된 기판이 안착되고, 상기 챔버 내부에 CH2F2가스, H2가스 및 Ar가스를 포함하는 식각 가스가 주입되는 식각 장치를 제공한다.
여기서 상기 고주파 전원부는, 400KHz 내지 10MHz의 고주파 전원을 인가하는 제 1 고주파 전원부와, 10 내지 30MHz의 고주파 전원을 인가하는 제 2 고주파 전원부 및 10 내지 100MHz의 고주파 전원을 인가는 제 3 고주파 전원부를 포함하는 것이 바람직하다.
또한, 본 발명에 따른 챔버와, 상기 챔버 내부에 마련된 기판 지지 수단과, 상기 챔버 상부에 마련된 안테나부와, 상기 기판 지지 수단에 다수의 플라즈마 전원을 인가하기 위한 다수의 기판 고주파 전원부와, 상기 안테나부에 고주파 전원을 공급하는 안테나 고주파 전원부를 포함하고, 상기 기판 지지수단 상에 하드 마스크막과 포토레지스트 패턴이 적층된 기판이 안착되고, 상기 챔버 내부에 CH2F2가스, H2가스 및 Ar가스를 포함하는 식각 가스가 주입되는 식각 장치를 제공한다.
여기서, 상기 기판 고주파 전원부는 400KHz 내지 10MHz의 고주파 전원을 인가하는 제 1 기판 고주파 전원부 및 10 내지 30MHz의 고주파 전원을 인가하는 제 2 기판 고주파 전원부를 포함하고, 상기 안테나 고주파 전원부는 10 내지 100MHz의 고주파 전원을 인가하는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 박막 패턴 형성 방법을 설명하기 위한 단면도이다.
도 2a에 도시된 바와 같이 기판(110) 상에 박막(120), 하드 마스크막(130) 및 반사 방지막(bottom anti reflective coating; BARC)(140)을 형성하고, 반사 방지막(140) 상에 포토레지스트를 도포한 다음 마스크를 이용한 리소그라피 공정을 실시하여 포토레지스트 패턴(150)을 형성한다.
여기서 기판(110)은 반도체 소자의 제조를 위한 반도체 기판은 물론 평판 표시 소자의 제조를 위한 투광성 절연 기판을 사용할 수도 있다. 상기 박막(120)은 한정되지 않고 반도체 소자 및 평판 표시 소자의 제조를 위한 박막일 수 있다.
하드 마스크막(130)은 하부 박막(120)과 높은 식각 선택비를 갖는 막을 사용하는 것이 바람직하다. 본 실시예에서는 상기 하드 마스크막(130)으로 실리콘 질화막(SiN)을 사용하는 것이 바람직하다. 상기의 반사 방지막(140)은 그 상부에 형성되는 포토레지스트 패턴(150) 형성을 위한 노광 공정시 발생하는 광반사를 최소할 수 있는 막을 사용하여 10 내지 50nm 두께로 코팅한다.
이후, 상기 반사 방지막(140) 상에 193nm이하의 파장에서 사용하는 포토레지스트를 회전도포 방식으로 도포한다. 상기의 포토레지스트로 ArF(193nm) 레지스트, F2(157nm) 레지스트 및 EUV(extreme ultraviolet) 레지스트 중 어느 하나의 레지스트를 사용하는 것이 바람직하다.
본 실시예에서는 ArF 레지스트를 도포하였다. 박막 패턴 형성을 위한 마스크를 이용한 포토 리소그라피 공정을 실시하여 ArF 레지스트 패턴(150)을 형성한다. 즉, 반사 방지막 상에 회전 도포 방식으로 ArF 레지스트를 도포한 다음 이를 193nm 노광장비 내부로 로딩한다. 이후, 박막을 패터닝 하기 위한 마스크를 이용하여 노광을 실시한 다음 현상공정을 실시하여 ArF 포토 레지스트 패턴을 형성한다.
도 2b에 도시된 바와 같이 상기 ArF 레지스트 패턴(150)을 식각 마스크로 하는 식각을 실시하여 노출된 상기 반사 방지막(140)을 식각한다. 즉, CF4/O2/C4F6/Ar 혼합가스로 플라즈마 에칭을 실시하여 반사 방지막(140)을 제거하는 것이 효과적이다. 이때, CF4가스는 20 내지 40sccm, O2가스는 1 내지 20sccm, C4F6가스는 1 내지 20sccm 및 Ar가스는 200 내지 800sccm의 유량으로 상기 플라즈마 에칭 장치에 공급하는 것이 바람직하다.
다음으로, 도 2c에 도시된 바와 같이 하드 마스크막(130)을 식각하되, 포토레지스트 패턴(150) 강화 가스를 포함하는 식각 가스를 사용하여 포토레지스트 패턴(150)과 하드 마스크막(130)의 식각 선택비가 향상된 식각 공정을 실시한다.
여기서, 상기 식각 가스는 CHxFy(x,y=1,2,3)와 H2혼합 가스를 사용하는 것이 바람직하다. 이는 상기의 혼합 가스를 사용하게 될 경우 ArF 포토레지스트 패턴(150)의 표면이 폴리머화(151)되어 ArF 포토레지스트 패턴(150)은 식각되지 않고, 하부 마스크막(130) 만이 식각되는 거의 무한대의 식각 선택비를 갖게 된다.
본 실시예에서는 상기의 식각 가스로는 CH2F2/H2/Ar 혼합 가스를 사용한다. 그리고 식각 공정시, 상기 CH2F2 가스는 10 내지 200sccm, H2가스는 20 내지 200sccm 및 Ar 가스는 100 내지 1000sccm의 유량으로 주입하는 것이 효과적이다.
상기의 식각 공정에 관해 설명하면 다음과 같다,
상술한 바와 같이 하드 마스크막(130) 상에 포토레지스트 패턴(150)이 형성된 기판을 도 3에 도시된 식각 장비(200)의 챔버 내부로 로딩시켜 기판 지지 수단(210) 상에 안착한다. 상기의 기판 지지수단(210)으로는 정전척을 사용하는 것이 바람직하다. 그리고 식각 공정시 정전척의 온도는 -10 내지 80도가 되도록 유지하는 것이 바람직하다. 식각 장비(200) 즉, 챔버 내부의 압력을 1 내지 500mTorr로 유지한다. 이후, 상술한 CH2F2가스, H2가스 및 Ar가스를 상기 식각 장비(200) 내에 주입시키고, 플라즈마를 발생시켜 식각공정을 진행한다.
상기의 식각 장비(200)는 도 3의 (a)에 도시된 바와 같이 상기 기판 지지 수단(210)에 각기 다른 고주파 전원을 인가하는 것이 바람직하다. 이때, 제 1 고주파 전원부(220)는 400KHz 내지 10MHz의 주파수를, 제 2 고주파 전원부(230)는 10 내지 30MHz 주파수를 그리고 제 3 고주파 전원부(240)는 10 내지 100MHz의 주파수를 인가하는 것이 바람직하다. 또한, 상기의 식각 장비(200)는 도 3의 (b)에 도시된 바와 같이 기판 지지수단(210)에 각기 다른 고주파 전원을 인가하고, 식각 장비 상측의 안테나(250)에 주파수 전원을 인가할 수도 있다. 즉, 제 1 고주파 전원부(220) 와 제 2 고주파 전원부(230)는 각기 400KHz 내지 10MHz의 주파수와 10 내지 30MHz 주파수를 하부 전극인 기판 지지수단(210)에 인가하고, 제 3 고주파 전원부(240)는 기판 지지수단(210) 상측에 마련된 안테나(250)에 10 내지 100MHz의 주파수를 인가한다.
상기에서 제 1 고주파 전원부(220)는 100 내지 400와트(W)의 전력을 인가하고, 상기 제 2 고주파 전원부(230)는 300 내지 600와트(W)의 전력을 인가하는 것이 바람직하다.
상기와 같은 식각 가스와 식각 장비(200)를 사용하여 식각률과 식각 선택비를 조절할 수 있다. 즉, 하드 마스크막(130) 식각시 포토레지스트 패턴이 전혀 식각되지 않는 식각 선택비을 얻을 수 있다.
도 4는 CH2F2 가스의 유량 변화에 따른 식각율을 나타낸 그래프이고,도 5는 H2가스의 유량 변화에 따른 식각율을 나타낸 그래프이다. 도 6은 본 실시예에 따라 하드 마스크막이 식각된 기판의 평면 사진이고, 도 7 및 도 8은 기판의 단면사진이다.
도 4는 H2가스의 유량을 80sccm으로 유지시킨 상태에서 CH2F2가스의 유량을 변화시킨 후의 하드 마스크막(130)의 식각율(a그래프 참조)과 포토레지스트 패턴(b그래프 참조)(150)의 식각율 변화를 나타내었다. 이때 도 4의 (a), (b) 및 (c)는 각기 제 1 고주파 전원부(220)의 전력을 각기 100와트, 150 와트 및 200와트로 하였을 때의 변화를 나타낸 것이다. 이때, 나머지 공정 조건은 동일하게 유지하였다. 도 4의 그래프를 살펴보면 H2가스가 주입된 상태에서 CH2F2가스의 유량을 증대시킬 경우 하드 마스크막(130)의 식각율은 감소하지만, 하드 마스크막(130)과 포토레지스트 패턴(150)의 식각 선택비가 증가하여 무한대의 식각 선택비를 갖게 됨을 알 수 있다. 또한, 인가되는 전원들의 파워에 따라 식각율과 식각 선택비가 변화됨을 알 수 있다.
그리고, 도 5는 CH2F2가스의 유량을 20sccm으로 유지시킨 상태에서 H2가스의 유량을 변화시킨 후의 하드 마스크막(130)의 식각율(a그래프 참조)과 포토 레지스트 패턴(b그래프 참조)(150)의 식각율과, 하드 마스크막(130)과 포토 레지스트 패턴(150)의 식각 선택비(c그래프 참조) 변화를 나타내었다. 이때, 도 5의 (a), (b) 및 (c)는 앞서와 같이 제 1 고주파 전원부(220)의 전력을 각기 100와트, 150와트 및 200와트로 변경하였을 때의 변화를 나타낸 것이다. 도 5의 그래프를 살펴보면 CH2F2가스가 주입된 상태에서 H2가스의 유량을 증대시킬 경우 하드 마스크막(130)과 포토레지스트 패턴(150)의 식각 선택비가 무한대에서 점차로 감소하지만, 하드 마스크막(130)의 식각율이 증가함을 알 수 있다.
상기의 두 그래프를 살펴보면 CH2F2가스와 H2가스를 포함하는 혼합가스를 이용하여 식각을 실시하게 되면 하드 마스크막(130)인 SiN막의 식각율은 증가되는 반면에 ArF 포토레지스트 패턴(150)의 식각율은 마이너스가 되는 무한대의 식각 선택비를 갖게 된다. 이는 CH2F2가스와 H2가스가 식각 장비에 공급될때, ArF 포토레지스 트 패턴(150)의 표면에 폴리머(151)를 생성시켜 그 표면을 감싸기 때문이다.
이를 통해 도 6 내지 도 8의 사진과 같이 ArF 포토레지스트 패턴(150)의 무너짐이나 패턴의 식각이 발생하지 않아 목표로 하는 패턴의 하드 마스크막(130)을 형성할 수 있고 하드 마스크막의 식각율을 향상시킬 수 있다. 상기에서 도 7은 약 1분 정도의 식각을 실시한 후의 사진이고, 도 8은 3분 정도의 식각을 실시한 후의 사진이다. 즉, 도 6의 (a)와 도 7의 (a) 및 도 8의 (a)는 도 3의 플라즈마 식각 장비에 CH2F2가스, H2가스 및 Ar가스를 각기 20sccm, 60sccm 및 500sccm으로 주입하여 하드 마스크막(130)을 식각한 후의 FE-SEM사진이고, 도 6의 (b)와 도 7의 (b) 및 도 8의 (b)는 도 3의 플라즈마 식각 장비에 CH2F2가스, H2가스 및 Ar가스를 각기 20sccm, 100sccm 및 500sccm으로 주입하여 하드 마스크막(130)을 식각한 후의 FE-SEM사진이다. 상기의 사진에서와 같이 본 발명에 따른 CH2F2가스 및 H2가스를 포함하는 혼합 가스를 이용하여 하드 마스크막(130) 상부의 ArF 포토레지스트 패턴(150)이 하드 마스크막(130) 식각 공정에 의해 변화되지 않고 포토레지스트 패턴(150)과 동일한 형상으로 하드 마스크막(130)을 패터닝함을 알 수 있다.
이는 CH2F2가스와 H2가스가 식각 장비에 유입되어 플라즈마에 의해 활성되고, 활성화된 활성화 기는 ArF 포토레지스트 패턴(150)과 반응하여 그 표면에 폴리머(151)를 형성하게 된다. 따라서 이러한 폴리머(151)가 CH2F2가스와 H2가스에 의한 ArF 포토레지스터 패턴(150)의 식각을 방지하는 배리어 역할을 하여 식각을 방지할 수 있게 되고, ArF 포토레지스트 패턴(150)의 외측면을 단단히 하는 역할을 하여 ArF 포토레지스트 패턴(150)의 붕괴를 방지할 수 있게 된다. 이때 생성되는 폴리머(151)는 CFz(z=0.1 내지 0.5)이며 CH2F2 가스의 유량 증가에 따라 상대적으로 폴리머(151) 내의 C의 양이 증가하게되고 형성되는 폴리머(151)의 두께가 증가하여 ArF 레지스트의 에칭에 대한 내성이 증가한다. 반면 CH2F2 가스와 H2 가스가 함께 첨가될 때 HCN과 같은 에칭 반응물이 생성되어 SiN 하드 마스크층(130)의 N원소의 제거를 증가시키는 반응은 활성화되어 하드 마스크막(130)의 식각은 지속되게 된다. 이러한 경우 ArF 레지스트의 식각은 일어나지 않고 하드 마스크층(130)의 식각이 지속되어 무한대에 가까운 선택비를 얻을 수 있게 된다. 그러나, H2 가스 유량이 너무 증가하게 되면 ArF 레지스트 패턴(150) 위의 폴리머(151) 생성 속도는 감소하게 되어 하드 마스크의 식각속도 뿐 아니라 ArF 레지스트의 식각속도 또한 증가하게 되고 에칭 선택비는 무한대 보다 작은 값을 갖는다. 따라서 무한대 에칭 선택비를 얻기 위해서는 적절한 CH2F2 가스 및 CH2F2 가스 유량의 조합이 중요한 공정 변수의 하나가 된다.
도 2d에 도시된 바와 같이 상기 패터닝된 하드 마스크막(130)과, ArF 포토레지스트 패턴(150)을 식각마스크로 하는 식각공정을 통해 박막의 일부를 제거하여 이를 패터닝하고, 상기 ArF 포토레지스트 패턴(150)과 하드 마스크막(130)을 제거하여 박막 패턴을 형성한다.
상술한 설명에서는 일반적인 박막의 패터닝에 관해 설명하였다.
본 실시예에 따른 박막의 패터닝 방법은 반도체 소자의 소자 분리막, 게이트 전극 및 게이트 라인 패터닝, 그리고, 소스 라인 및 드레인 라인을 포함하는 금속 배선의 패터닝에 적용될 수 있다.
즉, 반도체 기판 상에 실리콘 질화막을 이용한 하드 마스크막을 형성하고, 그 상부에 포토레지스트 패턴을 형성한다. 이후, CH2F2가스, H2가스 및 Ar가스를 포함하는 혼합가스를 이용하여 하드 마스크막을 식각하여 반도체 기판의 일부를 노출한다. 다음으로, 상기 하드 마스크막과 포토레지스트 패턴을 식각마스크로 하는 식각공정을 실시하여 노출된 반도체 기판의 일부를 식각하여 트랜치를 형성한다. 이후, HDP 산화막을 이용하여 상기 트랜치를 매립하고, 하드 마스크막을 정지막으로 하는 평탄화 공정을 실시한 다음 상기 하드 마스크막을 제거하여 소자 분리막을 형성한다. 물론 상기의 방법은 반도체 소자용 트랜치를 형성하기 위한 일 실시예일뿐 이에 한정되지 않고 다양한 변형예가 가능하다.
또한, 반도체 기판상에 게이트 산화막과 도전성막을 순차적으로 형성한 다음, 그 상부에 하드마스크막과 포토레지스트 패턴을 형성한다. CH2F2가스, H2가스 및 Ar가스를 포함하는 혼합가스를 이용하여 하드 마스크막을 식각하여 도전성막의 일부를 노출한다. 이후, 상기 하드 마스크막을 식각마스크로 하는 식각공정을 실시하여 도전성막의 일부를 제거하여 게이트 전극 및 게이트 라인을 형성한다. 물론 상기의 설명은 반도체 소자용 게이트 전극 및 게이트 라인을 형성하기 위한 일예를 설명한 것으로 본 발명은 상기의 예에 한정되지 않고 다양한 변형예가 가능하다.
또한 게이트 전극과 소자 분리막을 동시에 형성할 수도 있다. 즉, 반도체 기판상에 게이트 산화막, 도전성막 및 하드 마스크막을 순차적으로 형성한 다음 그 상부에 포토레지스트 패턴을 형성한다. CH2F2가스, H2가스 및 Ar가스를 포함하는 혼합가스를 이용하여 하드 마스크막을 식각한 후, 하드 마스크막을 식각마스크로 하는 식각 공정을 실시하여 도전성막, 게이트 산화막 및 기판의 일부를 식각하여 트랜치를 형성한다. 이후, 상기 트랜치를 HDP 산화막으로 매립한 다음 도전성막을 정지막으로 하는 평탄화 공정을 실시하여 게이트 전극 및 게이트 라인을 형성하고, 소자 분리막을 동시에 형성한다.
또한, 소스 전극, 드레인 전극 또는 하부 금속 배선이 형성된 기판상에 층간 절연막을 형성하고, 층간 절연막 상에 하드 마스크막과 그 상부에 포토레지스트 패턴을 형성한다. 이후, CH2F2가스, H2가스 및 Ar가스를 포함하는 혼합가스를 이용하여 하드 마스크막을 식각한 후, 하드 마스크막을 식각마스크로 하는 식각 공정을 실시하여 층간 절연막을 식각하여 하부의 소스 전극, 드레인 전극 또는 하부 금속 배선을 노출시키는 콘택홀을 형성하고, 상기 하드 마스크막을 제거한다. 이후, 상기 콘택홀을 매립하는 도전성막을 형성한 다음 층간 절연막 상의 도전성막을 패터닝하여 금속배선을 형성한다. 상기의 설명은 싱글 다마신 공정을 이용하여 금속배선을 형성하는 일예에 관해 간략히 설명하였지만 본 발명은 이에 한정되지 않고 다양한 변형예를 통해 금속배선을 형성할 수 있다.
이와 같이 본 발명은 하부 박막의 형태에 따라 반도체 소자를 제조하기 위한 공정 전반에 적용될 수 있다.
상술한 설명에서는 하드 마스크막으로 SiN의 단일막을 형성함에 관해서 설명하였지만 본 발명은 이에 한정되지 않고 하드 마스크막으로 다층막을 사용할 수 있다. 즉, 상기 하드 마스크막을 실리콘 질화막 및 실리콘 산화막이 적어도 2층 이상으로 형성된 막을 사용할 수 있다.
상술한 바와 같이 본 발명은 193nm이하의 파장에서 사용하는 포토 레지스트 패턴 하부의 하드 마스크막 식각시 CH2F2가스 및 H2가스를 포함하는 혼합가스를 사용하여 포토 레지스트 패턴과 하드 마스크막의 식각 선택비를 높일 수 있다.
본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다.

Claims (14)

  1. 기판 상에 하드 마스크막과 포토 레지스트 패턴을 적층하는 단계;
    상기 포토 레지스트 패턴을 마스크로하고, 상기 포토 레지스트 패턴 강화 가스를 포함하는 식각 가스를 공급하여 상기 하드 마스크막을 식각하는 단계를 포함하는 박막 패턴 형성 방법.
  2. 청구항 1에 있어서,
    상기 식각 가스는 CHxFy(x,y=1,2,3)가스 및 H2가스를 포함하는 혼합가스를 사용하는 박막 패턴 형성 방법.
  3. 청구항 1에 있어서,
    상기 하드 마스크막은 실리콘 질화막 및 실리콘 산화막 중 적어도 어느 하나의 막이 단층 또는 다층으로 형성된 박막 패턴 형성방법
  4. 청구항 1에 있어서, 상기 포토 레지스트 패턴을 적층하는 단계는,
    193nm이하의 파장에서 사용하는 레지스트를 상기 하드 마스크막 상에 도포하는 단계;
    노광 및 현상 공정을 실시하여 상기 레지스트의 일부를 제거하는 단계를 포함하고, 상기 레지스트로 ArF(193nm) 레지스트, F2(157nm) 레지스트 및 EUV(extreme ultraviolet) 레지스트 중 어느 하나의 레지스트를 사용하는 박막 패턴 형성 방법.
  5. 청구항 1에 있어서, 상기 하드 마스크막을 식각하는 단계는,
    상기 기판을 식각 장비의 기판 지지 수단 상에 안착하는 단계;
    상기 식각 장치 내부를 50 내지 500mTorr으로 유지하는 단계;
    상기 식각 장비 내부로 CH2F2가스, H2가스 및 Ar가스를 포함하는 식각 가스를 주입하고, 상기 기판 지지 수단에 400KHz 내지 10MHz의 고주파 전원, 10 내지 30MHz의 고주파 전원 및 10 내지 100MHz의 고주파 전원을 인가하여 식각을 실시하는 단계를 포함하는 박막 패턴 형성 방법.
  6. 청구항 1에 있어서, 상기 하드 마스크막을 식각하는 단계는,
    내부에 기판 지지 수단과 외측 상단에 안테나를 포함하는 식각 장비의 상기 기판 지지 수단 상에 상기 기판을 안착시키는 단계;
    상기 식각 장치 내부를 50 내지 500mTorr으로 유지하는 단계;
    상기 식각 장비 내부로 CH2F2가스, H2가스 및 Ar가스를 포함하는 식각 가스를 주입하고,
    상기 기판 지지수단에 400KHz 내지 10MHz의 고주파 전원과 10 내지 30MHz의 고주파 전원을 인가하고, 상기 안테나에 10 내지 100MHz의 고주파 전원을 인가하여 식각을 실시하는 단계를 포함하는 박막 패턴 형성 방법.
  7. 청구항 5 또는 청구항 6에 있어서,
    상기 CH2F2 가스는 10 내지 100sccm, 상기 H2가스는 20 내지 150sccm 및 상기 Ar 가스는 200 내지 800sccm의 유량으로 주입하는 박막 패턴 형성 방법.
  8. 청구항 5 또는 청구항 6에 있어서,
    상기 400KHz 내지 10MHz의 고주파 전원은 100 내지 400와트(W)의 전력으로 인가하고, 상기 10 내지 30MHz의 고주파 전원은 300 내지 600와트(W)의 전력으로 인가하는 박막 패턴 형성 방법.
  9. 청구항 1에 있어서,
    상기 하드 마스크막과 상기 포토레지스터 패턴 사이에 반사 방지막이 형성된 박막 패턴 형성 방법.
  10. 청구항 1에 있어서,
    상기 기판과 상기 하드 마스크막 사이에 도전성 박막, 절연성 박막 및 실리콘 박막이 형성된 박막 패턴 형성 방법.
  11. 챔버;
    상기 챔버 내부에 마련된 기판 지지 수단;
    상기 기판 지지 수단에 다수의 플라즈마 전원을 인가하기 위한 다수의 고주파 전원부를 포함하고,
    상기 기판 지지수단 상에 하드 마스크막과 포토레지스트 패턴이 적층된 기판이 안착되고, 상기 챔버 내부에 CH2F2가스, H2가스 및 Ar가스를 포함하는 식각 가스가 주입되는 식각 장치.
  12. 청구항 11에 있어서, 상기 고주파 전원부는,
    400KHz 내지 10MHz의 고주파 전원을 인가하는 제 1 고주파 전원부;
    10 내지 30MHz의 고주파 전원을 인가하는 제 2 고주파 전원부; 및
    10 내지 100MHz의 고주파 전원을 인가는 제 3 고주파 전원부를 포함하는 식각 장치.
  13. 챔버;
    상기 챔버 내부에 마련된 기판 지지 수단;
    상기 챔버 상부에 마련된 안테나부;
    상기 기판 지지 수단에 다수의 플라즈마 전원을 인가하기 위한 다수의 기판 고주파 전원부;
    상기 안테나부에 고주파 전원을 공급하는 안테나 고주파 전원부를 포함하고,
    상기 기판 지지수단 상에 하드 마스크막과 포토레지스트 패턴이 적층된 기판이 안착되고, 상기 챔버 내부에 CH2F2가스, H2가스 및 Ar가스를 포함하는 식각 가스가 주입되는 식각 장치.
  14. 청구항 13에 있어서,
    상기 기판 고주파 전원부는 400KHz 내지 10MHz의 고주파 전원을 인가하는 제 1 기판 고주파 전원부 및 10 내지 30MHz의 고주파 전원을 인가하는 제 2 기판 고주파 전원부를 포함하고, 상기 안테나 고주파 전원부는 10 내지 100MHz의 고주파 전원을 인가하는 식각 장치.
KR1020050104528A 2005-11-02 2005-11-02 박막 패턴 형성 방법 KR20070047624A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050104528A KR20070047624A (ko) 2005-11-02 2005-11-02 박막 패턴 형성 방법
TW095140484A TWI461828B (zh) 2005-11-02 2006-11-01 形成蝕刻罩之方法
US11/556,127 US7465672B2 (en) 2005-11-02 2006-11-02 Method of forming etching mask
CN2006101380037A CN1959529B (zh) 2005-11-02 2006-11-02 形成蚀刻掩模的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050104528A KR20070047624A (ko) 2005-11-02 2005-11-02 박막 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20070047624A true KR20070047624A (ko) 2007-05-07

Family

ID=38052432

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050104528A KR20070047624A (ko) 2005-11-02 2005-11-02 박막 패턴 형성 방법

Country Status (4)

Country Link
US (1) US7465672B2 (ko)
KR (1) KR20070047624A (ko)
CN (1) CN1959529B (ko)
TW (1) TWI461828B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100836069B1 (ko) * 2007-06-29 2008-06-09 세메스 주식회사 기판 처리 장치
CN110249410A (zh) * 2017-02-01 2019-09-17 应用材料公司 用于硬掩模应用的硼掺杂碳化钨

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8298958B2 (en) * 2008-07-17 2012-10-30 Lam Research Corporation Organic line width roughness with H2 plasma treatment
CN103065946B (zh) * 2011-10-18 2016-04-13 中芯国际集成电路制造(上海)有限公司 一种光刻方法
US8748989B2 (en) * 2012-02-28 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Fin field effect transistors

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961147A (ja) * 1982-09-30 1984-04-07 Toshiba Corp 半導体装置の製造方法
US4910122A (en) * 1982-09-30 1990-03-20 Brewer Science, Inc. Anti-reflective coating
DE3420347A1 (de) * 1983-06-01 1984-12-06 Hitachi, Ltd., Tokio/Tokyo Gas und verfahren zum selektiven aetzen von siliciumnitrid
DE4317722C2 (de) * 1993-05-27 1996-12-05 Siemens Ag Verfahren zum anisotropen Ätzen einer aluminiumhaltigen Schicht und Verwendung einer hierzu geeigneten Ätzgasmischung
US5438006A (en) * 1994-01-03 1995-08-01 At&T Corp. Method of fabricating gate stack having a reduced height
JPH07335612A (ja) * 1994-06-13 1995-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
US5858847A (en) * 1997-03-28 1999-01-12 Chartered Semiconductor Manufacturing, Ltd. Method for a lightly doped drain structure
EP0887706A1 (en) * 1997-06-25 1998-12-30 Wako Pure Chemical Industries Ltd Resist composition containing specific cross-linking agent
JPH1171363A (ja) * 1997-06-25 1999-03-16 Wako Pure Chem Ind Ltd レジスト組成物及びこれを用いたパターン形成方法並びにレジスト剤用架橋剤
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
US5986344A (en) * 1998-04-14 1999-11-16 Advanced Micro Devices, Inc. Anti-reflective coating layer for semiconductor device
US6583065B1 (en) * 1999-08-03 2003-06-24 Applied Materials Inc. Sidewall polymer forming gas additives for etching processes
US6300251B1 (en) * 2000-02-10 2001-10-09 Chartered Semiconductor Manufacturing Ltd. Repeatable end point method for anisotropic etch of inorganic buried anti-reflective coating layer over silicon
JP3507009B2 (ja) * 2000-06-20 2004-03-15 象印マホービン株式会社 炊飯ジャーの蓋
US6841483B2 (en) * 2001-02-12 2005-01-11 Lam Research Corporation Unique process chemistry for etching organic low-k materials
US6743725B1 (en) * 2001-08-13 2004-06-01 Lsi Logic Corporation High selectivity SiC etch in integrated circuit fabrication
US6579809B1 (en) * 2002-05-16 2003-06-17 Advanced Micro Devices, Inc. In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US7270761B2 (en) * 2002-10-18 2007-09-18 Appleid Materials, Inc Fluorine free integrated process for etching aluminum including chamber dry clean
WO2004097923A1 (ja) * 2003-04-30 2004-11-11 Fujitsu Limited 半導体装置の製造方法
US20060084243A1 (en) * 2004-10-20 2006-04-20 Ying Zhang Oxidation sidewall image transfer patterning method
US20060086977A1 (en) * 2004-10-25 2006-04-27 Uday Shah Nonplanar device with thinned lower body portion and method of fabrication
US20060166416A1 (en) * 2005-01-27 2006-07-27 International Business Machines Corporation Addition of ballast hydrocarbon gas to doped polysilicon etch masked by resist
JP4476171B2 (ja) * 2005-05-30 2010-06-09 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100836069B1 (ko) * 2007-06-29 2008-06-09 세메스 주식회사 기판 처리 장치
CN110249410A (zh) * 2017-02-01 2019-09-17 应用材料公司 用于硬掩模应用的硼掺杂碳化钨

Also Published As

Publication number Publication date
TWI461828B (zh) 2014-11-21
US7465672B2 (en) 2008-12-16
US20070114205A1 (en) 2007-05-24
TW200722909A (en) 2007-06-16
CN1959529B (zh) 2012-06-13
CN1959529A (zh) 2007-05-09

Similar Documents

Publication Publication Date Title
US7531102B2 (en) Simultaneous selective polymer deposition and etch pitch doubling for sub 50nm line/space patterning
KR100188508B1 (ko) 비정질탄소막을 사용하는 패턴형성방법과 에칭방법 및 비정질탄소막 형성방법
US8273258B2 (en) Fine pattern forming method
KR101055962B1 (ko) 박막패턴 형성방법
KR100381885B1 (ko) 미세 게이트 전극을 구비한 반도체 장치의 제조 방법
JP5638413B2 (ja) マスクパターンの形成方法
US6589715B2 (en) Process for depositing and developing a plasma polymerized organosilicon photoresist film
TW202011455A (zh) 半導體結構的製作方法
KR20100134418A (ko) 스페이서 패터닝 공정을 이용한 콘택홀 형성 방법
KR20070047624A (ko) 박막 패턴 형성 방법
JP5606060B2 (ja) エッチング方法及びエッチング処理装置
KR20030044476A (ko) 불화아르곤 노광원을 이용한 패턴 형성 방법
US20060024971A1 (en) Dry etching method using polymer mask selectively formed by CO gas
US8409457B2 (en) Methods of forming a photoresist-comprising pattern on a substrate
JP4651956B2 (ja) 層間絶縁膜のドライエッチング方法
KR100899414B1 (ko) 물리적 기상 증착법에 의해 형성된 비정질 카본을 이용한 다층 레지스트 구조의 제작 및 이를 이용한 박막 패턴 형성 방법
KR20090102218A (ko) 반도체 소자의 패턴 형성 방법
US20030073041A1 (en) Partial photoresist etching
CN111293073B (zh) 沟槽制作方法
KR100752172B1 (ko) 콘택홀 형성 방법
KR100571418B1 (ko) 불화아르곤용 포토레지스트를 이용한 패턴 형성 방법
KR100770540B1 (ko) 반도체 소자 제조 방법
WO2001009683A1 (en) Reduction of resist poisoning
KR100728993B1 (ko) 반도체 소자의 제조방법
KR20060036733A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application