CN111293073B - 沟槽制作方法 - Google Patents

沟槽制作方法 Download PDF

Info

Publication number
CN111293073B
CN111293073B CN201811506351.4A CN201811506351A CN111293073B CN 111293073 B CN111293073 B CN 111293073B CN 201811506351 A CN201811506351 A CN 201811506351A CN 111293073 B CN111293073 B CN 111293073B
Authority
CN
China
Prior art keywords
layer
etching
opening
sccm
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811506351.4A
Other languages
English (en)
Other versions
CN111293073A (zh
Inventor
宋保英
谢岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Integrated Circuit Co.,Ltd.
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201811506351.4A priority Critical patent/CN111293073B/zh
Publication of CN111293073A publication Critical patent/CN111293073A/zh
Application granted granted Critical
Publication of CN111293073B publication Critical patent/CN111293073B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种沟槽制作方法,提供一衬底,所述衬底的表面依次形成有介质层、先进图形膜层、防反射涂覆层和具有第一开口的图形化的光阻层;以图形化的光阻层为掩膜,刻蚀防反射涂覆层形成第二开口;以剩余的防反射涂覆层为掩膜,刻蚀所述先进图形膜层形成第三开口,再去除所述剩余的防反射涂覆层;以剩余的先进图形膜层为掩膜,刻蚀所述介质层,形成贯穿所述介质层的沟槽。依次逐层刻蚀,逐层去除上一层的掩模层,逐层变窄,形成高深宽比的沟槽,防止光阻在沟槽底部残留。采用先进图形膜层为掩模对桥接缺陷进行良好的控制,图形转移能力更加可靠与稳定,沟槽的物理形貌得到良好的控制,有效控制刻蚀过程停止和聚合物堆积。

Description

沟槽制作方法
技术领域
本发明涉及集成电路技术领域,特别涉及一种沟槽制作方法。
背景技术
高深宽比的沟槽在3D集成电路(3DIC)中广泛应用,例如用于实现金属互连的沟槽。刻蚀形成高深宽比的沟槽时,通常是一边刻蚀气体向下刻蚀形成沟槽,一边通入聚合物气体在沟槽侧壁形成聚合物以减少沟槽侧壁的化学腐蚀。刻蚀中,随着先前形成在侧壁上的聚合物,在离子碰撞侧壁的影响下,脱离侧壁再次移动,重新在更深的侧壁上附着。这样侧壁上的聚合物不断地被驱赶向下附着,从而很容易出现聚合物堆积导致高深宽比的沟槽部分刻蚀或刻蚀停止,同时采用单层光阻层作为刻蚀阻挡层制作高深宽比的沟槽很容易出现桥接缺陷(brige defect),还易出现光阻在沟槽底部残留。
发明内容
本发明的目的在于提供一种沟槽制作方法,以解决现有的刻蚀沟槽中出现的聚合物堆积导致的沟槽部分刻蚀或刻蚀停止,以及刻蚀沟槽易出现的桥接缺陷和光阻在沟槽底部残留问题。
为解决上述技术问题,本发明提供一种沟槽制作方法,包括:
提供一衬底,所述衬底的表面依次形成有介质层、先进图形膜层、防反射涂覆层和具有第一开口的图形化的光阻层;
以所述图形化的光阻层为掩膜,刻蚀所述防反射涂覆层形成第二开口,并停止在所述先进图形膜层上,再去除所述图形化的光阻层;所述第二开口的最小截面宽度小于所述第一开口的最小截面宽度;
以剩余的防反射涂覆层为掩膜,刻蚀所述先进图形膜层形成第三开口,并停止在所述介质层上,再去除所述剩余的防反射涂覆层,所述第三开口的最小截面宽度小于所述第二开口的最小截面宽度;以及,
以剩余的先进图形膜层为掩膜,刻蚀所述介质层,并停止在所述衬底上,形成贯穿所述介质层的沟槽,再去除所述剩余的先进图形膜层,所述沟槽的最小截面宽度小于等于所述第三开口的最小截面宽度。
进一步的,所述第二开口的最小截面宽度是所述第一开口的最小截面宽度的40%~60%。
进一步的,所述沟槽的最小截面宽度是所述第一开口的最小截面宽度的20%~30%。
进一步的,刻蚀所述先进图形膜层形成所述第三开口的过程中,刻蚀气体包括COS、O2和N2
进一步的,刻蚀所述先进图形膜层形成所述第三开口的过程包括:执行两个阶段的刻蚀,在所述两个阶段的刻蚀中所述COS的流量占刻蚀气体的总流量的比例不同。
进一步的,刻蚀所述先进图形膜层形成所述第三开口的过程包括:
执行第一阶段刻蚀,所述第一阶段刻蚀中所述COS的流量占刻蚀气体的总流量的20%~25%;以及,
执行第二阶段刻蚀,所述第二阶段刻蚀中所述COS的流量占刻蚀气体的总流量的14%~18%。
进一步的,执行第一阶段刻蚀,所述COS的流量为55sccm~65sccm、所述O2的流量为95sccm~105sccm,所述N2的流量为95sccm~105sccm;
执行第二阶段刻蚀,所述COS的流量为35sccm~45sccm、所述O2的流量为95sccm~105sccm,所述N2的流量为95sccm~105sccm。
进一步的,刻蚀所述防反射涂覆层的过程中,刻蚀气体包括含氟碳化合物气体和含氮气体。
进一步的,所述防反射涂覆层包括底部防反射涂覆层和/或电介质防反射涂覆层。
进一步的,所述沟槽的深宽比大于8。
本发明提供了一种沟槽制作方法,以图形化的光阻层为掩膜,刻蚀防反射涂覆层形成第二开口,再去除所述图形化的光阻层;所述第二开口的最小截面宽度小于所述第一开口的最小截面宽度;以剩余的防反射涂覆层为掩膜,刻蚀所述先进图形膜层形成第三开口,再去除所述剩余的防反射涂覆层,所述第三开口的最小截面宽度小于所述第二开口的最小截面宽度;以剩余的先进图形膜层为掩膜,刻蚀所述介质层,形成贯穿所述介质层的沟槽,再去除所述剩余的先进图形膜层,所述沟槽的最小截面宽度小于等于所述第三开口的最小截面宽度。依次逐层刻蚀,逐层去除上一层的掩模层,逐层变窄,形成高深宽比的沟槽,防止光阻在沟槽底部残留。采用先进图形膜层为掩模对桥接缺陷进行良好的控制,图形转移能力更加可靠与稳定,沟槽的物理形貌得到良好的控制,有效控制刻蚀过程停止和聚合物堆积。
附图说明
图1为本发明一实施例的沟槽制作方法的流程示意图;
图2~图8为本发明一实施例的沟槽制作方法的各步骤的剖面示意图;
其中,附图标记如下:
10-衬底;20-介质层;30-先进图形膜层;40-防反射涂覆层;41-电介质防反射涂覆层(DARC);42-底部防反射涂覆层(BARC);50-图形化的光阻层;61-第一开口;62-第二开口;63-第三开口;64-沟槽。
具体实施方式
以下结合附图和具体实施例对本发明提出的沟槽制作方法作进一步详细说明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
一种沟槽制作方法,如图1所示包括:
提供一衬底,所述衬底的表面依次形成有介质层、先进图形膜层、防反射涂覆层和具有第一开口的图形化的光阻层;
以所述图形化的光阻层为掩膜,刻蚀所述防反射涂覆层形成第二开口,并停止在所述先进图形膜层上,再去除所述图形化的光阻层;所述第二开口的最小截面宽度小于所述第一开口的最小截面宽度;
以剩余的防反射涂覆层为掩膜,刻蚀所述先进图形膜层形成第三开口,并停止在所述介质层上,再去除所述剩余的防反射涂覆层,所述第三开口的最小截面宽度小于所述第二开口的最小截面宽度;以及,
以剩余的先进图形膜层为掩膜,刻蚀所述介质层,并停止在所述衬底上,形成贯穿所述介质层的沟槽,再去除所述剩余的先进图形膜层,所述沟槽的最小截面宽度小于等于所述第三开口的最小截面宽度。
以下结合图2至图8详细描述本发明实施例的制作方法。
如图2所示,所述图形化的光阻层50具有第一开口61,所述第一开口61平行于所述衬底10表面的截面形状例如为矩形或圆形,所述第一开口61垂直于所述衬底10表面的截面形状例如为矩形,具体的,所述第一开口61的最小截面宽度W1即为垂直于所述衬底10表面的截面宽度,W1例如为35nm~45nm,所述第一开口61垂直于所述衬底表面的截面深度例如为250nm~350nm。所述第一开口61可以为一个,也可以为若干个。
所述防反射涂覆层40包括底部防反射涂覆层42和/或41电介质防反射涂覆层。所述防反射涂覆层(ARC)40减少或消除了形成所述图形化的光阻层50的过程中光的反射,避免光的反射产生驻波导致缺陷,比如避免所述第一开口61的侧壁不规则。
如图3和图4所示,以所述图形化的光阻层50为掩膜,刻蚀所述防反射涂覆层(ARC)40,形成第二开口62,并停止在所述先进图形膜层30上,再去除所述图形化的光阻层50;
通入刻蚀气体刻蚀打开任一防反射涂覆层(ARC),所述防反射涂覆层(ARC)例如为依次位于所述先进图形膜层(APF)30表面的电介质防反射涂覆层(DARC)41和底部防反射涂覆层(BARC)42。
刻蚀所述底部防反射涂覆层(BARC)42,在一个具体实施例中,等离子体室中的气压被设定为10mTorr~14mTorr,刻蚀气体包括含氟碳化合物气体,例如:CF4的流量为40sccm~60sccm、CHF3的流量为60sccm~80sccm,RF电源提供450瓦~550瓦的功率,170V~190V的偏置电压,持续时间为60s~80s。
刻蚀所述电介质防反射涂覆层(DARC)41,在一个具体实施例中,等离子体室中的气压被设定为5mTorr~9mTorr,刻蚀气体包括含氟碳化合物气体和含氮气体,例如:NF3的流量为30sccm~50sccm、CH3F的流量为10sccm~20sccm、CHF3的流量为50sccm~60sccm、N2的流量为40sccm~50sccm,RF电源提供550瓦~650瓦的功率,190V~210V的偏置电压,持续时间为160s~180s。
所述第二开口62的最小截面宽度W2小于所述第一开口61的最小截面宽度W1;具体的,所述第二开口62的最小截面宽度W2是所述第一开口61的最小截面宽度W1的40%~60%,所述第二开口62垂直于所述衬底10表面的截面形状例如为倒梯形(上宽下窄),具体的,所述第二开口62的最小截面宽度W2即为垂直于所述衬底10表面的最小截面宽度,W2例如为17.5nm~22.5nm,所述第二开口62的最小截面宽度W2也可以理解为所述第二开口62的特征尺寸(CD)。
如图3至图5所示,先进图形膜层(APF,Advanced patterning film)30类似于聚合物,但是有更少的氢和更多的碳,通过化学气相沉积CVD在大于200℃高温下沉积,因此更耐蚀刻。
所述防反射涂覆层(ARC)40作为所述先进图形膜层(APF)30的掩模。也就是说,在所述防反射涂覆层(ARC)40中存在的某些类型的缺陷可以转化为下面的所述先进图形膜层(APF)30的特征中的类似缺陷。例如,这种缺陷为特征尺寸(CD)的缺陷。
所述图形化的光阻层50通常限定原始的特征尺寸(CD),原始的特征尺寸(CD)例如为所述第一开口61垂直于所述衬底10表面的截面宽度W1。如果,在蚀刻所述防反射涂覆层(ARC)40之后,所述第二开口62比所述图形化的光阻层50上的所述第一开口61(类似于光刻“脚”缺陷的情况下)更窄的话,那么类似的,下面介质层20的最终的特征尺寸(CD)可能也比期望的更窄。光刻“脚”缺陷即在光刻的底部,出现曝光不足,使显影后,底部有明显的光刻胶残留,使底部开口变窄。
如图5和图6所示,以剩余的防反射涂覆层(ARC)40为掩膜,刻蚀所述先进图形膜层30形成第三开口63,并停止在所述介质层20上,再去除所述剩余的防反射涂覆层40,刻蚀所述先进图形膜层30形成所述第三开口63的过程中,刻蚀气体包括COS、含氧气体和含氮气体。
刻蚀所述先进图形膜层30形成所述第三开口63的过程包括:
执行第一阶段刻蚀,所述第一阶段刻蚀中所述COS(羰基硫)的流量占刻蚀气体的总流量的20%~25%;在一个具体实施例中,等离子体室中的气压被设定为3Torr~5mTorr,刻蚀气体包括COS、含氧气体和含氮气体,例如:COS的流量为55sccm~65sccm、O2的流量为95sccm~105sccm,N2的流量为95sccm~105sccm,刻蚀气体总流量为245sccm~275sccm,RF电源提供650瓦~670瓦的功率,320V~340V的偏置电压,持续时间为80s~90s,设置所述第三开口63在第一阶段的刻蚀停止在所述先进图形膜层30厚度的10%位置,即所述第三开口63在第一阶段刻蚀的深度为所述先进图形膜层30厚度的90%。
执行第二阶段刻蚀,刻蚀所述先进图形膜层30的剩余10%的厚度。所述第二阶段刻蚀中所述COS(羰基硫)的流量占刻蚀气体的总流量的14%~18%,在一个具体实施例中,等离子体室中的气压被设定为3Torr~5mTorr,刻蚀气体包括COS、含氧气体和含氮气体,例如:COS的流量为35sccm~45sccm、O2的流量为95sccm~105sccm,N2的流量为95sccm~105sccm,刻蚀气体总流量为225sccm~255sccm,RF电源提供650瓦~670瓦的功率,320V~340V的偏置电压,持续时间为10s~20s;执行第二阶段刻蚀停止在介质层20,保证一定量的过刻蚀,例如保证30%~50%的过刻蚀,即在第二阶段刻蚀所述先进图形膜层30的剩余10%的厚度需要的理论计算时间为X,第二阶段刻蚀在刻蚀时长X的基础上,再延长30%X~50%X的刻蚀时间,确保所述先进图形膜层30刻蚀干净。
刻蚀先进图形膜层30分为两个阶段,两个阶段中COS的流量占刻蚀气体的总流量的比例不同,有效控制刻蚀过程停止和聚合物堆积。本实施例采用先进图形膜30对刻蚀后的沟槽桥接缺陷例如边缘条纹与变形进行良好的控制,图形转移能力更加可靠与稳定,沟槽的物理形貌得到良好的控制。
介质层20例如为TEOS(正硅酸乙酯)或PE-TEOS(等离子增强正硅酸乙酯)。介质层20可采用化学气相沉积(CVD)方法、等离子体增强化学气相沉积(PECVD)方法或类似方法来形成。在一个实施例中,介质层20可由包含TEOS和N2O的处理气体形成。在另一个实施例中,介质层20可由包含TEOS和氧O2的处理气体形成。在任一情况下,处理气体可包括一或多种载体气体,例如惰性气体氦(He)或氩(Ar),以利于处理腔室内处理气体的输送和分配。在一个示例中,处理气体包含TEOS、N2O和Ar。在另一示例中,处理气体包含TEOS、He和O2。在本发明的其它实施方式中,介质层可以是非掺杂或掺杂的二氧化硅基材料例如有机硅酸盐玻璃(OSG)、氮化硅基材料、氮氧化硅基材料、碳化硅基材料、低k电介质。
如图7和图8所示,以剩余的先进图形膜层30为掩膜,刻蚀所述介质层20,并停止在所述衬底10上,形成贯穿所述介质层20的沟槽64,再去除所述剩余的先进图形膜层30,所述沟槽64的最小截面宽度W4小于等于第三开口63的最小截面宽度W3。具体的,所述沟槽64的最小截面宽度W4是所述第一开口的最小截面宽度W1的20%~30%。
所述沟槽64垂直于所述衬底10表面的截面形状例如为矩形,具体的,所述沟槽64的最小截面宽度W4即为所述沟槽垂64直于所述衬底10表面的截面宽度,也可以理解为所述沟槽64的特征尺寸(CD)。应当理解此处矩形为近似于矩形,W4例如为14nm~18nm,所述沟槽垂64直于所述衬底10表面的截面深度例如为150nm~170nm,所述沟槽64的深宽比大于8。
衬底10可以为半导体衬底,由适合于半导体装置的任何半导体材料(诸如Si、SiC、SiGe等)制成。在另一些实施方式中,衬底也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制,而是可以根据实际应用进行选择。衬底中可以形成有各种装置(不限于半导体装置)构件(图中未示出)。衬底还可以已经形成有其他层或构件,例如:栅极结构、接触孔、绝缘层、金属层和通孔等等,具体的,例如衬底上已经形成有金属层(例如钨),沟槽过刻蚀停止在金属层(例如钨)上,用于后续在所述沟槽中填充互连层,实现金属互连。
最后,对沟槽64表面和沟槽64底部的衬底10表面的副产物进行清理,副产物例如为聚对苯二甲酸乙二醇酯(PET),在一个具体清理实施例中,等离子体室中的气压被设定为25Torr~35mTorr,刻蚀气体包括例如氩气(Ar)的流量为170sccm~190sccm,RF电源提供390瓦~410瓦的电力,持续时间为10s~20s。
综上所述,图形化的光阻层50中第一开口61具有原始的特征尺寸(CD)W1,刻蚀所述防反射涂覆层40工艺之后,其中原始的特征尺寸(CD)W1由于“脚”效应而变窄了,其中防反射涂覆层40上变窄的特征尺寸(CD)即第二开口62的特征尺寸(CD)W2被转换为所述先进图形膜层30中的蚀刻特征的更窄的特征尺寸(CD)即第三开口63的特征尺寸(CD)W3,最终转化为沟槽64的特征尺寸(CD)W4。通过防反射涂覆层40、先进图形膜层30、介质层20依次逐层刻蚀,逐层去除上一层的掩模层,形成高深宽的沟槽,防止光阻在沟槽底部残留。采用先进图形膜层对刻蚀后的沟槽桥接缺陷进行良好的控制,图形转移能力更加可靠与稳定,沟槽的物理形貌得到良好的控制,有效控制刻蚀过程停止和聚合物堆积。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (7)

1.一种沟槽制作方法,其特征在于,包括:
提供一衬底,所述衬底的表面依次形成有介质层、先进图形膜层、防反射涂覆层和具有第一开口的图形化的光阻层;
以所述图形化的光阻层为掩膜,刻蚀所述防反射涂覆层形成第二开口,并停止在所述先进图形膜层上,再去除所述图形化的光阻层;所述第二开口的最小截面宽度小于所述第一开口的最小截面宽度;
以剩余的防反射涂覆层为掩膜,刻蚀所述先进图形膜层形成第三开口,并停止在所述介质层上,再去除所述剩余的防反射涂覆层,所述第三开口的最小截面宽度小于所述第二开口的最小截面宽度;以及,
以剩余的先进图形膜层为掩膜,刻蚀所述介质层,并停止在所述衬底上,形成贯穿所述介质层的沟槽,再去除所述剩余的先进图形膜层,所述沟槽的最小截面宽度小于等于所述第三开口的最小截面宽度;
其中,刻蚀所述先进图形膜层形成所述第三开口的过程中,刻蚀气体包括COS、O2和N2;形成所述第三开口的刻蚀过程包括:执行两个阶段的刻蚀,在所述两个阶段的刻蚀中所述COS的流量占刻蚀气体的总流量的比例不同;
执行第一阶段刻蚀,所述第一阶段刻蚀中所述COS的流量占刻蚀气体的总流量的20%~25%;所述第三开口在所述第一阶段刻蚀的深度为所述先进图形膜层厚度的90%;以及,
执行第二阶段刻蚀,刻蚀所述先进图形膜层的剩余10%的厚度,所述第二阶段刻蚀中所述COS的流量占刻蚀气体的总流量的14%~18%。
2.如权利要求1所述的一种沟槽制作方法,其特征在于,所述第二开口的最小截面宽度是所述第一开口的最小截面宽度的40%~60%。
3.如权利要求1所述的一种沟槽制作方法,其特征在于,所述沟槽的最小截面宽度是所述第一开口的最小截面宽度的20%~30%。
4.如权利要求1所述的一种沟槽制作方法,其特征在于,
执行第一阶段刻蚀,所述COS的流量为55sccm~65sccm、所述O2的流量为95sccm~105sccm,所述N2的流量为95sccm~105sccm;
执行第二阶段刻蚀,所述COS的流量为35sccm~45sccm、所述O2的流量为95sccm~105sccm,所述N2的流量为95sccm~105sccm。
5.如权利要求1至3中任一项所述的一种沟槽制作方法,其特征在于,刻蚀所述防反射涂覆层的过程中,刻蚀气体包括含氟碳化合物气体和含氮气体。
6.如权利要求1至3中任一项所述的一种沟槽制作方法,其特征在于,所述防反射涂覆层包括底部防反射涂覆层和/或电介质防反射涂覆层。
7.如权利要求1至3中任一项所述的一种沟槽制作方法,其特征在于,所述沟槽的深宽比大于8。
CN201811506351.4A 2018-12-10 2018-12-10 沟槽制作方法 Active CN111293073B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811506351.4A CN111293073B (zh) 2018-12-10 2018-12-10 沟槽制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811506351.4A CN111293073B (zh) 2018-12-10 2018-12-10 沟槽制作方法

Publications (2)

Publication Number Publication Date
CN111293073A CN111293073A (zh) 2020-06-16
CN111293073B true CN111293073B (zh) 2023-05-23

Family

ID=71028885

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811506351.4A Active CN111293073B (zh) 2018-12-10 2018-12-10 沟槽制作方法

Country Status (1)

Country Link
CN (1) CN111293073B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917099B1 (ko) * 2002-12-26 2009-09-15 매그나칩 반도체 유한회사 듀얼 다마신 패턴 형성 방법
CN102054761B (zh) * 2009-11-10 2013-05-29 中芯国际集成电路制造(上海)有限公司 双镶嵌结构的形成方法、半导体结构
CN102751186A (zh) * 2012-07-26 2012-10-24 上海宏力半导体制造有限公司 沟槽的制作方法
US9224803B2 (en) * 2013-03-13 2015-12-29 Macronix International Co., Ltd. Formation of a high aspect ratio contact hole
CN104658964B (zh) * 2013-11-19 2017-12-01 中芯国际集成电路制造(上海)有限公司 通孔的形成方法
CN106409751B (zh) * 2015-07-27 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN108962727B (zh) * 2017-05-26 2021-05-14 中芯国际集成电路制造(上海)有限公司 半导体结构的制作方法

Also Published As

Publication number Publication date
CN111293073A (zh) 2020-06-16

Similar Documents

Publication Publication Date Title
JP4550126B2 (ja) エッチングマスク形成方法、エッチング方法、および半導体デバイスの製造方法
US7235478B2 (en) Polymer spacer formation
US10825690B2 (en) Semiconductor structures
KR100720481B1 (ko) 반도체 소자의 제조 방법
TW201923834A (zh) 半導體結構的形成方法
TW202011455A (zh) 半導體結構的製作方法
CN111293073B (zh) 沟槽制作方法
KR20070047624A (ko) 박막 패턴 형성 방법
TW202201484A (zh) 在微電子工件的處理中euv逆圖案化的方法
KR20100081514A (ko) 반도체 소자의 제조 방법
KR100995829B1 (ko) 반도체 소자 및 그의 제조방법
TWI462180B (zh) 蝕刻複合膜的方式
JP2006032721A (ja) 半導体装置の製造方法
US6743726B2 (en) Method for etching a trench through an anti-reflective coating
TWI458011B (zh) 蝕刻多層硬式幕罩的方法
KR101107226B1 (ko) 반도체 소자의 금속배선 형성방법
KR100800165B1 (ko) 반도체 소자의 제조방법
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법
JP2004158538A (ja) 半導体装置の製造方法
KR100876860B1 (ko) 반도체 소자의 다층금속배선 형성방법
KR100652285B1 (ko) 포토레지스트 잔여물 제거 방법
KR100728993B1 (ko) 반도체 소자의 제조방법
KR20070002797A (ko) 깊은 콘택을 갖는 반도체소자의 제조 방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR100900773B1 (ko) 반도체 소자의 콘택홀 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd.

Country or region after: China

Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province

Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd.

Country or region before: China