CN108962727B - 半导体结构的制作方法 - Google Patents

半导体结构的制作方法 Download PDF

Info

Publication number
CN108962727B
CN108962727B CN201710386009.4A CN201710386009A CN108962727B CN 108962727 B CN108962727 B CN 108962727B CN 201710386009 A CN201710386009 A CN 201710386009A CN 108962727 B CN108962727 B CN 108962727B
Authority
CN
China
Prior art keywords
layer
etching
mask
mask layer
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710386009.4A
Other languages
English (en)
Other versions
CN108962727A (zh
Inventor
张海洋
王士京
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201710386009.4A priority Critical patent/CN108962727B/zh
Publication of CN108962727A publication Critical patent/CN108962727A/zh
Application granted granted Critical
Publication of CN108962727B publication Critical patent/CN108962727B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Abstract

本发明揭示了一种半导体结构的制作方法，包括：提供前端结构，所述前端结构包括依次形成的第一掩膜层、氧化层及第二掩膜层，所述第二掩膜层暴露出部分氧化层；在所述氧化层和第二掩膜层上形成有机平坦化层；在所述有机平坦化层上形成图案化的光刻胶；以所述图案化的光刻胶为掩膜，进行第一次刻蚀，所述第一次刻蚀分两步进行，暴露出所述部分氧化层和所述第二掩膜层；进行第二次刻蚀，以所述第二掩膜层为掩膜刻蚀氧化层，暴露出部分第一掩膜层。于是通过分两步进行的第一次刻蚀，使得有机平坦化层刻蚀出来的侧面垂直度高，并且尽可能的避免刻蚀附着物的形成，从而在第二次刻蚀后，能够确保掩膜图案精确的传递至氧化层中。由此提高制得器件的质量。

Description

半导体结构的制作方法
技术领域
本发明涉及半导体技术领域，特别是涉及一种半导体结构的制作方法。
背景技术
随着集成电路产业的不断发展，半导体器件的尺寸越来越小，集成度越来越高。而为了能在芯片上集成数目更多、尺寸更小的晶体管，需要不断开发出新的技术以不断地缩减晶体管尺寸。其中，一个发展方向是自对准型双重图形技术(SADP，Self-Aligned DoublePatterning)，又称之为侧墙图形技术(SPT，Spacer Patterning Technology)，该技术能有效实现线条密度的加倍，形成线宽和间距均很小的高密度平行线条。
但是，小型化同样需求更严格的精细程度，因此，如何在实现线条密度增加的情况下，更好的将掩膜版图案转移至具体结构上，是一个巨大的挑战。
发明内容
本发明的目的在于提供一种半导体结构的制作方法及半导体结构的制作方法，以检测凹槽刻蚀时是否异常。
为解决上述技术问题，本发明提供一种半导体结构的制作方法，包括：
提供前端结构，所述前端结构包括依次形成的第一掩膜层、氧化层及第二掩膜层，所述第二掩膜层暴露出部分氧化层；
在所述氧化层和第二掩膜层上形成有机平坦化层；
在所述有机平坦化层上形成图案化的光刻胶；
以所述图案化的光刻胶为掩膜，进行第一次刻蚀，所述第一次刻蚀分两步进行，暴露出所述部分氧化层和所述第二掩膜层；
进行第二次刻蚀，以所述第二掩膜层为掩膜刻蚀氧化层，暴露出部分第一掩膜层。
可选的，对于所述的半导体结构的制作方法，所述第一次刻蚀在氟基气体环境下进行。
可选的，对于所述的半导体结构的制作方法，所述氟基气体环境包括：流量为10-300scmm的四氟化碳，流量小于等于100sccm的氟甲烷，流量小于等于100sccm的二氟甲烷。
可选的，对于所述的半导体结构的制作方法，进行第一次刻蚀，所述第一次刻蚀分两步进行包括：
采用羰基硫和氧气的混合气体进行第一步刻蚀至恰暴露出第二掩膜层；
采用氮气和氢气的混合气体进行第二步刻蚀，至暴露出所述部分氧化层和所述第二掩膜层。
可选的，对于所述的半导体结构的制作方法，所述羰基硫的流量为5-200sccm，所述氧气的流量为5-100sccm；所述氮气的流量为10-500sccm，所述氢气的流量为10-300sccm。
可选的，对于所述的半导体结构的制作方法，进行第一次刻蚀，所述第一次刻蚀分两步进行包括：
采用羰基硫和氧气的混合气体进行第一步刻蚀至恰暴露出第二掩膜层；
采用脉冲调制的羰基硫和氧气的混合气体进行第二步刻蚀，至暴露出所述部分氧化层和所述第二掩膜层。
可选的，对于所述的半导体结构的制作方法，所述羰基硫的流量为5-200sccm，所述氧气的流量为5-100sccm；所述脉冲调制的的频率为1000Hz-10000Hz。
可选的，对于所述的半导体结构的制作方法，所述第一次刻蚀的条件包括压强2-100mTorr，功率100-1000W，偏置电压0-300V，占空比10％-80％。
可选的，对于所述的半导体结构的制作方法，所述第二次刻蚀为采用羰基硫进行刻蚀。
可选的，对于所述的半导体结构的制作方法，所述第二次刻蚀的条件包括压强2-100mTorr，功率100-1000W，偏置电压0-300V，占空比10％-80％。
可选的，对于所述的半导体结构的制作方法，所述第二掩膜层的材质为氮化钛或者氮化硼。
可选的，对于所述的半导体结构的制作方法，在所述氧化层和第二掩膜层上形成有机平坦化层之后，在所述有机平坦化层上形成图案化的光刻胶之前，所述半导体结构的制作方法还包括：
在所述有机平坦化层上形成硅抗反射层。
可选的，对于所述的半导体结构的制作方法，进行第二次刻蚀，以所述第二掩膜层为掩膜刻蚀氧化层，暴露出部分第一掩膜层之后，所述半导体结构的制作方法还包括：
采用湿法刻蚀或灰化过程去除所述有机平坦化层。
本发明提供的半导体结构的制作方法中，包括：提供前端结构，所述前端结构包括依次形成的第一掩膜层、氧化层及第二掩膜层，所述第二掩膜层暴露出部分氧化层；在所述氧化层和第二掩膜层上形成有机平坦化层；在所述有机平坦化层上形成图案化的光刻胶；以所述图案化的光刻胶为掩膜，进行第一次刻蚀，所述第一次刻蚀分两步进行，暴露出所述部分氧化层和所述第二掩膜层；进行第二次刻蚀，以所述第二掩膜层为掩膜刻蚀氧化层，暴露出部分第一掩膜层。在此，通过分两步进行的第一次刻蚀，使得有机平坦化层刻蚀出来的侧面垂直度高，并且尽可能的避免刻蚀附着物的形成，从而在第二次刻蚀后，能够确保掩膜图案精确的传递至氧化层中。由此大大提高制得器件的质量。
附图说明
图1为本发明一实施例中半导体结构的制作方法的流程图
图2为本发明至少一个实施例中提供前端结构的示意图；
图3为本发明至少一个实施例中形成有机平坦化层和图案化的光刻胶的示意图；
图4为本发明至少一个实施例中暴露出第二掩膜层的示意图；
图5为本发明至少一个实施例中暴露出第一掩膜层的示意图；
图6为本发明实验实施例中掩膜层和间隔的电镜图；
图7为本发明一实施例中掩膜层和间隔的电镜图；
图8为本发明实验实施例中沿图5中X或Y方向的剖面图；
图9为本发明一实施例中沿图5中X或Y方向的剖面图。
具体实施方式
下面将结合示意图对本发明的半导体结构的制作方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
发明人研究了一种半导体结构的制作方法。如图2所示，包括提供前端结构，所述前端结构包括第一掩膜层1、氧化层2及第二掩膜层3，例如第二掩膜层3可以是氮化钛，例如由双重图形技术获得。
如图3所示，在前端结构上形成有机平坦化层(OPL)4，所述有机平坦化层4覆盖第二掩膜层3和氧化层2。然后在有机平坦化层4上形成硅抗反射层(Si-ARC)，并形成光刻胶。然后进行光刻获得图案化的光刻胶6。
如图4所示，以图案化的光刻胶6为掩膜，采用羰基硫(COS)和氧气的混合气体自光刻胶的开口7进行刻蚀形成开口8，直至完全暴露出第二掩膜层3，同时还暴露出部分氧化层2。
如图5所示，去除硅抗反射层5，并以剩余的有机平坦化层4和第二掩膜层3为掩膜，刻蚀氧化层2，暴露出第一掩膜层。至此，实现了所需图形转移至氧化层2中。
然而，如图6所示，发明人分析发现，在电子显微镜下所获得的结构图形不清晰，例如相邻掩膜层3和之间的间隔9并不十分明朗。这些都表明采用这种方法获得的结构的质量有待提高。
经过实验分析后，发明人认为，主要问题在刻蚀时羰基硫能够激发起钛，从而在氟基气体的刻蚀环境中，会在相邻掩膜层3之间形成一层附着物(TiOxFy)，导致间隔9被部分填充。
基于此，发明人尝试变更刻蚀气体，采用氮气和氢气来进行刻蚀。但是却又发现了新的异常，如图8所示，发明人发现在采用这样一系列过程后，获得的有机平坦化层4垂直度差，上窄下宽，从而导致刻蚀氧化层2时，使得氧化层2的宽度小于有机平坦化层4上表面的宽度，也就是说，改变了所需求的图形尺寸。
经过上述大量实验分析，发明人又提出一种方法，该方法即可以使得相邻掩膜层3和之间的间隔9界线明朗，又能够获得垂直度高的有机平坦化层。
该方法包括：
步骤S11，提供前端结构，所述前端结构包括依次形成的第一掩膜层、氧化层及第二掩膜层，所述第二掩膜层暴露出部分氧化层；
步骤S12，在所述氧化层和第二掩膜层上形成有机平坦化层；
步骤S13，在所述有机平坦化层上形成图案化的光刻胶；
步骤S14，以所述图案化的光刻胶为掩膜，进行第一次刻蚀，所述第一次刻蚀分两步进行，暴露出所述部分氧化层和所述第二掩膜层；以及
步骤S15，进行第二次刻蚀，以所述第二掩膜层为掩膜刻蚀氧化层，暴露出部分第一掩膜层。
下面结合图1-图9对本发明的半导体结构的制作方法进行详细说明。在下文的描述中，制作过程与上文的研究过程在结构的示意图上基本一致，区别在于刻蚀方法不同，因此依然采用如图2-5的视图，并使用相同的标号。
对于步骤S11，如图2所示，提供前端结构，所述前端结构包括依次形成的第一掩膜层1、氧化层2及第二掩膜层3，所述第二掩膜层3暴露出部分氧化层2。当然，所述前端结构不仅仅限于这三层结构，例如在第一掩膜层1下方还具有衬底、阱区等(未图示)。所述第二掩膜层3可以是经由双重图形技术获得，此技术为本领域技术人员所熟知，可以采用已经成熟的工艺完成。在一个实施例中，所述第二掩膜层3的材质例如是氮化钛。
对于步骤S12，如图3所示，在所述氧化层2和第二掩膜层3上形成有机平坦化层4。所述有机平坦化层4的形成可用于作为掩膜，以便使得掩膜版中团传递至前端结构中。此过程可以采用现有技术完成，本发明对此不进行详述。
请继续参考图3，在所述有机平坦化层4形成后，在所述有机平坦化层4上形成一层反射层5，在一个实施例中，所述反射层5选择为硅反射层(Si-ARC)。通过采用硅反射层，能够增加光刻过程中的曝光景深(DOF)，实现光阻的均匀曝光。进一步的，通过有机平坦化层4和反射层5的共同作用，能够更好的实现光刻过程，提高光刻精度。
对于步骤S13，请继续参考图3，在所述有机平坦化层4上形成图案化的光刻胶6。具体的，对于形成有反射层5的情况，所述图案化的光刻胶6形成在所述反射层5上。所述图案化的光刻胶6的形成即为光刻过程，此为本领域技术人员所熟悉。如图3所示，在一个实施例中，图案化的光刻胶6的图形呈3面围绕，一面打口的形状，由此限定一个开口7。可以理解的是，图3中所示光刻胶的图案仅为示例，依据实际工艺需求，可以设计不同的曝光图案。
对于步骤S14，请参考图4，以所述图案化的光刻胶为掩膜，进行第一次刻蚀，所述第一次刻蚀分两步进行，暴露出所述部分氧化层2和所述第二掩膜层3。
进行的第一次刻蚀为干法刻蚀，可以在氟基气体环境下进行。具体的，所述氟基气体环境包括：流量为10-300scmm的四氟化碳(CF4)，流量小于等于100sccm的氟甲烷(CH3F)，流量小于等于100sccm的二氟甲烷(CH2F2)，所述第一次刻蚀的条件包括压强2-100mTorr，功率100-1000W，偏置电压0-300V，占空比10％-80％。在所述氟基气体环境下，首先，采用羰基硫(COS)和氧气的混合气体进行第一步刻蚀至恰暴露出第二掩膜层3；以具有反射层5和有机平坦化层4为例，以所述图案化的感觉6为例依次刻蚀所述反射层5和所述有机平坦化层4，直至恰好暴露出所述第二掩膜层3的上表面，即刻蚀至所述第二掩膜层3的上表面所在平面。采用羰基硫(COS)和氧气的混合气体进行的第一步刻蚀能够较好的保持所述反射层5和所述有机平坦化层4在刻蚀后的垂直度，有效避免掩膜图形被改变。在本步骤中，所述羰基硫的流量为5-200sccm，所述氧气的流量为5-100sccm。
接着，采用氮气和氢气的混合气体进行第二步刻蚀，至暴露出所述部分氧化层2和所述第二掩膜层3。在本步骤中，所述氮气的流量为10-500sccm，所述氢气的流量为10-300sccm。通过通入氮气和氢气的混合气体，可以将羰基硫置换出去，从而避免了羰基硫在第二掩膜层3暴露出来后，对第二掩膜层3的轰击激发出钛，以及激发出的钛在氟基气体环境下形成附着物(TiOxFy)，即在本实施例中通过采用第二步刻蚀，可以避免氟氧钛附着物的形成，从而有利于之后的刻蚀，且避免如上述研究过程中发现的“相邻掩膜层3和之间的间隔9并不十分明朗”这一缺陷。
在第一次刻蚀过程中，图案化的光刻胶也被去除，如图4所示，剩余的是硅反射层5。事实上，硅反射层5在氟基气体环境下也会被消耗，即针对不同的第一次刻蚀的工艺选择，也可以是硅反射层5在第一次刻蚀后也被去除。
对于步骤S15，请参考图5，进行第二次刻蚀，以所述第二掩膜层3为掩膜刻蚀氧化层2，暴露出部分第一掩膜层1。在一个实施例中，所述第二次刻蚀为采用脉冲调制的羰基硫进行刻蚀。所示第二次刻蚀可以是氟基气体环境下进行，例如流量为10-300scmm的四氟化碳(CF4)，流量小于等于100sccm的氟甲烷(CH3F)，流量小于等于100sccm的二氟甲烷(CH2F2)，所述羰基硫的流量为5-200sccm，所述脉冲调制的的频率为1000Hz-10000Hz，所述第二次刻蚀的条件包括压强2-100mTorr，功率100-1000W，偏置电压0-300V，占空比10％-80％。
请比较图6和图7，可见图7中的掩膜层3和之间的间隔9相比图6中变得明朗，这是由于本发明中的第一次刻蚀采用两步进行，避免了附着物的形成，从而第二次刻蚀后，间隔9中不存在附着物。
请比较图8和图9，可见图9中的有机平坦化层4的侧壁有着很高的垂直度(基本可以确保垂直)，即上下宽度一致，则以有机平坦化层4为掩膜进行的第二次刻蚀，能够确保氧化层2的尺寸等同于有机平坦化层4上表面的尺寸，使得掩膜版图形精确的传递至氧化层2中。这避免了如图8所示的氧化层2的尺寸(例如宽度)大于有机平坦化层4上表面的尺寸(例如宽度)，即掩膜版图形传递异常的情况。
在步骤S15之后，还可以采用湿法刻蚀或灰化过程去除所述有机平坦化层，此过程可以采用现有技术完成。
本发明还提供另一个可行的实施例，本实施例同样具有步骤S11-步骤S15的过程，区别在于，在步骤S14中，第一次刻蚀包括：采用干法刻蚀，可以在氟基气体环境下进行。具体的，所述氟基气体环境包括：流量为10-300scmm的四氟化碳(CF4)，流量小于等于100sccm的氟甲烷(CH3F)，流量小于等于100sccm的二氟甲烷(CH2F2)，所述第一次刻蚀的条件包括压强2-100mTorr，功率100-1000W，偏置电压0-300V，占空比10％-80％。在所述氟基气体环境下，首先，采用羰基硫(COS)和氧气的混合气体进行第一步刻蚀至恰暴露出第二掩膜层3；以具有反射层5和有机平坦化层4为例，以所述图案化的感觉6为例依次刻蚀所述反射层5和所述有机平坦化层4，直至恰好暴露出所述第二掩膜层3的上表面，即刻蚀至所述第二掩膜层3的上表面所在平面。采用羰基硫(COS)和氧气的混合气体进行的第一步刻蚀能够较好的保持所述反射层5和所述有机平坦化层4在刻蚀后的垂直度，有效避免掩膜图形被改变。在本步骤中，所述羰基硫的流量为5-200sccm，所述氧气的流量为5-100sccm。
接着，采用脉冲调制的羰基硫和氧气的混合气体进行第二步刻蚀，至暴露出所述部分氧化层和所述第二掩膜层。即第二步刻蚀可以在第一步刻蚀的基础上，使得羰基硫变为脉冲式轰击即可，例如所述脉冲调制的的频率为1000Hz-10000Hz。通过使得羰基硫变为脉冲式轰击，可以降低羰基硫对第二掩膜层3的作用，减少甚至避免激发出钛，同样可以避免氟氧钛附着物的形成，从而有利于之后的刻蚀，且避免如上述研究过程中发现的“相邻掩膜层3和之间的间隔9并不十分明朗”这一缺陷。
此外，还可以选择其他材质的第二掩膜层3，例如氮化硼等，由此避免了激发出钛，进而规避了氟氧钛附着物的形成。同时，为了获得较佳的有机平坦化层4的垂直度，即为了确保掩膜版图形的精确传递，在采用氮化硼掩膜层时，依然可以采用上述刻蚀方法。
综上所述，本发明提供的半导体结构的制作方法中，包括：提供前端结构，所述前端结构上依次形成有第一掩膜层，氧化层及第二掩膜层，所述第二掩膜层暴露出部分氧化层；在所述氧化层和第二掩膜层上形成有机平坦化层；在所述有机平坦化层上形成图案化的光刻胶；以所述图案化的光刻胶为掩膜，进行第一次刻蚀，所述第一次刻蚀分两步进行，暴露出所述部分氧化层和所述第二掩膜层；进行第二次刻蚀，以所述第二掩膜层为掩膜刻蚀氧化层，暴露出部分第一掩膜层。于是通过分两步进行的第一次刻蚀，使得有机平坦化层刻蚀出来的侧面垂直度高，并且尽可能的避免刻蚀附着物的形成，从而在第二次刻蚀后，能够确保掩膜图案精确的传递至氧化层中。由此大大提高制得器件的质量。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种半导体结构的制作方法，其特征在于，包括：
提供前端结构，所述前端结构包括依次形成的第一掩膜层、氧化层及第二掩膜层，所述第二掩膜层暴露出部分氧化层；
在所述氧化层和第二掩膜层上形成有机平坦化层；
在所述有机平坦化层上形成图案化的光刻胶；
以所述图案化的光刻胶为掩膜，进行第一次刻蚀，所述第一次刻蚀分两步进行，采用羰基硫和氧气的混合气体进行第一步刻蚀至暴露出所述第二掩膜层的上表面所在平面，采用氮气和氢气的混合气体进行第二步刻蚀至暴露出所述部分氧化层和所述第二掩膜层的两相对的侧面；以及
进行第二次刻蚀，以所述第二掩膜层为掩膜刻蚀氧化层，将所述第二掩膜层的图案转移到所述氧化层中，暴露出部分第一掩膜层。
2.如权利要求1所述的半导体结构的制作方法，其特征在于，所述第一次刻蚀在氟基气体环境下进行。
3.如权利要求2所述的半导体结构的制作方法，其特征在于，所述氟基气体环境包括：流量为10-300scmm的四氟化碳、流量小于等于100sccm的氟甲烷和流量小于等于100sccm的二氟甲烷。
4.如权利要求3所述的半导体结构的制作方法，其特征在于，所述羰基硫的流量为5-200sccm，所述氧气的流量为5-100sccm；所述氮气的流量为10-500sccm，所述氢气的流量为10-300sccm。
5.如权利要求3所述的半导体结构的制作方法，其特征在于，进行第一次刻蚀，所述第一次刻蚀分两步进行包括：
采用羰基硫和氧气的混合气体进行第一步刻蚀至恰暴露出第二掩膜层；
采用脉冲调制的羰基硫和氧气的混合气体进行第二步刻蚀，至暴露出所述部分氧化层和所述第二掩膜层。
6.如权利要求5所述的半导体结构的制作方法，其特征在于，所述羰基硫的流量为5-200sccm，所述氧气的流量为5-100sccm；所述脉冲调制的频率为1000Hz-10000Hz。
7.如权利要求4或6所述的半导体结构的制作方法，其特征在于，所述第一次刻蚀的条件包括压强2-100mTorr，功率100-1000W，偏置电压0-300V，占空比10％-80％。
8.如权利要求1所述的半导体结构的制作方法，其特征在于，所述第二次刻蚀为采用脉冲调制的羰基硫进行刻蚀。
9.如权利要求8所述的半导体结构的制作方法，其特征在于，所述第二次刻蚀的条件包括压强2-100mTorr，功率100-1000W，偏置电压0-300V，占空比10％-80％，所述脉冲调制的频率为1000Hz-10000Hz。
10.如权利要求1所述的半导体结构的制作方法，其特征在于，所述第二掩膜层的材质为氮化钛或者氮化硼。
11.如权利要求1所述的半导体结构的制作方法，其特征在于，在所述氧化层和第二掩膜层上形成有机平坦化层之后，在所述有机平坦化层上形成图案化的光刻胶之前，所述半导体结构的制作方法还包括：
在所述有机平坦化层上形成硅抗反射层。
12.如权利要求1所述的半导体结构的制作方法，其特征在于，进行第二次刻蚀，以所述第二掩膜层为掩膜刻蚀氧化层，暴露出部分第一掩膜层之后，所述半导体结构的制作方法还包括：
采用湿法刻蚀或灰化过程去除所述有机平坦化层。
CN201710386009.4A 2017-05-26 2017-05-26 半导体结构的制作方法 Active CN108962727B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710386009.4A CN108962727B (zh) 2017-05-26 2017-05-26 半导体结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710386009.4A CN108962727B (zh) 2017-05-26 2017-05-26 半导体结构的制作方法

Publications (2)

Publication Number Publication Date
CN108962727A CN108962727A (zh) 2018-12-07
CN108962727B true CN108962727B (zh) 2021-05-14

Family

ID=64494816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710386009.4A Active CN108962727B (zh) 2017-05-26 2017-05-26 半导体结构的制作方法

Country Status (1)

Country Link
CN (1) CN108962727B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111293073B (zh) * 2018-12-10 2023-05-23 武汉新芯集成电路制造有限公司 沟槽制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106019849A (zh) * 2015-03-27 2016-10-12 台湾积体电路制造股份有限公司 具有可湿剥离的中间层的半导体结构的图案化工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8992792B2 (en) * 2012-07-20 2015-03-31 Applied Materials, Inc. Method of fabricating an ultra low-k dielectric self-aligned via

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106019849A (zh) * 2015-03-27 2016-10-12 台湾积体电路制造股份有限公司 具有可湿剥离的中间层的半导体结构的图案化工艺

Also Published As

Publication number Publication date
CN108962727A (zh) 2018-12-07

Similar Documents

Publication Publication Date Title
US8673544B2 (en) Method of forming openings
JP4034164B2 (ja) 微細パターンの作製方法及び半導体装置の製造方法
US9128384B2 (en) Method of forming a pattern
US9466486B2 (en) Method for integrated circuit patterning
US20060205224A1 (en) Large-scale trimming for ultra-narrow gates
JP2009158907A (ja) 半導体素子の微細パターン形成方法
US20150325441A1 (en) Semiconductor fabrication method
JP2010087300A (ja) 半導体装置の製造方法
KR20090070674A (ko) 반도체 소자의 금속 배선 형성 방법
CN112017946A (zh) 半导体结构的形成方法、晶体管
CN108962727B (zh) 半导体结构的制作方法
JP2007329505A (ja) 半導体装置の製造方法
CN110690117B (zh) 半导体结构及其形成方法
US20060011575A1 (en) [method of reducing pattern pitch in integrated circuits]
KR100796509B1 (ko) 반도체 소자의 제조방법
KR20070113604A (ko) 반도체 소자의 미세패턴 형성방법
JP2006324615A (ja) 半導体素子の導電配線形成方法
US20100221670A1 (en) Pattern formation method
KR100731115B1 (ko) 플래시 메모리 소자 및 그 제조 방법
US11887851B2 (en) Method for forming and using mask
CN111640668B (zh) 半导体器件及其形成方法
KR20110060757A (ko) 반도체장치 제조 방법
KR20090067369A (ko) 반도체 소자의 미세패턴 형성방법
KR20050068363A (ko) 하드 마스크를 이용한 미세 패턴 형성 방법
JP2010087298A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant