KR100899414B1 - 물리적 기상 증착법에 의해 형성된 비정질 카본을 이용한 다층 레지스트 구조의 제작 및 이를 이용한 박막 패턴 형성 방법 - Google Patents

물리적 기상 증착법에 의해 형성된 비정질 카본을 이용한 다층 레지스트 구조의 제작 및 이를 이용한 박막 패턴 형성 방법 Download PDF

Info

Publication number
KR100899414B1
KR100899414B1 KR1020070052323A KR20070052323A KR100899414B1 KR 100899414 B1 KR100899414 B1 KR 100899414B1 KR 1020070052323 A KR1020070052323 A KR 1020070052323A KR 20070052323 A KR20070052323 A KR 20070052323A KR 100899414 B1 KR100899414 B1 KR 100899414B1
Authority
KR
South Korea
Prior art keywords
thin film
etching
gas
amorphous carbon
mask
Prior art date
Application number
KR1020070052323A
Other languages
English (en)
Other versions
KR20080104902A (ko
Inventor
이내응
김희대
박창기
이춘희
홍병유
조형준
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020070052323A priority Critical patent/KR100899414B1/ko
Publication of KR20080104902A publication Critical patent/KR20080104902A/ko
Application granted granted Critical
Publication of KR100899414B1 publication Critical patent/KR100899414B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

하부 박막에 대한 식각 선택비를 높이고 식각시 종횡비를 낮출 수 있는 아주 얇은 나노스케일 PVD 비정질 카본을 이용하여 다층 레지스트 구조를 형성하고 이를 이용하여 박막 패턴을 형성하는 방법을 제공한다.
하부 박막 상에 PVD 비정질 카본 마스크를 적층하는 단계; 상기 PVD 비정질 카본 마스크 상에 하드 마스크(hard-mask), 하부 반사방지막(bottom anti-reflective coating), 포토 레지스트 패턴을 차례로 적층하는 단계; 포토 레지스트 패턴을 식각 마스크로 하부 반사방지막과 하드마스크를 식각하는 단계; 패터닝된 하드마스크를 식각 마스크로 하여 PVD 비정질 카본층을 식각하는 단계; 및 상기 PVD 비정질 카본층을 식각 마스크로 하부 박막을 식각하는 단계를 포함하는 박막 패턴 형성 방법을 제공한다.

Description

물리적 기상 증착법에 의해 형성된 비정질 카본을 이용한 다층 레지스트 구조의 제작 및 이를 이용한 박막 패턴 형성 방법{FABRICATION OF MULTI-LAYER RESIST STRUCTURES USING PHYSICAL-VAPOR DEPOSITED AMORPHOUS CARBON AND FORMING THIN FILM PATTERN USING THE SAME}
도 1a 내지 도 1c는 종래의 ArF(193nm) 레지스트와 하드 마스크 패턴을 이용한 박막 패턴 형성 방법의 문제점을 설명하기 위한 단면 개념도.
도 2a 내지 도 2f는 본 발명의 실시예에 따른 박막 패턴 형성 방법을 설명하기 위한 단면도.
도 3은 본 발명에 따른 다층 레지스트구조 식각을 위한 장치의 개념도.
도 4는 제1 고주파 전원부(220)의 전력을 각기 300와트, 500 와트 및 800와트로 하였을 때에 따른 식각율을 나타낸 그래프.
도 5는 O2가스의 유량 변화에 따른 식각율을 나타낸 그래프.
도 6는 N2가스의 유량 변화에 따른 식각율을 나타낸 그래프.
도 7은 본 실시예에 따라 식각된 기판의 단면 사진이다.
도면의 주요 부분에 대한 부호의 설명>
10, 110 : 반도체 기판 20, 115, 120 : 하부 박막
30, 130 : 비정질 탄소 마스크막 40, 125, 140 : SiON, 접합층, SiOx
50, 150 : 반사 방지막 60, 160 : 감광막
본 발명은 박막 패턴 형성 방법에 관한 것으로, 특히 아주 얇은 나노 스케일 비정질 카본을 사용한 다층 레지스트 (multi-layer resist) 구조 제작 및 이를 이용한 박막 패턴 형성 방법에 관한 것이다.
종래에는 박막 패턴을 형성하기 위해 G-선(436nm) 레지스트 및 I-선(365nm) 레지스트 또는 KrF(248nm) 레지스트를 도포한 다음 마스크를 이용한 포토리소그라피 공정을 실시하여 포토레지스트 패턴을 형성하고, 이를 식각 마스크로 하는 식각 공정을 실시하여 박막 패턴을 형성하였다.
소자의 선폭 감소와, 포토 리소그라피 공정 한계로 인해 현재 50nm 이하 선폭에서는 ArF(193nm) 감광막패턴과 플라즈마 화학 기상 증착법 (plasma-enhanced chemical vapor deposition PECVD)에 의하여 증착된 비정질 카본 마스크 패턴을 사용하여 초미세 선폭을 갖는 박막 패턴을 형성하는 것이 많은 관심을 받고 있다.
도 1a 내지 도 1b는 종래의 ArF(193nm) 감광막패턴과 PECVD(plasma enhanced chemical vapor deposition) 비정질 하드 마스크 패턴을 이용한 박막 패턴 형성 방법을 설명하기 위한 단면 개념도이다. 도 1a를 참조하면, 기판(10) 상에 패터닝될 박막(20)을 형성한다. 박막(20) 상에 PECVD 비정질 카본층(30)을 형성한다. 이어서, PECVD 비정질 카본 마스크(30) 상에 SiON(40)과 반사방지층(50)을 차례로 형성한 후 ArF 감광막 패턴(60)을 형성한다. 도 1a 및 도 1b를 참조하면, 카본 마스크막(30)을 식각 마스크로 사용하기 위해 ArF 감광막패턴(60)을 식각 마스크로 하여 반사방지층(50)과 SiON(40)을 식각한다. 이어서, ArF 감광막패턴(60)과 반사방지층(50)을 스트립한다. 이어서, SiON(40)을 식각 마스크로 하여 PECVD 비정질 카본 마스크막(30)을 식각하여 패터닝한다. 이후, 패터닝된 PECVD 비정질 카본막(30)을 식각마스크로 하는 식각을 실시하여 하부 박막(20)을 패터닝한다.
하지만 종래의 기술로는 하부 박막(20)을 50nm 이하 미세 패터닝시 하부 박막(20)과 PECVD 비정질 카본막(30)간의 식각 선택비가 부족하여 하부박막(20)과 동일한 두께 이상의 PECVD 비정질 카본막(30)이 필요하거나 목표로 하는 하부 박막(20) 패턴을 형성하기 전에 PECVD 비정질 카본막(30)이 먼저 식각되는 문제가 발생하였다.
즉 도 1b에 도시된 바와 같이 PECVD 비정질 카본막(30)과 하부 박막(20)을 패터닝하여야 하지만, 하부 박막(20)과 CVD 비정질 카본막(30) 간의 식각 선택비가 낮기 때문에, 도 1c에 도시된 바와 같이 하부 박막(20) 식각시 PECVD 비정질 카본막(30)이 보다 많이 식각된다. 따라서 이후 PECVD 비정질 카본막(30) 패턴을 식각마스크로 하는 식각공정을 실시하여 하부 박막(20)을 패터닝할 경우 초기 목표로 하는 형상의 박막 패턴이 형성하는데 있어서 문제가 발생할 수 있다.
또한 PECVD 비정질 카본막의 두께가 두꺼워 식각 시 종횡비가 크게 증가하게 된다. 현재 50nm 패턴 형성시 PECVD 비정질카본막의 두께가 150 내지 250 nm 정도가 되어 종횡비가 3 내지 5 정도가 된다. 이러한 경우 ARDE (aspect ratio dependent etch rate), 식각속도 감소, 프로필 제어의 어려움 등 다양한 문제가 발생될 가능성이 높아진다. 따라서 이러한 PECVD 비정질 카본층의 하부층에 대한 낮은 식각 선택비 및 높은 종횡비를 갖는 구조를 개선할 필요가 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 하부 박막에 대한 식각 선택비를 높이고 식각시 종횡비를 낮출 수 있는 아주 얇은 나노스케일 PVD 비정질 카본을 이용한 다층 레지스트 구조 형성 및 이를 이용한 박막 패턴 형성 방법을 제공하는데 그 목적이 있다.
전술한 목적을 달성하기 위해 본 발명에서는 아래와 같은 단계로 이루어지는 박막 패턴 형성 방법을 제공한다.
하부 박막 상에 PVD 비정질 카본 마스크를 적층하는 단계;
상기 PVD 비정질 카본 마스크 상에 하드 마스크(hard-mask), 하부 반사방지막(bottom anti-reflective coating), 포토 레지스트 패턴을 차례로 적층하는 단계;
포토 레지스트 패턴을 식각 마스크로 하부 반사방지막과 하드마스크를 식각하는 단계;
패터닝된 하드마스크를 식각 마스크로 하여 PVD 비정질 카본층을 식각하는 단계; 및
상기 PVD 비정질 카본층을 식각 마스크로 하부 박막을 식각하는 단계.
상기에서, PVD 비정질 카본층을 적층하는 단계는 PVD를 이용한 탄소결합박막을 이용하고, PVD 비정질 카본층 식각을 위한 하드마스크를 적층하는 단계는 PECVD장비를 이용하는 것이 바람직하다.
상기 포토 레지스트 패턴을 적층하는 단계는 193nm 이하의 파장에서 사용하는 레지스트를 상기 하드 마스크막 상에 도포하는 단계와, 노광 및 현상 공정을 실시하여 상기 레지스트의 일부를 제거하는 단계를 포함하고, 상기 레지스트로서는 ArF(193nm) 레지스트, F2(157nm) 레지스트 및 EUV(extreme ultraviolet) 레지스트 중 어느 하나의 레지스트를 사용하는 것이 바람직하다.
그리고 상기 모든 막을 식각하는 단계는, 상기 기판을 식각 장비의 기판 지지 수단 상에 안착하는 단계와, 상기 식각 장치 내부를 1 내지 500mTorr으로 유지하는 단계와, 상기 식각 장비 내부로 각 단계에 따라 CF4가스, C4F6가스, C4F8가스, CH2F2가스, O2가스, N2가스 및 Ar가스를 적절히 포함하는 식각 가스를 주입하고, 식각장비는 1 내지 3개의 고주파수를 가지고 있으며, 플라즈마 밀도를 제어하기 위한 고주파로는 13.56 내지 100MHz의 고주파 전원을 인가하고 이온의 에너지를 제어하기 위한 셀프 바이어스 전압(self-bias voltage) 발생을 위해서는 400kHz 내지 10MHz의 저주파 전원를 인가하는 것이 효과적이다. 여기서, 상기 이온의 에너지 제어를 위한 고주파 전원은 100 내지 2000와트(W)의 전력으로 인가하고, 상기 플라즈마 밀도 제어를 위한 저주파 전원은 200 내지 600와트(W)의 전력으로 인가하는 것이 효과적이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면 상에서 동일 부호는 동일한 요소를 지칭한다.
도 2a 내지 도 2c는 본 발명에 따른 3가지 타입의 다층 박막 구조이고, 도 2d 내지 도 2e는 본 발명의 실시예에 따른 박막 패턴 형성 방법을 설명하기 위한 단면도이다. 도 2a에 도시된 바와 같이 기판(110) 상에 하부 박막(120), PVD 비정질 카본 마스크층(130), SiOx(140), 하부 반사방지막(150)을 형성하고, 반사 방지막(150) 상에 포토레지스트를 도포한 다음 마스크를 이용한 리소그라피 공정을 실시하여 포토레지스트 패턴(160)을 형성한다. 상기 하부 박막(120)은 반도체 소자 및 평판 표시 소자의 제조를 위한 다양한 박막이 될 수 있다. 본 실시예에서는 TEOS-산화물(TEOS-oxide)을 사용하였다.
PVD 비정질 카본 마스크(130)는 하부 박막(120)과 높은 식각 선택비를 갖는 마그네트론 스퍼터링이나 이베퍼레이션(evaporation) 방법 등의 PVD 비정질 카본막을 사용하는 것이 바람직하다. 본 실시예에서는 상기 PVD 비정질 카본 마스크(130)으로 10 내지 50nm의 두께를 가지는 비대칭형 마그네트론원(UnBalanced Magnetron, UBM)을 사용한 PVD 비정질 카본 마스크를 사용하였다.
또한 상기 PVD 비정질 카본 마스크(130)의 패터닝을 위해 50 내지 200nm 두께의 산화실리콘 (SiOx)을 사용하는것이 바람직하다. 본 실시예에서는 100 내지 150nm의 두께를 가지는 SiOx(140)를 사용하였다. PVD 비정질 카본층 식각을 위한 하드 마스크로는 SiOx에 한정되지 않고 SiON, SiNx 등을 사용할 수 있다. 하부 반사방지막(150)은 그 상부에 형성되는 포토레지스트 패턴(160) 형성을 위한 노광 공정 시 발생하는 광반사를 최소할 수 있는 막을 사용하여 10 내지 50nm 두께로 코팅한다.
이후, 상기 반사 방지막(140) 상에 193nm이하의 파장에서 사용하는 포토레지스트를 회전도포 방식으로 도포한다. 상기의 포토레지스트로는 ArF(193nm) 레지스트, F2(157nm) 레지스트 및 EUV(extreme ultraviolet) 레지스트 중 어느 하나의 레지스트를 사용하는 것이 바람직하다. 본 실시예에서는 ArF 레지스트를 도포하였다. 박막 패턴 형성을 위한 마스크를 이용한 포토 리소그라피 공정을 실시하여 ArF 레지스트 패턴(160)을 형성한다.
즉, 반사 방지막 상에 회전 도포 방식으로 ArF 레지스트를 도포한 다음 이를 193nm 노광장비 내부로 로딩한다. 이후, 박막을 패터닝 하기 위한 마스크를 이용하 여 노광을 실시한 다음 현상공정을 실시하여 ArF 포토 레지스트 패턴을 형성한다.
또한 도 2b에 도시된 바와 같이 기판(110)과 하부 박막(120) 사이에 제2하부박막(115)층을 도입하여, 상기 하부 박막(120)을 식각 마스크로 이용할 수 있고, 제2하부박막(115)층으로는 SiON, SiN, SiO2, SiCN과 같은 비전도성 하드마스크 및 다결정 Si, Ta, Ti, Cr, TaN, TiN, TaSiN와 같은 전도성 하드마스크를 사용하고, 그 두께는 100 내지 800nm인 것이 바람직하다. 도 2c에 도시한 바와 같이 PVD 비정질 카본 마스크(130)와 하부 박막(120) 사이에, 두 층의 접착력을 향상시키고 액상 식각도 용이하게 하여 PVD 비정질 카본막의 제거를 용이하게 할 수 있는 접합층(125)을 도입하여 사용할 수도 있다.
본 실시예에서는 도 2a의 구조를 사용하였고 상기 다층구조 레지스트의 식각 단계에서 도 2d에 도시된 바와 같이 상기 ArF 레지스트 패턴(160)을 식각 마스크로 하는 식각을 실시하여 노출된 상기 하부 반사방지막(150)을 식각한다. 즉, CF4/O2/C4F6/Ar 혼합가스로 플라즈마 식각을 실시하며 상기 CF4가스는 10 내지 200sccm, 상기 C4F6가스는 1 내지 30sccm, 상기 O2가스는 1 내지 30sccm 및 상기 Ar가스는 200 내지 800sccm의 유량으로 주입하는 것이 효과적이다. 또한 다음 공정으로서, 노출된 상기 SiOx(140)를 식각한다. 즉, CH2F2/C4F8/O2/Ar 혼합가스로 플라즈마 에칭을 실시하며 상기 CH2F2가스는 5 내지 100sccm, 상기 C4F8가스는 5 내지 100sccm, 상기 O2가스는 5 내지 100sccm 및 상기 Ar가스는 200 내지 800sccm의 유량으로 주입하는게 효과적이다.
다음으로, 도 2e에 도시된 바와 같이 PVD 비정질 카본 마스크(130)을 식각하는데, 거기에 앞서 아세톤으로 변형된 상기 ArF 레지스트 패턴(160)을 스트립하고 CDE(chemical dry etcher) 장비로 잔류물(residue)까지 제거하는 것이 바람직하다. 이때 하부 방지막까지 같이 제거된다. PVD 비정질 카본층(130) 식각시, N2/O2/Ar 혼합가스를 사용하며 상기 N2가스는 10 내지 200sccm, 상기 O2가스는 50 내지 600sccm 및 상기 Ar가스는 50 내지 500sccm의 유량으로 주입하는 것이 효과적이다. 마지막으로, 도 2f에 도시된 바와 같이 상기 PVD 비정질 카본층(130)을 식각 마스크로하여 하부 박막(120) 또는 제2 하부 박막(115)을 식각한다. 이때, 하부 박막(120)은 반도체 소자 및 평판 표시 소자의 제조를 위한 박막, 제2 하부 박막(115)으로는 비전도성 하드마스크 및 전도성 하드마스크를 사용하는 것이 바람직하다. 본 실시예에서는 TEOS-산화물(TEOS-Oxide)을 선택하였고, 상기의 식각 가스로는 C4F8/Ar 혼합 가스를 사용한다. 그리고 식각 공정시, 상기 C4F8가스는 5 내지 100sccm, Ar 가스는 100 내지 1000sccm의 유량으로 주입하는 것이 효과적이다.
이하, 상기 식각 공정을 위한 장치 및 공정 조건 등에 관해 설명한다.
상술한 바와 같은 구조로 패턴이 형성된 기판을 도 3에 도시된 식각 장비(200)의 챔버 내부로 로딩시켜 기판 지지 수단(210) 상에 안착시킨다. 기판 지지수단(210)으로는 정전척을 사용하는 것이 바람직하다. 그리고 식각 공정시 정전척의 온도는 -10 내지 80도가 되도록 유지하는 것이 바람직하다. 식각 장비(200) 즉 챔버 내부의 압력은 1 내지 500mTorr로 유지한다. 이후, 상술한 CF4가스, C4F6가스, C4F8가스, CH2F2가스, O2가스 N2가스 및 Ar가스를 적절히 포함하는 식각 가스를 상기 식각 장비(200) 내에 주입시키고, 플라즈마를 발생시켜 식각공정을 진행한다.
상기의 식각 장비(200)는 도 3의 (a)에 도시된 바와 같이 상기 기판 지지 수단(210)에 각기 다른 고주파 전원을 인가하는 것이 바람직하다. 이때, 이온의 에너지를 제어하기 위한 셀프 바이어스 전압을 발생시키는 제 1 고주파 전원부(220)는 400KHz 내지 10MHz의 주파수를, 제 2 고주파 전원부(230)는 10 내지 30MHz 주파수를, 그리고 플라즈마 밀도를 제어하기 위한 제 3 고주파 전원부(240)는 10 내지 100MHz의 주파수를 인가하는 것이 바람직하다.
또한, 상기의 식각 장비(200)는 도 3의 (b)에 도시된 바와 같이 기판 지지수단(210)에 각기 다른 고주파 전원을 인가하고, 식각 장비 상측의 안테나(250)에 주파수 전원을 인가할 수도 있다.
즉, 상기 제 1 고주파 전원부(220)와 제 2 고주파 전원부(230)는 각기 400KHz 내지 10MHz의 주파수와 10 내지 30MHz 주파수를 하부 전극인 기판 지지수단(210)에 인가하고, 제 3 고주파 전원부(240)는 기판 지지수단(210) 상측에 마련된 안테나(250)에 10 내지 100MHz의 주파수를 인가한다.
상기에서 제 1 고주파 전원부(220)는 100 내지 2000와트(W)의 전력을 인가하고, 상기 제 2 고주파 전원부(230)는 300 내지 600와트(W)의 전력을 인가하는 것이 바람직하다. 상기와 같은 식각 가스와 식각 장비(200)를 사용하여 박막의 식각률과 식각 선택비를 조절할 수 있다.
도 4는 제1 고주파 전원부의 전력, 즉 바이어스 파워에 따른 식각율을 나타낸 그래프, 도 5는 O2가스의 유량 변화에 따른 식각율을 나타낸 그래프이고 도 6은 N2가스의 유량 변화에 따른 식각율을 나타낸 그래프이다. 도 7은 본 실시예에 따라 (a)ArF PR 식각, (b)하부 반사방지층과 하드 마스크 식각, (c)포토레지스트 및 잔류물제거, (d)PVD 비정질 카본 식각, (e)TEOS-산화물 식각이 이루어진 기판의 단면사진이다.
도 4는 O2가스 400sccm, N2가스 50sccm으로 유지하고 제3 고주파 전원부(240)을 600와트로 고정시킨 상태에서 다양한 제1 고주파 전원부(220)와 제3 고주파 전원부(240) 조합에서 제1 고주파 전원부(220)의 전력을 각기 300와트, 500 와트 및 800와트로 하였을 때의 변화를 나타낸 것이다. 이때, 나머지 공정 조건은 동일하게 유지하였다. 도 4의 그래프를 살펴보면 제1 고주파 전원부(220)의 전력을 증가시킬수록 PVD 비정질 카본막(130)의 식각율도 증가하는 것을 알 수 있다.
도 5는 N2가스의 유량을 50sccm으로 유지시킨 상태에서 다양한 제1 고주파 전원부(220)와 제3 고주파 전원부(240) 조합에서의 O2가스의 유량을 변화시킨 후의 PVD 비정질 카본막(130)의 식각율변화를 나타내었다. 이때 제 1 고주파 전원부(220)의 전력을 800와트, 제3 고주파 전원부(240)의 전력을 600와트로 하였을 때의 변화이다. 이때, 나머지 공정 조건은 동일하게 유지하였다. 도 5의 그래프를 살펴보면 O2가스 유량을 증대시킬 경우 PVD 비정질 카본막(130)은 400sccm에서 가장 높은 식각률을 나타냄을 알 수 있다.
도 6은 O2가스의 유량을 400sccm으로 유지시킨 상태에서 다양한 제1 고주파 전원부(220)와 제3 고주파 전원부(240) 조합에 대해 N2가스의 유량을 변화시킨 후 PVD 비정질 카본막(130) 식각율변화를 나타낸다. 이때 제 1 고주파 전원부(220)의 전력을 800와트, 제3 고주파 전원부(240)의 전력을 600와트로 하였을 때의 변화를 나타낸 것이다. 이때, 나머지 공정 조건은 동일하게 유지하였다. 도 6의 그래프를 살펴보면 N2가스 유량을 증대시킬 경우 PVD 비정질 카본막(130)은 50sccm에서 가장 높은 식각률을 나타냄을 알 수 있다.
이를 통해 PVD 비정질 카본 마스크(130)의 식각특성을 알 수 있었고, MLR구조에 적용함으로써 도 7(e) 사진과 같이 아주 높은 선택비를 가지는 패턴을 구현 할 수 있게 되었다. 따라서, 목표로 하는 하부 박막(120)을 형성할 수 있다.
도 7의 (a)는 기판(110) 상에 하부 박막(120), PVD 비정질 카본층(130), SiOx(140), 하부 반사방지막(150)을 형성하고, 반사 방지막(150) 상에 포토레지스트를 도포한 다음 마스크를 이용한 리소그라피 공정을 실시하여 포토레지스트 패턴(160)을 형성한 사진이다. 도 7의 (b)는 상기 ArF 레지스트 패턴(160)을 식각 마스크로 하는 식각을 실시하여 노출된 상기 하부 반사방지막(150)을 식각하고, 이에 따라 노출된 상기 SiOx 하드마스크(140)를 식각한 후의 사진이다. 도 7의 (c)는 포토레지스트를 제거한 사진이며, 도 7의 (d)는 SiOx(140)를 식각 마스크로 PVD 비정질 카본층(130)을 식각한 사진이다. 도 7의 (e)는 30nm의 PVD 비정질 카본층을 식각 마스크(130)로 하부 박막인 TEOS-산화물을 420nm 식각한 사진이다. 이것은 PVD 비정질 카본 마스크가 O2/N2 가스조합으로 식각할 수 있지만 매우 단단하고 녹는점이 높으며 화학적 내성이 강하고 부식저항성이 뛰어나므로 가능하다.
상술한 설명에서는 일반적인 박막의 패터닝에 관해 설명하였지만 본 실시예에 따른 도 2b, 도 2c 박막의 패터닝 방법은 반도체 소자의 소자 분리막, 게이트 전극 및 게이트 라인 패터닝, 그리고, 소스 라인 및 드레인 라인을 포함하는 금속 배선의 패터닝 등에도 적용될 수 있다. 이와 같이 본 발명은 하부 박막의 형태에 따라 반도체 소자를 제조하기 위한 공정 전반에 적용될 수 있다. 상술한 설명에서는 하부 막막으로 TEOS-산화물 단일막을 형성함에 관해서 설명하였지만 본 발명은 이에 한정되지 않고 다양한 막을 식각 할 수 있다.
삭제
본 발명은 상기에서 서술된 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있다. 즉, 상기의 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 특정 실시예가 아닌 특허청구범위에 의해서 정해지는 것으로 이해되어야 한다.
상술한 바와 같이 본 발명은 193nm 이하의 파장에서 사용하는 포토 레지스트 패턴 하부패터닝시 PVD 비정질 카본 마스크로 하부 박막에 대한 식각 선택비를 높이고 식각시 종횡비를 낮출 수 있는 아주 얇은 나노스케일 PVD 비정질 카본을 이용한 다층 레지스트 구조 형성 및 이를 이용한 박막 패턴 형성 방법을 제공한다.

Claims (9)

  1. 기판 상에 하부 박막과 PVD 비정질 카본 마스크와 하드마스크 그리고 포토 레지스트 패턴을 적층한 다층 레지스트 구조를 이용하여 형성된 10 내지 50 nm 두께의 PVD 비정질 카본 마스크 패턴을 통해 7:1 내지 20:1의 선택비를 얻는 박막 패턴 형성 방법으로서,
    하부 박막 상에 PVD 비정질 카본 마스크를 적층하는 단계;
    상기 PVD 비정질 카본 마스크 상에 하드 마스크(hard-mask), 하부 반사방지막(bottom anti-reflective coating), 포토 레지스트 패턴을 차례로 적층하는 단계;
    포토 레지스트 패턴을 식각 마스크로 하여 하부 반사방지막과 하드마스크를 식각하는 단계;
    패터닝된 하드마스크를 식각 마스크로 하여 PVD 비정질 카본 마스크를 식각하는 단계; 및
    상기 PVD 비정질 카본 마스크를 식각 마스크로 하여 하부 박막을 식각하는 단계를 포함하며,
    상기 하부 반사방지막, 하드마스크, PVD 비정질 카본 마스크 및 하부 박막을 식각하는 단계는,
    상기 기판을 식각 장비의 기판 지지 수단 상에 안착하는 단계;
    상기 식각 장비 내부를 1 내지 500mTorr으로 유지하는 단계; 및
    상기 식각 장비 내부로 단계에 따라 CF4가스, C4F6가스, C4F8가스, CH2F2가스, O2가스 N2가스 및 Ar가스를 포함하는 식각 가스를 주입하고, 이온의 에너지를 제어하기 위한 셀프 바이어스 전압을 발생시키는 제 1 고주파 전원부가 400KHz 내지 10MHz의 주파수를, 제 2 고주파 전원부가 10 내지 30MHz 주파수를, 그리고 플라즈마 밀도를 제어하기 위한 제 3 고주파 전원부가 10 내지 100MHz의 주파수를 인가하여 식각을 실시하는 단계를 포함하는 박막 패턴 형성 방법.
  2. 청구항 1에 있어서,
    상기 하부 박막으로서 TEOS-산화물(TEOS-oxide)을 사용하는 박막 패턴 형성 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 기판과 하부 박막 사이에 제2 하부 박막층을 도입하는 단계를 더 포함하며;
    상기 제2 하부 박막층이 SiN, SiO2, SiCN로 이루어진 군에서 선택되는 어느 하나의 비전도성 하드마스크 또는 Ta, Ti, Cr, TaN, TiN, TaSiN, 다결정 Si으로 이루어진 군에서 선택되는 어느 하나의 전도성 하드마스크인 박막 패턴 형성 방법.
  4. 청구항 1 또는 청구항 2에 있어서,
    상기 PVD 비정질 카본 마스크와 하부 박막 사이에 두 층의 접착력을 향상시키고 액상 식각 및 상기 PVD 비정질 카본 마스크 제거를 용이하게 하기 위한 접합층이 형성되는 박막 패턴 형성 방법
  5. 청구항 1 또는 청구항 2에 있어서,
    상기 포토 레지스트 패턴을 적층하는 단계가,
    193nm 이하의 파장에서 사용하는 레지스트를 상기 하드 마스크막 상에 도포하는 단계; 및 노광 및 현상 공정을 실시하여 상기 레지스트의 일부를 제거하는 단계를 포함하고,
    상기 레지스트로서 ArF(193nm) 레지스트, F2(157nm) 레지스트 및 EUV(extreme ultraviolet) 레지스트 중 어느 하나를 사용하는 박막 패턴 형성 방법.
  6. 삭제
  7. 청구항 1 또는 청구항 2에 있어서,
    상기 CF4가스는 10 내지 200sccm, 상기 C4F6가스는 1 내지 30sccm, 상기 C4F8가스는 5 내지 100sccm, CH2F2가스는 5 내지 100sccm, 상기 O2가스는 1 내지 100sccm, 상기 N2가스는 10 내지 200sccm,및 상기 Ar가스는 200 내지 800sccm 유량으로 주입하는 박막 패턴 형성 방법.
  8. 청구항 1 또는 청구항 2에 있어서,
    상기 400KHz 내지 10MHz의 고주파 전원은 100 내지 2000와트(W)의 전력으로 인가하고, 상기 10 내지 30MHz의 고주파 전원은 300 내지 600와트(W)의 전력으로 인가하는 박막 패턴 형성 방법.
  9. 삭제
KR1020070052323A 2007-05-29 2007-05-29 물리적 기상 증착법에 의해 형성된 비정질 카본을 이용한 다층 레지스트 구조의 제작 및 이를 이용한 박막 패턴 형성 방법 KR100899414B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070052323A KR100899414B1 (ko) 2007-05-29 2007-05-29 물리적 기상 증착법에 의해 형성된 비정질 카본을 이용한 다층 레지스트 구조의 제작 및 이를 이용한 박막 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070052323A KR100899414B1 (ko) 2007-05-29 2007-05-29 물리적 기상 증착법에 의해 형성된 비정질 카본을 이용한 다층 레지스트 구조의 제작 및 이를 이용한 박막 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20080104902A KR20080104902A (ko) 2008-12-03
KR100899414B1 true KR100899414B1 (ko) 2009-05-27

Family

ID=40366439

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070052323A KR100899414B1 (ko) 2007-05-29 2007-05-29 물리적 기상 증착법에 의해 형성된 비정질 카본을 이용한 다층 레지스트 구조의 제작 및 이를 이용한 박막 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100899414B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102170144B1 (ko) 2013-08-23 2020-10-27 삼성전자주식회사 휨 제어 막을 이용한 반도체 소자 형성 방법 및 관련된 소자
CN117096102B (zh) * 2023-10-13 2024-01-23 深圳基本半导体有限公司 一种干法刻蚀通孔的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590225A (ja) * 1991-01-22 1993-04-09 Toshiba Corp 半導体装置の製造方法
KR20060120661A (ko) * 2003-10-09 2006-11-27 프리스케일 세미컨덕터, 인크. 포토레지스트 부착을 개선하기 위한 비정질 탄소층
KR20060127479A (ko) * 2005-06-07 2006-12-13 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590225A (ja) * 1991-01-22 1993-04-09 Toshiba Corp 半導体装置の製造方法
KR20060120661A (ko) * 2003-10-09 2006-11-27 프리스케일 세미컨덕터, 인크. 포토레지스트 부착을 개선하기 위한 비정질 탄소층
KR20060127479A (ko) * 2005-06-07 2006-12-13 주식회사 하이닉스반도체 반도체 소자의 미세패턴 형성방법

Also Published As

Publication number Publication date
KR20080104902A (ko) 2008-12-03

Similar Documents

Publication Publication Date Title
KR101055962B1 (ko) 박막패턴 형성방법
TWI726034B (zh) 基板處理方法
TWI686846B (zh) 先進圖案化中所用的降低線邊緣粗糙度的正形可剝離碳膜
KR102436638B1 (ko) Arc 층 에칭 동안의 거칠기 개선 및 선택비 향상을 위한 방법
JP5349066B2 (ja) Ｃｄバイアスの減少したシリコン含有反射防止コーティング層のエッチング方法
KR101003475B1 (ko) 포토레지스트 접착 및 재생 일관성을 개선하기 위한 수소처리
US20050167394A1 (en) Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
JP2010161162A (ja) 微細パターンの形成方法
JP2008291344A (ja) アモルファス炭素膜の成膜方法及びこれを用いた半導体素子の製造方法
WO2012129209A2 (en) Etch process for controlling pattern cd and integrity in multi-layer masks
JPH07183194A (ja) 多層レジストパターン形成方法
WO2012048108A2 (en) Radiation patternable cvd film
KR20060127250A (ko) 금속 에칭 하드마스크 분야용 비정질 탄소막 증착 방법
JP2024026599A (ja) プラズマ処理装置
KR100899414B1 (ko) 물리적 기상 증착법에 의해 형성된 비정질 카본을 이용한 다층 레지스트 구조의 제작 및 이를 이용한 박막 패턴 형성 방법
TWI461828B (zh) 形成蝕刻罩之方法
WO2010024988A2 (en) Methods of forming a photoresist-comprising pattern on a substrate
JP3277652B2 (ja) ドライエッチング方法
US11537049B2 (en) Method of line roughness improvement by plasma selective deposition
KR100781445B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100532748B1 (ko) 반도체 소자의 금속 배선층 제조 방법
JPH0637058A (ja) ドライエッチング方法
KR20060036733A (ko) 반도체 소자 제조 방법
KR20020056016A (ko) 미세패턴 형성방법
KR20050067826A (ko) 반도체 소자의 콘택 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120718

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130409

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee