JP4278497B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、半導体装置の製造方法に係り、特に、低誘電率材料よりなる層間絶縁膜に埋め込まれた配線層をデュアルダマシン法により形成する半導体装置の製造方法に関する。

半導体装置の大規模高集積化に伴い、配線の設計ルールも世代と共に縮小化されている。従来、配線層は、配線材料を堆積した後、リソグラフィー及びドライエッチングを用いてパターニングすることにより形成されてきたが、世代が進むにつれて技術的な限界が生じ始めている。このため、従来の配線層の形成プロセスに代わる新たな形成プロセスとして、層間絶縁膜に溝パターンやホールパターンを形成した後、この溝やホールに配線材料を埋め込む、いわゆるダマシンプロセスと呼ばれる手法が利用されつつある。ダマシンプロセスは、反応性エッチングが困難な銅などの低抵抗材料を用いて配線層を形成することも容易であり、微細パターンを有する低抵抗の配線層を形成するうえで極めて有効である。

ダマシンプロセスには、ビア部と配線トレンチ部とを別々に埋め込むシングルダマシン法と、ビア部と配線トレンチ部とを同時に埋め込むデュアルダマシン法とがある。これらのうち、デュアルダマシン法は、ビア部及び配線トレンチ部の埋め込みを１回のプロセスにより行うため、シングルダマシン法と比較して製造方法を簡略にできるという利点がある。

また、デュアルダマシン法には、先に配線トレンチ用の露光プロセスを行う先トレンチ方式と、先にビア部用の露光プロセスを行う先ビア方式とがある。先トレンチ方式は、配線トレンチ部のパターンに対してビア部の位置合わせを行うため、下層配線とビア部とは間接的な位置合わせになる。このため、重ね合わせマージンが小さく、６５ｎｍノード以降では高い歩留まりを得ることが困難になると想定される。このため、更なる微細化が図られる今後の配線層形成プロセスには、先ビア方式を用いたデュアルダマシンプロセスが好適である。

先ビア方式を用いたデュアルダマシンプロセスは、例えば特許文献１乃至３に記載されている。以下、特許文献１に記載された製造方法を例に、先ビア方式を用いたデュアルダマシンプロセスについて図１０及び図１１を用いて説明する。

まず、配線層１０２が埋め込まれた層間絶縁膜１００上に、例えばＣＶＤ法により、低誘電率膜１０４と、ＣＭＰ犠牲膜１０６とを順次堆積する（図１０（ａ））。

次いで、フォトリソグラフィーにより、ＣＭＰ犠牲膜１０６上に、ビア部形成領域を露出するフォトレジスト膜１０８を形成する（図１０（ｂ））。

次いで、フォトレジスト膜１０８をマスクとしてＣＭＰ犠牲膜１０６及び低誘電率膜１０４をエッチングし、配線層１０２に達するビアホール１１０を形成する（図１０（ｃ））。

次いで、フォトレジスト膜１０８を除去した後、フォトレジスト等の樹脂材料を塗布して加熱硬化させることにより、ビアホール１１０をこの樹脂材料よりなる埋め込み材１１２により埋め込む（図１０（ｄ））。

次いで、埋め込み材１１２をエッチバックし、埋め込み材１１２をビアホール１１０の底部にのみ残存させる（図１１（ａ））。

次いで、フォトリソグラフィーにより、ＣＭＰ犠牲膜１０６上に、配線トレンチ部形成領域を露出するフォトレジスト膜１１４を形成する（図１１（ｂ））。

次いで、フォトレジスト膜１１４をマスクとしてＣＭＰ犠牲膜１０６及び低誘電率膜１０４をエッチングし、ＣＭＰ犠牲膜１０６及び低誘電率膜１０４に配線トレンチ１１６を形成する（図１１（ｃ））。

次いで、例えばアッシングにより、フォトレジスト膜１１４とともに埋め込み材１１２を除去する。こうして、ＣＭＰ犠牲膜１０６及び低誘電率膜１０４に、ビアホール１１０及び配線トレンチ１１６を有する開口部１１８を形成する。

次いで、バリアメタル及び銅膜を堆積後、ＣＭＰ犠牲膜１０６が露出するまで銅膜及びバリアメタル層をＣＭＰ法により除去し、開口部１１８に埋め込まれ、配線層１０２に電気的に接続された配線層（図示せず）を形成する。

特許文献１に記載の上記方法では、フォトレジスト膜１１４及び埋め込み材１１２をアッシングにより除去している。しかしながら、低誘電率膜１０４を、ポーラスシリカ膜、有機系低誘電率膜等により構成した場合、フォトレジスト膜１１４及び埋め込み材１１２のアッシングの際に低誘電率膜１０４にダメージが入ったりエッチングされたりする不具合が生じる。また、ポーラスシリカ膜では、酸素アッシングにより酸化されて誘電率が増加したり、フォトレジストとのミキシングを生じたりする不具合が生じることもある。

特許文献２及び特許文献３は、低誘電率膜上に３層構造或いは４層構造のハードマスクを形成することにより、このような不具合を防止するものである。

次に、３層構造のハードマスクを用いる特許文献２に記載の方法について、図１２及び図１３を用いて説明する。

まず、配線層１２０が埋め込まれた層間絶縁膜（図示せず）上に、例えばＣＶＤ法等により、例えばＳｉＣ膜よりなるバリア層１２２と、低誘電率膜１２４と、例えばシリコン酸化膜よりなる中間ストッパ層１２６と、低誘電率膜１２８と、例えばＳｉＣ膜よりなる第１のハードマスク１３０と、例えばシリコン酸化膜よりなる第２のハードマスク１３２と、例えばシリコン窒化膜よりなる第３のハードマスク１３４とを順次形成する。

ここで、第２のハードマスク１３２は、第１のハードマスク１３０及び低誘電率膜１２４，１２８に対してエッチング選択性を有する材料から選択し、第３のハードマスク１３４は、第１のハードマスク１３０、第２のハードマスク１３２、低誘電率膜１２４，１２８、中間ストッパ層１２６、バリア層１２２に対してエッチング選択性を有する材料から選択する。

次いで、第３のハードマスク１３４上に反射防止膜１３６を形成した後、フォトリソグラフィーにより、ビア部形成領域を露出するフォトレジスト膜１３８を形成する（図１２（ａ））。

次いで、フォトレジスト膜１３８をマスクとして、反射防止膜１３６、第３のハードマスク１３４及び第２のハードマスク１３２をエッチングし、ビアホール１４０を第２のハードマスク１３２まで開口する。

次いで、フォトレジスト膜１３８及び反射防止膜１３６を除去する（図１２（ｂ））。

次いで、第３のハードマスク１３４上に反射防止膜１４２を形成した後、フォトリソグラフィーにより、配線トレンチ部形成領域を露出するフォトレジスト膜１４４を形成する（図１２（ｃ））。

次いで、フォトレジスト膜１４４をマスクとして、反射防止膜１４２、第３のハードマスク１３４をエッチングし、配線トレンチ１４６を第３のハードマスク１３４まで開口する。

次いで、フォトレジスト膜１４４及び反射防止膜１４２を除去する（図１２（ｄ））。

次いで、第２のハードマスク１３２をマスクとして及び中間ストッパ層１２６をストッパとして、第１のハードマスク１３０及び低誘電率膜１２８をエッチングし、ビアホール１４０を低誘電率膜１２８まで開口する（図１３（ａ））。

次いで、第３のハードマスク１３４及び第１のハードマスク１３０をマスクとして第２のハードマスク１３２及び中間ストッパ層１２６をエッチングし、ビアホール１４０を中間ストッパ層１２６まで開口するとともに、配線トレンチ１４６を第２のハードマスク１３２まで開口する（図１３（ｂ））。

次いで、第３のハードマスク１３４をマスクとして第１のハードマスク１３０をエッチングし、配線トレンチ１４６を第１のハードマスク１３０まで開口する。

次いで、第３のハードマスク１３４及び中間ストッパ層１２６をマスクとして、低誘電率膜１２４，１２８をエッチングし、配線トレンチ１４６を低誘電率膜１２８まで開口するとともに、ビアホール１４０を低誘電率膜１２４まで開口する（図１３（ｃ））。

次いで、中間ストッパ層１２６をマスクとしてバリア層１２２をエッチングし、ビアホール１４０をバリア層１２２まで開口する。こうして、ビアホール１４０及び配線トレンチ１４６を有する開口部１４８を形成する（図１３（ｄ））。

次いで、バリアメタル及び銅膜を堆積後、第３のバリア層１３４が露出するまで銅膜及びバリアメタル層をＣＭＰ法により除去し、開口部１４８に埋め込まれ、配線層１２０に電気的に接続された配線層（図示せず）を形成する。

次に、４層構造のハードマスクを用いる特許文献３に記載の方法について、図１４及び図１５を用いて説明する。

まず、配線層１５０が埋め込まれた層間絶縁膜（図示せず）上に、例えばＣＶＤ法等により、例えばシリコン窒化膜又はＳｉＣ膜よりなるバリア層１５２と、低誘電率膜１５４と、例えばシリコン酸化膜、シリコン窒化膜又はＳｉＣ膜よりなる中間ストッパ層１５６と、低誘電率膜１５８と、例えばシリコン窒化膜よりなる第１のハードマスク１６０と、例えばシリコン酸化膜又はＳｉＣ膜よりなる第２のハードマスク１６２と、例えばシリコン窒化膜よりなる第３のハードマスク１６４と、例えばシリコン酸化膜又はＳｉＣ膜よりなる第４のハードマスク１６６とを、順次堆積する。

ここで、第１のハードマスク１６０及び第３のハードマスク１６４は、低誘電率膜１５４，１５８に対してエッチング選択性を有する材料から選択する。第１のハードマスク１６０及び第３のハードマスク１６４は、エッチング特性がほぼ等しい材料により構成することが望ましい。また、第２のハードマスク１６２及び第４のハードマスク１６６は、第１のハードマスク１６０、第３のハードマスク１６４、低誘電率膜１５４，１５８に対してエッチング選択性を有する材料から選択する。第２のハードマスク１６２及び第４のハードマスク１６６は、エッチング特性がほぼ等しい材料により構成することが望ましい。

次いで、フォトリソグラフィーにより、第４のハードマスク１６６上に、ビア部形成領域を露出するフォトレジスト膜１６８を形成する（図１４（ａ））。

次いで、フォトレジスト膜１６８をマスクとして、第４のハードマスク１６６、第３のハードマスク１６４及び第２のハードマスク１６２をエッチングし、ビアホール１７０を第２のハードマスク１６２まで開口する。

次いで、フォトレジスト膜１６８を除去する（図１４（ｂ））。

次いで、フォトリソグラフィーにより、第４のハードマスク１６６上に、配線トレンチ部形成領域を露出するフォトレジスト膜１７２を形成する（図１４（ｃ））。

次いで、フォトレジスト膜１７２をマスクとして第４のハードマスク１６６をエッチングし、配線トレンチ１７４を第４のハードマスク１６６まで開口する。

次いで、フォトレジスト膜１７４を除去する（図１４（ｄ））。

次いで、第４のハードマスク１６６及び第２のハードマスク１６２をマスクとして、第３のハードマスク１６４及び第１のハードマスク１６０をエッチングし、配線トレンチ１７４を第３のハードマスク１６４まで開口するとともに、ビアホール１７０を第１のハードマスク１６０まで開口する（図１５（ａ））。

次いで、第２のハードマスク１６２をマスクとして及び中間ストッパ層１５６をストッパとして低誘電率膜１５８をエッチングし、ビアホール１７０を低誘電率膜１５８まで開口する（図１５（ｂ））。

次いで、第３のハードマスク１６４及び第１のハードマスク１６０をマスクとして、第２のハードマスク１６２及び中間ストッパ層１５６をエッチングし、ビアホール１７０を中間ストッパ層１５６まで開口するとともに、配線トレンチ１７４を第２のハードマスク１６２まで開口する。このエッチングにより、第４のハードマスク１６６は除去される（図１５（ｃ））。

次いで、第３のハードマスク１６４をマスクとして第１のハードマスク１６０をエッチングし、配線トレンチ１７４を第１のハードマスク１６０まで開口する（図１５（ｄ））。

次いで、第３のハードマスク１６４及び中間ストッパ層１５６をマスクとして、低誘電率膜１５４，１５８をエッチングし、配線トレンチ１７４を低誘電率膜１５８まで開口するとともに、ビアホール１７０を低誘電率膜１５４まで開口する（図１５（ｅ））。

次いで、中間ストッパ層１５６をマスクとしてバリア層１５２をエッチングし、ビアホール１７０をバリア層１５４まで開口する。このエッチングにより、第３のハードマスク１６４は除去される。こうして、ビアホール１７０及び配線トレンチ１７４を有する開口部１７６を形成する（図１５（ｆ））。

次いで、バリアメタル及び銅膜を堆積後、第２のハードマスク１６２が露出するまで銅膜及びバリアメタル層をＣＭＰ法により除去し、開口部１７６に埋め込まれ、配線層１５０に電気的に接続された配線層（図示せず）を形成する。

このように、特許文献２及び特許文献３に記載の半導体装置の製造方法では、低誘電率膜のエッチング過程ではフォトレジスト膜を用いる必要が無く、また、配線トレンチ形成過程でビアホール底部を保護するための埋め込み材を形成する必要もない。したがって、フォトレジスト膜や埋め込み材を除去するためのアッシング工程が不要であり、低誘電率膜に与えるエッチングダメージの影響を防止することができる。
特開２０００−１９５９５５号公報 特開２００２−０４３４１９号公報 特開２００３−１９７７３８号公報

低誘電率膜として有機系低誘電率材料を使用する場合、ハードマスク材料と有機系低誘電率材料とはエッチングガス系が異なるため、有機系低誘電率膜とハードマスクとは高いエッチング選択比を有し、薄いハードマスクで有機系低誘電率膜を加工することが可能である。したがって、ビア部のハードマスク加工後の段差を小さく抑えることができ、その上に直接、反射防止膜及びフォトレジスト膜を塗布し、配線トレンチのための露光を行うことができる。

また、エッチング特性の異なる２種類のハードマスクを用いる場合でも、有機系低誘電率材料に対して選択比が高いハードマスク材料を容易に選択することができる。したがって、両ハードマスクの何れもが、ビア部或いは配線トレンチ部加工の際のハードマスクとして用いることができる。

しかしながら、低誘電率膜としてポーラスシリカ膜ポーラスＳｉＯＣ膜等の無機系低誘電率材料を使用する場合、無機系低誘電率材料のエッチングにはハードマスク材料の場合と同じエッチングガス系を使用するため、無機系低誘電率膜とハードマスクとの間で高いエッチング選択比を得ることはできない。このため、ハードマスクを厚くして選択比の低さを補う必要があるが、ハードマスクを厚くするとハードマスク加工後の段差が大きくなり、ひいてはビア部加工後のトレンチ露光の際に反射防止膜及びフォトレジスト膜上の段差が大きくなり、露光マージンが低下してしまう。

また、低誘電率膜に対して選択比が高く、互いにエッチング特性の異なる２種類のハードマスク材料を選択することが困難であり、上記従来の半導体装置の製造方法を、無機系低誘電率膜を用いた半導体装置のデュアルダマシンプロセスへ適用することは困難であった。

本発明の目的は、デュアルダマシン法により配線層を形成する工程を有する半導体装置の製造方法において、層間絶縁膜を無機系低誘電率材料により構成する場合にも十分な加工マージンを確保しうる半導体装置の製造方法を提供することにある。

本発明の一観点によれば、基板上に、無機系の低誘電率膜を含む絶縁膜を形成する第１の工程と、前記絶縁膜上に、隣接する膜のエッチング特性が互いに異なる第１乃至第３のマスクを順次形成する第２の工程と、ビア形成領域の前記第３のマスク及び前記第２のマスクを除去する第３の工程と、配線トレンチ形成領域の前記第３のマスクを除去する第４の工程と、前記第２のマスクをマスクとして前記第１のマスクをエッチングし、前記ビア形成領域の前記第１のマスクを除去する第５の工程と、前記第３のマスクをマスクとして前記第２のマスクをエッチングし、前記配線トレンチ形成領域の前記第２のマスクを除去するとともに、前記第１のマスクをマスクとして前記ビア形成領域の前記絶縁膜をエッチングし、ビアホールを前記絶縁膜の途中まで開口する第６の工程と、前記第２のマスクをマスクとして前記第１のマスクをエッチングし、前記配線トレンチ形成領域の前記第１のマスクを除去する第７の工程と、前記第２のマスクをマスクとして前記絶縁膜をエッチングし、前記配線トレンチ形成領域の前記絶縁膜に配線トレンチを形成するとともに、前記ビアホールを前記基板まで開口する第８の工程と、前記ビアホール内及び前記配線トレンチ内に導電層を形成する第９の工程とを有する半導体装置の製造方法が提供される。

本発明によれば、ハードマスクのパターニングと同時に無機系低誘電率膜へのビアホール形成を行うため、無機系低誘電率膜とハードマスクとの間のエッチング選択比が十分に得られない場合でも、デュアルダマシンプロセスによりビアホール及び配線トレンチを形成することができる。また、ハードマスクのビア部加工後、配線トレンチ部露光前に、ハードマスク表面の凹部に埋め込み材を充填し、ウェーハ表面を平坦化するので、ハードマスクが厚膜化した場合にも露光マージンを十分に確保することができる。

［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について図１乃至図４を用いて説明する。

図１乃至図３は本実施形態による半導体装置の製造方法を示す工程断面図、図４は本実施形態による半導体装置の製造方法におけるハードマスクの膜厚決定方法を説明する図である。

はじめに、本実施形態による半導体装置の製造方法について図１乃至図３を用いて説明する。本実施形態による半導体装置の製造方法は、４層のハードマスクを用いたものである。

まず、配線層１０が形成された基板（図示せず）上に、例えばプラズマＣＶＤ法により、例えば膜厚３０ｎｍのシリコン窒化膜を堆積する。これにより、シリコン窒化膜よりなるバリア層１２を形成する。

なお、本明細書における基板には、シリコン基板等の半導体基板そのもののみならず、トランジスタ等の素子が形成された半導体基板や、更に上層に１層或いは２層以上の配線層が形成された半導体基板をも含まれる。

次いで、例えばシロキサンポリマ溶液をスピンコートして４００℃程度のベークを行うことにより、バリア層１２上に、例えば膜厚３５０ｎｍのポーラスシリカ膜を形成する。これにより、ポーラスシリカ膜よりなる層間絶縁膜１４を形成する。

次いで、例えばプラズマＣＶＤ法により、例えば膜厚３０ｎｍのＳｉＣ膜と、例えば膜厚１５０ｎｍのシリコン酸化膜と、例えば膜厚７０ｎｍのシリコン窒化膜と、例えば膜厚３０ｎｍのシリコン酸化膜を成長する。これにより、ＳｉＣ膜よりなる第１のハードマスク１６と、シリコン酸化膜よりなる第２のハードマスク１８と、シリコン窒化膜よりなる第３のハードマスク２０と、シリコン酸化膜よりなる第４のハードマスク２２とを形成する。

ここで、第１のハードマスク１６及び第３のハードマスク２０は、層間絶縁膜１４に対してエッチング選択性を有する材料から選択する。第１のハードマスク１６及び第３のハードマスク２０は、エッチング特性がほぼ等しい材料により構成することが望ましい。かかる観点から、第３のハードマスク２０としてＳｉＣ膜を用いてもよい。また、第２のハードマスク１８及び第４のハードマスク２２は、第１のハードマスク１６、第３のハードマスク２０、層間絶縁膜１４に対してエッチング選択性を有する材料から選択する。第２のハードマスク１８及び第４のハードマスク２２は、エッチング特性がほぼ等しい材料により構成することが望ましい。なお、第１乃至第４のハードマスク１６〜２２の膜厚の決定方法については後述する。

なお、「ハードマスク」とは、ＡｒＦレジストなどのエッチングガスに対する耐性の低いマスクに対比して用いられる用語であり、これらマスクよりもエッチング耐性の高い性質を有するマスクを意味する。ハードマスクを用いる場合、通常、ＡｒＦレジスト等に形成したパターンをハードマスクに転写した後、パターニングしたハードマスクをマスクとして下層構造体の加工が行われる。本願明細書では、ハードマスクを単にマスクと表現することもある。

次いで、第４のハードマスク２２上に、例えばスピンコート法により、例えば膜厚３００ｎｍの樹脂膜２４と、例えば膜厚８０ｎｍのＳＯＧ膜２６と、例えば膜厚２５０ｎｍのＡｒＦレジスト膜２８とを順次堆積し、３層レジスト構造を形成する。

次いで、フォトリソグラフィーにより、ＡｒＦレジスト膜２８をパターニングし、ビア部形成領域を露出する開口部３０を形成する。

次いで、ＡｒＦレジスト膜２８をマスクとしてＳＯＧ膜２６をエッチングし、ＳＯＧ膜２６をマスクとして樹脂膜２４をエッチングし、ＡｒＦレジスト膜２８のパターンを樹脂膜２４に転写する（図１（ａ））。ＳＯＧ膜２６のエッチングにはＣＦ系のプラズマエッチングを、樹脂膜２４のエッチングにはＮＨ_３系或いはＨ_２／Ｎ_２系のプラズマエッチングを用いることができる。

次いで、樹脂膜２４をマスクとして、第４のハードマスク２２、第３のハードマスク２０及び第２のハードマスク１８を順次エッチングし、ビアホール３２を第２のハードマスク１８まで開口する。シリコン酸化膜よりなる第４のハードマスク２２及び第２のハードマスク１８のエッチングにはＣ_４Ｆ_６／Ｏ_２／Ａｒ系のプラズマエッチングを、シリコン窒化膜よりなる第３のハードマスク２０のエッチングにはＣＨ_２Ｆ_２／Ｏ_２／Ａｒ系のプラズマエッチングを適用することができる。

次いで、アッシングにより、樹脂膜２４を除去する（図１（ｂ））。

次いで、ウェット洗浄後、例えばスピンコート法により、例えば膜厚１μｍの樹脂膜３４を形成する。樹脂膜３４の塗布条件や膜厚は、ビアホール３２内に樹脂膜３４が埋め込まれ且つビアホール３２上の領域が平坦になるように適宜制御する（図１（ｃ））。

次いで、樹脂膜３４を紫外光でキュアした後、例えば酸素プラズマを用いたドライエッチングにより樹脂膜３４をエッチバックし、ウェーハ最表面の樹脂膜３４を除去する（図１（ｄ））。こうして、ビアホール３２内に、樹脂膜３４よりなる埋め込み材を充填する。このとき、プラズマの発光等を観測して終点検出を行い、ビア部の窪みができるだけ小さく（５０ｎｍ以下）なるようにエッチング時間を調整することが望ましい。

次いで、例えばスピンコート法により、有機系反射防止膜（ＢＡＲＣ）３６と、ＡｒＦレジスト膜３８とを形成する。なお、有機系反射防止膜３６は、ビア部の段差平坦化にも貢献する。

次いで、フォトリソグラフィーにより、ＡｒＦレジスト膜３８をパターニングし、配線トレンチ部形成領域を露出する開口部４０を形成する（図２（ａ））。

次いで、ＡｒＦレジスト膜３８をマスクとして、有機系反射防止膜３６、第４のハードマスク２２、第３のハードマスク２０をエッチングし、配線トレンチ４２を第３のハードマスク２０まで開口する（図２（ｂ））。有機系反射防止膜３６及びシリコン酸化膜よりなる第４のハードマスク２２のエッチングには、ＣＦ_４系のプラズマエッチングを適用することができる。有機系反射防止膜３６及び第４のハードマスク２２のエッチングは、これら膜がほぼ同一のエッチングレートになるような条件で行うことが望ましい。また、シリコン窒化膜よりなる第３のハードマスク２０のエッチングには、ＣＦ_４系のプラズマエッチング或いはＣＨ_２Ｆ_２／Ｏ_２／Ａｒ系のプラズマエッチングを適用することができる。第３のハードマスク２０のエッチングは、有機系反射防止膜３６及び樹脂膜３４と同一のエッチングレートになるような条件で行うことが望ましい。

次いで、アッシングにより、ＡｒＦレジスト膜３８、有機系反射防止膜３６及び樹脂膜３４を除去する（図２（ｃ））。

次いで、第２のハードマスク１８をマスクとして第１のハードマスク１６をエッチングし、ビアホール３２を第１のハードマスク１６まで開口する。ＳｉＣ膜よりなる第１のハードマスク１６のエッチングには、ＣＨ_２Ｆ_２／Ｏ_２／Ｎ_２系のプラズマエッチングを適用することができる（図２（ｄ））。

なお、第４のハードマスク２２は、第１のハードマスク１６のエッチングの際に第３のハードマスク２０を保護する役割を有する。第３のハードマスク２０が十分な膜厚を有する場合には、後述する第４の実施形態に示すように、ハードマスクを３層構造とすることができる。

次いで、第３のハードマスク２０をマスクとして第２のハードマスク１８をエッチングし、配線トレンチ４２を第２のハードマスク１８まで開口する。同時に、第１のハードマスク１６をマスクとして層間絶縁膜１４をエッチングし、ビアホール３２を層間絶縁膜１４の途中まで開口する（図３（ａ））。この際、シリコン酸化膜よりなる第２のハードマスク１８及びポーラスシリカ膜よりなる層間絶縁膜１４のエッチングには、Ｃ_４Ｆ_６／Ｏ_２／Ｎ_２／Ａｒ系のプラズマエッチング或いはＣＦ_４／ＣＨＦ_３系のプラズマエッチングを適用することができる。なお、第３のハードマスク２０上に第４のハードマスク２２が残存している場合には、このエッチング工程において第４のハードマスク２２も除去される。

次いで、第２のハードマスク１８をマスクとして第１のハードマスク１６及び層間絶縁膜１４をエッチングし、配線トレンチ４２を第１のハードマスク１６まで開口するとともに、ビアホール３２を更に深くする（図３（ｂ））。この際、ＳｉＣ膜よりなる第１のハードマスク１６及びポーラスシリカ膜よりなる層間絶縁膜１４のエッチングには、ＣＨ_２Ｆ_２／Ｏ_２／Ｎ_２／Ａｒ系のプラズマエッチングを適用することができる。なお、第２のハードマスク１８上に第３のハードマスク２０が残存している場合には、このエッチング工程において第３のハードマスク２０も除去される。

本発明の一つの特徴として、図３（ａ）に示す工程における第２のハードマスク１８のパターニングと同時に、層間絶縁膜１４の途中までビアホール３２を形成する点が挙げられる。本実施形態では、層間絶縁膜１４を、シリコン酸化膜よりなる第２のハードマスク１８とエッチング特性が近似するポーラスシリカ膜により構成しているため、第２のハードマスク１８のエッチング工程をビアホールの開口のためにも利用することができる。また、層間絶縁膜１４は、図３（ｂ）に示す工程で第１のハードマスク１６をエッチングする際にもエッチングされるため、これらエッチング工程により、ビアホール３２を形成するための十分なエッチングが施されることになる。したがって、配線トレンチ形成過程で同時に行うビアホールのエッチングが不十分な場合であっても、ビアホール３２を確実に開口することができる。

次いで、第２のハードマスク１８をマスクとして層間絶縁膜１４をエッチングし、配線トレンチ４２を層間絶縁膜１４の途中まで開口するとともに、ビアホール３２をバリア層１２上まで開口する。ポーラスシリカ膜よりなる層間絶縁膜１４のエッチングには、ＣＦ_４系のプラズマエッチングを適用することができる。

次いで、第２のハードマスク１８をマスクとしてバリア層１２をエッチングし、ビアホール３２をバリア層１４まで開口し、ビアホール３２内に配線層１０を露出する（図３（ｃ））。ＳｉＣ膜よりなるバリア層１２のエッチングには、ＣＨ_２Ｆ_２系のプラズマエッチングを適用することができる。

なお、上記図３（ｂ）及び図３（ｃ）に示す工程では、第２のハードマスク１８が３０〜８０ｎｍ程度残存するように、エッチング条件を適宜制御することが望ましい。

次いで、ウェット洗浄後、バリアメタル及びＣｕシードをスパッタ法により堆積し、Ｃｕメッキを行う。これにより、ビアホール３２及び配線トレンチ４２をバリアメタル４４及びＣｕ膜４６により埋め込む（図３（ｄ））。

次いで、Ｃｕ膜４６及びバリアメタル４４を、第１のハードマスク１６が露出するまでＣＭＰ法により研磨し、Ｃｕ膜４６及びバリアメタル４４をビアホール３２内及び配線トレンチ４２内に選択的に残存させる。こうして、ビアホール３２内及び配線トレンチ４２内に、バリアメタル４４及びＣｕ膜４６よりなり、配線層１０に接続された配線層４８を形成する（図３（ｅ））。

ここで、第２のハードマスク１８は、Ｃｕ膜４６及びバリアメタル４４の研磨の際、ＣＭＰの犠牲膜として用いることができる。これにより、配線層４８がビアホール３２及び配線トレンチ４２以外の領域に残存することを防止するとともに、ＣＭＰによる研磨を第１のハードマスク１６上において容易に停止することができる。

次いで、ウェット洗浄を行った後、バリア層５０等の上層の層間膜を形成する（図３（ｆ））。

こうして、デュアルダマシン法により、ポーラスシリカ膜よりなる層間絶縁膜１４に埋め込まれた配線層４８を形成する。

次に、上述のデュアルダマシンプロセスを適用する場合における第１乃至第４のハードマスク１６〜２２の膜厚決定方法について説明する。

第１のハードマスク１６は、図３（ａ）に示す工程において、第２のハードマスク１８に配線トレンチ４２を開口する際にエッチングを停止するためのストッパ層として及び層間絶縁膜１４にビアホール３２を形成する際のマスクとして用いられる。また、図３（ｅ）に示す工程において、ＣＭＰを停止するためのストッパ層として用いられる。したがって、第１のハードマスク１６の膜厚はかかる観点から決定される。第１のハードマスク１６をＳｉＣ膜により構成する場合、ＣＭＰのマージンに基づき、例えば３０〜５０ｎｍ程度の膜厚に設定することが望ましい。

第２のハードマスク１８は、図３（ｃ）に示す工程において、層間絶縁膜１４に配線トレンチ４２を形成する際及びバリア層１２にビアホール３２を開口する際に、マスクとして用いられる。また、図３（ｅ）に示す工程において、配線層４８形成の際にＣＭＰの犠牲膜としても用いられる。したがって、第２のハードマスク１８の膜厚は、層間絶縁膜１４及びバリア層１２に対するエッチング選択比、配線トレンチ４２の深さ、バリア層１２の膜厚、犠牲膜として残存させる膜厚により決定される。

バリア層１２を膜厚３０ｎｍのＳｉＣ膜により構成し、第２のハードマスク１８をシリコン酸化膜により構成する場合、ＳｉＣのシリコン酸化膜に対する選択比（ＳｉＣ／ＳｉＯ）は約２．０であることから、図３（ｅ）の工程においてバリア層１２にビアホール３２を形成する過程で第２のハードマスク１８は約１５ｎｍエッチングされることとなる。したがって、犠牲膜として残存させる第２のハードマスク１８の膜厚を３０〜８０ｎｍとすると、ビアホール３２内のバリア層１２を除去する直前における第２のハードマスク１８の膜厚は、４５〜９５ｎｍにする必要がある。

犠牲膜として残存させる第２のハードマスク１８の膜厚は、第２のハードマスク１８のエッチングの際に第１のハードマスク１６が露出してエッチングされることの無いように、適宜設定する。すなわち、例えば図４（ａ）に示すように、第２のハードマスク１８のエッチングの際には、第２のハードマスク１８の肩部が過剰にエッチングされて薄膜化（肩落ち）するが、この肩落ちによって下層の第１のハードマスク１６をもエッチングされることの無いように、第２のハードマスク１８の膜厚を設定する必要がある。かかる観点から、残存させる第２のハードマスク１８の膜厚は、３０〜８０ｎｍにすることが望ましい。

層間絶縁膜１４がポーラスシリカ膜よりなり、配線トレンチ４２の深さが１５０ｎｍであるとすると、ポーラスシリカのシリコン酸化膜に対する選択比（Ｐｏｒｏｕｓ／ＳｉＯ）は約２．０であることから、図３（ｅ）の工程において層間絶縁膜１４に配線トレンチ４２を形成する過程で、第２のハードマスク１８は約７５ｎｍエッチングされることとなる。

したがって、層間絶縁膜１４に配線トレンチ４２を形成する直前における第２のハードマスク１８の膜厚は、１２０〜１７０ｎｍにする必要がある。この膜厚が、第２のハードマスク１８を形成する際に設定する膜厚となる。

すなわち、第２のハードマスク１８の膜厚ｔ_２は、バリア層１２に対する選択比（バリア層／第２のハードマスク）をＡ、バリア層の膜厚をＢ、層間絶縁膜１４に対する選択比（層間絶縁膜／第２のハードマスク）をＣ、配線トレンチの深さをＤ、犠牲膜として残存させる膜厚をＥとすると、
ｔ_２＝Ｂ／Ａ＋Ｄ／Ｃ＋Ｅ
と表すことができる。

第３のハードマスク２０は、図３（ａ）に示す工程において第２のハードマスク１８まで配線トレンチ４２を開口する際及び図３（ｂ）に示す工程において第１のハードマスク１６まで配線トレンチ４２を開口する際に、マスクとして用いられる。したがって、第３のハードマスク２０の膜厚は、第１のハードマスク１６及び第２のハードマスク１８に対するエッチング選択比、第１のハードマスク１６及び第２のハードマスク１８の膜厚、第１のハードマスク１６まで配線トレンチ４２を開口した後における第３のハードマスク２０の残し膜厚により決定される。

第１のハードマスク１６が膜厚３０ｎｍのＳｉＣ膜により構成され、第３のハードマスク２０がシリコン窒化膜により構成されているとすると、ＳｉＣのシリコン窒化膜に対する選択比は約１．５であることから、図３（ｂ）に示す工程において第１のハードマスク１６を除去する過程で、第３のハードマスク２０は約２０ｎｍエッチングされることとなる。第３のハードマスク２０は、図３（ｂ）に示す工程においてすべて除去されてもよいし、２０ｎｍ程度残存してもよいので、図３（ｂ）に示す工程において第１のハードマスク１６を除去する直前における第３のハードマスク２０の膜厚は、２０〜４０ｎｍにする必要がある。

第２のハードマスク１８が、先に決定したように１２０ｎｍ〜１７０ｎｍのシリコン酸化膜により構成されているとすると、シリコン酸化膜のシリコン窒化膜に対する選択比は約４．０であることから、図３（ａ）において第２のハードマスク１８まで配線トレンチ４２を開口する過程で、第３のハードマスク２０は約３０〜４２．５ｎｍエッチングされることとなる。

したがって、第２のハードマスク１８まで配線トレンチ４２を開口する直前における第３のハードマスク２０の膜厚は、５０〜８２．５ｎｍにする必要がある。この膜厚が、第３のハードマスク２０を形成する際に設定する膜厚となる。

すなわち、第３のハードマスク２０の膜厚ｔ_３は、第１のハードマスク１６に対する選択比（第１のハードマスク／第３のハードマスク）をＦ、第１のハードマスク１６の膜厚をｔ_１、第２のハードマスク１８に対する選択比（第２のハードマスク／第３のハードマスク）をＧ、第２のハードマスク１８の膜厚をｔ_２、残し膜厚をＨとすると、
ｔ_３＝ｔ_１／Ｆ＋ｔ_２／Ｇ＋Ｈ
と表すことができる。

なお、第３のハードマスク２０の上限膜厚は、図２（ｂ）に示す工程において第４のハードマスク２２及び第３のハードマスク２０をエッチングする際のＡｒＦレジスト膜３８及び有機系反射防止膜３６の膜厚及び選択比によって規定される。

図４（ｂ）に示す構造において、ＡｒＦレジスト膜３８の膜厚が２５０ｎｍであり、有機系反射防止膜３６の膜厚が８０ｎｍでＡｒＦレジスト膜３８に対する選択比が０．９であり、第４のハードマスク２２の膜厚が３０ｎｍで有機系反射防止膜３６及びＡｒＦレジスト膜３８に対する選択比が１．４であると仮定すると、有機系反射防止膜３６及び第４のハードマスク２２のエッチング過程で、ＡｒＦレジスト膜３８は、それぞれ８９ｎｍ及び２１ｎｍづつエッチングされる。図４（ｃ）に示すようにＡｒＦレジスト膜３８の肩落ちを考慮してＡｒＦレジスト膜３８の残し膜厚を５０ｎｍに設定したと仮定すると、第３のハードマスク２０のエッチング過程で許容されるＡｒＦレジスト膜３８のエッチング量は９０ｎｍとなる。したがって、第３のハードマスク２０の有機系反射防止膜３６及びＡｒＦレジスト膜３８に対する選択比が約１．０であることから、第３のハードマスク２０の上限膜厚は９０ｎｍに設定する必要がある。

第４のハードマスク２２は、図２（ｄ）に示す工程においてビアホール３２を第１のハードマスク１６まで開口する際に、マスクとして用いられる。したがって、第４のハードマスク２２の膜厚は、第１のハードマスク１６に対するエッチング選択比、第１のハードマスク１６の膜厚、第１のハードマスク１６までビアホール３２を開口した後における第４のハードマスク２２の残し膜厚により決定される。

第１のハードマスク１６が膜厚３０ｎｍのＳｉＣ膜により構成され、第４のハードマスク２２がシリコン酸化膜により構成されているとすると、ＳｉＣのシリコン酸化膜に対する選択比は約２．０であることから、図２（ｄ）に示す工程において第１のハードマスク１６を除去する過程で、第４のハードマスク２２は約１５ｎｍエッチングされることとなる。また、第１のハードマスク１６を除去した後における第４のハードマスク２２の残し膜厚は５〜２０ｎｍ程度にする必要がある。

したがって、第１のハードマスク１６までビアホール３２を開口する直前における第４のハードマスク２２の膜厚は、２０〜３５ｎｍにする必要がある。この膜厚が、第４のハードマスク２２を形成する際に設定する膜厚となる。

すなわち、第４のハードマスク２２の膜厚ｔ_４は、第１のハードマスク１６に対する選択比（第１のハードマスク／第４のハードマスク）をＩ、第１のハードマスク１６の膜厚をｔ_１、残し膜厚をＪとすると、
ｔ_４＝Ｇ／Ｆ＋ｔ_２／Ｈ＋Ｉ
と表すことができる。

このようにして第１乃至第４のハードマスクの膜厚を設定することにより、加工マージンを十分に確保しつつ上記デュアルダマシンプロセスにより埋め込み配線層を形成することができる。

但し、ハードマスク及び層間絶縁膜を構成する材料間の選択比は、ハードマスク材料やその成膜条件、エッチング条件等、種々の要因により変化するものである。したがって、ハードマスク各層の膜厚は、上記手法に基づき、適宜設定する必要がある。

このように、本実施形態によれば、第１乃至第４のハードマスクの膜厚を上記手法により決定し、上述の製造プロセスに基づきビアホール及び配線トレンチを形成するので、ポーラスシリカ膜などの無機系低誘電率材料を用いた層間絶縁膜にデュアルダマシンプロセスを適用する場合にも、加工マージンを十分に確保することができる。

また、ハードマスクのビア加工部に樹脂埋め込みを行い、その後に配線トレンチ部の露光を行うので、本実施形態のようにハードマスクを厚膜化した場合にも露光表面が平坦になり、またビア部からの露光光の反射光が樹脂による吸収で小さくなるため、露光マージンを十分に確保することができる。

［第２実施形態］
本発明の第２実施形態による半導体装置の製造方法について図５を用いて説明する。なお、図１乃至図４に示す第１実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡略にする。

図５は本実施形態による半導体装置の製造方法を示す工程断面図である。

本実施形態では、層間絶縁膜が中間ストッパ層を有する構造に本発明を適用した一例を示す。

まず、配線層１０が形成された基板（図示せず）上に、例えばプラズマＣＶＤ法により、例えば膜厚３０ｎｍのシリコン窒化膜を堆積する。これにより、シリコン窒化膜よりなるバリア層１２を形成する。

次いで、例えばシロキサンポリマ溶液をスピンコートして４００℃程度のベークを行うことにより、バリア層１２上に、例えば膜厚１５０ｎｍのポーラスシリカ膜を形成する。これにより、ポーラスシリカ膜よりなる層間絶縁膜１４ａを形成する。

次いで、層間絶縁膜１４ａ上に、例えばプラズマＣＶＤ法により、例えば膜厚３０ｎｍのＳｉＣ膜よりなる中間ストッパ層１４ｂを形成する。

次いで、例えばシロキサンポリマ溶液をスピンコートして４００℃程度のベークを行うことにより、中間ストッパ層１４ｂ上に、例えば膜厚１５０ｎｍのポーラスシリカ膜を形成する。これにより、ポーラスシリカ膜よりなる層間絶縁膜１４ｃを形成する。

こうして、ポーラスシリカ膜／中間ストッパ層／ポーラスシリカ膜の３層構造よりなる層間絶縁膜１４を形成する。

次いで、図１（ａ）乃至図２（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、第１乃至第４のハードマスク１６〜２２等を形成後、ビアホール３２を第２のハードマスク１８まで開口し、配線トレンチ４２を第３のハードマスク２０まで開口する（図５（ａ））。第１乃至第４のハードマスクの材料及び膜厚の決定方法は、第１実施形態の場合と同様である。

次いで、第２のハードマスク１８をマスクとして第１のハードマスク１６をエッチングし、ビアホール３２を第１のハードマスク１６まで開口する（図５（ｂ））。ＳｉＣ膜よりなる第１のハードマスク１６のエッチングには、ＣＨ_２Ｆ_２／Ｏ_２／Ｎ_２系のプラズマエッチングを適用することができる。

次いで、第３のハードマスク２０をマスクとして第２のハードマスク１８をエッチングし、配線トレンチ４２を第２のハードマスク１８まで開口する。同時に、第１のハードマスク１６をマスクとして層間絶縁膜１４ｃ及び中間ストッパ層１４ｂをエッチングし、ビアホール３２を中間ストッパ層１４ｂまで開口する（図５（ｃ））。シリコン酸化膜よりなる第２のハードマスク１８及びポーラスシリカ膜よりなる層間絶縁膜１４ｃのエッチングには、Ｃ_４Ｆ_６／Ｏ_２／Ｎ_２／Ａｒ系のプラズマエッチング或いはＣＦ_４／ＣＨＦ_３系のプラズマエッチングを適用することができる。

次いで、第２のハードマスク１８をマスクとして第１のハードマスク１６をエッチングし、配線トレンチ４２を第１のハードマスク１６まで開口する。この際、ビアホール３２底に露出している層間絶縁膜１４ａも僅かにエッチングされ、ビアホール３２が層間絶縁膜１４ａの途中まで開口される（図５（ｄ））。ＳｉＣ膜よりなる第１のハードマスク１６及びポーラスシリカ膜よりなる層間絶縁膜１４ａのエッチングには、ＣＨ_２Ｆ_２／Ｏ_２／Ｎ_２／Ａｒ系のプラズマエッチングを適用することができる。

次いで、第２のハードマスク１８をマスクとして層間絶縁膜１４ｃをエッチングし、配線トレンチ４２を層間絶縁膜１４ｃまで開口するとともに、ビアホール３２をバリア層１２上まで開口する。ポーラスシリカ膜よりなる層間絶縁膜１４ｃのエッチングには、ＣＦ_４系のプラズマエッチングを適用することができる。

次いで、第２のハードマスク１８をマスクとしてバリア層１２及び中間ストッパ層１４ｂをエッチングし、ビアホール３２をバリア層１４まで開口してビアホール３２内に配線層１０を露出するとともに、配線トレンチ４２を中間ストッパ層１４ｂまで開口する（図５（ｅ））。ＳｉＣ膜よりなるバリア層１２及び中間ストッパ層１４ｂのエッチングには、ＣＨ_２Ｆ_２系のプラズマエッチングを適用することができる。

なお、上記図５（ｄ）及び図５（ｆ）に示す工程では、第２のハードマスク１８が、３０〜８０ｎｍ程度残存するように、エッチング条件を適宜制御することが望ましい。

この後、図３（ｄ）乃至図３（ｆ）に示す第１実施形態による半導体装置の製造方法と同様にして、ビアホール３２及び配線トレンチ４２内に埋め込まれた配線層４８等を形成する。

このように、本実施形態によれば、第１乃至第４のハードマスクの膜厚を上記手法により決定し、上述の製造プロセスに基づきビアホール及び配線トレンチを形成するので、ポーラスシリカ膜などの無機系低誘電率材料よりなり中間ストッパ層を有する層間絶縁膜にデュアルダマシンプロセスを適用する場合にも、加工マージンを十分に確保することができる。

また、ハードマスクのビア加工部に樹脂埋め込みを行い、その後に配線トレンチ部の露光を行うので、本実施形態のようにハードマスクを厚膜化した場合にも露光表面が平坦になり、またビア部からの露光光の反射光が樹脂による吸収で小さくなるため、露光マージンを十分に確保することができる。

［第３実施形態］
本発明の第３実施形態による半導体装置の製造方法について図６を用いて説明する。なお、図１乃至図５に示す第１及び第２実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡略にする。

図６は本実施形態による半導体装置の製造方法を示す工程断面図である。

本実施形態では、層間絶縁膜が異なる２つの低誘電率材料により構成されたハイブリッド構造に本発明を適用する一例を示す。ハイブリッド構造の層間絶縁膜を構成する場合、本実施形態に示すように、下層側（ビア部側）には強度の高い膜（例えばＳｉＯＣ膜）を適用することが望ましく、上層側（配線トレンチ部側）には誘電率の低い膜（例えばポーラスシリカ膜）を適用することが望ましい。下層側に強度の高い膜を設けるのは実装時の強度を確保するためであり、上層側に誘電率の低い膜を設けるのは配線間の寄生容量が主に配線トレンチ側の層間絶縁膜の誘電率に影響を受けるからである。

まず、配線層１０が形成された基板（図示せず）上に、例えばプラズマＣＶＤ法により、例えば膜厚３０ｎｍのシリコン窒化膜を堆積する。これにより、シリコン窒化膜よりなるバリア層１２を形成する。

次いで、バリア層１２上に、例えばプラズマＣＶＤ法により、例えば膜厚１５０ｎｍのＳｉＯＣ膜を形成する。これにより、ＳｉＯＣ膜よりなる層間絶縁膜１４ｄを形成する。

次いで、例えばシロキサンポリマ溶液をスピンコートして４００℃程度のベークを行うことにより、層間絶縁膜１４ｄ上に、例えば膜厚１５０ｎｍのポーラスシリカ膜を形成する。これにより、ポーラスシリカ膜よりなる層間絶縁膜１４ｅを形成する。

こうして、ポーラスシリカ膜／ＳｉＯＣ膜の２層構造よりなる層間絶縁膜１４を形成する。

次いで、図１（ａ）乃至図２（ｃ）に示す第１実施形態による半導体装置の製造方法と同様にして、第１乃至第４のハードマスク１６〜２２等を形成後、ビアホール３２を第２のハードマスク１８まで開口し、配線トレンチ４２を第３のハードマスク２０まで開口する（図６（ａ））。第１乃至第４のハードマスクの材料及び膜厚の決定方法は、第１実施形態の場合と同様である。

次いで、第２のハードマスク１８をマスクとして第１のハードマスク１６をエッチングし、ビアホール３２を第１のハードマスク１６まで開口する。ＳｉＣ膜よりなる第１のハードマスク１６のエッチングには、ＣＨ_２Ｆ_２／Ｏ_２／Ｎ_２系のプラズマエッチングを適用することができる（図６（ｂ））。

次いで、第３のハードマスク２０をマスクとして第２のハードマスク１８をエッチングし、配線トレンチ４２を第２のハードマスク１８まで開口する。同時に、第１のハードマスク１６をマスクとして層間絶縁膜１４ｅをエッチングし、ビアホール３２を層間絶縁膜１４ｅまで開口する（図６（ｃ））。シリコン酸化膜よりなる第２のハードマスク１８及びポーラスシリカ膜よりなる層間絶縁膜１４ｅのエッチングには、Ｃ_４Ｆ_６／Ｏ_２／Ｎ_２／Ａｒ系のプラズマエッチング或いはＣＦ_４／ＣＨＦ_３系のプラズマエッチングを適用することができる。

次いで、第２のハードマスク１８をマスクとして第１のハードマスク１６をエッチングし、配線トレンチ４２を第１のハードマスク１６まで開口する。この際、ビアホール３２底に露出している層間絶縁膜１４ｄも僅かにエッチングされ、ビアホール３２が層間絶縁膜１４ｄの途中まで開口される（図６（ｄ））。ＳｉＣ膜よりなる第１のハードマスク１６のエッチングには、ＣＨ_２Ｆ_２／Ｏ_２／Ｎ_２／Ａｒ系のプラズマエッチングを適用することができる。

次いで、第２のハードマスク１８をマスクとして層間絶縁膜１４ｅをエッチングし、配線トレンチ４２を層間絶縁膜１４ｅまで開口するとともに、ビアホール３２をバリア層１２上まで開口する。この際、ポーラスシリカ膜よりなる層間絶縁膜１４ｅ及びＳｉＯＣ膜よりなる層間絶縁膜１４ｄのエッチングには、ＣＦ_４系のプラズマエッチングを適用することができる。ＣＦ_４系（ＣＦ_４＋ＣＨＦ_３）のガスは、ＳｉＯＣ及びポーラスシリカの双方のエッチングに用いることができる。

次いで、第２のハードマスク１８をマスクとしてバリア層１２をエッチングし、ビアホール３２内に配線層１０を露出する（図６（ｅ））。ＳｉＣ膜よりなるバリア層１２のエッチングには、ＣＨ_２Ｆ_２系のプラズマエッチングを適用することができる。

なお、上記図５（ｄ）及び図５（ｆ）に示す工程では、第２のハードマスク１８が、３０〜８０ｎｍ程度残存するように、エッチング条件を適宜制御することが望ましい。

この後、図３（ｄ）乃至図３（ｆ）に示す第１実施形態による半導体装置の製造方法と同様にして、ビアホール３２及び配線トレンチ４２内に埋め込まれた配線層４８等を形成する。

このように、本実施形態によれば、第１乃至第４のハードマスクの膜厚を上記手法により決定し、上述の製造プロセスに基づきビアホール及び配線トレンチを形成するので、ポーラスシリカ膜などの無機系低誘電率材料を含むハイブリッド構造の層間絶縁膜にデュアルダマシンプロセスを適用する場合にも、加工マージンを十分に確保することができる。

また、ハードマスクのビア加工部に樹脂埋め込みを行い、その後に配線トレンチ部の露光を行うので、本実施形態のようにハードマスクを厚膜化した場合にも露光表面が平坦になり、またビア部からの露光光の反射光が樹脂による吸収で小さくなるため、露光マージンを十分に確保することができる。

［第４実施形態］
本発明の第４実施形態による半導体装置の製造方法について図７乃至図９を用いて説明する。なお、図１乃至図６に示す第１乃至第３実施形態による半導体装置及びその製造方法と同様の構成要素には同一の符号を付し、説明を省略し或いは簡略にする。

図７乃至図９は本実施形態による半導体装置の製造方法を示す工程断面図である。

はじめに、本実施形態による半導体装置の製造方法について図７乃至図９を用いて説明する。本実施形態による半導体装置の製造方法は、３層のハードマスクを用いたものである。第４のハードマスクを設ける代わりに第３のハードマスクの膜厚を厚くすることで、第３のハードマスクに第４のハードマスクの役割をも担わせている。

まず、配線層１０が形成された基板（図示せず）上に、例えばプラズマＣＶＤ法により、例えば膜厚３０ｎｍのシリコン窒化膜を堆積する。これにより、シリコン窒化膜よりなるバリア層１２を形成する。

次いで、例えばシロキサンポリマ溶液をスピンコートして４００℃程度のベークを行うことにより、バリア層１２上に、例えば膜厚３５０ｎｍのポーラスシリカ膜を形成する。これにより、ポーラスシリカ膜よりなる層間絶縁膜１４を形成する。

次いで、例えばプラズマＣＶＤ法により、例えば膜厚３０ｎｍのＳｉＣ膜と、例えば膜厚１５０ｎｍのシリコン酸化膜と、例えば膜厚７０ｎｍのシリコン窒化膜とを成長する。これにより、ＳｉＣ膜よりなる第１のハードマスク１６と、シリコン酸化膜よりなる第２のハードマスク１８と、シリコン窒化膜よりなる第３のハードマスク２０とを形成する。

ここで、第１のハードマスク１６及び第３のハードマスク２０は、層間絶縁膜１４に対してエッチング選択性を有する材料から選択する。第１のハードマスク１６及び第３のハードマスク２０は、エッチング特性がほぼ等しい材料により構成することが望ましい。また、第２のハードマスク１８は、第１のハードマスク１６、第３のハードマスク２０に対してエッチング選択性を有する材料から選択する。なお、第１乃至第３のハードマスク１６〜２０の膜厚の決定方法については後述する。

次いで、第３のハードマスク２０上に、例えばスピンコート法により、例えば膜厚３００ｎｍの樹脂膜２４と、例えば膜厚８０ｎｍのＳＯＧ膜２６と、例えば膜厚２５０ｎｍのＡｒＦレジスト膜２８とを順次堆積し、３層レジスト構造を形成する。

次いで、フォトリソグラフィーによりＡｒＦレジスト膜２８をパターニングし、ビア部形成領域を露出する開口部３０を形成する。

次いで、ＡｒＦレジスト膜２８をマスクとしてＳＯＧ膜２６をエッチングし、ＳＯＧ膜２６をマスクとして樹脂膜２４をエッチングし、ＡｒＦレジスト膜２８のパターンを樹脂膜２４に転写する（図７（ａ））。ＳＯＧ膜２６のエッチングにはＣＦ系のプラズマエッチングを、樹脂膜２４のエッチングにはＮＨ_３系或いはＨ_２／Ｎ_２系のプラズマエッチングを用いることができる。

次いで、樹脂膜２４をマスクとして第３のハードマスク２０及び第２のハードマスク１８を順次エッチングし、ビアホール３２を第２のハードマスク１８まで開口する。シリコン窒化膜よりなる第３のハードマスク２０のエッチングにはＣＨ_２Ｆ_２／Ｏ_２／Ａｒ系のプラズマエッチングを、シリコン酸化膜よりなる第２のハードマスク１８のエッチングにはＣ_４Ｆ_６／Ｏ_２／Ａｒ系のプラズマエッチングを適用することができる。

次いで、アッシングにより、樹脂膜２４を除去する（図７（ｂ））。

次いで、ウェット洗浄後、例えばスピンコート法により、例えば膜厚１μｍの樹脂膜３４を形成する。樹脂膜３４の塗布条件や膜厚は、ビアホール３２内に樹脂膜３４が埋め込まれ且つビアホール３２上の領域が平坦になるように適宜制御する（図７（ｃ））。

次いで、樹脂膜３４を紫外光でキュアした後、例えば酸素プラズマを用いたドライエッチングにより樹脂膜３４をエッチバックし、ウェーハ最表面の樹脂膜３４を除去する（図７（ｄ））。このとき、プラズマの発光等を観測して終点検出を行い、ビア部の窪みができるだけ小さく（５０ｎｍ以下）なるようにエッチング時間を調整することが望ましい。

次いで、例えばスピンコート法により、有機系反射防止膜（ＢＡＲＣ）３６と、ＡｒＦレジスト膜３８とを形成する。なお、有機系反射防止膜３６は、ビア部の段差平坦化にも貢献する。

次いで、フォトリソグラフィーによりＡｒＦレジスト膜３８をパターニングし、配線トレンチ部形成領域を露出する開口部４０を形成する（図８（ａ））。

次いで、ＡｒＦレジスト膜３８をマスクとして、有機系反射防止膜３６、第３のハードマスク２０をエッチングし、配線トレンチ４２を第３のハードマスク２０まで開口する（図８（ｂ））。有機系反射防止膜３６のエッチングには、ＣＦ_４系のプラズマエッチングを適用することができる。また、シリコン窒化膜よりなる第３のハードマスク２０のエッチングには、ＣＦ_４系のプラズマエッチング或いはＣＨ_２Ｆ_２／Ｏ_２／Ａｒ系のプラズマエッチングを適用することができる。第３のハードマスク２０のエッチングは、有機系反射防止膜３６及び樹脂膜３４と同一のエッチングレートになるような条件で行うことが望ましい。

次いで、アッシングにより、ＡｒＦレジスト膜３８、有機系反射防止膜３６及び樹脂膜３４を除去する（図８（ｃ））。

次いで、第２のハードマスク１８をマスクとして第１のハードマスク１６をエッチングし、ビアホール３２を第１のハードマスク１６まで開口する。ＳｉＣ膜よりなる第１のハードマスク１６のエッチングには、ＣＨ_２Ｆ_２／Ｏ_２／Ｎ_２系のプラズマエッチングを適用することができる（図８（ｄ））。なお、第３のハードマスク２０は、第１のハードマスク１６のエッチング後も残存するように、十分な膜厚に設定されている。

次いで、第３のハードマスク２０をマスクとして第２のハードマスク１８をエッチングし、配線トレンチ４２を第２のハードマスク１８まで開口する。同時に、第１のハードマスク１６をマスクとして層間絶縁膜１４をエッチングし、ビアホール３２を層間絶縁膜１４の途中まで開口する（図９（ａ））。シリコン酸化膜よりなる第２のハードマスク１８及びポーラスシリカ膜よりなる層間絶縁膜１４のエッチングには、Ｃ_４Ｆ_６／Ｏ_２／Ｎ_２／Ａｒ系のプラズマエッチング或いはＣＦ_４／ＣＨＦ_３系のプラズマエッチングを適用することができる。

次いで、第２のハードマスク１８をマスクとして第１のハードマスク１６及び層間絶縁膜１４をエッチングし、配線トレンチ４２を第１のハードマスク１６まで開口するとともに、ビアホール３２を更に深くする（図９（ｂ））。ＳｉＣ膜よりなる第１のハードマスク１６及びポーラスシリカ膜よりなる層間絶縁膜１４のエッチングには、ＣＨ_２Ｆ_２／Ｏ_２／Ｎ_２／Ａｒ系のプラズマエッチングを適用することができる。

なお、第２のハードマスク１８上に第３のハードマスク２０が残存している場合には、このエッチング工程において第３のハードマスク２０も除去される。

次いで、第２のハードマスク１８をマスクとして層間絶縁膜１４をエッチングし、配線トレンチ４２を層間絶縁膜１４の途中まで開口するとともに、ビアホール３２をバリア層１２上まで開口する。ポーラスシリカ膜よりなる層間絶縁膜１４のエッチングには、ＣＦ_４系のプラズマエッチングを適用することができる。

次いで、第２のハードマスク１８をマスクとしてバリア層１２をエッチングし、ビアホール３２をバリア層１４まで開口し、ビアホール３２内に配線層１０を露出する（図９（ｃ））。ＳｉＣ膜よりなるバリア層１２のエッチングには、ＣＨ_２Ｆ_２系のプラズマエッチングを適用することができる。

なお、上記図９（ｂ）及び図９（ｃ）に示す工程では、第２のハードマスク１８が、３０〜８０ｎｍ程度残存するように、エッチング条件を適宜制御することが望ましい。

この後、図３（ｄ）乃至図３（ｆ）に示す第１実施形態による半導体装置の製造方法と同様にして、ビアホール３２及び配線トレンチ４２内に埋め込まれた配線層４８等を形成する。

次に、上述のデュアルダマシンプロセスを適用する場合における第１乃至第３のハードマスク１６〜２０の膜厚の決定方法について説明する。

第１のハードマスク１６は、主として、図９（ａ）に示す工程において、第２のハードマスク１８まで配線トレンチを開口する際のエッチングを停止するためのストッパ層として及び層間絶縁膜にビアホール３２を形成する際のマスクとして用いるものである。したがって、第１のハードマスク１６の膜厚はかかる観点から決定される。第１のハードマスク１６をＳｉＣ膜により構成する場合、例えば３０ｎｍ程度の膜厚に設定することができる。

第１のハードマスク１６は、図９（ａ）に示す工程において、第２のハードマスク１８に配線トレンチ４２を開口する際にエッチングを停止するためのストッパ層として及び層間絶縁膜１４にビアホール３２を形成する際のマスクとして用いられる。また、配線トレンチ４２及びビアホール３２内に配線層を形成する際に、ＣＭＰを停止するためのストッパ層として用いられる。したがって、第１のハードマスク１６の膜厚はかかる観点から決定される。第１のハードマスク１６をＳｉＣ膜により構成する場合、ＣＭＰのマージンに基づき、例えば３０〜５０ｎｍ程度の膜厚に設定することが望ましい。

第２のハードマスク１８は、図９（ｂ）及び図９（ｃ）に示す工程において層間絶縁膜１４に配線トレンチ４２を形成する際及びビアホール３２内のバリア層１２を除去する際に、マスクとして用いられる。また、配線層４８をビアホール３２及び配線トレンチ４２内に埋め込む際に、ＣＭＰの犠牲膜としても用いられる。したがって、第２のハードマスク１８の膜厚は、層間絶縁膜１４及びバリア層１２に対するエッチング選択比、配線トレンチ４２の深さ、バリア層１２の膜厚、犠牲膜として残存させる膜厚により決定される。

バリア層１２が膜厚３０ｎｍのＳｉＣ膜により構成され、第２のハードマスク１８がシリコン酸化膜により構成されているとすると、ＳｉＣのシリコン酸化膜に対する選択比（ＳｉＣ／ＳｉＯ）は約２．０であることから、図９（ｃ）の工程においてビアホール３２内のバリア層１２を除去する過程で、第２のハードマスク１８は約１５ｎｍエッチングされることとなる。したがって、犠牲膜として残存させる第２のハードマスク１８の膜厚を３０〜８０ｎｍとすると、ビアホール３２内のバリア層１２を除去する直前における第２のハードマスク１８の膜厚は、４５〜９５ｎｍにする必要がある。

層間絶縁膜１４がポーラスシリカ膜よりなり、配線トレンチ４２の深さが１５０ｎｍであるとすると、ポーラスシリカのシリコン酸化膜に対する選択比（Ｐｏｒｏｕｓ／ＳｉＯ）は約２．０であることから、図９（ｃ）の工程において層間絶縁膜１４に配線トレンチ４２を形成する過程で、第２のハードマスク１８は約７５ｎｍエッチングされることとなる。

したがって、層間絶縁膜１４に配線トレンチ４２を形成する直前における第２のハードマスク１８の膜厚は、１２０〜１７０ｎｍにする必要がある。この膜厚が、第２のハードマスク１８を形成する際に設定する膜厚となる。

すなわち、第２のハードマスク１８の膜厚ｔ_２は、バリア層１２に対する選択比（バリア層／第２のハードマスク）をＡ、バリア層の膜厚をＢ、層間絶縁膜１４に対する選択比（層間絶縁膜／第２のハードマスク）をＣ、配線トレンチの深さをＤ、犠牲膜として残存させる膜厚をＥとすると、
ｔ_２＝Ｂ／Ａ＋Ｄ／Ｃ＋Ｅ
と表すことができる。

第３のハードマスク２０は、図８（ｄ）に示す工程において第１のハードマスク１６にビアホール３２を開口する際及び図９（ａ）及び図９（ｂ）に示す工程において第２のハードマスク１８及び第１のハードマスク１６に配線トレンチ４２を開口する際に、マスクとして用いられる。したがって、第３のハードマスク２０の膜厚は、第１のハードマスク１６及び第２のハードマスク１８に対するエッチング選択比、第１のハードマスク１６及び第２のハードマスク１８の膜厚、第１のハードマスク１６まで配線トレンチ４２を開口した後における第３のハードマスク２０の残し膜厚により決定される。

第１のハードマスク１６が膜厚３０ｎｍのＳｉＣ膜により構成され、第３のハードマスク２０がシリコン窒化膜により構成されているとすると、ＳｉＣのシリコン窒化膜に対する選択比は約１．５であることから、図９（ｂ）に示す工程において第１のハードマスク１６を除去する過程で、第３のハードマスク２０は約２０ｎｍエッチングされることとなる。第３のハードマスク２０は、図９（ｂ）に示す工程においてすべて除去されてもよいし、２０ｎｍ程度残存してもよいので、図９（ｂ）に示す工程において第１のハードマスク１６を除去する直前における第３のハードマスク２０の膜厚は、２０〜４０ｎｍにする必要がある。

第２のハードマスク１８が、先に決定したように１２０ｎｍ〜１７０ｎｍのシリコン酸化膜により構成されているとすると、シリコン酸化膜のシリコン窒化膜に対する選択比は約４．０であることから、図９（ａ）において第２のハードマスク１８に配線トレンチ４２を開口する過程で、第３のハードマスク２０は約３０〜４２．５ｎｍエッチングされることとなる。したがって、第２のハードマスク１８に配線トレンチ４２を開口する直前における第３のハードマスク２０の膜厚は、５０〜８２．５ｎｍにする必要がある。

第１のハードマスク１６が膜厚３０ｎｍのＳｉＣ膜により構成され、第３のハードマスク２０がシリコン窒化膜により構成されているとすると、ＳｉＣのシリコン窒化膜に対する選択比は約１．０であることから、図８（ｄ）に示す工程において第１のハードマスク１６にビアホール３２を形成する過程で、第３のハードマスク２０は約３０ｎｍエッチングされることとなる。

したがって、第１のハードマスク１６にビアホール３２を開口する直前における第３のハードマスク２０の膜厚は、８０〜１１２．５ｎｍにする必要がある。この膜厚が、第３のハードマスク２０を形成する際に設定する膜厚となる。

すなわち、第３のハードマスク２０の膜厚ｔ_３は、図９（ｂ）の工程における第１のハードマスク１６に対する選択比（第１のハードマスク／第３のハードマスク）をＦ、図８（ｄ）の工程における第１のハードマスク１６に対する選択比（第１のハードマスク／第３のハードマスク）をＧ、第１のハードマスク１６の膜厚をｔ_１、第２のハードマスク１８に対する選択比（第２のハードマスク／第３のハードマスク）をＨ、第２のハードマスク１８の膜厚をｔ_２、残し膜厚をＩとすると、
ｔ_３＝ｔ_１／Ｆ＋ｔ_１／Ｇ＋ｔ_２／Ｈ＋Ｉ
と表すことができる。

なお、第３のハードマスク２０の上限膜厚は、図８（ｂ）に示す工程において第３のハードマスク２０をエッチングする際のＡｒＦレジスト膜３８及び有機系反射防止膜３６の膜厚及び選択比によって規定される。

ＡｒＦレジスト膜３８の膜厚が２５０ｎｍであり、有機系反射防止膜３６の膜厚が８０ｎｍでＡｒＦレジスト膜３８に対する選択比が０．９であり、第３のハードマスク２０の有機系反射防止膜３６及びＡｒＦレジスト膜３８に対する選択比が１．０であると仮定すると、有機系反射防止膜３６のエッチング過程で、ＡｒＦレジスト膜３８は８９ｎｍエッチングされる。ＡｒＦレジスト膜３８の肩落ちを考慮してＡｒＦレジスト膜３８の残し膜厚を５０ｎｍに設定したと仮定すると、第３のハードマスク２０のエッチング過程で許容されるＡｒＦレジスト膜３８のエッチング量は１１１ｎｍとなる。したがって、第３のハードマスク２０の有機系反射防止膜３６及びＡｒＦレジスト膜３８に対する選択比が約１．０であることから、第３のハードマスク２０の上限膜厚は１１１ｎｍに設定する必要がある。

但し、ハードマスク及び層間絶縁膜を構成する材料間の選択比は、ハードマスク材料やその成膜条件、エッチング条件等、種々の要因により変化するものである。したがって、ハードマスク各層の膜厚は、上記手法に基づき、適宜設定する必要がある。

このように、本実施形態によれば、第１乃至第３のハードマスクの膜厚を上記手法により決定し、上述の製造プロセスに基づきビアホール３２及び配線トレンチ４２を形成するので、ポーラスシリカ膜などの無機系低誘電率材料を用いた層間絶縁膜にデュアルダマシンプロセスを適用する場合にも、加工マージンを十分に確保することができる。

また、ハードマスクのビア加工部に樹脂埋め込みを行い、その後に配線トレンチ部の露光を行うので、露光表面が平坦になり、またビア部からの露光光の反射光が樹脂による吸収で小さくなるため、露光マージンを十分に確保することができる。

［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。

例えば、上記第１乃至第４実施形態では、第１のハードマスクとしてＳｉＣ膜を、第２のハードマスクとしてシリコン酸化膜を、第３のハードマスクとしてシリコン窒化膜又はＳｉＣ膜を、第４のハードマスクとしてシリコン酸化膜を適用したが、ハードマスクとして適用可能な材料はこれに限定されるものではない。これらハードマスク間のエッチング特性の関係が上述した関係にある材料であれば、他の材料系を適用することもできる。

また、上記第４実施形態では、ポーラスシリカ膜よりなる層間絶縁膜に三層構造のハードマスクを用いてビアホール及び配線トレンチを形成する方法を示したが、第２実施形態による半導体装置の製造方法と同様にして、中間ストッパ層を有する層間絶縁膜に適用することもできる。また、第３実施形態による半導体装置の製造方法と同様にして、ハイブリッド構造の層間絶縁膜に適用することもできる。

また、上記第１乃至第４実施形態では、層間絶縁膜を構成する無機系絶縁材料としてポーラスシリカ膜を例に挙げて説明したが、ポーラスＳｉＯＣ膜、ポーラスＳｉＯＣＮ膜等の他の無機系絶縁材料を用いる場合にも、本発明を適用することができる。また、ダウ・ケミカル社製の有機系ポリマーＳｉＬＫ（登録商標）、ハネウェル社製の有機系ポリマーＦＬＡＲＥ（登録商標）等の有機系絶縁材料により層間絶縁膜を構成する場合にも、本発明の方法を適用することができる。

以上詳述した通り、本発明の特徴をまとめると以下の通りとなる。

（付記１） 基板上に、無機系の低誘電率膜を含む絶縁膜を形成する第１の工程と、
前記絶縁膜上に、隣接する膜のエッチング特性が互いに異なる第１乃至第３のマスクを順次形成する第２の工程と、
ビア形成領域の前記第３のマスク及び前記第２のマスクを除去する第３の工程と、
配線トレンチ形成領域の前記第３のマスクを除去する第４の工程と、
前記第２のマスクをマスクとして前記第１のマスクをエッチングし、前記ビア形成領域の前記第１のマスクを除去する第５の工程と、
前記第３のマスクをマスクとして前記第２のマスクをエッチングし、前記配線トレンチ形成領域の前記第２のマスクを除去するとともに、前記第１のマスクをマスクとして前記ビア形成領域の前記絶縁膜をエッチングし、ビアホールを前記絶縁膜の途中まで開口する第６の工程と、
前記第２のマスクをマスクとして前記第１のマスクをエッチングし、前記配線トレンチ形成領域の前記第１のマスクを除去する第７の工程と、
前記第２のマスクをマスクとして前記絶縁膜をエッチングし、前記配線トレンチ形成領域の前記絶縁膜に配線トレンチを形成するとともに、前記ビアホールを前記基板まで開口する第８の工程と、
前記ビアホール内及び前記配線トレンチ内に導電層を形成する第９の工程と
を有することを特徴とする半導体装置の製造方法。

（付記２） 付記１記載の半導体装置の製造方法において、
前記第３の工程と前記第４の工程との間に、前記第３のマスク及び前記第２のマスクを除去することにより形成された前記ビア形成領域の凹部に埋め込み材を充填して表面を平坦化する工程を更に有する
ことを特徴とする半導体装置の製造方法。

（付記３） 付記１又は２記載の半導体装置の製造方法において、
前記第２のマスクの膜厚は、前記絶縁膜の膜厚、前記絶縁膜に対するエッチング選択比及び前記配線トレンチの深さに基づいて設定する
ことを特徴とする半導体装置の製造方法。

（付記４） 付記１乃至３のいずれか１項に記載の半導体装置の製造方法において、
前記配線トレンチ及び前記ビアホールの形成後に前記第２のマスクが残存するように、前記第２のマスクの膜厚を設定する
ことを特徴とする半導体装置の製造方法。

（付記５） 付記４記載の半導体装置の製造方法において、
前記第９の工程では、前記第２のマスクを犠牲膜とし、前記第１のマスクが露出するまで前記導電層を研磨する
ことを特徴とする半導体装置の製造方法。

（付記６） 付記１乃至５のいずれか１項に記載の半導体装置の製造方法において、
前記第２の工程では、前記第３のマスク上に、前記第３のマスクとエッチング特性が異なる第４のマスクを更に形成し、
前記第５の工程では、前記第１のマスクの除去の際に前記第４のマスクにより前記第３のマスクを保護する
ことを特徴とする半導体装置の製造方法。

（付記７） 付記６記載の半導体装置の製造方法において、
前記第４のマスクは、シリコン酸化膜である
ことを特徴とする半導体装置の製造方法。

（付記８） 付記１乃至７のいずれか１項に記載の半導体装置の製造方法において、
前記第１のマスクは、ＳｉＣ膜であり、
前記第２のマスクは、シリコン酸化膜であり、
前記第３のマスクは、シリコン窒化膜又はＳｉＣ膜である
ことを特徴とする半導体装置の製造方法。

（付記９） 付記１乃至８のいずれか１項に記載の半導体装置の製造方法において、
前記第１の工程は、前記基板上に、ポーラスシリカ又はポーラスＳｉＯＣよりなる前記低誘電率膜を形成する工程を有する
ことを特徴とする半導体装置の製造方法。

（付記１０） 付記１乃至８のいずれか１項に記載の半導体装置の製造方法において、
前記第１の工程は、前記基板上に第１の低誘電率膜を形成する工程と、前記第１の低誘電率膜上に中間ストッパ層を形成する工程と、前記中間ストッパ層上に第２の低誘電率膜を形成する工程とを有し、
前記第８の工程では、前記第１の低誘電率膜に前記ビアホールを形成し、前記第２の低誘電率膜に前記配線トレンチを形成する
ことを特徴とする半導体装置の製造方法。

（付記１１） 付記１乃至８のいずれか１項に記載の半導体装置の製造方法において、
前記第１の工程は、前記基板上に第１の低誘電率材料よりなる第１の低誘電率膜を形成する工程と、前記第１の低誘電率膜上に前記第１の低誘電率材料と異なる第２の低誘電率材料よりなる第２の低誘電率膜を形成する工程とを有し、
前記第８の工程では、前記第１の低誘電率膜に前記ビアホールを形成し、前記第２の低誘電率膜に前記配線トレンチを形成する
ことを特徴とする半導体装置の製造方法。

（付記１２） 付記１０又は１１記載の半導体装置の製造方法において、
前記第２の低誘電率膜は、ポーラスシリカ膜又はポーラスＳｉＯＣ膜である
ことを特徴とする半導体装置の製造方法。

（付記１３） 付記１０乃至１２のいずれか１項に記載の半導体装置の製造方法において、
前記第１の低誘電率膜の強度は、前記第２の低誘電率膜の強度よりも高い
ことを特徴とする半導体装置の製造方法。

（付記１４） 付記１３記載の半導体装置の製造方法において、
前記第１の低誘電率膜は、ＳｉＯＣ膜である
ことを特徴とする半導体装置の製造方法。

（付記１５） 付記１乃至１４のいずれか１項に記載の半導体装置の製造方法において、
前記絶縁膜を形成する工程は、前記基板と前記低誘電率膜との間にバリア層を有する前記絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。

本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 本発明の第１実施形態による半導体装置の製造方法におけるマスクの膜厚決定方法を説明する図 本発明の第２実施形態による半導体装置の製造方法を示す工程断面図である。 本発明の第３実施形態による半導体装置の製造方法を示す工程断面図である。 本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その１）である。 本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その２）である。 本発明の第４実施形態による半導体装置の製造方法を示す工程断面図（その３）である。 従来の第１の半導体装置の製造法を示す工程断面図（その１）である。 従来の第１の半導体装置の製造法を示す工程断面図（その２）である。 従来の第２の半導体装置の製造法を示す工程断面図（その１）である。 従来の第２の半導体装置の製造法を示す工程断面図（その２）である。 従来の第３の半導体装置の製造法を示す工程断面図（その１）である。 従来の第３の半導体装置の製造法を示す工程断面図（その２）である。

符号の説明

１０，４８…配線層
１２…バリア層
１４，１４ａ，１４ｃ，１４ｄ，１４ｅ…層間絶縁膜
１４ｂ…中間ストッパ層
１６…第１のハードマスク
１８…第２のハードマスク
２０…第３のハードマスク
２２…第４のハードマスク
２４，３４…樹脂膜
２６…ＳＯＧ膜
２８，３８…ＡｒＦレジスト膜
３０，４０…開口部
３２…ビアホール
３４…有機系反射防止膜
４２…配線トレンチ
４４…バリアメタル
４６…Ｃｕ膜
５０…バリア層
１００…層間絶縁膜
１０２，１２０，１５０…配線層
１０４，１２４，１２８，１５４，１５８…低誘電率膜
１０６…エッチングストッパ層
１０８，１１４，１３８，１４４，１６８，１７２…フォトレジスト膜
１１０，１４０，１７０…ビアホール
１１２…埋め込み材
１１６，１４６，１７４…配線トレンチ
１１８，１４８，１７６…開口部
１２２，１５２…バリア層
１２６，１５６…中間ストッパ層
１３０，１６０…第１のハードマスク
１３２，１６２…第２のハードマスク
１３４，１６４…第３のハードマスク
１３６，１４２…反射防止膜
１６６…第４のハードマスク

Claims (5)

1. 基板上に、無機系の低誘電率膜を含む絶縁膜を形成する第１の工程と、
   前記絶縁膜上に、隣接する膜のエッチング特性が互いに異なる第１乃至第３のマスクを順次形成する第２の工程と、
   ビア形成領域の前記第３のマスク及び前記第２のマスクを除去する第３の工程と、
   配線トレンチ形成領域の前記第３のマスクを除去する第４の工程と、
   前記第２のマスクをマスクとして前記第１のマスクをエッチングし、前記ビア形成領域の前記第１のマスクを除去する第５の工程と、
   前記第３のマスクをマスクとして前記第２のマスクをエッチングし、前記配線トレンチ形成領域の前記第２のマスクを除去するとともに、前記第１のマスクをマスクとして前記ビア形成領域の前記絶縁膜をエッチングし、ビアホールを前記絶縁膜の途中まで開口する第６の工程と、
   前記第２のマスクをマスクとして前記第１のマスクをエッチングし、前記配線トレンチ形成領域の前記第１のマスクを除去する第７の工程と、
   前記第２のマスクをマスクとして前記絶縁膜をエッチングし、前記配線トレンチ形成領域の前記絶縁膜に配線トレンチを形成するとともに、前記ビアホールを前記基板まで開口する第８の工程と、
   前記ビアホール内及び前記配線トレンチ内に導電層を形成する第９の工程と
   を有することを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、
   前記第３の工程と前記第４の工程との間に、前記第３のマスク及び前記第２のマスクを除去することにより形成された前記ビア形成領域の凹部に埋め込み材を充填して表面を平坦化する工程を更に有する
   ことを特徴とする半導体装置の製造方法。
3. 請求項１又は２記載の半導体装置の製造方法において、
   前記第２のマスクの膜厚は、前記絶縁膜の膜厚、前記絶縁膜に対するエッチング選択比及び前記配線トレンチの深さに基づいて設定する
   ことを特徴とする半導体装置の製造方法。
4. 請求項１乃至３のいずれか１項に記載の半導体装置の製造方法において、
   前記配線トレンチ及び前記ビアホールの形成後に前記第２のマスクが残存するように、前記第２のマスクの膜厚を設定する
   ことを特徴とする半導体装置の製造方法。
5. 請求項４記載の半導体装置の製造方法において、
   前記第９の工程では、前記第２のマスクを犠牲膜とし、前記第１のマスクが露出するまで前記導電層を研磨する
   ことを特徴とする半導体装置の製造方法。
   

Images