JP2001308179A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001308179A
JP2001308179A JP2000124324A JP2000124324A JP2001308179A JP 2001308179 A JP2001308179 A JP 2001308179A JP 2000124324 A JP2000124324 A JP 2000124324A JP 2000124324 A JP2000124324 A JP 2000124324A JP 2001308179 A JP2001308179 A JP 2001308179A
Authority
JP
Japan
Prior art keywords
film
insulating film
etching
etching stop
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000124324A
Other languages
English (en)
Inventor
Yushi Inoue
雄史 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2000124324A priority Critical patent/JP2001308179A/ja
Priority to US09/826,833 priority patent/US6841467B2/en
Publication of JP2001308179A publication Critical patent/JP2001308179A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Abstract

(57)【要約】 【課題】 有機系絶縁膜をデュアルダマシンプロセスに
適用した場合にも、マスクとして用いられるレジストパ
ターンの膜べりが発生しても、その下層に配置する層間
絶縁膜の膜べりを発生させることなく、ビアホール及び
配線溝とを形成することができる半導体装置の製造方法
を提供することを目的とする。 【解決手段】 第1有機系絶縁膜3、第1エッチングス
トップ膜4及び第2有機系絶縁膜5がこの順序で積層さ
れて構成される積層膜に、レジストパターン7、9を用
いたエッチングによって、第2有機系絶縁膜5から第1
有機系絶縁膜3に至る開口を形成するに際して、レジス
トパターン7、9と第2有機系絶縁膜5との間に、開口
形成中に第2有機系絶縁膜5がエッチングされないよう
に保護し得る第2エッチングストップ膜6を形成する半
導体装置の製造方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、より詳細には、デュアルダマシン法により
有機系絶縁膜、ことに低誘電率の有機絶縁膜を含む多層
配線構造を有する半導体装置の製造方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】近年、
半導体装置の微細化及び積層化に伴い、配線遅延が大き
な問題となってきている。つまり、トランジスタの微細
化は、デバイスの動作性能の向上を実現するためにスケ
ーリング則に従って進められてきたが、その一方で、配
線の微細化によって配線抵抗や配線間容量が増大し、R
Cで表わされる配線遅延がLSIの動作速度に対して無
視できなくなってきている。
【0003】また、配線に流れる電流密度も微細化とと
もに増加し、エレクトロマイグレーションによる配線の
信頼性低下及び配線容量増大による消費電力の増大も深
刻な問題である。そこで、これらの問題に対処するため
に、配線にはAlより低抵抗でエレクトロマイグレーシ
ョン耐性が高い材料としてCuが用いられるようになっ
てきているが、Cuは従来のドライエッチング技術によ
る加工が難しいため、CMP技術を用いたダマシン法が
広く検討されている。特に最近では、配線と接続孔への
埋め込みプラグを同時に形成するデュアルダマシン法が
開発されている。
【0004】例えば、特開平11−186391号公報
には、以下のようなデュアルダマシン法による半導体装
置の製造方法が提案されている。まず、図2(a)に示
したように、部分的に第1金属配線14が埋め込まれた
第1層間絶縁膜21の上に、第1エッチングストップ膜
31、第2層間絶縁膜22、第2エッチングストップ膜
32及び第3層間絶縁膜23を順次形成する。
【0005】続いて、図2(b)に示したように、ビア
ホール形成用のレジストパターン15を第3層間絶縁膜
23上に形成し、第2エッチングストップ膜32と第3
層間絶縁膜23のエッチング速度がほぼ同じになるエッ
チング条件で、レジストパターン15をマスクとして用
いて、第2エッチングストップ膜32と第3層間絶縁膜
23をエッチングする。エッチングが第2層間絶縁膜2
2に達したら、エッチングストップ膜31が第2層間絶
縁膜22よりもエッチング速度が十分に遅くなるエッチ
ング条件で、引き続きレジストパターン15をマスクと
して用いて、第2層間絶縁膜22をエッチングする。
【0006】次いで、図2(c)に示したように、エッ
チング条件を変えて、引き続きレジストパターン15を
マスクとして用いて、第2層間絶縁膜22下の第1エッ
チングストップ膜31をエッチング除去する。これによ
りビアホール16を形成することができる。
【0007】レジストパターン15を剥離した後、図2
(d)に示したように、配線溝形成用のレジストパター
ン17を第3層間絶縁膜23上に形成し、このレジスト
パターン17をマスクとして用いて、第2エッチングス
トップ膜32が第3層間絶縁膜23よりもエッチング速
度が十分遅くなるエッチング条件で、第3層間絶縁膜2
3をエッチングし、ビアホール16を介して第1金属配
線14に接続される配線溝18を形成する。
【0008】続いて、ビアホール16及び配線溝18を
完全に埋め込むように、全面に金属膜を形成し、図2
(e)に示したように、第3層間絶縁膜23上に存在す
る金属膜をCMP法により除去して、一体形成された金
属配線及び接続プラグ19をそれぞれ配線溝18及びビ
アホール16内に形成する。しかし、この方法では、第
3層間絶縁膜23上に直接レジストパターン15、17
を形成してビアホール16を開口するため、第3層間絶
縁膜23として、近年、配線間容量を低減させるために
しばしば用いられる低誘電率有機絶縁膜を用いた場合に
は、ビアホール開口時にこの有機絶縁膜もエッチングさ
れてしまうという問題がある。
【0009】つまり、有機絶縁膜とレジストとのエッチ
ング速度はほぼ等しいため、上記のようなデュアルダマ
シンプロセスにおいて、レジストパターンをマスクとし
て用いて第3層間絶縁膜、第2層間絶縁膜と2層以上の
有機絶縁膜にわたるビアホールを開口すると、その間
に、レジストパターンも徐々にエッチングされて膜べり
し、しだいに第3層間絶縁膜表面が露出し、ビアホール
の開口が完了するまでに第3層間絶縁膜にもエッチング
が及ぶこととなるという問題がある。
【0010】これを防止するためには、レジストパター
ンの膜厚を、少なくとも第2層間絶縁膜22と第3層間
絶縁膜23とをあわせた膜厚以上に厚膜化する必要があ
るが、レジストパターンの膜厚をあまり厚くすると、露
光時にパターン形成異常が発生し、所定の形状へのパタ
ーニングを完全に行うことができないという新たな問題
が生じる(例えば、0.12μm幅へのパターニングの
場合、レジストの膜厚が500nm程度が限界であ
る)。また、特開平10−112503号公報には、以
下の技術が提案されている。
【0011】まず、図3(a)に示したように、シリコ
ン基板40上に、酸化シリコン膜41、有機低誘電率膜
42、酸化シリコン膜43及び配線パターン形成用のレ
ジストパターン44を形成する。次いで、図3(b)に
示したように、レジストパターン44をマスクとしてド
ライエッチングにより酸化シリコン43をエッチング
し、配線パターンの形状を有する開口45を形成する。
その後、レジストパターン44を除去する。
【0012】続いて、図3(c)に示したように、フォ
トリソグラフィ及びエッチング技術により、酸化シリコ
ン膜43及び有機低誘電率膜42上にビアホール形成用
のレジストパターン46を形成する。次に、図3(d)
に示したように、レジストパターン46をマスクとして
用いて、ドライエッチングにより酸化シリコン膜43の
開口45下の有機低誘電率膜42及び酸化シリコン膜4
1を順次選択的にエッチングし、ビアホール47を形成
する。この後、レジストパターン46を除去する。
【0013】その後、図3(e)に示したように、酸化
シリコン膜43をマスクとして用い、有機低誘電率膜4
2をエッチングすることにより配線溝48を形成し、図
3(f)に示したように、ビアホール47及び配線溝4
8に配線材料を埋め込んで配線49を形成する。この方
法によれば、ビアホール47の形成は、レジストパター
ン46をマスクとしてエッチングにより形成されている
が、有機低誘電率膜は1層で形成されているために、ビ
アホール開口中にレジストパターン46が膜べりして完
全に除去されてしまうという問題はない。
【0014】しかし、得られた半導体装置における配線
間容量を抑えるためには、酸化シリコン膜のかわりに低
誘電率の有機絶縁膜を使用することが望まれる。一方、
酸化シリコン膜41に代えて有機低誘電率膜を用いる
と、有機低誘電率膜2層の総膜厚は、レジストパターン
46の総膜厚よりも大きくなり、上記と同様に、有機低
誘電率膜42の表面をエッチングしてしまうという問題
が生じる。
【0015】本発明は上記課題に鑑みなされたものであ
り、有機絶縁膜をデュアルダマシンプロセスに適用した
場合に、マスクとして用いられるレジストパターンの膜
べりが発生しても、その下層に配置する層間絶縁膜の膜
べりを発生させることなく、ビアホール及び配線溝とを
形成することができる半導体装置の製造方法を提供する
ことを目的とする。
【0016】
【課題を解決するための手段】本発明によれば、第1有
機系絶縁膜、第1エッチングストップ膜及び第2有機系
絶縁膜がこの順序で積層されて構成される積層膜に、レ
ジストパターンを用いたエッチングによって、前記第2
有機系絶縁膜から第1有機系絶縁膜に至る開口を形成す
るに際して、前記レジストパターンと第2有機系絶縁膜
との間に、開口形成中に前記第2有機系絶縁膜がエッチ
ングされないように保護し得る第2エッチングストップ
膜を形成する半導体装置の製造方法が提供される。
【0017】
【発明の実施の形態】本発明の半導体装置の製造方法
は、主として、第1有機系絶縁膜、第1エッチングスト
ップ膜及び第2有機系絶縁膜がこの順序で積層されて構
成される積層膜を含む多層配線構造を形成する際に、デ
ュアルダマシン法により接続孔及び配線溝等の開口を形
成する方法である。
【0018】本発明の半導体装置の製造方法において、
積層膜は、半導体基板上に形成されていることが好まし
い。半導体基板としては、半導体装置を形成する際に使
用するもの、例えば、シリコン、ゲルマニウム等の元素
半導体、GaAs、InGaAs、ZnSe等の化合物
半導体が挙げられる。なかでもシリコンが好ましい。ま
た、この半導体基板は、いわゆるSOI構造基板、多層
SOI構造基板であってもよい。さらに、この半導体基
板は、積層膜の下層又はその他の領域に素子分離膜、ト
ランジスタ、キャパシタ、抵抗等の半導体素子や回路、
絶縁膜、配線層、ダミー配線層等が任意に組み合わせら
れて形成されていてもよい。例えば、半導体基板上にト
ランジスタやキャパシタの電極又はこれらに接続した配
線層が下層配線として形成されており、その上に、エッ
チングストップ膜を介して第1有機系絶縁膜が形成され
ていてもよい。なお、第1有機系絶縁膜の下にエッチン
グストップ膜を配置する場合には、このエッチングスト
ップ膜は絶縁性を有するとともに、金属元素や不純物、
例えば、銅、リン、砒素、ボロン等の拡散バリア等種々
の機能を有する膜であることが好ましい。具体的には、
シリコン窒化膜、シリコン炭化膜等が挙げられる。
【0019】積層膜の最も下層を構成する第1有機系絶
縁膜は、有機系の材料から構成される絶縁性を有する膜
であれば特に限定されるものではなく、例えば、ポリテ
トラフルオロエチレン、フッ化ポリアリルエーテル、フ
ッ化ポリイミド等の単層又は積層膜が挙げられる。ま
た、誘電率が3程度以下のものが挙げられる。なかでも
誘電率が低いもの、例えば、誘電率が1.8程度以下の
ものが好ましい。第1有機系絶縁膜の具体例としては、
FLARE(商品名、アライドシグナル社製)、SiL
K(商品名、ダウケミカル社製)等の単層又は積層膜が
挙げられる。第1有機系絶縁膜の膜厚は、後述する第2
有機系絶縁膜及び第1エッチングストップ膜の膜厚等の
材料、膜厚、得ようとする半導体装置の機能等により適
宜調整することができる。例えば、後述する第1エッチ
ングストップ膜とともに、いわゆるビアホール、コンタ
クトホール、スルーホール等とよばれる接続孔の高さに
対応する膜厚とすることが好ましい。具体的には、50
〜100nm程度が挙げられる。
【0020】第1有機系絶縁膜上に形成される第1エッ
チングストップ膜は、後述する第1エッチングストップ
膜上に形成される第2有機系絶縁膜を、後述するような
エッチング方法、エッチング条件を選択してエッチング
する際に、エッチングストッパーとして機能し得るもの
であれば特に限定されるものではないが、絶縁性を有す
る膜であることが好ましい。ここで、エッチングストッ
パーとして機能し得るとは、第2有機系絶縁膜に対する
選択比(第2有機系絶縁膜のエッチングレート/第1エ
ッチングストップ膜のエッチングレート)が大きいこと
が必要である。選択比は、第2有機系絶縁膜の材料等に
より適宜調整することができるが、例えば、5程度以
上、10程度以上、好ましくは15程度以上、より好ま
しくは20程度以上が挙げられる。
【0021】第1エッチングストップ膜の材料として
は、例えば、シリコン酸化膜、シリコン窒化膜、BPS
G膜、PSG膜、BSG膜、AsSG膜等の単層又は積
層膜が挙げられる。なかでも、シリコン酸化膜が好まし
い。第1エッチングストップ膜の膜厚は、特に限定され
ないが、例えば、50〜100nm程度が挙げられる。
特に、シリコン酸化膜を用いる場合には、50nm程度
の膜厚で安定的に形成することができるとともに、10
0nm程度よりも厚膜にすると、比較的高い誘電率に起
因して、得られた半導体装置において配線間容量が大き
くなることがあるからである。
【0022】第1エッチングストップ膜上に形成される
第2有機系絶縁膜は、第1有機系絶縁膜で挙げた材料の
中から適宜選択して用いることができる。なかでも、第
1有機系絶縁膜と同じ材料を選択することが好ましい。
第2有機系絶縁膜の膜厚は、第1有機系絶縁膜及び第1
エッチングストップ膜の膜厚等の材料、膜厚、得ようと
する半導体装置の機能等により適宜調整することができ
る。例えば、通常の配線層の膜厚に対応する膜厚である
ことがこのましい。具体的には、300〜1000nm
程度が挙げられる。
【0023】レジストパターンは、通常、フォトリソグ
ラフィ工程に用いられるレジストからなるものであれば
その材料は特に限定されるものではなく、ポジ型及びネ
ガ型のいずれのレジストも使用することができる。例え
ば、ノボラック−ナフトキノンジアジド系レジスト、環
化ゴム−ビスアジド系レジスト、化学増幅系レジスト等
が挙げられる。レジストパターンは、第1エッチングス
トップ膜、第2エッチングストップ膜、第1有機系絶縁
膜及び/又は第2有機系絶縁膜をエッチングする場合の
マスクとして用いるものであるため、これら膜に対する
選択比(レジストパターンのエッチングレート/これら
膜のエッチングレート)が小さいことが必要である。選
択比は、レジストパターンを構成する材料、これら膜を
構成する材料、エッチング方法、条件等により異なる
が、1よりも小さいことが好ましい。
【0024】レジストパターンの形状は、いわゆるビア
ホール、コンタクトホール、スルーホール等の接続孔又
は配線等に対応する開口を有する形状など種々のものが
挙げられる。レジストパターンの膜厚は、通常のフォト
リソグラフィ及びエッチング工程により、適切なパター
ン形状を形成することができるものであれば限定される
ものではなく、例えば、ディアルダマシンプロセスの配
線幅(例えば、0.12μm)のパターンを形成するた
めには、500nm程度以下、200〜500nm程度
が適当である。
【0025】本発明の方法においては、異なる形状の開
口を複数形成する場合には、そのために複数のレジスト
パターンを用いてもよい。例えば、まず、第1及び第2
有機系絶縁膜、第1及び第2エッチングストップ膜に貫
通する接続孔を形成する場合には、その接続孔に対応す
る開口を有したレジストパターンを形成し、その後、第
2有機系絶縁膜及び第2エッチングストップ膜に配線溝
を形成する場合には、その配線溝に対応する開口を有し
たレジストパターンを形成してもよい。なお、接続孔又
は配線溝用のレジストパターンは、この逆の順序で形成
してもよい。
【0026】レジストパターンと第2有機系絶縁膜との
間に形成される第2エッチングストップ膜は、レジスト
パターンを用いたエッチングによって第2有機系絶縁膜
から第1有機系絶縁膜に至る開口を形成するに際に、第
2有機系絶縁膜がエッチングされないように保護し得る
材料で、保護し得る膜厚で形成することが必要である。
【0027】また、上記のレジストパターンをマスクと
して用いて第2エッチングストップ膜に開口を形成する
必要があるため、適当なエッチング法及びエッチング条
件でエッチングする際に、レジストパターンに対する選
択比(第2エッチングストップ膜のエッチングレート/
レジストパターンのエッチングレート)が大きいことが
好ましい。
【0028】ここで、適当なエッチング法としては、酸
やアルカリ溶液又はこれらの混合溶液を用いたウェット
エッチング;気相エッチング、プラズマエッチング、R
IEエッチング、スパッタエッチング、イオンビームエ
ッチング、光エッチング等のドライエッチングが挙げら
れ、なかでも、気相エッチング、プラズマエッチング等
が好ましい。
【0029】エッチング条件とは、ウェットエッチング
の場合には、用いる溶液の種類、温度、溶液への接触方
法、接触時間等が挙げられる。また、ドライエッチング
の場合には、エッチング装置の種類、エッチャントとし
て用いるガスの種類又は組み合わせ、流量、パワー、圧
力等が挙げられる。選択比が大きいとは、例えば、5程
度以上、10程度以上、好ましくは15程度以上、より
好ましくは20程度以上が挙げられる。
【0030】第2エッチングストップ膜の材料として
は、例えば、第1エッチングストップ膜で挙げた材料の
中から適宜選択して用いることができる。なかでも、第
1エッチングストップ膜と同じ材料を選択することが好
ましい。これは、第1エッチングストップ膜を堆積する
装置をそのまま利用でき、第1エッチングストップ膜の
エッチング選択比をそのまま適用できるため有利だから
である。第2エッチングストップ膜の膜厚は、第1及び
第2有機系絶縁膜、第1エッチングストップ膜の膜厚等
の材料、膜厚、得ようとする半導体装置の機能等により
適宜調整することができるが、第1エッチングストップ
膜の膜厚よりも厚膜であることが好ましい。具体的に
は、250〜500nm程度が挙げられる。以下、本発
明の半導体装置の製造方法の実施の形態について、図面
を参照して説明する。
【0031】まず、図1(a)に示したように、下部配
線層1上に、エッチングストップ膜として膜厚10〜1
00nm程度、例えば、50nm程度のシリコン窒化膜
2、第1有機ポリマー系絶縁膜3として膜厚500nm
程度のFLARE膜、第1エッチングストップ膜4として膜
厚100nm程度のシリコン酸化膜、第2有機ポリマー
系絶縁膜5として膜厚500nm程度のFLARE膜、第2
エッチングストップ膜6として膜厚300nm程度のシ
リコン酸化膜及び膜厚500nm程度のビアホール形成
用のレジストパターン7をこの順に形成する。なお、シ
リコン窒化膜2は、下部配線層1上において、Cuの拡
散バリア膜としても機能も果たす。
【0032】次に、図1(b)に示したように、レジス
トパターン7をマスクにして第2エッチングストップ膜
6をエッチングする。ここでのエッチング条件は、 ガス流量:C48=10〜15sccm、 CO=80〜100sccm、 O2=2〜5sccm、 Ar=50〜70sccm、 パワー:1500〜1700W、 圧力:50〜60mtorrとした。この際の選択比
(第2エッチングストップ膜6/レジストパターン7)
は3であった。
【0033】引き続きレジストパターン7をマスクとし
て用いて、第1エッチングストップ膜4が第2有機ポリ
マー系絶縁膜5に対してほとんどエッチングされないよ
うなエッチング条件により、第2有機ポリマー系絶縁膜
5をエッチングする。ここでのエッチング条件は、 ガス流量:CH3F=30〜40sccm、 O2=35〜45sccm、 N2=15〜25sccm、 パワー:400〜500W、 圧力:40〜50mtorrとした。この際、図1
(c)に示したように、第2有機ポリマー系絶縁膜5の
エッチングとともに、第2有機ポリマー系絶縁膜5/レ
ジストパターン7=0.8の選択比で、レジストパター
ン7も徐々にエッチングされる。なお、第2有機ポリマ
ー系絶縁膜5/第1エッチングストップ膜4の選択比は
20であり、エッチングは第1エッチングストップ膜4
でほぼ止めることができる。
【0034】続いて、図1(d)に示したように、第2
エッチングストップ膜6をマスクにして、第1エッチン
グストップ膜4をエッチングする。ここでのエッチング
条件は、図1(b)での条件と同様であった。なお、こ
の際のエッチングでは、第1エッチングストップ膜4と
ともに第2エッチングストップ膜6もエッチングされ、
第2エッチングストップ膜6が膜べりするが、完全に除
去されることはない。
【0035】その後、図1(e)に示したように、第2
エッチングストップ膜6をマスクにして、第1有機ポリ
マー系絶縁膜3を、エッチングストップ膜2が第1有機
ポリマー系絶縁膜3に対してほとんどエッチングされな
いような条件により、エッチングする。ここでのエッチ
ング条件は、図1(c)での条件と同様であった。なお
この際のエッチングはエッチングストップ膜2でほぼ止
めることができる。このようにして、接続孔8を形成す
る。次に、図1(f)に示したように、第2エッチング
ストップ膜6上に、膜厚500nm程度の配線溝形成用
のレジストパターン9を形成する。
【0036】次いで、図1(g)に示したように、レジ
ストパターン9をマスクにしてエッチングストップ膜2
が第2エッチングストップ膜6に対してエッチング速度
が十分遅くなるような条件で、第2エッチングストップ
膜6をエッチングする。引き続き、レジストパターン9
をマスクとして用いて、第2有機ポリマー系絶縁膜5
を、第1エッチングストップ膜4及びエッチングストッ
プ膜2が第2有機ポリマー系絶縁膜5に対してほとんど
エッチングされないような条件でエッチングする。ここ
でのエッチング条件は、図1(c)での条件と同様であ
った。この際、図1(h)に示したように、第2有機ポ
リマー系絶縁膜5のエッチングとともに、レジストパタ
ーン9も徐々にエッチングされるが、エッチングは第1
及び第2エッチングストップ膜4、6で止めることがで
きるとともに、接続孔8の下部配線層1を露出させな
い。このようにして配線溝10を形成する。
【0037】次に、図1(i)に示したように、第2及
び第1エッチングストップ膜6、4をマスクにして、エ
ッチングストップ膜2をエッチングし、接続孔8下の下
部配線層1を露出させる。ここでのエッチング条件は、 ガス流量:CH3F=5〜10sccm、 O2=45〜55sccm、 パワー:200〜300W、 圧力:40〜50mtorrとした。 その後、接続孔8及び配線溝10の内部を完全に埋め込
むように金属膜を形成し、図1(j)に示したように、
第2エッチングストッパ6上に存在する金属膜をCMP
法により除去して配線11を形成する。この時、第2エ
ッチングストップ膜6は金属膜を除去する際のエッチン
グストッパとしても機能する。このCMP法により第2
エッチングストップ膜6は100nm程度削りとられ
る。
【0038】
【発明の効果】本発明によれば、レジストパターンと第
2有機系絶縁膜との間に、開口形成中に第2有機系絶縁
膜がエッチングされないように保護し得る第2エッチン
グストップ膜を形成するため、有機系絶縁膜をデュアル
ダマシンプロセスに適用した場合に、第2エッチングス
トップ膜を形成するという簡便な方法により、エッチン
グ中にレジストパターンが膜べりをおこしても、あるい
は完全にエッチング除去されてしまっても、第2エッチ
ングストップ膜により第2有機系絶縁膜の表面がエッチ
ングされるのを防止することができる。
【0039】これにより、接続孔及び配線溝のような異
なる形状の開口を複数個形成する場合にも、そのような
開口に対応するレジストパターンを1回形成するのみ
で、連続的にこれらの開口を形成することが可能とな
り、製造プロセスの簡略化、ひいては製造コストの低減
を図ることが可能となるとともに、配線間容量を低減す
ることができ、かつ絶縁膜の膜べりのない、信頼性の高
い半導体装置を製造することが可能となる。特に、第1
及び第2エッチングストップ膜の材料が同一のものであ
れば、ストップ膜を形成する場合の成膜装置を共用する
ことができるため、製造コストのさらなる低減を図るこ
とが可能となる。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法の実施の形態を
説明するための要部の製造工程断面図である。
【図2】従来のデュアルダマシンプロセスを説明するた
めの半導体装置の要部の概略断面工程図である。
【図3】従来の別のデュアルダマシンプロセスを説明す
るための半導体装置の要部の概略断面工程図である。
【符号の説明】
1 下層配線層 2 エッチングストップ膜 3 第1有機ポリマー系絶縁膜(第1有機系絶縁膜) 4 第1エッチングストップ膜 5 第2有機ポリマー系絶縁膜(第2有機系絶縁膜) 6 第2エッチングストップ膜 7、9 レジストパターン 8 接続孔 10 配線溝 11 配線
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F004 AA04 DA01 DA23 DA25 DA26 DB03 DB23 DB25 EA23 EB01 EB02 EB03 5F033 HH07 HH11 JJ07 JJ11 KK07 KK11 MM02 QQ10 QQ11 QQ12 QQ13 QQ14 QQ19 QQ21 QQ25 QQ28 QQ38 QQ48 RR04 RR06 RR12 RR13 RR14 RR15 RR21 RR22 RR24 TT04 XX24 XX33 XX34

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 第1有機系絶縁膜、第1エッチングスト
    ップ膜及び第2有機系絶縁膜がこの順序で積層されて構
    成される積層膜に、レジストパターンを用いたエッチン
    グによって、前記第2有機系絶縁膜から第1有機系絶縁
    膜に至る開口を形成するに際して、 前記レジストパターンと第2有機系絶縁膜との間に、開
    口形成中に前記第2有機系絶縁膜がエッチングされない
    ように保護し得る第2エッチングストップ膜を形成する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 第1エッチングストップ膜と第2エッチ
    ングストップ膜とが同一材料からなる膜である請求項1
    記載の半導体装置の製造方法。
JP2000124324A 2000-04-25 2000-04-25 半導体装置の製造方法 Pending JP2001308179A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000124324A JP2001308179A (ja) 2000-04-25 2000-04-25 半導体装置の製造方法
US09/826,833 US6841467B2 (en) 2000-04-25 2001-04-06 Method for producing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000124324A JP2001308179A (ja) 2000-04-25 2000-04-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001308179A true JP2001308179A (ja) 2001-11-02

Family

ID=18634468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000124324A Pending JP2001308179A (ja) 2000-04-25 2000-04-25 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US6841467B2 (ja)
JP (1) JP2001308179A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100442147B1 (ko) * 2002-08-09 2004-07-27 동부전자 주식회사 이중 다마신 패턴 형성 방법
JP2009224816A (ja) * 2001-12-21 2009-10-01 Agere Systems Inc 半導体装置のマスク層および二重ダマシーン相互接続構造
KR100941821B1 (ko) 2006-12-27 2010-02-11 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567379B1 (ko) * 2003-11-25 2006-04-03 동부아남반도체 주식회사 반도체 소자의 세정방법 및 세정장치
KR100641553B1 (ko) * 2004-12-23 2006-11-01 동부일렉트로닉스 주식회사 반도체 소자에서 패턴 형성 방법
JP5362176B2 (ja) * 2006-06-12 2013-12-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN113257737A (zh) * 2021-05-13 2021-08-13 广州粤芯半导体技术有限公司 半导体结构及其制作方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3399252B2 (ja) 1996-10-03 2003-04-21 ソニー株式会社 半導体装置の製造方法
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6143640A (en) * 1997-09-23 2000-11-07 International Business Machines Corporation Method of fabricating a stacked via in copper/polyimide beol
JPH11186391A (ja) 1997-12-25 1999-07-09 Toshiba Corp 半導体装置およびその製造方法
US6037213A (en) * 1998-06-03 2000-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making cylinder-shaped capacitors for dynamic random access memory
US6291887B1 (en) * 1999-01-04 2001-09-18 Advanced Micro Devices, Inc. Dual damascene arrangements for metal interconnection with low k dielectric constant materials and nitride middle etch stop layer
US6235628B1 (en) * 1999-01-05 2001-05-22 Advanced Micro Devices, Inc. Method of forming dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide middle etch stop layer
TW413896B (en) * 1999-01-06 2000-12-01 United Microelectronics Corp Manufacturing method for dual damascene structure
US6114233A (en) * 1999-05-12 2000-09-05 United Microelectronics Corp. Dual damascene process using low-dielectric constant materials
US6331479B1 (en) * 1999-09-20 2001-12-18 Chartered Semiconductor Manufacturing Ltd. Method to prevent degradation of low dielectric constant material in copper damascene interconnects
JP2001102447A (ja) 1999-09-30 2001-04-13 Mitsubishi Electric Corp コンタクト構造の製造方法
JP2001230316A (ja) 2000-02-14 2001-08-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6316351B1 (en) * 2000-05-31 2001-11-13 Taiwan Semiconductor Manufacturing Company Inter-metal dielectric film composition for dual damascene process
US6358842B1 (en) * 2000-08-07 2002-03-19 Chartered Semiconductor Manufacturing Ltd. Method to form damascene interconnects with sidewall passivation to protect organic dielectrics

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009224816A (ja) * 2001-12-21 2009-10-01 Agere Systems Inc 半導体装置のマスク層および二重ダマシーン相互接続構造
KR100442147B1 (ko) * 2002-08-09 2004-07-27 동부전자 주식회사 이중 다마신 패턴 형성 방법
KR100941821B1 (ko) 2006-12-27 2010-02-11 주식회사 하이닉스반도체 반도체 소자의 금속 배선 형성방법

Also Published As

Publication number Publication date
US20010034120A1 (en) 2001-10-25
US6841467B2 (en) 2005-01-11

Similar Documents

Publication Publication Date Title
US6184128B1 (en) Method using a thin resist mask for dual damascene stop layer etch
US7119441B2 (en) Semiconductor interconnect structure
KR100265771B1 (ko) 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법
JP3778174B2 (ja) 半導体装置及びその製造方法
US7713863B2 (en) Method for manufacturing a semiconductor device and method for etching the same
JP2001102446A (ja) 半導体装置の製造方法
US7378340B2 (en) Method of manufacturing semiconductor device and semiconductor device
US20060094204A1 (en) Planarization material, anti-reflection coating material, and method for manufacturing semiconductor device thereby
JP2001168188A (ja) 半導体装置の製造方法
JP2001308179A (ja) 半導体装置の製造方法
JP4278497B2 (ja) 半導体装置の製造方法
JP4416595B2 (ja) エッチング方法及び絶縁膜のパターニング方法
JP2000269325A (ja) 半導体装置およびその製造方法
US20040048203A1 (en) Method of manufacturing a semiconductor device for high speed operation and low power consumption
US20020086519A1 (en) Stacked vias and method
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
KR100514523B1 (ko) 반도체 소자의 금속배선 형성방법
JP4130778B2 (ja) デュアルダマシン構造の形成方法、および半導体装置の製造方法
KR100807026B1 (ko) 반도체 장치 제조 방법
JP3466796B2 (ja) 半導体装置の製造方法
JP2000183166A (ja) 半導体装置の製造方法
KR100917099B1 (ko) 듀얼 다마신 패턴 형성 방법
JP2003017436A (ja) 半導体装置の製造方法
JP2006108336A (ja) 半導体装置の製造方法
JP2005101287A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040210