JP2001230316A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2001230316A
JP2001230316A JP2000034902A JP2000034902A JP2001230316A JP 2001230316 A JP2001230316 A JP 2001230316A JP 2000034902 A JP2000034902 A JP 2000034902A JP 2000034902 A JP2000034902 A JP 2000034902A JP 2001230316 A JP2001230316 A JP 2001230316A
Authority
JP
Japan
Prior art keywords
film
etching
opening
interlayer insulating
connection hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000034902A
Other languages
English (en)
Inventor
Tetsuo Satake
哲郎 佐竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000034902A priority Critical patent/JP2001230316A/ja
Publication of JP2001230316A publication Critical patent/JP2001230316A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 第2のレジストパターンの配線溝用開口部が
第1のレジストパターンの接続孔用開口部に対して位置
ずれしても接続孔の径が小さくならないと共に、接続孔
の内部に障壁が形成されないようにする。 【解決手段】 下層配線102の上に、第1の層間絶縁
膜104、エッチングストッパー膜、第2の層間絶縁膜
106及び第2のシリコン酸化膜を順次堆積した後、第
2のシリコン酸化膜に第1のレジストパターンの接続孔
用開口部を転写してハードマスク107Aを形成する。
第2の層間絶縁膜106及びエッチングストッパー膜に
ハードマスク107Aの接続孔用開口部を転写した後、
ハードマスク107Aに第2のレジストパターン110
Aの配線溝用開口部を転写する。第2の層間絶縁膜10
6に対して配線溝用開口部が転写されたハードマスク1
07Bを用いてエッチングして配線溝112を形成する
と共に、第1の層間絶縁膜104に対して接続孔用開口
部が転写されたエッチングストッパー膜105Aを用い
てエッチングして接続孔111を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、デュアルダマシン
構造を有する半導体装置の製造方法に関する。
【0002】
【従来の技術】半導体集積回路装置の微細化の進展に伴
って、半導体装置の製造方法についても新しい技術が開
発されており、その1つとして、層間絶縁膜に形成され
た接続孔及び配線溝に金属膜を埋め込んで、プラグ及び
金属配線を同時に形成するデュアルダマシン法が注目さ
れている。
【0003】デュアルダマシン構造を有する半導体装置
の製造方法としては、例えば特開平9−306988号
公報及び特開平11−176935号公報に示されてい
る第1の従来例、並びに、例えば特開平11−1863
91号公報に示されている第2の従来例が知られてい
る。
【0004】以下、第1の従来例について、図4(a)
〜(d)を参照しながら説明する。
【0005】まず、図4(a)に示すように、半導体基
板200の上に堆積された絶縁膜201に下層配線20
2を埋め込んだ後、絶縁膜201及び下層配線202の
上に全面に亘って、下層配線202の酸化を防止する配
線保護膜203を堆積し、その後、配線保護膜203の
上に有機化合物からなる第1の層間絶縁膜204を堆積
する。次に、第1の層間絶縁膜204の上に第1のシリ
コン酸化膜を堆積した後、該第1のシリコン酸化膜を、
接続孔と対応する開口部を有する第1のレジストパター
ン206を用いてパターニングすることにより、第1の
シリコン酸化膜からなるエッチングストッパー膜205
を形成する。このようにすると、エッチングストッパー
膜205には、第1のレジストパターン206の開口部
が転写される。
【0006】次に、図4(b)に示すように、第1の層
間絶縁膜204及びエッチングストッパー膜205の上
に有機化合物からなる第2の層間絶縁膜207を堆積し
た後、第2の層間絶縁膜207の上に第2のシリコン酸
化膜208を堆積し、その後、第2のシリコン酸化膜2
08の上に、配線溝と対応する開口部を有する第2のレ
ジストパターン209を形成する。
【0007】次に、図4(c)に示すように、第2のシ
リコン酸化膜208を第2のレジストパターン209を
用いてパターニングすることにより、第2のシリコン酸
化膜208からなるハードマスク208Aを形成する。
【0008】次に、図4(d)に示すように、第2の層
間絶縁膜207に対してハードマスク208Aを用いて
エッチングを行なうことにより、第2の層間絶縁膜20
7に配線溝211を形成すると共に、第1の層間絶縁膜
204及び配線保護膜203に対してエッチングストッ
パー膜膜205をマスクとしてエッチングを行なうこと
により、第1の層間絶縁膜204及び配線保護膜203
に接続孔210を形成する。
【0009】次に、図示は省略しているが、接続孔21
0及び配線溝211に金属膜を埋め込むと、デュアルダ
マシン構造を有する半導体装置が得られる。
【0010】以下、第2の従来例について、図5(a)
〜(d)を参照しながら説明する。
【0011】まず、図5(a)に示すように、半導体基
板300の上に堆積された絶縁膜301に下層配線30
2を埋め込んだ後、絶縁膜301及び下層配線302の
上に全面に亘って配線保護膜303を堆積し、その後、
配線保護膜303の上に有機化合物からなる第1の層間
絶縁膜304を堆積する。次に、第1の層間絶縁膜30
4の上に第1のシリコン酸化膜からなるエッチングスト
ッパー膜305を堆積した後、該エッチングストッパー
膜305の上に有機化合物からなる第2の層間絶縁膜3
06を堆積する。次に、第2の層間絶縁膜306の上に
第2のシリコン酸化膜307を堆積した後、該第2のシ
リコン酸化膜307の上に、接続孔と対応する開口部を
有する第1のレジストパターン308を形成する。
【0012】次に、図5(b)に示すように、第2のシ
リコン酸化膜307に対して第1のレジストパターン3
08を用いてエッチングを行なって、第2のシリコン酸
化膜307からなり接続孔用開口部を有するハードマス
ク307Aを形成する。次に、第1のレジストパターン
308及びハードマスク307Aを用いて、第2の層間
絶縁膜306、エッチングストッパー膜305及び第1
の層間絶縁膜304に対して順次エッチングを行なっ
て、接続孔310を形成する。
【0013】次に、図5(c)に示すように、第1のレ
ジストパターン308を除去した後、ハードマスク30
7Aの上に全面に亘ってレジスト膜を堆積し、その後、
該レジスト膜をパターニングして、配線溝と対応する開
口部を有する第2のレジストパターン311Aを形成す
る。このようにすると、接続孔310の内部にレジスト
膜311Bが残存する。次に、接続孔用開口部を有する
ハードマスク307Aに対して第2のレジストパターン
311Aを用いてエッチングを行なって、配線溝用開口
部を有するハードマスク307Bを形成する。
【0014】次に、図5(d)に示すように、第2の層
間絶縁膜306に対して配線溝用開口部を有するハード
マスク307Bを用いてエッチングを行なうことによ
り、第2の層間絶縁膜306に配線溝312を形成する
と共に、接続孔310の内部に落ち込んでいるレジスト
膜311Bを除去する。
【0015】
【発明が解決しようとする課題】ところが、第1の従来
例によると、第2のレジストパターン209の配線溝用
開口部が第1のレジストパターン206の接続孔用開口
部に対して位置ずれすると、接続孔210の径が小さく
なってしまうという問題がある。
【0016】以下、第1の従来例に係る問題点につい
て、図6(a)〜(c)を参照しながら説明する。尚、
図6(a)は図4(b)と対応し、図6(b)は図4
(c)と対応し、図6(c)は図4(d)と対応する。
【0017】図6(a)に示すように、第2のレジスト
パターン209の配線溝用開口部がエッチングストッパ
ー膜205の接続孔用開口部に対して位置ずれると、図
6(b)に示すように、ハードマスク208Aの配線溝
用開口部もエッチングストッパー膜205の接続孔用開
口部に対して位置ずれする。次に、位置ずれしているハ
ードマスク208Aを用いて第2の層間絶縁膜207に
対してエッチングを行なうと、第1の層間絶縁膜204
の上にエッチングストッパー膜205が存在しているた
め、第1の層間絶縁膜204に形成される接続孔210
は、ハードマスク208Aの開口部とエッチングストッ
パー膜205の開口部との重なり部分に形成されるの
で、接続孔210の径は小さくなってしまう。
【0018】以下、第2の従来例に係る問題点につい
て、図5(a)〜(d)及び図7(a)、(b)を参照
しながら説明する。尚、図7(a)は図5(c)と対応
し、図7(b)は図5(d)と対応する。
【0019】まず、第1のレジストパターン308及び
ハードマスク307Aを用いて、第2の層間絶縁膜30
6、エッチングストッパー膜305及び第1の層間絶縁
膜304に対してエッチングを行なって接続孔310を
形成する工程は、接続孔310のアスペクト比が大きい
ため、エッチングが困難になるという問題がある。
【0020】また、接続孔310のアスペクト比が大き
いため、接続孔310の内部に残存するレジスト膜31
1Bの厚さが大きくなる。このため、第2の層間絶縁膜
306に対してハードマスク307Bを用いてエッチン
グを行なう際に、接続孔310の内部において、レジス
ト膜311Bと第1のシリコン酸化膜からなるエッチン
グストッパー膜305とが化学反応を起こすので、図5
(d)に示すように、接続孔310の側壁にインナーク
ラウンと称される障壁313が形成されてしまう。接続
孔310の内部に障壁313が形成されると、接続孔3
10の内部に金属膜を埋め込んでプラグを形成する工程
が困難になるという問題がある。
【0021】ところで、第2の従来例によると、図7
(a)に示すように、第2のレジストパターン311A
の配線溝形成用開口部が接続孔310に対して位置ずれ
しても、接続孔310の径が小さくなるという問題は起
こらない。しかしながら、接続孔310の内部に落ち込
むレジスト膜311Bが第2のレジストパターン311
Aと連続するため、図7(b)に示すように、接続孔3
10の内部に形成される障壁313が部分的に極めて高
くなる。このため、接続孔310の内部に金属膜を埋め
込んでプラグを形成する工程が極めて困難になるという
問題が発生する。
【0022】さらに、図5(b)に示すように、接続孔
310のアスペクト比が大きいため、接続孔310の内
部に落ち込むレジスト膜311Bの量が多くなるので、
ハードマスク307Aの上に堆積されるレジスト膜(図
示は省略している)の表面の平坦性が悪くなる。このた
め、レジスト膜に対するフォトリソグラフィ工程が困難
になるので、第2のレジストパターン311Aの形状が
不良になってしまうという問題もある。
【0023】前記に鑑み、本発明は、第2のレジストパ
ターンの配線溝用開口部が第1のレジストパターンの接
続孔用開口部に対して位置ずれしても接続孔の径が小さ
くならないと共に、接続孔の内部にレジストパターンと
エッチングストッパー膜との反応生成物からなる障壁が
形成されないようにすることを目的とする。
【0024】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置は、半導体基板上に形成さ
れている金属配線の上に、有機化合物膜からなる第1の
層間絶縁膜、エッチングストッパー膜、有機化合物膜か
らなる第2の層間絶縁膜、及び無機化合物膜又は有機無
機複合膜を順次堆積する膜堆積工程と、無機化合物膜又
は有機無機複合膜に対して、接続孔用開口部を有する第
1のレジストパターンをマスクとしてエッチングを行な
うことにより、無機化合物膜又は有機無機複合膜からな
り、接続孔用開口部が転写されたハードマスクを形成す
る第1のエッチング工程と、第2の層間絶縁膜及びエッ
チングストッパー膜に対してハードマスクを用いてエッ
チングを行なうことにより、第2の層間絶縁膜及びエッ
チングストッパー膜にハードマスクの接続孔用開口部を
転写する第2のエッチング工程と、ハードマスクに対し
て、配線溝用開口部を有する第2のレジストパターンを
マスクとしてエッチングを行なうことにより、ハードマ
スクに配線溝用開口部を転写する第3のエッチング工程
と、第2の層間絶縁膜に対して、配線溝用開口部が転写
されたハードマスクを用いてエッチングを行なうことに
より、第2の層間絶縁膜に配線溝を形成すると共に、第
1の層間絶縁膜に対して、接続孔用開口部が転写された
エッチングストッパー膜を用いてエッチングを行なうこ
とにより、第1の層間絶縁膜に接続孔を形成する第4の
エッチング工程とを備えている。
【0025】本発明に係る半導体装置の製造方法による
と、第2の層間絶縁膜に対して、接続孔用開口部及び配
線溝用開口部の両方が転写されたハードマスクを用いて
エッチングを行なって配線溝を形成する共に、第1の層
間絶縁膜に対して、接続孔用開口部が転写されたエッチ
ングストッパー膜を用いてエッチングを行なって接続孔
を形成するため、第2のレジストパターンの配線溝用開
口部が第1のレジストパターンの接続孔用開口部に対し
て位置ずれしても、接続孔の径が小さくなることはな
い。
【0026】また、第2のレジストパターンを形成する
ためのレジスト膜を堆積する際には、第2の層間絶縁膜
には接続孔用開口部が転写されてなる開口部が形成され
ているが、第1の層間絶縁膜には開口部が形成されてい
ない。このため、第2の層間絶縁膜の開口部に落ち込む
レジスト膜の高さが小さいと共に、該レジスト膜はエッ
チングストッパー膜よりも下方には存在しない。このた
め、第2の層間絶縁膜に配線溝を形成する工程におい
て、第2の層間絶縁膜の開口部に落ち込んでいるレジス
ト膜とエッチングストッパー膜とが化学反応を起こさな
いので、接続孔の内部に障壁が形成されない。
【0027】本発明に係る半導体装置の製造方法におい
て、第2のエッチング工程は、第1のレジストパターン
をエッチングにより除去する工程を含むことが好まし
い。このようにすると、第1のレジストパターンをアッ
シングにより除去する工程は不要になる。
【0028】本発明に係る半導体装置の製造方法におい
て、第4のエッチング工程は、第2のレジストパターン
をエッチングにより除去する工程を含むことが好まし
い。このようにすると、第2のレジストパターンをアッ
シングにより除去する工程は不要になる。
【0029】本発明に係る半導体装置の製造方法におい
て、ハードマスクの膜厚はエッチングストッパー膜の膜
厚よりも大きいことが好ましい。このようにすると、第
2の層間絶縁膜に対してハードマスクを用いてエッチン
グを行なって配線溝を形成すると共に、第1の層間絶縁
膜に対してエッチングストッパー膜を用いてエッチング
を行なって接続孔を形成する第4のエッチング工程にお
いて、ハードマスクがエッチングストッパー膜よりも長
い時間に亘ってエッチングガスに曝されても、ハードマ
スクが消滅する事態を防止することができる。
【0030】
【発明の実施の形態】以下、本発明の一実施形態に係る
半導体装置の製造方法について、図1(a)〜(d)、
図2(a)〜(d)及び図3(a)〜(c)を参照しな
がら説明する。
【0031】まず、図1(a)に示すように、半導体基
板100の上に堆積された例えば有機化合物よりなる絶
縁膜101に例えば銅からなる下層配線102を埋め込
んだ後、例えばCVD法により、絶縁膜101及び下層
配線102の上に全面に亘って、下層配線102の酸化
を防止する例えばシリコン窒化膜からなる配線保護膜1
03を堆積する。
【0032】次に、配線保護膜103の上に有機化合物
からなる第1の層間絶縁膜104を堆積した後、例えば
CVD法により、第1の層間絶縁膜104の上に第1の
シリコン酸化膜からなるエッチングストッパー膜105
を堆積する。
【0033】次に、エッチングストッパー膜105の上
に有機化合物からなる第2の層間絶縁膜106を堆積し
た後、例えばCVD法により、第2の層間絶縁膜106
の上に第2のシリコン酸化膜107を堆積する。
【0034】尚、第1及び第2の層間絶縁膜104、1
06としては、回転塗布法により、ポリアリルエーテル
(商品名FLARE :アライドシグナル社製 比誘電率:
2.7)等の有機化合物材料を塗布して低誘電率膜を形
成することが好ましい。
【0035】次に、図1(b)に示すように、第2のシ
リコン酸化膜107の上に、接続孔と対応する形状の接
続孔用開口部を有する第1のレジストパターン108を
形成した後、第2のシリコン酸化膜107に対して第1
のレジストパターン108をマスクとしてエッチングを
行なって、第2のシリコン酸化膜107からなり接続孔
用開口部が転写されたハードマスク107Aを形成す
る。
【0036】次に、図1(c)に示すように、第2の層
間絶縁膜106及びエッチングストッパー膜105に対
して、接続孔用開口部が転写されたハードマスク107
Aを用いてドライエッチングを行なうことにより、第2
の層間絶縁膜106に開口部109を形成すると共に、
接続孔用開口部が転写されたエッチングストッパー膜1
05Aを形成する。この場合のエッチング条件の一例を
挙げると、チャンバー内の圧力:13.3kPa、チャ
ンバー内に導入するマイクロ波のパワー:1500W、
チャンバー内に導入するエッチングガス:N2ガスとH2
ガスとの混合ガス(標準状態における1分間当たりの体
積流量はN2/H2=300mL/300mL)である。
【0037】このように、N2ガスとH2ガスとの混合ガ
スからなるエッチングガスを用いると、有機化合物から
なる第2の層間絶縁膜106をエッチングすることがで
きると共に、有機化合物からなる第1のレジストパター
ン108を除去することができる。
【0038】次に、図1(d)に示すように、接続孔用
開口部が転写されたハードマスク107Aの上に全面に
亘ってレジスト膜110を堆積する。
【0039】次に、レジスト膜110に対してフォトリ
ソグラフィ法を行なって、図2(b)に示すように、配
線溝と対応する形状の配線溝用開口部を有する第2のレ
ジストパターン110Aを形成する。この場合、第2の
層間絶縁膜106の開口部109の深さは、図5(b)
に示す接続孔310に比べて小さいため、第2の従来例
に比べて、開口部109に落ち込むレジスト膜110の
量が少なくなるので、レジスト膜110の表面の平坦性
が向上する。このため、レジスト膜110に対して行な
うフォトリソグラフィ工程が容易になるので、第2のレ
ジストパターン110Aのパターン形状が良好になる。
【0040】次に、図2(b)に示すように、接続孔用
開口部が転写されたハードマスク107Aに対して第2
のレジストパターン110Aをマスクとしてエッチング
を行なって、配線溝用開口部が転写されたハードマスク
107Bを形成する。
【0041】次に、図2(c)に示すように、第2の層
間絶縁膜106に対して配線溝形成用開口部が転写され
たハードマスク107Bを用いてエッチングを行なうこ
とにより配線溝112を形成すると共に、第1の層間絶
縁膜104及び配線保護膜103に対して、接続孔用開
口部が転写されたエッチングストッパー膜105Aをマ
スクとしてエッチングを行なうことにより接続孔111
を形成する。この場合のエッチング条件の一例を挙げる
と、チャンバー内の圧力:13.3kPa、チャンバー
内に導入するマイクロ波のパワー:1500W、チャン
バー内に導入するエッチングガス:N2ガスとH2ガスと
の混合ガス(標準状態における1分間当たりの体積流量
はN2/H2=300mL/300mL)である。
【0042】このように、N2ガスとH2ガスとの混合ガ
スからなるエッチングガスを用いると、有機化合物から
なる第1及び第2の層間絶縁膜104、106をエッチ
ングすることができると共に、有機化合物からなる第2
のレジストパターン110Aを除去することができる。
その後、接続孔111及び配線溝112の内部に存在す
るエッチング時の残留物及び副生成物を洗浄により除去
する。
【0043】次に、例えばPVD法により、接続孔11
1及び配線溝112の底部及び壁面に窒化タンタルから
なるバリアメタル層を堆積した後、例えば電解めっき法
により、バリアメタル層の上に銅からなる金属膜を堆積
し、その後、該金属膜におけるハードマスク107の上
に存在する部分を例えばCMP法により除去すると、プ
ラグ113及び上層配線114を有しデュアルダマシン
構造を持つ半導体装置が得られる。
【0044】以下、本実施形態によると、第2のレジス
トパターン110Aの配線溝用開口部が第1のレジスト
パターン108の接続孔用開口部に対して位置ずれして
も、接続孔111の径が小さくならない理由について、
図3(a)〜(c)を参照しながら説明する。尚、図3
(a)は図2(a)と対応し、図3(b)は図2(b)
と対応し、図3(c)は図2(c)と対応する。
【0045】図3(a)に示すように、第2のレジスト
パターン110Aの配線溝用開口部が第1のレジストパ
ターン108の接続孔用開口部に対して位置ずれして
も、図3(b)に示すように、接続孔用開口部が転写さ
れているハードマスク107Aに対して第2のレジスト
パターン110Aの配線溝用開口部を転写した後、図3
(c)に示すように、接続孔用開口部及び配線溝用開口
部が転写されたハードマスク107Bを用いて第2の層
間絶縁膜106にエッチングを行なって配線溝112を
形成すると共に、接続孔用開口部が転写されているエッ
チングストッパー膜105Aを用いて第1の層間絶縁膜
104にエッチングを行なって接続孔111を形成する
ため、接続孔111の径が小さくなることはない。ま
た、配線溝112における接続孔111と接続される領
域の幅が大きくなるため、プラグ113と上層配線11
4との接続面積が低減することがない。
【0046】また、レジスト膜110は、図5(b)に
示す接続孔310に比べて深さが小さい開口部109に
埋め込まれるため、開口部109に落ち込むレジスト膜
110Bの高さは、図5(c)に示す接続孔310の内
部に落ち込むレジスト膜311Bの高さよりも小さい。
その理由は、第2のレジストパターン110A及び図5
(c)に示す第2のレジストパターン311Aがフォト
リソグラフィ工程においてパターン露光される深さつま
り現像により除去される深さは、ほぼ一定であるからで
ある。また、開口部109に落ち込むレジスト膜111
Bはエッチングストッパー膜105Aよりも下方には存
在していない。従って、第2の層間絶縁膜106に配線
溝112を形成する際に、開口部109に落ち込んでい
るレジスト膜111Bとエッチングストッパー膜105
Aとが化学反応を起こさないので、第2の従来例のよう
に、接続孔111の内部に障壁が形成される事態を回避
することができる。
【0047】尚、前記実施形態においては、エッチング
ストッパー膜105を第1のシリコン酸化膜により形成
すると共に、ハードマスク107Aを第2のシリコン酸
化膜により形成したが、これに代えて、エッチングスト
ッパー膜105及びハードマスク107Aは、他の無機
化合物膜から形成してもよいし、有機無機複合化合物膜
から形成してもよいが、第1及び第2の層間絶縁膜10
4、106に対してエッチング選択性を有していること
が好ましい。
【0048】また、ハードマスク107Bの膜厚は、エ
ッチングストッパー膜105Aの膜厚よりも大きいこと
が好ましい。その理由は、第2の層間絶縁膜106に対
して配線溝形成用開口部が転写されたハードマスク10
7Bを用いてエッチングを行なって配線溝112を形成
すると共に、第1の層間絶縁膜104及び配線保護膜1
03に対して、接続孔用開口部が転写されたエッチング
ストッパー膜105Aをマスクとしてエッチングを行な
って接続孔111を形成する工程において、ハードマス
ク107Bはエッチングストッパー膜105Aよりも長
い時間に亘ってエッチングガスに曝されるためである。
【0049】
【発明の効果】本発明に係る半導体装置の製造方法によ
ると、第2のレジストパターンの配線溝用開口部が第1
のレジストパターンの接続孔用開口部に対して位置ずれ
しても、接続孔の径が小さくなる事態を回避できると共
に、第2の層間絶縁膜の開口部に落ち込んでいるレジス
ト膜とエッチングストッパー膜とが化学反応を起こさな
いので、接続孔の内部に障壁が形成されることを防止で
きる。
【図面の簡単な説明】
【図1】(a)〜(d)は、本発明の一実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【図2】(a)〜(d)は、本発明の一実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
【図3】(a)〜(c)は、本発明の一実施形態に係る
半導体装置の製造方法において、第2のレジストパター
ンの配線溝用開口部が第1のレジストパターンの接続孔
用開口部に対して位置ずれしても、接続孔の径が小さく
ならないことを説明する断面図である。
【図4】(a)〜(d)は、第1の従来例に係る半導体
装置の製造方法の各工程を示す断面図である。
【図5】(a)〜(d)は、第2の従来例に係る半導体
装置の製造方法の各工程を示す断面図である。
【図6】(a)〜(c)は、第1の従来例に係る半導体
装置の製造方法の問題点を説明する断面図である。
【図7】(a)及び(b)は、第2の従来例に係る半導
体装置の製造方法の問題点を説明する断面図である。
【符号の説明】
100 半導体基板 101 絶縁膜 102 下層配線 103 配線保護膜 104 第1の層間絶縁膜 105 エッチングストッパー膜 106 第2の層間絶縁膜 107 第2のシリコン酸化膜 107A 接続孔用開口部が転写されたハードマスク 107B 配線溝用開口部が転写されたハードマスク 108 第1のレジストパターン 109 開口部 110 レジスト膜 110A レジストパターン 110B 開口部に落ち込んだレジスト膜 111 接続孔 112 配線溝 113 プラグ 114 上層配線
フロントページの続き Fターム(参考) 5F033 HH11 HH32 JJ01 JJ11 JJ32 KK11 MM02 MM12 MM13 NN06 NN07 PP14 PP27 QQ09 QQ10 QQ11 QQ25 QQ28 QQ30 QQ35 QQ48 QQ92 RR04 RR06 RR21 SS11 SS22 TT04 XX01 XX09 XX15

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成されている金属配線
    の上に、有機化合物膜からなる第1の層間絶縁膜、エッ
    チングストッパー膜、有機化合物膜からなる第2の層間
    絶縁膜、及び無機化合物膜又は有機無機複合膜を順次堆
    積する膜堆積工程と、 前記無機化合物膜又は有機無機複合膜に対して、接続孔
    用開口部を有する第1のレジストパターンをマスクとし
    てエッチングを行なうことにより、前記無機化合物膜又
    は有機無機複合膜からなり、前記接続孔用開口部が転写
    されたハードマスクを形成する第1のエッチング工程
    と、 前記第2の層間絶縁膜及びエッチングストッパー膜に対
    して前記ハードマスクを用いてエッチングを行なうこと
    により、前記第2の層間絶縁膜及びエッチングストッパ
    ー膜に前記ハードマスクの前記接続孔用開口部を転写す
    る第2のエッチング工程と、 前記ハードマスクに対して、配線溝用開口部を有する第
    2のレジストパターンをマスクとしてエッチングを行な
    うことにより、前記ハードマスクに前記配線溝用開口部
    を転写する第3のエッチング工程と、 前記第2の層間絶縁膜に対して、前記配線溝用開口部が
    転写された前記ハードマスクを用いてエッチングを行な
    うことにより、前記第2の層間絶縁膜に配線溝を形成す
    ると共に、前記第1の層間絶縁膜に対して、前記接続孔
    用開口部が転写された前記エッチングストッパー膜を用
    いてエッチングを行なうことにより、前記第1の層間絶
    縁膜に接続孔を形成する第4のエッチング工程とを備え
    ていることを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記第2のエッチング工程は、前記第1
    のレジストパターンをエッチングにより除去する工程を
    含むことを特徴とする請求項1に記載の半導体装置の製
    造方法。
  3. 【請求項3】 前記第4のエッチング工程は、前記第2
    のレジストパターンをエッチングにより除去する工程を
    含むことを特徴とする請求項1に記載の半導体装置の製
    造方法。
  4. 【請求項4】 前記ハードマスクの膜厚は前記エッチン
    グストッパー膜の膜厚よりも大きいことを特徴とする請
    求項1に記載の半導体装置の製造方法。
JP2000034902A 2000-02-14 2000-02-14 半導体装置の製造方法 Pending JP2001230316A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000034902A JP2001230316A (ja) 2000-02-14 2000-02-14 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000034902A JP2001230316A (ja) 2000-02-14 2000-02-14 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001230316A true JP2001230316A (ja) 2001-08-24

Family

ID=18559167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000034902A Pending JP2001230316A (ja) 2000-02-14 2000-02-14 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001230316A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841467B2 (en) 2000-04-25 2005-01-11 Sharp Kabushiki Kaisha Method for producing semiconductor device
US7256118B2 (en) 2002-08-02 2007-08-14 Fujitsu Limited Semiconductor device using low-K material as interlayer insulating film and its manufacture method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841467B2 (en) 2000-04-25 2005-01-11 Sharp Kabushiki Kaisha Method for producing semiconductor device
US7256118B2 (en) 2002-08-02 2007-08-14 Fujitsu Limited Semiconductor device using low-K material as interlayer insulating film and its manufacture method

Similar Documents

Publication Publication Date Title
US6939798B2 (en) Method for forming T-shaped conductor wires of semiconductor device
US6352917B1 (en) Reversed damascene process for multiple level metal interconnects
US6514852B2 (en) Semiconductor device and method of manufacturing the same
US6323118B1 (en) Borderless dual damascene contact
US7119006B2 (en) Via formation for damascene metal conductors in an integrated circuit
JP3700460B2 (ja) 半導体装置およびその製造方法
JP3214475B2 (ja) デュアルダマシン配線の形成方法
JPH0982804A (ja) 半導体装置及びその製造方法
US6849536B2 (en) Inter-metal dielectric patterns and method of forming the same
JP2003508896A (ja) 少なくとも1つのメタライゼーション面を有する集積回路の製造方法
JPH10107140A (ja) 多層配線半導体装置とその製造方法
US6204096B1 (en) Method for reducing critical dimension of dual damascene process using spin-on-glass process
JP2001230316A (ja) 半導体装置の製造方法
JP3534589B2 (ja) 多層配線装置及びその製造方法
GB2337161A (en) Planarized contact plug
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
JPH11251433A (ja) 半導体装置およびその製法
KR100483838B1 (ko) 금속배선의 듀얼 다마신 방법
KR101024871B1 (ko) 듀얼 다마신 패턴 형성 방법
KR19990062003A (ko) 반도체장치의 다층 금속배선 형성방법
JPH0388351A (ja) 半導体装置の製造方法
KR20040077307A (ko) 다마신 금속 배선 형성방법
KR100829370B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR19990005525A (ko) 배선 형성 방법
KR100279246B1 (ko) 반도체 소자의 텅스텐 플러그 형성방법