JPH0388351A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、微細化された半導体装置における配線層と
の接触を図るコンタクト開孔部の層間絶縁膜の膜厚に無
関係に安定なコンタクト形状、配線形状を得ることがで
きるようにした半導体装置の製造方法に関するものであ
る。

（従来の技術） 半導体装置の多層配線間の接続方法に関しては、たとえ
ば、特開昭６０−５７６４９号公報により、下層の配線
上の層間絶縁膜に形成されるコンタクト穴を上層の配線
の形成前に導電性物質で埋め込むようにすることが開示
されている。

一方、微細化された半導体装置では、下地の複雑化にと
もない、配線層との接触を図るコンタクト開孔部の層間
絶縁膜の膜厚が異なることが不可避的になってきている
。

第２図は膜厚の異なる層間絶縁膜上の配線層と基板との
接触を開孔部を通して行う従来の半導体装置の製造方法
を説明するための断面図である。

この第２図において、基板５１上に層間絶縁膜５２．５
３が形威されている０層間絶縁１ｆ！！５２゜５３は異
なる膜厚を有し、層間絶縁膜５３は層間絶縁膜５２の約
２倍の厚さとなっている。

この層間絶縁膜５２．５３にそれぞれ開孔部６１゜６２
を形威した後、基板５１と接触する配線層５６゜５７を
それぞれ層間絶縁膜５２．５３上に形威すると同時に、
この開孔部６１．６２に配線層５６゜５７のメタルを埋
め込んで、基板５Ｉと配線層５６．５７との接触をとる
ようにしている。

ところで、開孔部６２を形威しようとする場合、層間絶
縁１１１５３の膜厚が厚いため、層間絶縁Ｍ５２に開孔
する開孔部６１がオーバエッチとなり、基＃１ｉ５１を
侵食し、侵食部５１ａの形威が避けられない。

この侵食部５１ａが形成されることにより、配線層５６
が形威されたとき、配線層５６と基板５１とのオーミッ
ク的接触が損なわれることが多い。

一方、層間絶縁膜５３に形威される開孔部６２では、こ
の層間絶縁膜５３の膜厚が厚いた。め、開孔部６２のア
スペクト比（深さと開孔部分との比）が大きくなり、配
線層５７の段差被覆性が低下し、開孔部６２内の配線層
５４．５５に示すような配線層膜厚の薄い部分が発生す
る。

通常、配線層５６．５７を介して基板５１へ電流が流れ
るため、前記開孔部６２内の配線層５４゜５５は長期的
にみて導通部分の抵抗増加、さらには素子の信頼性低下
を招来する危険が避けられない。

（発明が解決しようとする課題） 以上説明したように、従来の半導体装置の製造方法では
、膜厚の異なる層間絶縁膜５２．５３に対して、下層配
線層と導通ずるために、開孔部６１゜６２を開孔しよう
としたとき、膜厚め薄い部分では、下層配線層の侵食に
よるオーミック抵抗の増大、膜厚の厚い部分では、上層
配線層の段差被覆性の低下と云う重大欠陥が避けられな
かった。

一方、膜厚の厚い部分でアスペクト比を小さくして段差
被覆性を改善しようとした場合、開孔部の開孔寸法を大
きくする必要があるが、微細化を促進するうえでは大き
な障害となる。

また、膜厚の厚い部分で、多結晶Ｓｉ膜もしくは高融点
金属膜を埋め込み、段差被覆性を改良する方法もあるが
、膜厚の薄い部分での開孔部の下層配線侵食は避は難い
という問題点があった。

この発明は前記従来技術がもっている問題点のうち、膜
厚の薄い部分での下層配線の侵食によるオーミック抵抗
が増大する点と、膜厚の厚い部分での上層配線層の段差
被覆性が低下するとともに、段差被覆性を改善しようと
すると、微細化促進の障害になるという点について解決
した半導体装置の製造方法を提供するものである。

（課題を解決するための手段） この発明は前記問題点を解決するために、半導体装置の
製造方法において、膜厚の厚い層間絶縁膜には、開口寸
法が若干大きい開孔部を形威し、かつ膜厚の薄い層間絶
縁膜には、開口寸法の小さい開孔部を形成する工程と、
層間絶縁膜とは異なる絶縁膜を全面に被覆して開口寸法
の大きい開孔部は層間絶縁膜が露出するまでエツチング
し、かつ開口寸法の小さい開孔部の底部に絶縁膜が残存
する程度にエツチングする工程と、開口寸法の大きい開
孔部に多結晶Ｓｉ膜もしくは高融点金属膜などを埋め込
んで開口寸法の小さい開孔部を層間絶縁膜が露出するま
でエツチングする工程とを導入したものである。

（作　用） この発明によれば、半導体装置の製造方法において、以
上のような工程を導入したので、膜厚の厚い層間絶縁膜
の開口寸法の大きい開孔部を層間絶縁膜が露出するまで
エツチングして、多結晶Ｓｉ膜または高融点金属膜を埋
め込んだ状態で開口寸法の小さい開孔部を層間絶縁膜が
露出するまでエツチングして、最終的に開孔部を形成す
ることになり、層間絶縁膜の侵食によるオーミックの低
下を回避し、かつ多結晶Ｓｉ膜もしくは高融点金属膜な
どを開口寸法の大きい開孔部に埋め込まれるから、アス
ペクト比増大による上部配線層の段差被覆性低下を回避
するように作用し、したがって、前記問題点を除去でき
る。

（実施例） 以下、この発明の半導体装置の製造方法の実施例につい
て図面に基づき説明する。第１図（ａ）ないし第１図（
ト）はその一実施例の工程断面図である。

まず、第１図（ａ）に示すように、導電性を有する基板
１上に膜厚の異なる層間絶縁膜２が形成されている。こ
の層間絶縁膜２は窒化膜または酸化膜もしくは燐、ボロ
ンなどを不純物として含む酸化膜が一般的に用いられて
おり、膜厚としては、厚い部分１０１は薄い部分１０２
の約倍程度となっている。

次に、第１図（ｂ）に示すように、全面に多結晶Ｓ１膜
３を堆積させる。

次に、第１図（ｃ）に示すように、公知のホトリソ技術
により、開孔部５．６を有するレジストパターン４を多
結晶Ｓｉ膜膜上上形成する。

この開孔部５．６の大きさは、層間絶縁膜２の膜厚の厚
い部分１０１の開孔部５の大きさ（開口寸法）は、膜厚
の薄い部分１０２の開孔部６の大きさ（開口寸法）より
大きいものとする。そして、開孔部６の方が開孔部７よ
りも深く形成されている。

次に、第１図（ｄ）に示すように、多結晶Ｓｉ膜３と層
間絶縁膜２を薄い部分１０２での層間絶縁膜２の厚さの
約半分程度までレジストパターン４をマスクとしてエツ
チングし、開孔部５．６に対応した開孔部７と８を形成
する。

次に、第１図（ｅ）に示すように、全面に絶縁膜９を堆
積させる。この絶縁膜９は層間絶縁膜２が酸化膜の場合
は窒化膜、窒化膜の場合は酸化膜が選択される。

次いで、第１図（ｆ）に示すように、ＲＩＥエツチング
技術により、開口寸法の大きい開孔部７では、層間絶縁
膜２が露出し、かつこの開孔部７の側壁にサイドウオー
ル膜１０．１１が形成される。

また、開口寸法の小さい開孔部８では、絶縁膜９のエツ
チング時に、層間絶縁膜２が露出されず、開孔部−８の
上部に絶縁膜１２が残存する。

この第１図（ｆ）に示す構造を得るための要因は、開孔
部７．８の径寸法（開口寸法）、開孔部７゜８の深さ、
絶縁膜９の膜厚で支配される。

この実施例では、開口寸法の小さい方の開孔部８の外径
寸法は０．５〜ｔ、ｏ　ｎ、開口寸法の大きい方の開孔
部７の外径寸法は１〜２ｎ、絶縁膜９のエツチング深さ
は０．４〜１．Ｏｎ、絶縁膜９の膜厚は０．３〜０．７
−の範囲で達成可能である。

次に、第１図（２）に示すように、サイドウオール１１
１１０．１１および絶縁膜１２、多結晶ｓｉ膜３をエツ
チングマスクとして、深い方の開孔部７の底部をエツチ
ングして、層間絶縁膜２を除去し、コンタクト部１３を
形成する。

ここで、開口寸法の深い方の開孔部７の最終開口寸法は
サイドウオールｌ！１１０．１１との寸法関係で決定さ
れるため、通常は０．５〜１．０−で仕上げられ、微細
化に対しては何ら障害とはならない。

次に、第１図（ロ）に示すように、多結晶Ｓｉ膜もしく
は高融点金属膜１４を開口寸法の深い方の開孔部７のコ
ンタクト部１３に埋め込む。

この多結晶Ｓｉ膜もしくは高融点金属膜１４の埋込み方
法としては、選択ＣＶＤ法によりコンタクト部１３に埋
め込む方法と、全面に多結晶Ｓｉ膜もしくは高融点金属
膜１４を堆積させ、エッチバック法により埋め込む方法
の二種類が適用可能である。

この後、第１図（ｉ）に示すように、絶縁Ｗａ１２をエ
ツチング除去した後に、第１図（ｊ）に示すように、多
結晶５ｉｌ１３をマスクとして浅い方の開孔部８の底部
のエツチングを行って、配線層となる下層導電層として
の基板１に達するまでエツチングし、コンタクト部１８
を形成する。

このとき、深い方の開孔部７のコンタクト部１４は埋め
込まれた多結晶Ｓｉ膜もしくは高融点金属膜１４がエツ
チングマスクとなるため何ら侵食はされない。

最終的に、第１図（ト）に示すように、エツチングマス
クとして使用した多結晶５ｉｌｌ！Ｉ３を除去し、上部
配線層１９．２０を形成する。

（発明の効果） 以上、詳細に述べたように、この発明によれば、膜厚の
厚い層間絶縁膜に形成した開口寸法の大きい開孔部をエ
ツチングして、層間絶縁膜を露出させたコンタクト部に
多結晶Ｓｉ膜もしくは高融点金属膜などを埋め込み、膜
厚の薄い層間絶縁膜に形成した開口寸法の小さい開孔部
をエツチングして基体などの下層導電体層を露出させる
ようにしたので、下層導電層の侵食によるオーミックの
低下が回避できる。

また、層間絶縁膜が厚い方の開孔部のコンタクト部には
、多結晶ｓｉ膜もしくは高融点金属が埋め込まれるため
、アスペクト比増大による上部配線層の段差被覆性低下
が回避される。

【図面の簡単な説明】

第１図（ａ）ないし第１図（ト）はこの発明の半導体装
置の製造方法の一実施例を説明するための工程断面図、
第２図は従来の半導体装置の製造方法を説明するための
断面図である。 ■・・・基板、２・・・層間絶縁膜、３・・・多結晶５
ｉｌｌ、４・・・レジストパターン、７，８・・・開孔
部、９゜１２は絶縁膜、１０．１１・・・サイドウオー
ル膜、１３゜ ８・・・コンタク ト部、 ・・・多結晶ＳＩ膜も しく は高融点金属膜、 １９゜ ・・・配線層。 第 図 第 ！ 図 −３（１１−

Claims (1)

1. 【特許請求の範囲】 （ａ）下層の導電層上に形成した厚い膜厚の層間絶縁膜
   に開口寸法の大きい開孔部を形成するとともに薄い膜厚
   の層間絶縁膜に開口寸法の小さい開孔部を形成する工程
   と、 （ｂ）全面に絶縁膜を形成した後に上記開口寸法の小さ
   い開孔部の底部にはこの絶縁膜を残存させる程度にエッ
   チングするとともに、上記開口寸法の大きい開孔部の側
   壁には上記絶縁膜がサイドウォール膜として残存するよ
   うにエッチングする工程と、 （ｃ）上記開口寸法の大きい上記開孔部を上記サイドウ
   ォール膜をマスクにして上記下層の導電層が露出するま
   でエッチングした後に多結晶Ｓｉ膜もしくは高融点金属
   膜などを埋め込む工程と、 （ｄ）上記開口寸法の小さい上記開孔部を上記下層の導
   電層が露出するまでエッチングする工程と、よりなる半
   導体装置の製造方法。