JP2004508713A - サブトラクティブ金属化構造及びその製造方法 - Google Patents
サブトラクティブ金属化構造及びその製造方法 Download PDFInfo
- Publication number
- JP2004508713A JP2004508713A JP2002524216A JP2002524216A JP2004508713A JP 2004508713 A JP2004508713 A JP 2004508713A JP 2002524216 A JP2002524216 A JP 2002524216A JP 2002524216 A JP2002524216 A JP 2002524216A JP 2004508713 A JP2004508713 A JP 2004508713A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- silk
- integrated circuit
- opening
- nanoglass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000001465 metallisation Methods 0.000 claims abstract description 57
- 238000000034 method Methods 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 33
- 238000005530 etching Methods 0.000 claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 239000004020 conductor Substances 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 16
- 229910010272 inorganic material Inorganic materials 0.000 claims description 13
- 239000011147 inorganic material Substances 0.000 claims description 13
- 239000011368 organic material Substances 0.000 claims description 13
- -1 flare Polymers 0.000 claims description 10
- 238000007740 vapor deposition Methods 0.000 claims description 10
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 8
- 239000004642 Polyimide Substances 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229920000090 poly(aryl ether) Polymers 0.000 claims description 5
- 229920000052 poly(p-xylylene) Polymers 0.000 claims description 5
- 229920000642 polymer Polymers 0.000 claims description 5
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 5
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 5
- 239000000460 chlorine Substances 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052801 chlorine Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 8
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims 4
- 125000001309 chloro group Chemical group Cl* 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 9
- 230000008646 thermal stress Effects 0.000 abstract description 3
- 238000000151 deposition Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 150000002736 metal compounds Chemical class 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000004528 spin coating Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 229910008484 TiSi Inorganic materials 0.000 description 2
- 229910006249 ZrSi Inorganic materials 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical group [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Laminated Bodies (AREA)
Abstract
エッチング停止層として作用する複数の低誘電率絶縁層（５５，６５）を有するサブトラクティブ金属化構造を開示する。選択された低誘電率材料は、物理的及び熱的応力に耐えるように同様な形成方法と同様な容量とを有する。更に、各低誘電率絶縁層に用いられるエッチング液は、他の低誘電率絶縁層に比べて極めて小さいエッチング速度を有する。
Description
【０００１】
発明の分野
本発明は、半導体デバイスと、このようなデバイスの製造方法とに関するものである。特に、本発明はマルチレベルサブトラクティブ金属化構造の形成方法に関するものである。
【０００２】
発明の背景
多数の構成要素をただ１つの集積回路（ＩＣ）チップ上に集積化するには複雑な相互接続が必要である。理想的には、信号遅延が最小となり、記憶密度が最適となるように相互接続構造を製作する必要がある。集積回路の信頼性及び性能は相互接続構造の品質に影響されるおそれがある。
【０００３】
デバイスがサブ０．２５ミクロンの設計ルールよりも縮小するような高記憶密度を収容するために先進の多重金属化層が用いられている。このような金属化構造の１つに、アディティブ金属化処理であるデュアルダマシン処理により形成されるデュアルダマシン構造がある。他の金属化構造は、サブトラクティブ金属化処理により形成されるマルチレベルサブトラクティブ構造である。アディティブ金属化は、二酸化シリコンのような誘電体材料に規定されたチャネル内に金属を加えることを含むが、サブトラクティブ金属化は、予め堆積された金属例えばアルミニウムの保護されない部分を除去することを含めて基板上に集積回路の一部を規定する。
【０００４】
図１に示すように、既知のサブトラクティブ金属化処理の１つは、予め半導体基板１０上にパターン化され形成された相互接続金属１２の領域上に第１絶縁層１４を堆積することから開始する。レジスト層１６及びハードマスク層１５を用いてホトリソグラフィにより絶縁層１４をパターン化して、第１レベルの相互接続の金属ラインに対応するビアホール１７（図２及び３）を形成する。ビアエッチングにより下側の基板が腐食されないようにするため、金属ラインはビアの位置で広げられており、従って、所定のレベルで得られる配線密度を減少させる。
【０００５】
ビアエッチングの終了後、被覆金属層を堆積する。障壁材料が必要であれば、障壁材料の被覆層を堆積した後、金属層を堆積する。例えば、約数百オングストローム厚のチタン又はジルコニウム層を堆積した後、約５０００〜１００００オングストローム厚のアルミニウム０．５％銅合金材料を堆積することができる。金属層を堆積後、ホトレジスト層を堆積し、適切なマスクを用いて金属パターンをレジスト層に描く。次に、例えば反応性イオンエッチングのような適切なエッチング処理を用いて金属パターンを規定する。第３レベルの金属が要求されるのであれば、第２絶縁層を堆積し、この層を貫通するようにビアをエッチングにより形成し、次に、別の金属レベルを堆積し、エッチングする。この処理を繰り返して、所望の数の金属レベルを得る。
【０００６】
上述したようなサブトラクティブ金属化処理は幾つかの欠点を生じる。欠点の１つは、図４のビア１８のようなビアを形成するためのエッチング中に代表的に生じるアンダーカットである。ビア１８と、その下側にある相互接続金属１２との不整合がしばしば生じて、エッチング中、下側の基板をも不都合にエッチングし、その結果、ビアが相互接続金属と重複するようになる。従って、いかなる重複をも回避するように相互接続金属１２の領域は広く大きくパターン化されている。しかし、相互接続金属の幅、厚み及び面積のいずれか１つ又は任意の組合せを増大させることは記憶密度の厳格な条件と適合しない。更に、これらの限定があると高解像度デバイスを有効に製作することはできない。
【０００７】
この問題を、１つ又はそれ以上のエッチング停止層を用いることにより回避することができる。エッチング停止層を用いることの利点は重要であるが、エッチング停止層に対して別々の堆積が必要となるので処理が複雑である。更に、最も一般的に用いられるエッチング停止材料すなわち窒化シリコン（Ｓｉ３Ｎ４）はかなり高い誘電率（ｋ）（約７）を有し、このことは、金属間絶縁層により生じる寄生キャパシタンスに関してＲＣ遅延の条件をもはや満足しない。集積回路の集積密度が高くなるにつれて、金属層間の浮遊キャパシタンスを最小限にすることがますます重要となっている。このことを、例えば有機誘電体材料のような低誘電率を有する金属間絶縁層を用いることにより達成する。窒化シリコンは、先進の金属化構造の浮遊キャパシタンスを小さくする条件を満足しない。
【０００８】
従って、製造費を減少させ、生産性を高める改善されたサブトラクティブ金属化構造を必要とする。しかも、ビアと、その下側の金属との間にいかなる重複をも生じさせず、これによりエッチング停止層を必要としないサブトラクティブ金属化処理を必要とする。更に、サブトラクティブ金属化構造の金属層間の浮遊キャパシタンスを減少させる方法を必要とする。
【０００９】
発明の要約
本発明は、半導体デバイス内にサブトラクティブ金属化構造を製作する方法を提供する。本発明の一観点によれば、配線密度を増大させ、必要とする処理工程を減少させるので生産性を高めることができる。本発明の他の観点によれば、高誘電性のエッチング停止材料の使用を回避して、浮遊キャパシタンスを減少させるか最小限にすることができる。
【００１０】
代表的な例では、複数の低誘電率材料が、物理的及び熱的応力に耐えるために同様な形成方法と同様な容量とを有するように選択されている。低誘電率材料は絶縁層として作用し、この層の形成後、サブトラクティブ金属化処理によりこの層を貫通してビアを形成する。低誘電率材料は、各々の層に使用されるエッチング液が他の低誘電率材料に対してほんのわずかなエッチング速度を有するように選択される。その結果として、複数の低誘電率材料は、サブトラクティブ金属化構造の製作中、他の低誘電率材料に対してエッチング停止層として作用できる。
【００１１】
本発明の代表的な実施例を示す添付図面と関連させた詳細な説明から本発明の更なる特徴及び利点はより明瞭に明らかとなるであろう。
【００１２】
好適な実施例の詳細な説明
以下の詳細な説明では、本発明を実施しうる様々な特定の実施例に言及する。これら実施例を、当業者が本発明を実施できるように充分詳細に説明する。そして、他の実施例を用いることができ、本発明の精神又は範囲から逸脱することなく構造上の変化及び電気的変化が可能であることに注意すべきである。
【００１３】
以下の説明で用いる用語の“基板”は、半導体表面を有するいかなる半導体に基づく構造体をも含むことができる。この用語は、シリコンと、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ；シリコンオンインシュレータ）と、ＳＯＳ（ｓｉｌｉｃｏｎ−ｏｎ−ｓａｐｐｈｉｒｅ；シリコンオンサファイア）と、ドープされた半導体及びドープされていない半導体と、基礎の半導体基部により支持されたシリコンのエピタキシャル層と、他の半導体構造体とを含む。半導体は、シリコンに基づくものである必要はない。半導体を、シリコンゲルマニウム又はゲルマニウム又はガリウムヒ素とすることができる。以下の説明で“基板”に言及するとき、基礎の半導体基部内又はその上に領域又は接合部を形成するのに前の処理工程を利用することができる。
【００１４】
本発明は、複数の低誘電率材料が、物理的及び熱的応力に耐えるために同様な形成方法と同様な容量とを有するように選択されたサブトラクティブ金属化構造の製作方法を提供する。低誘電率材料は絶縁層として作用し、この層の形成後、この層を貫通するようにビアホールを形成する。
【００１５】
図面を参照するに、同様な素子には同一の符号を付してあり、図６は半導体の基板５０の一部を示す。図７に示すように、基板５０を被覆するように第１金属間絶縁層５５を形成する。
本発明の代表的な実施例では、第１金属間絶縁層５５を約２０００オングストローム〜１５０００オングストロームの厚みに、より好ましくは約６０００〜１００００オングストロームの厚みにスピンコーティングにより堆積する。材料の性質に応じ、予め決定された温度で第１金属間絶縁層５５を硬化させることができる。第１金属間絶縁層５５を形成するのに、所望に応じ、化学蒸着（ＣＶＤ）又はプラズマ増強化学蒸着（ＰＥＣＶＤ）又は物理蒸着（ＰＶＤ）によるスパッタリングのような他の既知の堆積方法をも用いることができる。望ましくは、第１金属間絶縁層５５用のエッチング液がその下側の基板材料をかなりの程度まで腐食しないように第１金属間絶縁層５５を選択する。
【００１６】
第１金属間絶縁層５５を、例えばポリイミド、スピンオンポリマー（ＳＯＰ；ｓｐｉｎ−ｏｎ−ｐｏｌｙｍｅｒｓ）、フレア、ポリアリールエーテル、パリレン、ポリテトラフルオロエチレン、ベンゾシクロブテン（ＢＣＢ）又はＳＩＬＫ（シルク）のような低誘電率有機材料から形成することができる。或いは又、第１金属間絶縁層５５を、例えばフッ素化酸化シリコン（ＦＳＧ）、水素シルセスキオキサン（ＨＳＱ）又はＮＡＮＯＧＬＡＳＳ（ナノグラス）のような低誘電率を有する無機材料により形成できる。しかし、本発明は、上述した材料に限定されず、低誘電率を有するその他の有機及び無機材料を用いることができる。本発明の目的のため、低誘電率材料は、約４．０である酸化シリコン（ＳｉＯ２ ）の誘電率よりも低い誘電率（ｋ）を有するものとする。
【００１７】
次に、図８に示すように、第１金属間絶縁層５５上に第１ホトレジスト層５８を形成する。次に、ビアパターン５９のイメージを有するマスク（図示せず）で第１ホトレジスト層５８をパターン化する。これにより、図９に示すように、第１ホトレジスト層５８の開口部を通って第１金属間絶縁層５５内にエッチングによりビア６０を形成できる。第１金属間絶縁層５５の特性に従ってエッチング液を選択できる。エッチング液（図示せず）は、半導体の基板５０に到達するまで第１金属間絶縁層５５を選択的にエッチングする。これにより、図９に示すように、第１ホトレジスト層５８の除去後、ビア６０を第１金属間絶縁層５５内に形成する。
【００１８】
ビア６０の形成後、ＣＶＤ、ＰＶＤ、スパッタリング又は蒸着によりビア６０及び第１金属間絶縁層５５上に障壁層６２（図９）を約５０オングストローム〜約２００オングストロームの厚みに、より好ましくは約１００オングストロームの厚みに形成する。障壁層６２に対して好ましい材料は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、タングステン（Ｗ）又はハフニウム（Ｈｆ）のような金属、又は窒化タンタル（ＴａＮ）のような金属化合物であり、これらを被覆蒸着により被着することができる。所望に応じ、耐熱性の金属化合物例えば、ＴｉＳｉ及びＺｒＳｉのような耐熱性の金属窒化物により障壁層６２を形成することができる。いずれにしても、障壁層６２は、次に堆積される導電材料（図１０〜１６）からの金属原子の拡散を抑制し、一方で、導電材料と障壁層６２との間で低抵抗率及び低接点抵抗を呈する。従来技術で既知であるように、障壁層６２の材料は、使用される金属材料及び絶縁体の双方又はいずれか一方の種類に従って選択される。
【００１９】
次に、図１０に示すように、障壁層６２を被覆すると共にビア６０を塞ぐように導電材料層５１を形成する。導電材料層５１を既知のＰＶＤ、ＣＶＤ又はこれらの技術の組み合わせにより被覆蒸着してビア６０を塞ぐことができる。或いは又、導電材料層５１を表面被覆技術により蒸着することができる。
【００２０】
必要に応じ、第２障壁層を導電材料層５１の上面上に堆積することができる。例えば、アルミニウム又はアルミニウム銅合金構造の場合、アルミニウム合金層の上及び下の双方にチタン（Ｔｉ）又はジルコニウム（Ｚｒ）の層をしばしば用いてラインのエレクトロマイグレーション抵抗を改善することができる。いずれにしても、図１１に示すように、例えば反応性イオンエッチングにより導電材料層及び障壁層５１及び６２をパターン化してサブトラクティブパターン５２を形成する。サブトラクティブパターン５２は下方の相互接続に相当し、後に、上方の相互接続層と相互接続される。サブトラクティブパターン５２をアルミニウム銅（Ａｌ−Ｃｕ）により形成することができるが、タングステン（Ｗ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）又はアルミニウム（Ａｌ）及びこれらの合金のような他の導電材料をも用いることができる。
【００２１】
ここで図１２を参照するに、第２金属間絶縁層６５は第１金属間絶縁層５５及びサブトラクティブパターン５２を被覆するように形成されている。第２金属間絶縁層６５を例えばスピンコーティングにより約２０００オングストローム〜約１５０００オングストロームの厚みで、より好ましくは約６０００〜１００００オングストロームの厚みに形成することができる。第２金属間絶縁層６５を、堆積後、この場合も絶縁材料の特性に応じて、予め決定された温度で硬化させる。第１金属間絶縁層５５の形成に関して先に述べたような他の堆積方法をも用いることができる。
【００２２】
第２金属間絶縁層６５に対して選択された材料も、第１金属間絶縁層５５に関して先に述べたものと同様に、４．０よりも低い誘電率を有する低誘電率の有機又は無機材料とする。しかし、以下に更に詳細に説明するように、２つの金属間絶縁層５５及び６５と、これら金属間絶縁層を選択的に除去するのに用いるエッチング化学組成とを物理的にも機能的にも相互に関連させることができる。このように、２つの金属間絶縁層５５及び６５を同じ方法により同じように堆積することができる。更に、金属間絶縁層５５及び６５を、これらの各々が、種々の処理の結果とＩＣ装置の使用中とに生じる圧力レベルに耐えることができるように相互に適合させるのが好ましい。更に又、各材料が、他の材料の処理で必要とされる最大温度に耐えることができるようにすべきである。
【００２３】
本発明の好適な実施例では、２つの金属間絶縁層５５及び６５に対する２つの適合しうる材料をＳＩＬＫ（１００ｋＨｚで約２．６５のｋを有する有機材料）及びＮＡＮＯＧＬＡＳＳ（１００ｋＨｚで約３．５のｋを有する無機材料）とする。ＳＩＬＫ及びＮＡＮＯＧＬＡＳＳの双方をスピンコーティングにより被着することができ、これら双方は同様の圧力レベルと相互の処理温度とに耐えることができる。更に、一方の絶縁材料を容易にエッチングするが他方の絶縁材料に対しては極めて小さく無視しうるエッチング速度を有するそれぞれのエッチング液によりＳＩＬＫ及びＮＡＮＯＧＬＡＳＳの双方を別々にエッチングすることができる。
【００２４】
他の実施例では、２つの適合しうる低誘電率材料を（気孔率に応じて２．０〜３．０の範囲内にあるｋを有する有機成分としての）発泡ポリイミド及び（２．３〜３．０の範囲内にあるｋを有する無機成分としての）水素シルセスキオキサン（ＨＳＱ）とする。しかし、他の組み合わせをも用いることができる。更に、２つの低誘電率有機材料及び２つの低誘電率無機材料が物理的及び化学的特性を適合しうるように維持される限りこれら双方の材料をも用いることができる。従って、本発明は、上述した組み合わせの使用に限定されず、他の適合しうる低誘電率材料すなわち、４．０よりも低い誘電率を有する材料をも用いることができる。
【００２５】
第２金属間絶縁層６５を形成後、ビア７０（図１４）をホトリソグラフィーにより形成する。従って、第２ホトレジスト層６８（図１３）を第２金属間絶縁層６５上に形成する。次に、ビアパターン６９のイメージを有するマスク（図示せず）で第２ホトレジスト層６８をパターン化する。その次に、図１４に示すように、ビアパターン６９を第２金属間絶縁層６５にエッチングしてビア７０を形成する。第２金属間絶縁層６５の厚みをビア７０の厚みに規定する。第１金属間絶縁層６５の厚みをビア６０の厚みに規定する。
【００２６】
第２エッチング液を用いて第２金属間絶縁層６５をサブトラクティブパターン５２まで、或いは又、第１金属間絶縁層５５まで選択的にエッチングすることによりビア７０（図１４）のエッチングを完成させる。ＳＩＬＫ／ＮＡＮＯＧＬＡＳＳの組み合わせを用いる本発明の代表的な実施例では、（ＳＩＬＫの第１金属間絶縁層５５を選択的にエッチングする）第１エッチング液は酸素（Ｏ２ ）プラズマを用いることができ、一方、（ＮＡＮＯＧＬＡＳＳの第２金属間絶縁層６５をエッチングする）第２エッチング液は塩素（Ｃｌ）プラズマを用いることができる。
【００２７】
ビア７０の形成後、ビア７０及び第２金属間絶縁層６５上に障壁層７２（図１４）を約５０オングストローム〜約２００オングストロームの厚みで、より好ましくは約１００オングストロームの厚みにＣＶＤ、ＰＶＤ、スパッタリング又は蒸着により形成する。障壁層７２に対して好ましい材料はチタン（Ｔｉ）、ジルコニウム（Ｚｒ）、タングステン（Ｗ）又はハフニウム（Ｈｆ）のような金属、又は窒化タンタル（ＴａＮ）のような金属化合物である。所望に応じ、耐熱性の金属化合物、例えばＴｉＳｉ又はＺｒＳｉのような耐熱性の金属窒化物により障壁層７２を形成することができる。いずれにしても、障壁層７２は、次に堆積される導電材料（図１５，１６）からの金属原子の拡散を抑制し、一方で、導電材料と障壁層７２との間に低抵抗率及び低接点抵抗を呈する。
【００２８】
第２金属間絶縁層６５を通るビア７０の形成後、サブトラクティブ金属化構造１００（図１６）を製作する更なる工程を行うことができる。従って、次に、第２金属間絶縁層６５を被覆すると共にビア７０を塞ぐように導電材料層８１を堆積する。好適な実施例では、導電材料層８１は銅、タングステン、金、銀、アルミニウム又はこれらの合金のいずれかを含有することができるが、その他の材料をも用いることができることに注意すべきである。いずれにしても、既知のＰＶＤ、ＣＶＤ又はこれら技術の組み合わせにより、ビア７０を塞ぐように導電材料層８１を被覆蒸着することができる。或いは又、導電材料層８１を表面被覆技術により堆積することができる。
【００２９】
次に、サブトラクティブパターン８２を形成すると共に、図１６に示すサブトラクティブ金属化構造１００の形成を完成するように導電材料層８１（図１５）とその下側の障壁層７２とをパターン化及びエッチングする。
【００３０】
図１６にはサブトラクティブ金属化構造１００を１つだけ示すが、いかなる個数のこのようなサブトラクティブ金属化構造をも基板５０上に形成できるという事実は当業者にとって容易に明らかである。しかも、上述した代表的な実施例では、金属間絶縁層を２つだけ用いるサブトラクティブ金属化構造１００の形成について言及したが、本発明が、より複雑な金属化構造の一部として、基板５０上に形成され且つビアが導電材料で満たされているいかなる個数の交互の低誘電率絶縁層にも適用できると理解すべきである。更に、本発明はＳＩＬＫ及びＮＡＮＯＧＬＡＳＳの使用に限定されず、誘電率が４．０よりも低いその他の適合しうる有機及び無機材料の双方又はいずれか一方を用いることができる。
【００３１】
プロセッサ、メモリ装置、ＡＳＩＣコントローラ等を含むがこれらに限定されないいかなる種類のアナログ、デジタル又はハイブリッド集積回路構造において相互接続金属化層を形成するのに、図６〜１６を参照して説明した技術を用いることができる。
【００３２】
図１７に、例えば、本発明によるサブトラクティブ金属化構造を有するメモリ回路４４８例えばＤＲＡＭを含む代表的なプロセッサに基づいたシステム４００を示す。コンピュータシステムのようなプロセッサシステムは、マイクロプロセッサ又はデジタル信号プロセッサ又は他のプログラム可能なデジタル論理装置のような中央処理装置（ＣＰＵ）４４４を一般に有し、この中央処理装置はバス４５２上の入力／出力（Ｉ／Ｏ）装置４４６と通信する。メモリ回路４４８はバス４５２上のシステムと通信する。
【００３３】
コンピュータシステムの場合、プロセッサシステムはフロッピー（登録商標）ディスクドライブ４５４やコンパクトディスク（ＣＤ）ＲＯＭドライブ４５６のような周辺装置を含むことができ、これら周辺装置もバス４５２上のＣＰＵ４４４と通信する。メモリ回路４４８を、１つ又はそれ以上のサブトラクティブ金属化構造１００を含む集積回路として構成するのが好ましい。ＣＰＵ４４４も、本発明により形成された１つ又はそれ以上のサブトラクティブ金属化構造を用いることができる。所望に応じ、メモリ回路４４８はただ１つの集積回路内でプロセッサ例えばＣＰＵ４４４と組み合わせることができる。
【００３４】
上述した説明及び図面は、本発明の特徴及び利点を得る代表的な実施例を示すにすぎない。特定の処理条件及び構造に対する変更及び置換えは、本発明の精神及び範囲から逸脱することなく可能である。従って、本発明は、上述した説明及び図面に限定されず、請求の範囲のみに限定される。
【図面の簡単な説明】
【図１】従来技術によるサブトラクティブ金属化構造であって予備の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図２】図１の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図３】図２の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図４】図３の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図５】図４の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図６】本発明の代表的な実施例によるサブトラクティブ金属化構造であって予備の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図７】図６の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図８】図７の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図９】図８の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１０】図９の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１１】図１０の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１２】図１１の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１３】図１２の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１４】図１３の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１５】図１４の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１６】図１５の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１７】本発明によるデュアルダマシン構造を有するメモリセルを具えるコンピュータシステムを示す。
発明の分野
本発明は、半導体デバイスと、このようなデバイスの製造方法とに関するものである。特に、本発明はマルチレベルサブトラクティブ金属化構造の形成方法に関するものである。
【０００２】
発明の背景
多数の構成要素をただ１つの集積回路（ＩＣ）チップ上に集積化するには複雑な相互接続が必要である。理想的には、信号遅延が最小となり、記憶密度が最適となるように相互接続構造を製作する必要がある。集積回路の信頼性及び性能は相互接続構造の品質に影響されるおそれがある。
【０００３】
デバイスがサブ０．２５ミクロンの設計ルールよりも縮小するような高記憶密度を収容するために先進の多重金属化層が用いられている。このような金属化構造の１つに、アディティブ金属化処理であるデュアルダマシン処理により形成されるデュアルダマシン構造がある。他の金属化構造は、サブトラクティブ金属化処理により形成されるマルチレベルサブトラクティブ構造である。アディティブ金属化は、二酸化シリコンのような誘電体材料に規定されたチャネル内に金属を加えることを含むが、サブトラクティブ金属化は、予め堆積された金属例えばアルミニウムの保護されない部分を除去することを含めて基板上に集積回路の一部を規定する。
【０００４】
図１に示すように、既知のサブトラクティブ金属化処理の１つは、予め半導体基板１０上にパターン化され形成された相互接続金属１２の領域上に第１絶縁層１４を堆積することから開始する。レジスト層１６及びハードマスク層１５を用いてホトリソグラフィにより絶縁層１４をパターン化して、第１レベルの相互接続の金属ラインに対応するビアホール１７（図２及び３）を形成する。ビアエッチングにより下側の基板が腐食されないようにするため、金属ラインはビアの位置で広げられており、従って、所定のレベルで得られる配線密度を減少させる。
【０００５】
ビアエッチングの終了後、被覆金属層を堆積する。障壁材料が必要であれば、障壁材料の被覆層を堆積した後、金属層を堆積する。例えば、約数百オングストローム厚のチタン又はジルコニウム層を堆積した後、約５０００〜１００００オングストローム厚のアルミニウム０．５％銅合金材料を堆積することができる。金属層を堆積後、ホトレジスト層を堆積し、適切なマスクを用いて金属パターンをレジスト層に描く。次に、例えば反応性イオンエッチングのような適切なエッチング処理を用いて金属パターンを規定する。第３レベルの金属が要求されるのであれば、第２絶縁層を堆積し、この層を貫通するようにビアをエッチングにより形成し、次に、別の金属レベルを堆積し、エッチングする。この処理を繰り返して、所望の数の金属レベルを得る。
【０００６】
上述したようなサブトラクティブ金属化処理は幾つかの欠点を生じる。欠点の１つは、図４のビア１８のようなビアを形成するためのエッチング中に代表的に生じるアンダーカットである。ビア１８と、その下側にある相互接続金属１２との不整合がしばしば生じて、エッチング中、下側の基板をも不都合にエッチングし、その結果、ビアが相互接続金属と重複するようになる。従って、いかなる重複をも回避するように相互接続金属１２の領域は広く大きくパターン化されている。しかし、相互接続金属の幅、厚み及び面積のいずれか１つ又は任意の組合せを増大させることは記憶密度の厳格な条件と適合しない。更に、これらの限定があると高解像度デバイスを有効に製作することはできない。
【０００７】
この問題を、１つ又はそれ以上のエッチング停止層を用いることにより回避することができる。エッチング停止層を用いることの利点は重要であるが、エッチング停止層に対して別々の堆積が必要となるので処理が複雑である。更に、最も一般的に用いられるエッチング停止材料すなわち窒化シリコン（Ｓｉ３Ｎ４）はかなり高い誘電率（ｋ）（約７）を有し、このことは、金属間絶縁層により生じる寄生キャパシタンスに関してＲＣ遅延の条件をもはや満足しない。集積回路の集積密度が高くなるにつれて、金属層間の浮遊キャパシタンスを最小限にすることがますます重要となっている。このことを、例えば有機誘電体材料のような低誘電率を有する金属間絶縁層を用いることにより達成する。窒化シリコンは、先進の金属化構造の浮遊キャパシタンスを小さくする条件を満足しない。
【０００８】
従って、製造費を減少させ、生産性を高める改善されたサブトラクティブ金属化構造を必要とする。しかも、ビアと、その下側の金属との間にいかなる重複をも生じさせず、これによりエッチング停止層を必要としないサブトラクティブ金属化処理を必要とする。更に、サブトラクティブ金属化構造の金属層間の浮遊キャパシタンスを減少させる方法を必要とする。
【０００９】
発明の要約
本発明は、半導体デバイス内にサブトラクティブ金属化構造を製作する方法を提供する。本発明の一観点によれば、配線密度を増大させ、必要とする処理工程を減少させるので生産性を高めることができる。本発明の他の観点によれば、高誘電性のエッチング停止材料の使用を回避して、浮遊キャパシタンスを減少させるか最小限にすることができる。
【００１０】
代表的な例では、複数の低誘電率材料が、物理的及び熱的応力に耐えるために同様な形成方法と同様な容量とを有するように選択されている。低誘電率材料は絶縁層として作用し、この層の形成後、サブトラクティブ金属化処理によりこの層を貫通してビアを形成する。低誘電率材料は、各々の層に使用されるエッチング液が他の低誘電率材料に対してほんのわずかなエッチング速度を有するように選択される。その結果として、複数の低誘電率材料は、サブトラクティブ金属化構造の製作中、他の低誘電率材料に対してエッチング停止層として作用できる。
【００１１】
本発明の代表的な実施例を示す添付図面と関連させた詳細な説明から本発明の更なる特徴及び利点はより明瞭に明らかとなるであろう。
【００１２】
好適な実施例の詳細な説明
以下の詳細な説明では、本発明を実施しうる様々な特定の実施例に言及する。これら実施例を、当業者が本発明を実施できるように充分詳細に説明する。そして、他の実施例を用いることができ、本発明の精神又は範囲から逸脱することなく構造上の変化及び電気的変化が可能であることに注意すべきである。
【００１３】
以下の説明で用いる用語の“基板”は、半導体表面を有するいかなる半導体に基づく構造体をも含むことができる。この用語は、シリコンと、ＳＯＩ（ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ；シリコンオンインシュレータ）と、ＳＯＳ（ｓｉｌｉｃｏｎ−ｏｎ−ｓａｐｐｈｉｒｅ；シリコンオンサファイア）と、ドープされた半導体及びドープされていない半導体と、基礎の半導体基部により支持されたシリコンのエピタキシャル層と、他の半導体構造体とを含む。半導体は、シリコンに基づくものである必要はない。半導体を、シリコンゲルマニウム又はゲルマニウム又はガリウムヒ素とすることができる。以下の説明で“基板”に言及するとき、基礎の半導体基部内又はその上に領域又は接合部を形成するのに前の処理工程を利用することができる。
【００１４】
本発明は、複数の低誘電率材料が、物理的及び熱的応力に耐えるために同様な形成方法と同様な容量とを有するように選択されたサブトラクティブ金属化構造の製作方法を提供する。低誘電率材料は絶縁層として作用し、この層の形成後、この層を貫通するようにビアホールを形成する。
【００１５】
図面を参照するに、同様な素子には同一の符号を付してあり、図６は半導体の基板５０の一部を示す。図７に示すように、基板５０を被覆するように第１金属間絶縁層５５を形成する。
本発明の代表的な実施例では、第１金属間絶縁層５５を約２０００オングストローム〜１５０００オングストロームの厚みに、より好ましくは約６０００〜１００００オングストロームの厚みにスピンコーティングにより堆積する。材料の性質に応じ、予め決定された温度で第１金属間絶縁層５５を硬化させることができる。第１金属間絶縁層５５を形成するのに、所望に応じ、化学蒸着（ＣＶＤ）又はプラズマ増強化学蒸着（ＰＥＣＶＤ）又は物理蒸着（ＰＶＤ）によるスパッタリングのような他の既知の堆積方法をも用いることができる。望ましくは、第１金属間絶縁層５５用のエッチング液がその下側の基板材料をかなりの程度まで腐食しないように第１金属間絶縁層５５を選択する。
【００１６】
第１金属間絶縁層５５を、例えばポリイミド、スピンオンポリマー（ＳＯＰ；ｓｐｉｎ−ｏｎ−ｐｏｌｙｍｅｒｓ）、フレア、ポリアリールエーテル、パリレン、ポリテトラフルオロエチレン、ベンゾシクロブテン（ＢＣＢ）又はＳＩＬＫ（シルク）のような低誘電率有機材料から形成することができる。或いは又、第１金属間絶縁層５５を、例えばフッ素化酸化シリコン（ＦＳＧ）、水素シルセスキオキサン（ＨＳＱ）又はＮＡＮＯＧＬＡＳＳ（ナノグラス）のような低誘電率を有する無機材料により形成できる。しかし、本発明は、上述した材料に限定されず、低誘電率を有するその他の有機及び無機材料を用いることができる。本発明の目的のため、低誘電率材料は、約４．０である酸化シリコン（ＳｉＯ２ ）の誘電率よりも低い誘電率（ｋ）を有するものとする。
【００１７】
次に、図８に示すように、第１金属間絶縁層５５上に第１ホトレジスト層５８を形成する。次に、ビアパターン５９のイメージを有するマスク（図示せず）で第１ホトレジスト層５８をパターン化する。これにより、図９に示すように、第１ホトレジスト層５８の開口部を通って第１金属間絶縁層５５内にエッチングによりビア６０を形成できる。第１金属間絶縁層５５の特性に従ってエッチング液を選択できる。エッチング液（図示せず）は、半導体の基板５０に到達するまで第１金属間絶縁層５５を選択的にエッチングする。これにより、図９に示すように、第１ホトレジスト層５８の除去後、ビア６０を第１金属間絶縁層５５内に形成する。
【００１８】
ビア６０の形成後、ＣＶＤ、ＰＶＤ、スパッタリング又は蒸着によりビア６０及び第１金属間絶縁層５５上に障壁層６２（図９）を約５０オングストローム〜約２００オングストロームの厚みに、より好ましくは約１００オングストロームの厚みに形成する。障壁層６２に対して好ましい材料は、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、タングステン（Ｗ）又はハフニウム（Ｈｆ）のような金属、又は窒化タンタル（ＴａＮ）のような金属化合物であり、これらを被覆蒸着により被着することができる。所望に応じ、耐熱性の金属化合物例えば、ＴｉＳｉ及びＺｒＳｉのような耐熱性の金属窒化物により障壁層６２を形成することができる。いずれにしても、障壁層６２は、次に堆積される導電材料（図１０〜１６）からの金属原子の拡散を抑制し、一方で、導電材料と障壁層６２との間で低抵抗率及び低接点抵抗を呈する。従来技術で既知であるように、障壁層６２の材料は、使用される金属材料及び絶縁体の双方又はいずれか一方の種類に従って選択される。
【００１９】
次に、図１０に示すように、障壁層６２を被覆すると共にビア６０を塞ぐように導電材料層５１を形成する。導電材料層５１を既知のＰＶＤ、ＣＶＤ又はこれらの技術の組み合わせにより被覆蒸着してビア６０を塞ぐことができる。或いは又、導電材料層５１を表面被覆技術により蒸着することができる。
【００２０】
必要に応じ、第２障壁層を導電材料層５１の上面上に堆積することができる。例えば、アルミニウム又はアルミニウム銅合金構造の場合、アルミニウム合金層の上及び下の双方にチタン（Ｔｉ）又はジルコニウム（Ｚｒ）の層をしばしば用いてラインのエレクトロマイグレーション抵抗を改善することができる。いずれにしても、図１１に示すように、例えば反応性イオンエッチングにより導電材料層及び障壁層５１及び６２をパターン化してサブトラクティブパターン５２を形成する。サブトラクティブパターン５２は下方の相互接続に相当し、後に、上方の相互接続層と相互接続される。サブトラクティブパターン５２をアルミニウム銅（Ａｌ−Ｃｕ）により形成することができるが、タングステン（Ｗ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）又はアルミニウム（Ａｌ）及びこれらの合金のような他の導電材料をも用いることができる。
【００２１】
ここで図１２を参照するに、第２金属間絶縁層６５は第１金属間絶縁層５５及びサブトラクティブパターン５２を被覆するように形成されている。第２金属間絶縁層６５を例えばスピンコーティングにより約２０００オングストローム〜約１５０００オングストロームの厚みで、より好ましくは約６０００〜１００００オングストロームの厚みに形成することができる。第２金属間絶縁層６５を、堆積後、この場合も絶縁材料の特性に応じて、予め決定された温度で硬化させる。第１金属間絶縁層５５の形成に関して先に述べたような他の堆積方法をも用いることができる。
【００２２】
第２金属間絶縁層６５に対して選択された材料も、第１金属間絶縁層５５に関して先に述べたものと同様に、４．０よりも低い誘電率を有する低誘電率の有機又は無機材料とする。しかし、以下に更に詳細に説明するように、２つの金属間絶縁層５５及び６５と、これら金属間絶縁層を選択的に除去するのに用いるエッチング化学組成とを物理的にも機能的にも相互に関連させることができる。このように、２つの金属間絶縁層５５及び６５を同じ方法により同じように堆積することができる。更に、金属間絶縁層５５及び６５を、これらの各々が、種々の処理の結果とＩＣ装置の使用中とに生じる圧力レベルに耐えることができるように相互に適合させるのが好ましい。更に又、各材料が、他の材料の処理で必要とされる最大温度に耐えることができるようにすべきである。
【００２３】
本発明の好適な実施例では、２つの金属間絶縁層５５及び６５に対する２つの適合しうる材料をＳＩＬＫ（１００ｋＨｚで約２．６５のｋを有する有機材料）及びＮＡＮＯＧＬＡＳＳ（１００ｋＨｚで約３．５のｋを有する無機材料）とする。ＳＩＬＫ及びＮＡＮＯＧＬＡＳＳの双方をスピンコーティングにより被着することができ、これら双方は同様の圧力レベルと相互の処理温度とに耐えることができる。更に、一方の絶縁材料を容易にエッチングするが他方の絶縁材料に対しては極めて小さく無視しうるエッチング速度を有するそれぞれのエッチング液によりＳＩＬＫ及びＮＡＮＯＧＬＡＳＳの双方を別々にエッチングすることができる。
【００２４】
他の実施例では、２つの適合しうる低誘電率材料を（気孔率に応じて２．０〜３．０の範囲内にあるｋを有する有機成分としての）発泡ポリイミド及び（２．３〜３．０の範囲内にあるｋを有する無機成分としての）水素シルセスキオキサン（ＨＳＱ）とする。しかし、他の組み合わせをも用いることができる。更に、２つの低誘電率有機材料及び２つの低誘電率無機材料が物理的及び化学的特性を適合しうるように維持される限りこれら双方の材料をも用いることができる。従って、本発明は、上述した組み合わせの使用に限定されず、他の適合しうる低誘電率材料すなわち、４．０よりも低い誘電率を有する材料をも用いることができる。
【００２５】
第２金属間絶縁層６５を形成後、ビア７０（図１４）をホトリソグラフィーにより形成する。従って、第２ホトレジスト層６８（図１３）を第２金属間絶縁層６５上に形成する。次に、ビアパターン６９のイメージを有するマスク（図示せず）で第２ホトレジスト層６８をパターン化する。その次に、図１４に示すように、ビアパターン６９を第２金属間絶縁層６５にエッチングしてビア７０を形成する。第２金属間絶縁層６５の厚みをビア７０の厚みに規定する。第１金属間絶縁層６５の厚みをビア６０の厚みに規定する。
【００２６】
第２エッチング液を用いて第２金属間絶縁層６５をサブトラクティブパターン５２まで、或いは又、第１金属間絶縁層５５まで選択的にエッチングすることによりビア７０（図１４）のエッチングを完成させる。ＳＩＬＫ／ＮＡＮＯＧＬＡＳＳの組み合わせを用いる本発明の代表的な実施例では、（ＳＩＬＫの第１金属間絶縁層５５を選択的にエッチングする）第１エッチング液は酸素（Ｏ２ ）プラズマを用いることができ、一方、（ＮＡＮＯＧＬＡＳＳの第２金属間絶縁層６５をエッチングする）第２エッチング液は塩素（Ｃｌ）プラズマを用いることができる。
【００２７】
ビア７０の形成後、ビア７０及び第２金属間絶縁層６５上に障壁層７２（図１４）を約５０オングストローム〜約２００オングストロームの厚みで、より好ましくは約１００オングストロームの厚みにＣＶＤ、ＰＶＤ、スパッタリング又は蒸着により形成する。障壁層７２に対して好ましい材料はチタン（Ｔｉ）、ジルコニウム（Ｚｒ）、タングステン（Ｗ）又はハフニウム（Ｈｆ）のような金属、又は窒化タンタル（ＴａＮ）のような金属化合物である。所望に応じ、耐熱性の金属化合物、例えばＴｉＳｉ又はＺｒＳｉのような耐熱性の金属窒化物により障壁層７２を形成することができる。いずれにしても、障壁層７２は、次に堆積される導電材料（図１５，１６）からの金属原子の拡散を抑制し、一方で、導電材料と障壁層７２との間に低抵抗率及び低接点抵抗を呈する。
【００２８】
第２金属間絶縁層６５を通るビア７０の形成後、サブトラクティブ金属化構造１００（図１６）を製作する更なる工程を行うことができる。従って、次に、第２金属間絶縁層６５を被覆すると共にビア７０を塞ぐように導電材料層８１を堆積する。好適な実施例では、導電材料層８１は銅、タングステン、金、銀、アルミニウム又はこれらの合金のいずれかを含有することができるが、その他の材料をも用いることができることに注意すべきである。いずれにしても、既知のＰＶＤ、ＣＶＤ又はこれら技術の組み合わせにより、ビア７０を塞ぐように導電材料層８１を被覆蒸着することができる。或いは又、導電材料層８１を表面被覆技術により堆積することができる。
【００２９】
次に、サブトラクティブパターン８２を形成すると共に、図１６に示すサブトラクティブ金属化構造１００の形成を完成するように導電材料層８１（図１５）とその下側の障壁層７２とをパターン化及びエッチングする。
【００３０】
図１６にはサブトラクティブ金属化構造１００を１つだけ示すが、いかなる個数のこのようなサブトラクティブ金属化構造をも基板５０上に形成できるという事実は当業者にとって容易に明らかである。しかも、上述した代表的な実施例では、金属間絶縁層を２つだけ用いるサブトラクティブ金属化構造１００の形成について言及したが、本発明が、より複雑な金属化構造の一部として、基板５０上に形成され且つビアが導電材料で満たされているいかなる個数の交互の低誘電率絶縁層にも適用できると理解すべきである。更に、本発明はＳＩＬＫ及びＮＡＮＯＧＬＡＳＳの使用に限定されず、誘電率が４．０よりも低いその他の適合しうる有機及び無機材料の双方又はいずれか一方を用いることができる。
【００３１】
プロセッサ、メモリ装置、ＡＳＩＣコントローラ等を含むがこれらに限定されないいかなる種類のアナログ、デジタル又はハイブリッド集積回路構造において相互接続金属化層を形成するのに、図６〜１６を参照して説明した技術を用いることができる。
【００３２】
図１７に、例えば、本発明によるサブトラクティブ金属化構造を有するメモリ回路４４８例えばＤＲＡＭを含む代表的なプロセッサに基づいたシステム４００を示す。コンピュータシステムのようなプロセッサシステムは、マイクロプロセッサ又はデジタル信号プロセッサ又は他のプログラム可能なデジタル論理装置のような中央処理装置（ＣＰＵ）４４４を一般に有し、この中央処理装置はバス４５２上の入力／出力（Ｉ／Ｏ）装置４４６と通信する。メモリ回路４４８はバス４５２上のシステムと通信する。
【００３３】
コンピュータシステムの場合、プロセッサシステムはフロッピー（登録商標）ディスクドライブ４５４やコンパクトディスク（ＣＤ）ＲＯＭドライブ４５６のような周辺装置を含むことができ、これら周辺装置もバス４５２上のＣＰＵ４４４と通信する。メモリ回路４４８を、１つ又はそれ以上のサブトラクティブ金属化構造１００を含む集積回路として構成するのが好ましい。ＣＰＵ４４４も、本発明により形成された１つ又はそれ以上のサブトラクティブ金属化構造を用いることができる。所望に応じ、メモリ回路４４８はただ１つの集積回路内でプロセッサ例えばＣＰＵ４４４と組み合わせることができる。
【００３４】
上述した説明及び図面は、本発明の特徴及び利点を得る代表的な実施例を示すにすぎない。特定の処理条件及び構造に対する変更及び置換えは、本発明の精神及び範囲から逸脱することなく可能である。従って、本発明は、上述した説明及び図面に限定されず、請求の範囲のみに限定される。
【図面の簡単な説明】
【図１】従来技術によるサブトラクティブ金属化構造であって予備の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図２】図１の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図３】図２の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図４】図３の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図５】図４の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図６】本発明の代表的な実施例によるサブトラクティブ金属化構造であって予備の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図７】図６の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図８】図７の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図９】図８の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１０】図９の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１１】図１０の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１２】図１１の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１３】図１２の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１４】図１３の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１５】図１４の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１６】図１５の次の製造段階にあるサブトラクティブ金属化構造の断面図である。
【図１７】本発明によるデュアルダマシン構造を有するメモリセルを具えるコンピュータシステムを示す。
Claims (50)
- 第１低誘電率材料を有する第１絶縁層を貫通する第１開口部を形成する工程と、
前記第１絶縁層上と前記第１開口部内とに第１導電材料を与える工程と、この第１導電材料をパターン化して第１導電パターンを形成する工程と、
前記第１絶縁層及び前記第１導電パターン上に設けられた第２絶縁層を貫通する第２開口部を形成する工程であって、前記第２絶縁層が第２低誘電率材料を含み、前記第１及び第２低誘電率材料が互いに異なり且つ選択的にエッチング可能な当該工程と、
前記第２開口部内に第２導電材料を入れる工程と
を有する金属化構造の製造方法。 - 請求項１に記載の製造方法であって、前記第１絶縁層が有機材料を含む製造方法。
- 請求項２に記載の製造方法であって、前記有機材料を、ポリイミド、スピンオンポリマー、フレア、ポリアリールエーテル、パリレン、ポリテトラフルオロエチレン、ベンゾシクロブテン及びシルクより成る群から選択する製造方法。
- 請求項２に記載の製造方法であって、前記第１絶縁層がシルクを含む製造方法。
- 請求項１に記載の製造方法であって、前記第１絶縁層が無機材料を含む製造方法。
- 請求項５に記載の製造方法であって、前記無機材料を、フッ素化酸化シリコン、水素シルセスキオキサン及びナノグラスより成る群から選択する製造方法。
- 請求項６に記載の製造方法であって、前記第１絶縁層がナノグラスを含む製造方法。
- 請求項１に記載の製造方法であって、前記第１絶縁層を蒸着により約２０００〜１５０００オングストロームの厚みに形成する製造方法。
- 請求項８に記載の製造方法であって、前記第１絶縁層を蒸着により約６０００〜１００００オングストロームの厚みに形成する製造方法。
- 請求項１に記載の製造方法であって、前記第２絶縁層が有機材料を含む製造方法。
- 請求項１０に記載の製造方法であって、前記有機材料を、ポリイミド、スピンオンポリマー、フレア、ポリアリールエーテル、パリレン、ポリテトラフルオロエチレン、ベンゾシクロブテン及びシルクより成る群から選択する製造方法。
- 請求項１０に記載の製造方法であって、前記第２絶縁層がシルクを含む製造方法。
- 請求項１に記載の製造方法であって、前記第２絶縁層が無機材料を含む製造方法。
- 請求項１３に記載の製造方法であって、前記無機材料を、フッ素化酸化シリコン、水素シルセスキオキサン及びナノグラスより成る群から選択する製造方法。
- 請求項１３に記載の製造方法であって、前記第２絶縁層がナノグラスを含む製造方法。
- 請求項１に記載の製造方法であって、前記第２絶縁層を蒸着により約２０００〜１５０００オングストロームの厚みに形成する製造方法。
- 請求項１６に記載の製造方法であって、前記第２絶縁層を蒸着により約６０００〜１００００オングストロームの厚みに形成する製造方法。
- 請求項１に記載の製造方法であって、前記第２絶縁層に対して選択的である第１エッチング化学組成で前記第１絶縁層を選択的にエッチングすることにより、前記第１開口部を形成する工程を達成する製造方法。
- 請求項１８に記載の製造方法であって、前記第１絶縁層に対して選択的である第２エッチング化学組成で前記第２絶縁層を前記第１絶縁層に対して選択的にエッチングすることにより、前記第２開口部を形成する工程を達成する製造方法。
- 請求項１に記載の製造方法であって、この製造方法が更に、前記第１導電材料を与える工程以前に、前記第１開口部上に障壁層を形成する工程を有する製造方法。
- 請求項１に記載の製造方法であって、この製造方法が更に、前記第２導電材料を入れる工程以前に、前記第２開口部上に障壁層を形成する工程を有する製造方法。
- 請求項１に記載の製造方法であって、前記金属化構造をサブトラクティブ金属化構造とする製造方法。
- 基板上にシルク絶縁層を形成する工程と、
前記シルク絶縁層内部に形成された第１開口部内に第１導電材料を入れる工程と、
前記シルク絶縁層及び前記第１導電材料と接触するナノグラス絶縁層を形成する工程と、
前記ナノグラス絶縁層内部に第２開口部を形成し、この第２開口部を前記第１導電材料まで延在させる工程と、
前記第２開口部内に第２導電材料を入れる工程と
を有する金属化構造の製造方法。 - 請求項２３に記載の製造方法であって、前記シルク絶縁層を蒸着により約２０００〜１５０００オングストロームの厚みに形成する製造方法。
- 請求項２４に記載の製造方法であって、前記シルク絶縁層を蒸着により約６０００〜１００００オングストロームの厚みに形成する製造方法。
- 請求項２３に記載の製造方法であって、前記ナノグラス絶縁層を蒸着により約２０００〜１５０００オングストロームの厚みに形成する製造方法。
- 請求項２６に記載の製造方法であって、前記ナノグラス絶縁層を蒸着により約６０００〜１００００オングストロームの厚みに形成する製造方法。
- 請求項２３に記載の製造方法であって、第２の絶縁層に対して選択的である第１エッチング化学組成で前記シルク絶縁層を選択的にエッチングすることにより前記第１開口部の形成を達成する製造方法。
- 請求項２８に記載の製造方法であって、第１の絶縁層に対して選択的である第２エッチング化学組成で前記ナノグラス絶縁層を選択的にエッチングすることにより前記第２開口部の形成を達成する製造方法。
- 請求項２９に記載の選択方法であって、前記第１エッチング化学組成を酸素プラズマ化学組成とし、前記第２エッチング化学組成を塩素プラズマ化学組成とする製造方法。
- ４．０よりも低い第１誘電率を有する第１絶縁層であって、この第１絶縁層が半導体基板上に設けられると共に、前記第１絶縁層の内部に金属層の少なくとも一部が含まれる当該第１絶縁層と、
４．０よりも低い第２誘電率を有する第２絶縁層であって、前記第１絶縁層上に設けられた第２絶縁層とを有する集積回路構造であって、前記第２及び第１絶縁層が同様な圧力レベル及び処理温度に耐えることができるようになっている集積回路構造。 - 請求項３１に記載の集積回路構造であって、前記第１絶縁層が有機材料を有する集積回路構造。
- 請求項３２に記載の集積回路構造であって、前記有機材料が、ポリイミド、スピンオンポリマー、フレア、ポリアリールエーテル、パリレン、ポリテトラフルオロエチレン、ベンゾシクロブテン及びシルクより成る群から選択されている集積回路構造。
- 請求項３３に記載の集積回路構造であって、前記第１絶縁層がシルクを有する集積回路構造。
- 請求項３１に記載の集積回路構造であって、前記第１絶縁層が無機材料を有する集積回路構造。
- 請求項３５に記載の集積回路構造であって、前記無機材料が、フッ素化酸化シリコン、水素シルセスキオキサン及びナノグラスより成る群から選択されている集積回路構造。
- 請求項３１に記載の集積回路構造であって、前記第１絶縁層が約２０００〜１５０００オングストロームの厚みを有する集積回路構造。
- 請求項３１に記載の集積回路構造であって、前記第２絶縁層が有機材料を有する集積回路構造。
- 請求項３８に記載の集積回路構造であって、前記有機材料の層が、ポリイミド、スピンオンポリマー、フレア、ポリアリールエーテル、パリレン、ポリテトラフルオロエチレン、ベンゾシクロブテン及びシルクより成る群から選択されている集積回路構造。
- 請求項３１に記載の集積回路構造であって、前記第２絶縁層が無機材料を有する集積回路構造。
- 請求項４０に記載の集積回路構造であって、前記無機材料が、フッ素化酸化シリコン、水素シルセスキオキサン及びナノグラスより成る群から選択されている集積回路構造。
- 請求項３１に記載の集積回路構造であって、前記第２絶縁層が約２０００〜１５０００オングストロームの厚みを有する集積回路構造。
- 請求項３１に記載の集積回路構造であって、前記第１及び第２絶縁層が異なる材料より成り、相互に選択的にエッチングできるようになっている集積回路構造。
- プロセッサと、
このプロセッサに結合された集積回路とを有する、プロセッサに基づいたシステムであって、前記プロセッサ及び集積回路の少なくとも１つがサブトラクティブ金属化構造を有し、このサブトラクティブ金属化構造が、第１低誘電率絶縁層と、この第１低誘電率絶縁層上に配置された第２低誘電率絶縁層とを有し、前記第１低誘電率絶縁層の内部には第１ビアが形成され、前記第２低誘電率絶縁層の内部には第２ビアが形成され、前記第１ビアまで延在している、プロセッサに基づいたシステム。 - 半導体基板上に配置されたサブトラクティブ金属化構造であって、このサブトラクティブ金属化構造が、
酸化シリコンの誘電率よりも低い誘電率を有する第１絶縁層であって、前記半導体基板上に設けられている第１絶縁層と、
この第１絶縁層上に配置されている第２絶縁層と、
この第２絶縁層上に配置されている第３絶縁層とを少なくとも有し、前記第１、第２及び第３絶縁層が、同様な圧力レベル及び処理温度に耐えることができるようになっているサブトラクティブ金属化構造。 - 請求項４５に記載のサブトラクティブ金属化構造であって、このサブトラクティブ金属化構造が更に、前記第１、第２及び第３絶縁層の各々の内部に形成された少なくとも１つのビアを有するサブトラクティブ金属化構造。
- 請求項４６のサブトラクティブ金属化構造であって、前記ビアが導電材料で満たされているサブトラクティブ金属化構造。
- 基板上に配置されたシルク絶縁層と、
このシルク絶縁層内部に形成された第１開口部内に配置された第１導電材料と、
前記シルク絶縁層と接触しているナノグラス絶縁層と、
前記ナノグラス絶縁層内部に形成された第２開口部内に配置された第２導電材料であって、前記第２開口部が前記第１導電材料まで延在している第２導電材料と
を有するサブトラクティブ金属化構造。 - 請求項４８に記載のサブトラクティブ金属化構造であって、前記シルク絶縁層が約２０００〜１５０００オングストロームの厚みを有するサブトラクティブ金属化構造。
- 請求項４８に記載のサブトラクティブ金属化構造であって、前記ナノグラス絶縁層が約２０００〜１５０００オングストロームの厚みを有するサブトラクティブ金属化構造。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/653,560 US6617239B1 (en) | 2000-08-31 | 2000-08-31 | Subtractive metallization structure and method of making |
| PCT/US2001/026975 WO2002019419A2 (en) | 2000-08-31 | 2001-08-30 | Substractive metallization structure and method of making |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004508713A true JP2004508713A (ja) | 2004-03-18 |
| JP2004508713A5 JP2004508713A5 (ja) | 2005-12-22 |
Family
ID=24621377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002524216A Pending JP2004508713A (ja) | 2000-08-31 | 2001-08-30 | サブトラクティブ金属化構造及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6617239B1 (ja) |
| JP (1) | JP2004508713A (ja) |
| KR (1) | KR100626935B1 (ja) |
| AU (1) | AU2001288519A1 (ja) |
| DE (1) | DE10196573T1 (ja) |
| WO (1) | WO2002019419A2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6903001B2 (en) * | 2002-07-18 | 2005-06-07 | Micron Technology Inc. | Techniques to create low K ILD for BEOL |
| US20070023912A1 (en) * | 2003-03-14 | 2007-02-01 | Acm Research, Inc. | Integrating metal with ultra low-k-dielectrics |
| US6958291B2 (en) * | 2003-09-04 | 2005-10-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect with composite barrier layers and method for fabricating the same |
| US10170361B2 (en) | 2014-05-28 | 2019-01-01 | International Business Machines Corporation | Thin film interconnects with large grains |
| US11244897B2 (en) | 2020-04-06 | 2022-02-08 | International Business Machines Corporation | Back end of line metallization |
| US11189528B2 (en) * | 2020-04-22 | 2021-11-30 | International Business Machines Corporation | Subtractive RIE interconnect |
| US11942424B2 (en) | 2021-12-01 | 2024-03-26 | International Business Machines Corporation | Via patterning for integrated circuits |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470801A (en) * | 1993-06-28 | 1995-11-28 | Lsi Logic Corporation | Low dielectric constant insulation layer for integrated circuit structure and method of making same |
| US5485038A (en) | 1993-07-15 | 1996-01-16 | Hughes Aircraft Company | Microelectronic circuit substrate structure including photoimageable epoxy dielectric layers |
| US5486493A (en) * | 1994-02-25 | 1996-01-23 | Jeng; Shin-Puu | Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators |
| US5509553A (en) | 1994-04-22 | 1996-04-23 | Litel Instruments | Direct etch processes for the manufacture of high density multichip modules |
| US5565384A (en) | 1994-04-28 | 1996-10-15 | Texas Instruments Inc | Self-aligned via using low permittivity dielectric |
| US5472913A (en) | 1994-08-05 | 1995-12-05 | Texas Instruments Incorporated | Method of fabricating porous dielectric material with a passivation layer for electronics applications |
| US5707893A (en) * | 1995-12-01 | 1998-01-13 | International Business Machines Corporation | Method of making a circuitized substrate using two different metallization processes |
| US5904859A (en) | 1997-04-02 | 1999-05-18 | Lucent Technologies Inc. | Flip chip metallization |
| US5981378A (en) | 1997-07-25 | 1999-11-09 | Vlsi Technology, Inc. | Reliable interconnect via structures and methods for making the same |
| US6258715B1 (en) | 1999-01-11 | 2001-07-10 | Taiwan Semiconductor Manufacturing Company | Process for low-k dielectric with dummy plugs |
| US6159842A (en) * | 1999-01-11 | 2000-12-12 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a hybrid low-dielectric-constant intermetal dielectric (IMD) layer with improved reliability for multilevel interconnections |
-
2000
- 2000-08-31 US US09/653,560 patent/US6617239B1/en not_active Expired - Lifetime
-
2001
- 2001-08-30 DE DE10196573T patent/DE10196573T1/de not_active Ceased
- 2001-08-30 KR KR1020037002813A patent/KR100626935B1/ko active IP Right Grant
- 2001-08-30 AU AU2001288519A patent/AU2001288519A1/en not_active Abandoned
- 2001-08-30 JP JP2002524216A patent/JP2004508713A/ja active Pending
- 2001-08-30 WO PCT/US2001/026975 patent/WO2002019419A2/en active Application Filing
- 2001-11-26 US US09/991,666 patent/US6522008B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002019419A2 (en) | 2002-03-07 |
| AU2001288519A1 (en) | 2002-03-13 |
| US6617239B1 (en) | 2003-09-09 |
| US6522008B2 (en) | 2003-02-18 |
| WO2002019419A3 (en) | 2003-02-27 |
| KR100626935B1 (ko) | 2006-09-20 |
| KR20030031172A (ko) | 2003-04-18 |
| US20020033538A1 (en) | 2002-03-21 |
| DE10196573T1 (de) | 2003-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6509258B2 (en) | Etch stop in damascene interconnect structure and method of making | |
| US6573572B2 (en) | Damascene structure and method of making | |
| JP3870031B2 (ja) | キャパシタ構造およびその製造方法 | |
| US7745282B2 (en) | Interconnect structure with bi-layer metal cap | |
| US7176126B2 (en) | Method of fabricating dual damascene interconnection | |
| KR100829603B1 (ko) | 에어 갭을 갖는 반도체 소자의 제조 방법 | |
| US20030008243A1 (en) | Copper electroless deposition technology for ULSI metalization | |
| US20030020169A1 (en) | Copper technology for ULSI metallization | |
| JP2000040741A (ja) | 感光性ポリマーを使用するデュアルダマシン工程による金属配線の形成方法 | |
| JP2009135518A (ja) | 相互接続の製造方法 | |
| US6387754B2 (en) | Method of forming an on-chip decoupling capacitor with bottom hardmask | |
| US6821896B1 (en) | Method to eliminate via poison effect | |
| JP2004508713A (ja) | サブトラクティブ金属化構造及びその製造方法 | |
| US20060118955A1 (en) | Robust copper interconnection structure and fabrication method thereof | |
| US8053359B2 (en) | Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method | |
| US6448654B1 (en) | Ultra thin etch stop layer for damascene process | |
| KR100552815B1 (ko) | 반도체 소자의 듀얼 다마신 배선 형성 방법 | |
| US7026225B1 (en) | Semiconductor component and method for precluding stress-induced void formation in the semiconductor component | |
| US6869888B1 (en) | E-beam flood exposure of spin-on material to eliminate voids in vias | |
| JPH11121615A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040624 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080115 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080409 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080416 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080512 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080715 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080819 |