CN105742227B - 改善介质层中通孔和沟槽形貌的方法 - Google Patents

改善介质层中通孔和沟槽形貌的方法 Download PDF

Info

Publication number
CN105742227B
CN105742227B CN201410747458.3A CN201410747458A CN105742227B CN 105742227 B CN105742227 B CN 105742227B CN 201410747458 A CN201410747458 A CN 201410747458A CN 105742227 B CN105742227 B CN 105742227B
Authority
CN
China
Prior art keywords
layer
groove
hole
dielectric layer
improving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410747458.3A
Other languages
English (en)
Other versions
CN105742227A (zh
Inventor
周鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410747458.3A priority Critical patent/CN105742227B/zh
Publication of CN105742227A publication Critical patent/CN105742227A/zh
Application granted granted Critical
Publication of CN105742227B publication Critical patent/CN105742227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种改善介质层中通孔和沟槽形貌的方法，通过在制备低介电常数介质层的过程中引入ATRP工艺，使得最终制备的介质层中具有由该ATRP工艺而生成的富碳薄膜，以在后续的沟槽和通孔的刻蚀过程中，该富碳薄膜的可以作为中间刻蚀停止层，从而使得最终刻蚀得到的通孔和沟槽具有较好的形貌。

Description

改善介质层中通孔和沟槽形貌的方法
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种改善介质层中通孔和沟槽形貌的方法。
背景技术
目前，在双大马士革工艺中，通常是先在一衬底上制备一层较厚的低介电常数薄膜，然后沉积硬掩膜层，并在该硬掩膜层上制备光刻胶后，通过光刻工艺在光刻胶中形成开口，通过该形成有开口的光刻胶为掩膜对下方的硬掩膜进行刻蚀，使硬掩膜中形成开口图案，然后以该硬掩膜为阻挡对下方的低介电常数薄膜进行刻蚀，从而在该低介电常数薄膜中形成沟槽，使沟槽的底部停止于低介电常数薄膜中的某一位置处，然后通过同样的方法在低介电常数薄膜中形成通孔。
通过上述方法形成的通孔的形貌一般不会太理想，通常会发生歪斜，而沟槽的底部和通孔的顶部之间的薄膜形貌也较难控制。
发明内容
鉴于上述问题，本发明提供一种改善介质层中通孔和沟槽形貌的方法。
本发明解决技术问题所采用的技术方案为：
一种改善介质层中通孔和沟槽形貌的方法，其中，包括：
步骤S1，提供一半导体衬底，并于所述半导体衬底之上制备一金属层；
步骤S2，于所述金属层之上形成保护层后，在所述保护层之上依次制备第一介质层及覆盖所述第一介质层的刻蚀停止层；
步骤S3，于所述刻蚀停止层之上依次制备第二介质层和硬掩膜复合层；
步骤S4，于所述硬掩膜复合层中形成具有沟槽图形的第一凹槽后，部分刻蚀位于所述第一凹槽底部的硬掩膜复合层和所述第二介质层至所述刻蚀停止层的上表面，形成位于所述第一凹槽下方具有通孔图形的第二凹槽；
步骤S5，继续刻蚀所述第一凹槽底部和所述第二凹槽底部，以形成沟槽及位于该沟槽底部依次贯穿所述第二介质层、保护层至所述金属层上表面的通孔。
上述的改善介质层中通孔和沟槽形貌的方法，其中，所述方法还包括：
步骤S6，于所述通孔及所述沟槽中充满金属材料，平坦化工艺后，形成连接结构。
上述的改善介质层中通孔和沟槽形貌的方法，其中，步骤S2中，在所述半导体衬底的上表面覆盖所述保护层后，沉积第一介质薄膜覆盖所述保护层的上表面，继续聚合工艺将部分所述第一介质薄膜转化为所述刻蚀停止层，并使得剩余的第一介质薄膜作为所述第一介质层；
其中，所述第一介质层覆盖所述保护层的上表面，所述刻蚀停止层覆盖所述第一介质层的上表面。
上述的改善介质层中通孔和沟槽形貌的方法，其中，所述步骤S3还包括，于所述刻蚀停止层的上表面沉积第二介质薄膜，继续聚合工艺将部分所述第二介质薄膜转化为第二刻蚀停止层，并使得剩余的第二介质薄膜作为所述第二介质层；
其中，所述第二刻蚀停止层覆盖所述第二介质层的上表面，所述硬掩膜复合层覆盖所述第二刻蚀停止层的上表面。
上述的改善介质层中通孔和沟槽形貌的方法，其中，所述聚合工艺为ATRP工艺。
上述的改善介质层中通孔和沟槽形貌的方法，其中，所述刻蚀停止层为一富碳薄膜。
上述的改善介质层中通孔和沟槽形貌的方法，其中，所述第二刻蚀停止层为一富碳薄膜。
上述的改善介质层中通孔和沟槽形貌的方法，其中，所述硬掩膜复合层中由下至上依次包括底部介电硬掩膜层、TEOS硬掩膜层、氮化钛薄膜和屏蔽氧化层。
上述的改善介质层中通孔和沟槽形貌的方法，其中，所述底部介电硬掩膜层的材质为致密的低介电常数材料，其介电常数为2.7～3.2。
上述的改善介质层中通孔和沟槽形貌的方法，其中，步骤S2中，所述保护层由下至上依次包括一粘附层和一过渡层。
上述的改善介质层中通孔和沟槽形貌的方法，其中，所述粘附层的材质为NDC薄膜。
上述的改善介质层中通孔和沟槽形貌的方法，其中，所述第一介质层和所述第二介质层均为超低介电常数薄膜。
上述的改善介质层中通孔和沟槽形貌的方法，其中，所述第一介质层和所述第二介质层的介电常数均为2.4～2.7。
上述的改善介质层中通孔和沟槽形貌的方法，其中，步骤S4中，通过干法刻蚀工艺形成所述第一凹槽和所述第二凹槽。
上述的改善介质层中通孔和沟槽形貌的方法，其中，采用CF4等离子体进行所述干法刻蚀工艺。
上述的改善介质层中通孔和沟槽形貌的方法，其中，采用CF4等离子体，并在高偏压功率的条件下进行所述干法刻蚀工艺。
上述的改善介质层中通孔和沟槽形貌的方法，其中，所述高偏压功率的大小为100～5000w。
上述的改善介质层中通孔和沟槽形貌的方法，其中，所述刻蚀停止层的厚度为
上述的改善介质层中通孔和沟槽形貌的方法，其中，所述ATRP工艺中的压力为0.5～10托，流量为100～5000mg/min，氦气载气的流量为1000～5000sccm。
上述技术方案具有如下优点或有益效果：
本发明通过将原本一层的低介电常数薄膜分为两次沉积，并在每次沉积之后，均在薄膜的表面进行ATRP工艺，从而在薄膜的表面形成一层富碳薄膜，以作为后续刻蚀过程中的刻蚀停止层，从而能够起到分步刻蚀并形成良好形貌的作用。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1是本发明方法实施例中的步骤流程示意图；
图2～图10是本发明方法实施例中各工艺步骤所对应的器件结构示意图。
具体实施方式
本发明提供了一种改善介质层中通孔和沟槽形貌的方法，主要将低介电常数薄膜分为两次进行制备，并在每次制备完成后均采用ATRP工艺对薄膜的表面进行处理，从而使得低介电常数薄膜的表面形成一层富碳薄膜，以使得最终形成的整个低介电常数薄膜被富碳薄膜分割成上下两层，且该富碳薄膜作为后续通孔刻蚀过程中的刻蚀停止层，从而使得后续刻蚀形成的通孔和沟槽具有良好的形貌。
本发明主要包括以下步骤：
步骤S1，提供一半导体衬底，并于半导体衬底之上制备一金属层；
步骤S2，于金属层之上形成保护层后，在保护层之上依次制备第一介质层及覆盖第一介质层的刻蚀停止层；
步骤S3，于刻蚀停止层之上依次制备第二介质层和硬掩膜复合层；
步骤S4，于硬掩膜复合层中形成具有沟槽图形的第一凹槽后，部分刻蚀位于第一凹槽底部的硬掩膜复合层和第二介质层至刻蚀停止层的上表面，形成位于第一凹槽下方具有通孔图形的第二凹槽；
步骤S5，继续刻蚀第一凹槽底部和第二凹槽底部，以形成沟槽及位于该沟槽底部依次贯穿第二介质层、保护层至金属层上表面的通孔。
下面结合具体实施例和附图对本发明方法进行详细说明。
如图1所示，首先进行步骤S1：提供一顶部设置有金属层的半导体衬底0，如图2所示。
然后，进行步骤S2，如图3所示，在所述半导体衬底0的上表面覆盖一保护层，接着在该保护层的上表面制备第一介质层3及覆盖在该第一介质层上表面的刻蚀停止层4。其中，保护层由下至上依次包括一粘附层1和一过渡层2，该粘附层1为一氮掺杂碳薄膜(Nitrogen doped carbon，简称：NDC)，第一介质层3为一超低介电常数薄膜，其介电常数K为2.4～2.7。
在该步骤S2中还进一步包括：当在半导体衬底的上表面覆盖保护层后，沉积第一介质薄膜覆盖该保护层的上表面，并继续进行聚合工艺将部分第一介质薄膜转化为刻蚀停止层4，并使得剩余的第一介质薄膜作为上述的第一介质层。在本发明一优选实施例中，该聚合工艺可以是一ATRP工艺，即原子转移自由基聚合反应(atom transfer radicalpolymerization)，通过该工艺使得第一介质薄膜表面形成一定厚度的富碳薄膜，该富碳薄膜作为刻蚀停止层覆盖于第一介质层的顶部。由于将形成的富碳薄膜作为后续刻蚀工艺中的刻蚀停止层，在一定程度上改善了整个介质层的强度，从而保证了最终形成的通孔和沟槽具有良好的形貌。在一个优选实施例中，上述的ATRP工艺中的压力应控制在0.5～10托(torr)，流量控制在100～5000mg/min，氦气载气的流量为1000～5000sccm，从而使得所形成的富碳薄膜的厚度为(如：或等)。
接着，进行步骤S3，如图4所示，继续在刻蚀停止层4的上表面依次制备第二介质层5和硬掩膜复合层。在该步骤中，具体的，继续制备第二介质层5覆盖上述的刻蚀停止层4的表面。当该第二介质层5制备完成之后，该第二介质层5和第一介质层3以及位于它们之间的刻蚀停止层4共同构成用以后续刻蚀形成通孔和沟槽的介质层。与第一介质层3类似的，该第二介质层5为一超低介电常数薄膜，其介电常数K的值为2.4～2.7。在一个优选实施例中，上述的第二介质层5的制备可以进一步包括以下步骤：在刻蚀停止层4的上表面沉积第二介质薄膜，继续聚合工艺将部分的第二介质薄膜转化为第二刻蚀停止层6，并使得剩余的第二介质薄膜作为第二介质层5，其中，该聚合工艺可采用ATRP工艺，其优选的工艺参数可以是压力应控制在0.5～10托(torr)，流量控制在100～5000mg/min，氦气载气的流量为1000～5000sccm，从而使得第二介质薄膜的表面所形成厚度为(如：或等)的富碳薄膜，以作为第二刻蚀停止层6。在该优选实施例中，所形成的第二刻蚀停止层6覆盖第二介质层的上表面，所形成的硬掩膜复合层覆盖第二刻蚀停止层6的上表面。该第二富碳薄膜可以起到改善后续沟槽的切面形貌的作用。
如图4所示，上述的硬掩膜复合层由下至上依次包括底部介电硬掩膜层71、TEOS硬掩膜层72、氮化钛薄膜73和屏蔽氧化层74。具体的，底部介电硬掩膜层71覆盖第二刻蚀停止层6的上表面，TEOS硬掩膜层72覆盖底部介电硬掩膜层71的上表面，氮化钛薄膜73覆盖TEOS硬掩膜层72的上表面，屏蔽氧化层74覆盖氮化钛薄膜73的上表面。并且，该底部介电硬掩膜71的材质为低介电常数材料，优选的，材质为致密的低介电常数材料，其介电常数为2.7～3.2。
然后，进行步骤S4，在硬掩膜复合层中形成具有沟槽图形的第一凹槽81，部分刻蚀硬掩膜复合层和第二介质层5至刻蚀停止层4的上表面，形成位于第一凹槽81下方且具有通孔图形的第二凹槽91。在一个优选实施例中，该步骤可以具体包括以下子步骤：在上述的硬掩膜复合层的表面制备光刻胶，通过光刻工艺和刻蚀工艺形成第一凹槽81和第二凹槽91，使第一凹槽81的底部位于硬掩膜复合层中，并且使第二凹槽91的底部位于刻蚀停止层4的表面，如图5所示。具体的，当在硬掩膜复合层的表面制备光刻胶(未在图中示出)后，在该光刻胶中定义出用于形成第一凹槽81的开口的位置，并通过曝光、显影等光刻步骤在光刻胶中形成开口图案，以形成开口图案的光刻胶为阻挡对硬掩膜复合层进行干法刻蚀，以使位于光刻胶中的图案转移至该硬掩膜复合层中，形成第一凹槽81，并采用类似的方法，形成第二凹槽91；通过控制干法刻蚀的深度，将第一凹槽的底部控制在硬掩膜复合层中，将第二凹槽91的底部控制在刻蚀停止层4的表面，即此时，第一刻蚀停止层4作为通孔刻蚀的中间停止层。
当通过上述步骤形成了第一凹槽81和第二凹槽91之后，进行步骤S5，继续刻蚀工艺，形成沟槽及位于该沟槽底部贯穿第二介质层和保护层至金属层上表面的通孔。
在一个优选实施例中，上述的步骤5可进一步包括以下子步骤：通过采用CF4等离子体为刻蚀气体的干法刻蚀工艺对第一凹槽81和第二凹槽91进行进一步的刻蚀，使得刻蚀过后的第一凹槽82的底部控制在第二介质层5的表面，且使得刻蚀过后的第二凹槽92的底部控制在第一介质层3中，优选的，使得第二凹槽92的底部位于上述的过渡层2的表面，如图6所示。
接着，进行主刻蚀工艺，如图7所示。具体的，该主刻蚀工艺为干法刻蚀工艺，通过该主刻蚀工艺进一步刻蚀第一凹槽83的底部，从而使得第一凹槽83的底部从原先位于第二介质层的顶部下降至位于第二介质层中，且相距刻蚀停止层4的表面一定距离。
之后，通过采用CF4等离子体和高偏压功率的工艺条件对第一凹槽83和第二凹槽93继续进行干法刻蚀，使得第一凹槽84的底部位于第一介质层的顶部，且第二凹槽94的底部位于上述的NDC层中，如图8所示。其中，高偏压功率的大小为100～5000w，例如：100w、200w、1000w、2000w或5000w等。之后继续干法刻蚀，使得第二凹槽94刻穿保护层的底部，以形成最终的通孔95和沟槽85，如图9所示。
经过上述的步骤S1～S4后，在由第一介质层、第二介质层和刻蚀停止层所构成的介质层中形成的沟槽和通孔均具有较为良好的形貌，尤其是沟槽的底部具有较少的损伤。
最后，还可进行步骤S6：在最终形成的通孔95和沟槽85中填充金属材料10，并进行平坦化工艺，形成连接衬底中金属层和上方其他金属层的连接结构，如图10所示。
综上所述，通过在制备低介电常数薄膜的过程中引入ATRP工艺，并将原本采用一步制备的低介电常数薄膜分为两层进行制备，使得在第一层低介电常数薄膜和第二层低介电常数薄膜之间形成一层中间刻蚀停止层，从而在后续刻蚀形成通孔和沟槽的过程中能够使得薄膜具有比较良好的形貌。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (17)

1.一种改善介质层中通孔和沟槽形貌的方法，其特征在于，包括：
步骤S1，提供一半导体衬底，并于所述半导体衬底之上制备一金属层；
步骤S2，于所述金属层之上形成保护层后，在所述保护层之上依次制备第一介质层及覆盖所述第一介质层的刻蚀停止层；
步骤S3，于所述刻蚀停止层之上依次制备第二介质层和硬掩膜复合层；
步骤S4，于所述硬掩膜复合层中形成具有沟槽图形的第一凹槽后，部分刻蚀位于所述第一凹槽底部的硬掩膜复合层和所述第二介质层至所述刻蚀停止层的上表面，形成位于所述第一凹槽下方具有通孔图形的第二凹槽；
步骤S5，继续刻蚀所述第一凹槽底部和所述第二凹槽底部，以形成沟槽及位于该沟槽底部依次贯穿所述第二介质层、保护层至所述金属层上表面的通孔；
步骤S2中，在所述半导体衬底的上表面覆盖所述保护层后，沉积第一介质薄膜覆盖所述保护层的上表面，继续聚合工艺将部分所述第一介质薄膜转化为所述刻蚀停止层，并使得剩余的第一介质薄膜作为所述第一介质层；
其中，所述第一介质层覆盖所述保护层的上表面，所述刻蚀停止层覆盖所述第一介质层的上表面；
所述步骤S3还包括，于所述刻蚀停止层的上表面沉积第二介质薄膜，继续聚合工艺将部分所述第二介质薄膜转化为第二刻蚀停止层，并使得剩余的第二介质薄膜作为所述第二介质层；
其中，所述第二刻蚀停止层覆盖所述第二介质层的上表面，所述硬掩膜复合层覆盖所述第二刻蚀停止层的上表面。
2.如权利要求1所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，所述方法还包括：
步骤S6，于所述通孔及所述沟槽中充满金属材料，平坦化工艺后，形成连接结构。
3.如权利要求1所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，所述聚合工艺为ATRP工艺。
4.如权利要求1所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，所述刻蚀停止层为一富碳薄膜。
5.如权利要求1所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，所述第二刻蚀停止层为一富碳薄膜。
6.如权利要求1所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，所述硬掩膜复合层中由下至上依次包括底部介电硬掩膜层、TEOS硬掩膜层、氮化钛薄膜和屏蔽氧化层。
7.如权利要求6所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，所述底部介电硬掩膜层的材质为致密的低介电常数材料，其介电常数为2.7～3.2。
8.如权利要求1所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，步骤S2中，所述保护层由下至上依次包括一粘附层和一过渡层。
9.如权利要求8所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，所述粘附层的材质为NDC薄膜。
10.如权利要求1所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，所述第一介质层和所述第二介质层均为超低介电常数薄膜。
11.如权利要求10所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，所述第一介质层和所述第二介质层的介电常数均为2.4～2.7。
12.如权利要求1所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，步骤S4中，通过干法刻蚀工艺形成所述第一凹槽和所述第二凹槽。
13.如权利要求12所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，采用CF 4等离子体进行所述干法刻蚀工艺。
14.如权利要求13所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，采用CF 4等离子体，并在高偏压功率的条件下进行所述干法刻蚀工艺。
15.如权利要求14所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，所述高偏压功率的大小为100～5000w。
16.如权利要求1所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，所述刻蚀停止层的厚度为
17.如权利要求3所述的改善介质层中通孔和沟槽形貌的方法，其特征在于，所述ATRP工艺中的压力为0.5～10托，流量为100～5000mg/min，氦气载气的流量为1000～5000sccm。
CN201410747458.3A 2014-12-08 2014-12-08 改善介质层中通孔和沟槽形貌的方法 Active CN105742227B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410747458.3A CN105742227B (zh) 2014-12-08 2014-12-08 改善介质层中通孔和沟槽形貌的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410747458.3A CN105742227B (zh) 2014-12-08 2014-12-08 改善介质层中通孔和沟槽形貌的方法

Publications (2)

Publication Number Publication Date
CN105742227A CN105742227A (zh) 2016-07-06
CN105742227B true CN105742227B (zh) 2019-02-12

Family

ID=56236339

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410747458.3A Active CN105742227B (zh) 2014-12-08 2014-12-08 改善介质层中通孔和沟槽形貌的方法

Country Status (1)

Country Link
CN (1) CN105742227B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538779A (zh) * 2018-03-29 2018-09-14 上海华力集成电路制造有限公司 双大马士革工艺方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208360A (zh) * 2010-03-29 2011-10-05 瑞萨电子株式会社 半导体器件的制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100265771B1 (ko) * 1998-07-09 2000-10-02 윤종용 감광성 폴리머를 사용하는 듀얼 다마신 공정에 의한 금속 배선형성방법
JP2003045964A (ja) * 2001-07-30 2003-02-14 Nec Corp 半導体装置及びその製造方法
KR100604414B1 (ko) * 2004-12-30 2006-07-25 매그나칩 반도체 유한회사 반도체 소자의 금속 배선 형성 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208360A (zh) * 2010-03-29 2011-10-05 瑞萨电子株式会社 半导体器件的制造方法

Also Published As

Publication number Publication date
CN105742227A (zh) 2016-07-06

Similar Documents

Publication Publication Date Title
US8803293B2 (en) Method to reduce magnetic film stress for better yield
CN104658964B (zh) 通孔的形成方法
WO2015074621A1 (zh) 控制浅沟槽深度微负载效应的刻蚀方法
CN103377913B (zh) 开口的形成方法
JP2007194284A (ja) プラズマ処理方法、プラズマ処理装置、及び記憶媒体
CN103633014B (zh) 半导体器件制造方法
TWI644358B (zh) 蝕刻的方法
CN105742237A (zh) 双结构接触孔同步刻蚀工艺
CN105742227B (zh) 改善介质层中通孔和沟槽形貌的方法
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
CN104752190B (zh) 基片刻蚀方法
CN103854964B (zh) 改善沟槽栅分立功率器件晶圆内应力的方法
CN105185702A (zh) 高k金属栅极结构的制造方法
CN106531649B (zh) 一种提高晶圆键合程度的方法
CN105448651B (zh) 一种衬底上的外延片及其制作方法
CN104658967B (zh) 一种半导体器件及其制造方法
TWI512895B (zh) 形成半導體裝置的雙鑲嵌結構的方法以及由其製造的半導體裝置
CN110148624A (zh) 半导体器件及其形成方法
CN109671665A (zh) 沟槽的制造方法及浅沟槽隔离结构的制造方法
CN107424978A (zh) 一种化合物半导体层间介电导线及其制备方法
CN104425240A (zh) 基片刻蚀方法
CN105161421B (zh) 一种半导体器件的制备方法
CN108573942A (zh) 内连线结构及其制作方法
CN104377161B (zh) 制作通孔结构的方法
CN105990105B (zh) 硬掩膜层的制作方法、层间介质层的制作方法及半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant