CN107424978A - 一种化合物半导体层间介电导线及其制备方法 - Google Patents

一种化合物半导体层间介电导线及其制备方法 Download PDF

Info

Publication number
CN107424978A
CN107424978A CN201710345312.XA CN201710345312A CN107424978A CN 107424978 A CN107424978 A CN 107424978A CN 201710345312 A CN201710345312 A CN 201710345312A CN 107424978 A CN107424978 A CN 107424978A
Authority
CN
China
Prior art keywords
dielectric
layer
compound semiconductor
wire
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710345312.XA
Other languages
English (en)
Inventor
任华
程岸
汪耀祖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Li'ang Dongxin Microelectronic Co Ltd
Original Assignee
Hangzhou Li'ang Dongxin Microelectronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Li'ang Dongxin Microelectronic Co Ltd filed Critical Hangzhou Li'ang Dongxin Microelectronic Co Ltd
Priority to CN201710345312.XA priority Critical patent/CN107424978A/zh
Publication of CN107424978A publication Critical patent/CN107424978A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

Abstract

本发明属于半导体技术领域。本发明公开了一种化合物半导体层间介电导线，其包括由SiNx介电层、BCB有机介电层和金属导电层组成的导线层，其中根据具体需求由一个或多个导线层组成；本发明还公开了一种化合物半导体层间介电导线的制备方法，包括SiNx介电层沉积、BCB有机介电层沉积、SiO2硬掩膜沉积、光刻显影金属导线连接孔槽图形、刻蚀接线柱、溅射金属导线种子层、光刻显影金属导线图形、电镀金属导线和除去金属导线种子层等步骤。本发明中的化合物半导体层间介电导线架构更稳定、电容更低、电延迟更小、集成度高并能够保证高频高功率工作状态下具有更优表现；本发明中的制备方法工艺成熟、可以实现大规模产业化生产制造。

Description

一种化合物半导体层间介电导线及其制备方法
技术领域
本发明涉及半导体及半导体制造技术领域，尤其是涉及一种化合物半导体层间介电导线及其制备方法。
背景技术
5G通信、物联网和生活智能化正在改变人类的日常生活，而高频、高功率、功能多样化的半导体元器件则是这些高科技产业发展的关键技术。其中以砷化镓为代表的化合物半导体材料由于禁带宽度大、电子迁移率高等物理特性，使得以化合物半导体材料为基础的元器件在网络通讯等领域的应用显示出了突出的优势。针对这类元器件研发的热点除了基本元器件本身外延层结构的设计，加工工艺的改进，还有芯片内各种多样化功能单元（如垂直结构的晶体管HBT、平面结构的场效应管FET、高电子迁移率常效应晶体管pHEMT、金属薄膜电阻、电容、电感等）更高更复杂的集成整合，尤其在化合物半导体器件设计更微小化（如更小栅极尺寸的高电子迁移率晶体管pHEMT），同一芯片内包含的功能组件更多也更多样化，各种单元器件间连接更多也更复杂，器件的可靠性要求也不断在提高，这些使得芯片内器件的连接集成整合面临难度更高的技术挑战。先前化合物半导体器件上使用的传统空气桥金属导线连接方式由于占用空间大、抗机械损伤能力差，已远远不能满足芯片内更多功能单元器件各种繁杂多样化连接的要求，取而代之的层间介电导线连通技术正迅速成为研究攻关的新热点，目的是在导线和连接层数目不断增加的情况下，除了保证芯片内部不同功能组件间高质量的电极连通，还要进一步减小层间铺设的金属导线间寄生电阻、电容，进而使伴随其来的传输延迟效应最小化，因为这些都是限制器件高频快速响应的重要因素。
层间介质导线连接技术在硅基半导体芯片集成上的应用广泛，但是那些技术对新兴的高频高功率化合物半导体芯片集成并不适用，也无法简单照搬。原因除了化合物半导体衬底的机械韧性差，由于散热问题需要减薄至100μm或更薄，减薄后的衬底非常易碎易裂，从而使得运用介电层、金属导线铺设结合化学机械研磨来形成硅基器件多层介电导线连接的方式不适用于化合物半导体。还有化合物半导体类的高频高功率器件，从异质结晶体管到高电子迁移率晶体管，掺杂浓度高，温度高于300 ºC的工艺都会极大程度的影响器件的稳定性，严重时会导致器件的失效。这些来自材料机械性能和器件物理性能的限制给寻找合适的化合物半导体器件层间介电导线铺设技术，从适当的介电材料的选择，层间介电层架构的设计，到合适的制造工艺路线的研发等，都带来了很大的困难。尤其当芯片中同时包含垂直结构的器件，如HBT和横向平面器件如FET、pHEMT、电容、电阻、电感等高度差很大的功能元件，加上导线密集度的与日剧增更加剧了这项新技术开发的艰巨性。
现在化合物半导体层间介电技术普遍使用的介电材料有CVD SiNx, 可旋转涂布的有机介电材料如 Polyimide、BCB等。其中CVD沉积的SiNx介电薄膜的硬度高、机械强度高，对环境中的水汽能起到良好的隔离作用。其介电常数k为～7.0，SiNx的沉积温度在250～300ºC，需要使用光刻胶和干法刻蚀来进行图形复制，如在电极位置开孔，开槽等。CVDSiNx介电薄膜各向沉积速率大致相同，导致产生的膜层随衬底表面器件的高低起伏凹凸而变化。但是受衬底上形成器件的各种三维结构本身形貌和薄膜沉积角度的影响，器件表面突出平坦的部分和顶部拐角处沉积层厚度较厚，而在侧壁内凹的沟槽底部和底部拐角处的沉积厚度较薄，从而形成烤面包型的局部形貌。这种形貌使得当沟槽间距较窄，纵横比较大，或出现器件侧壁内凹时，顶部相邻膜层边缘随介电薄膜的继续沉积而逐渐靠近，并对底部的膜层沉积形成一定的阻挡，当器件设计沟槽间距进一步减小，而需要的介电材料膜厚进一步增加时，最终会导致顶部拐角处的电介质膜接触到一起，介电薄膜底部膜厚相对较薄，由此在中间形成了空隙。这些介电层中的空隙会对器件的可靠性造成很大的影响。此外，铺设在上面的金属导线在膜层表面形貌存在接缝和不连续的地方容易出现金属导线的不连续或断裂的现象，这也是引起器件可靠性问题的重要原因之一。
聚酰亚胺Polyimide机械强度高，但是对环境中的水汽阻隔能力不如SiNx，容易吸附周围环境中的水汽。Polyimide的介电常数k为2.8～3.3，可用传统的光刻胶旋转涂布方式进行涂布，但是需要在～280ºC高温下经过～1小时或更长时间的烘箱烘焙，才能完成交联固化并达到所需的机械和介电性能。Polyimde介电层上的开孔开槽，也需要通过使用光刻胶和干法刻蚀工艺来实现。此外，这类有机介电材料较SiNx具有相对较好的表面凹槽填补和表面平坦化的性能。但是当器件的侧壁刻蚀形貌呈内倾斜时，还是会由于Polyimide材料本身的流动性和高温交联固化过程中的热、机械性能导致介电材料体积缩小，并会在铺设的介电层中出现空隙，这些空隙的存在也是严重影响器件可靠性能的原因。
DOW Chemical 研发适于干法刻蚀的BCB有机介电材料，较polyimide的介电常数更低(k为2.5～2.65), 对环境的水分阻隔性能更好，高温固化的温度更低（～250ºC）时间更短（～0.5 小时），其器件表面开孔开槽的填补和表面平坦化性能也更优，成为替代polyimide在层间介电架构中更优的选择。BCB的图形复制工艺与polyimide 一样，需要借助光刻胶的辅助。BCB介电材料各项性能是目前化合物半导体层间介电架构材料的最佳选择，但是由于材料本身的限制，如与半导体的粘附面在使用过程中，由于温度和电等应力的作用会出现裂缝，这将直接导致器件稳定和可靠性的下降，有待继续改进。
除此以外，面对芯片上功能器件尺寸进一步缩小，器件内垂直器件和平面器件并存造成需连接电极高度差悬殊，导线层次更多，集成度密集度更高，更复杂，对层间介电架构的介电性能，可靠性的要求也更高的现状，单一介电材料已不能满足要求。化合物半导体器件技术的迅猛发展，急需开发一种更稳定可靠的层间介电导线连接结构，并制定出可规模化生产制造的成熟工艺路线。
发明内容
为解决上述问题，本发明提供了一种架构更稳定、电容更低、产生的电延迟更小、集成度高、导线密集并能够保证器件在高频高功率工作状态下具有更优表现的化合物半导体层间介电导线；
同时本发明还提供了一种工艺技术成熟、可以实现大规模产业化生产制造的化合物半导体层间介电导线的制备方法。
为实现上述目的，本发明采用的技术方案如下：
一种化合物半导体层间介电导线，其包括由SiNx介电层、BCB有机介电层和金属导电层依次组成的导线层。
作为优选，SiNx介电层的厚度为500～1200Å，BCB有机介电层的厚度为2～4μm，金属导电层的厚度为2～4μm。
作为优选，化合物半导体层间介电导线由一个或多个导线层组成。
作为优选，金属导电层为金导电层。
本发明提供了一种可用于各种化合物半导体器件的层间介电导线。层间介电层将使用500～1200Å厚的PECVD SiNx和2～4um厚的BCB结合的双层介电层结构。第一层SiNx介电层仍然能成功的阻隔环境中水汽对器件的影响，但是所需的厚度大大降低，所以完全避免了厚SiNx介电层在导线连接孔和槽间隙减少至～1μm甚至更小时内部空隙缺陷的形成，加上BCB作为最佳有机介电材料的各种优良性能，如低介电常数、交联固化过程所需温度低～250℃、时间短～0.5hr、体积变化少、与SiNx介电材料的界面粘附性好。对在衬底表面器件高度差大，起伏频率高的芯片能形成平坦的表面介电层， 且对表面孔和槽的填补能力很强等。这样的双介电层结构形成的层间介电导电架构更稳定可靠，结构本身引入的寄生电阻，电容更低，对器件由导线连接层产生的电延迟更小，进一步保证了器件在高频高功率工作状态下更优的表现。除此以外，以此结构为基础，继续架设第二，第三，甚至更多层的介电导线结构层是在相对平坦的介电层上进行，使得设计更复杂的器件从图纸到实体器件的实现成为可能。
双层介电材料结构是综合了两种材料（500～1200Å厚的PECVD SiNx膜和厚度在2～4μm的BCB）的优点设计出的层间介电结构。其中SiNx是用PECVD设备在250～300℃下由反应气体SiH4和NH3，稀释气体N2参与进行反应沉积的，薄膜的应力可通过工艺参数中低频电源功率的调节来实现，所沉积的薄膜厚度均匀性能达到小于2.5%，这是保证所铺设的介电层结构均匀、产品良率高的重要因素。继第一层CVD SiNx薄膜成功铺设后，第二层BCB介电层通过转速2000～5000rpm的变化来旋转涂布所需不同厚度的BCB薄膜，包括起始衬底上表面张力改性剂AP3000及旋涂过程中背面多余BCB的去除溶剂使用。此外，BCB膜层还需经过温度80～150 ℃热板，时间在1分钟到5分钟之间进行第一步溶剂挥发，再在有惰性气体保护的烘箱内在温度范围200～300℃之间，时间在0.5～1小时内完成介电层内>95%的分子链交联固化。像其他可旋转涂布的有机介电材料一样，BCB需要经过后续的交联固化来达到作为介电层需要的机械强度、介电性能、稳定性能。BCB在>150℃的高温无惰性气体保护下烘焙会产生氧化，所以， 通常需要对满足设计需求厚度的BCB膜层在~ 250℃有N2等惰性气体保护的条件下进行0.5～1小时的交联固化，最终完成材料内部95～100%的化学键交联，来形成各项性能优越的介电层。
这种双层介电层结构是综合了两种材料在作为介电材料的各自优点，针对器件介电架构各种更高的要求而提出的设计。其中考虑到了第一层SiNx介电层保护器件不受周围环境影响的稳定性，但是SiNx膜层沉积需要在不超过300℃下进行，沉积的SiNx介电薄膜无法形成平坦度适合的介电膜层，薄膜本身的介电常数较高～7，单独使用时需沉积更厚膜层来达到介电结构的介电性能要求，器件内部凹槽和孔径更小，铺设更多层导电层连接时，出现的介电层内空隙缺陷会严重影响器件可靠性。本发明中由于加入了第二层低介电常数材料来满足介电结构的介电设计要求，所以SiNx的厚度仅需500～1200Å，这使得整个结构阻隔环境影响和对器件的保护能力较使用单一有机介电薄膜时得到了显著的提高，且在减少了对SiNx膜层厚度的要求后，也完全避免厚SiNx介电层在导线连接孔和槽间隙减少至～1um甚至更小时内部形成层内空隙缺陷的发生。加上BCB作为有机介电材料具有的低介电常数、交联固化过程所需温度低（～250℃、时间短（～0.5h）、体积变化少、与SiNx介电材料的界面粘附性好，对衬底表面器件高度差大、起伏很大的芯片表面覆盖能力强，能形成表面平坦的介电层，并且具有孔和槽的填补能力强等优良特性。这样的双介电层结构形成的层间介电架构更稳定可靠，结构本身引入的寄生电阻，电容低，对器件的导线连接层产生的电延迟更小，进一步保证了器件在高频高功率工作状态下更优的性能。
一种化合物半导体层间介电导线的制备方法，包括以下步骤：
1）在化合物半导体衬底上用PECVD工艺沉积第一层SiNx介电层；
2）在SiNx介电层上用旋转涂布工艺涂布第二层BCB有机介电层；
3）在BCB有机介电层上用PECVD工艺沉积SiO2刻蚀硬掩膜；
4）在SiO2刻蚀硬掩膜上用光刻工艺显影形成金属导线连接孔槽图形；
5）用电感耦合等离子体干法刻蚀形成导线连通的接线柱；
6）用磁控溅射工艺形成TiW/Au金属导线种子层；
7）用光刻工艺显影形成金属导线图形；
8）用电镀工艺形成金属导电层，并用剥离工艺除去多余的金属；
9）用反向电镀和湿法刻蚀工艺除去金属导线种子层。
作为优选，还包括以下步骤：
10）重复步骤1～9一次或多次再铺设一个或多个的导线层。
本发明还提供了一种成熟、可实现大规模产业化生产制造双层层间介电导线连接结构的工艺路线。具体工艺方法包括：1）在完成了单元器件制造的化合物半导体衬底上用PECVD方法在250～300℃的条件下用 SiH4、NH3、N2气体沉积高质量厚度在500～1200Å范围内的第一层SiNx介电层；2）利用适用于传统光刻胶涂布的旋转涂布工艺铺设2～4μm的第二层BCB有机介电层，除了将所有衬底上形成的器件覆盖以外，还需保证形成的介电层表面平坦度；3）用PECVD方法沉积3000~5000Å的SiO2膜作为刻蚀双层介电层的硬掩膜来达到图形的准确复制，这对尺寸日益减小的器件、导线，通孔不断缩小的器件间和层间连接显得更为重要；4）在SiO2掩膜上用光刻工艺进行光刻胶涂布、曝光、显影等将需要开孔开槽的图形复制在光刻胶上；5）用电感耦合等离子体干法刻蚀工艺，在介电层内刻蚀不同深度的孔和槽来将衬底上不同器件的金属电极暴露出来以便接下去进行金属导线连接，这是一步涉及到SiO2、BCB、SiNx三种材料三步连续刻蚀的复杂刻蚀工艺，半导体芯片中同时包含垂直器件和平面器件，不同器件的电极表面距离介电材料表面不同，即刻蚀孔或槽的深度范围宽，可从0.3μm（垂直器件的最顶部电极表面）变化到1.5μm（接地电极表面）。为了保障后续金属导线铺设的成功，需要很好的控制刻蚀孔或槽的侧壁形貌以便于金属的填入和沉积。还有为了连续的完成三种不同材料的刻蚀，刻蚀层和掩膜的刻蚀选择比需要优化。BCB的材料化学键中Si的存在，需要同时使用含F的和含O的气体，反应容易形成硅氧刻蚀钝化层而导致BCB的刻蚀停止，无法高质量的形成与下面电极连接的通孔和凹槽，或后续的金属与器件电极表面由于薄绝缘层的存在而无法形成有效的电连接甚至断路，所以成熟干净的双层介电导电结构的干法刻蚀工艺对形成高质量的层间介电架构至关重要；6）用磁控溅射形成金属导线TiW/Au的种子层；7）光刻工艺经过光刻胶涂布、曝光、显影形成铺设的金属导线图形；8）金电镀工艺和多余金的剥离工艺形成厚度在2～4μm的金属导线；9）反向电镀和湿法刻蚀去除不需要的金属种子层；10）对更复杂，需要更多层导线铺设、集成度更高、导线密度更高的器件，可从PECVD SiNx开始，重复介电层的铺设、通孔和凹槽的干法刻蚀、金属导线连接（1～9步）来完成第二、三层，甚至更多层间介电架构的铺设。在完成了第一层架构的搭建后，其他的层间介电层和金属导线的架设由于是在平坦度较高的第一层上继续进行，工艺上会相对更容易一些。
本发明采用的工艺路线，是考虑到介电结构中各种孔槽尺寸不断缩小，尺寸的精确复制对器件达到设计要求更为重要，所以该优化工艺路线选择使用PECVD SiO2作为硬质掩膜。各种研究表明，使用传统的光刻胶掩膜虽然在工艺路线设计上可以节省一步PECVDSiO2的沉积步骤，但是经过交联固化的BCB需经过干法刻蚀来开孔和槽。光刻胶在干法刻蚀BCB介电层时存在不足：1）图形CD会失真，由于光刻胶与BCB的分子链中都有碳氢键，可供选择的干法刻蚀气体将同时刻蚀BCB和光刻胶，导致复制到光刻胶上的图形CD在干法刻蚀不断进行的过程中会继续变大，测试数据标明，使用光刻胶做掩膜刻蚀深度与光刻胶厚度接近的BCB孔时，最终在BCB上形成的孔径会较原本光刻胶上形成的图形孔径扩大约1μm。这对器件设计中孔径小的器件是无法接受的；2）由于化学成分的相近性，使得用光刻胶做掩膜的刻蚀工艺的刻蚀选择比可调范围不大（～1），在旋涂的介电层厚度增加时，则需要更厚的光刻胶来保证刻蚀孔能一直刻蚀至底部使下面的金属层曝露出来；3）光刻胶的侧壁形貌将直接影响BCB刻蚀孔和槽的侧壁形貌，光刻工艺中微小的曝光聚焦点变化很容易导致形成的BCB刻蚀孔和槽的侧壁内曲，并由此造成后续做金属导线的铺设难度增加，容易出现金属导线的不连续和断路；所以选择PECVD方法沉积的SiO2做掩膜能保证介电膜层中刻蚀孔和槽的尺寸接近光刻板或实际设计的要求，能实现更小尺寸孔和槽的刻蚀，且其与BCB的刻蚀选择比可调试到～8，BCB刻蚀侧壁形貌也不受SiO2掩膜刻蚀形貌的影响。另外，在选择CVDSiO2作为掩膜，由于BCB与SiO2的刻蚀选择比高，所以作为刻蚀掩膜需要的SiO2膜层厚度只要控制在15～20%的BCB介电层厚度即可，且作为刻蚀SiO2的光刻胶掩膜的厚度也不需要很厚，完全避免了使用过厚光刻胶掩膜带来的各种问题。
在选择PECVD SiO2薄膜做掩膜的情况下，需要通过光刻工艺将刻蚀孔和槽的图形通过光刻胶复制到SiO2掩膜上，再对SiO2下的BCB和SiNx双层介电材料进行刻蚀。干法刻蚀工艺选择电感耦合等离子干法刻蚀，使用的刻蚀气体有SF6、CHF3、CF4、O2、Ar等气体。
刻蚀工艺分三步：1）用光刻胶做掩膜刻蚀SiO2；2）以SiO2为掩膜刻蚀BCB；3）SiO2/SiNx的同时刻蚀。第一步以光刻胶为掩膜刻蚀SiO2时，使用的刻蚀气体是CHF3和CF4，光刻胶对SiO2的刻蚀选择比可以通过调节两种刻蚀气体的流量比，试验发现，在其他工艺参数不变的条件下，增加CHF3对CF4的气体流量比后，SiO2的刻蚀速率变化不大，而光刻胶的刻蚀速率会不断减小。其次为了将光刻胶上的孔槽图形准确的复制到SiO2掩膜层上，需要对电感耦合等离子体干法刻蚀的电感功率和RF功率及反应压力进行优化，尤其需要刻蚀工艺控制在以物理刻蚀为主的工艺区间内。
第二步 BCB的刻蚀工艺中，除了需要考虑SiO2对BCB的刻蚀选择比，还由于BCB的化学分子链中含有Si，需要含F的刻蚀气体帮助打断Si键，同时需要含O的气体来与分子链中的碳氢键反应刻蚀。但是，作为掩膜SiO2的刻蚀速率与等离子体中F的含量相关，其次，过多的含O会导致BCB刻蚀表面形成固化的硅氧层，这会妨碍BCB的进一步刻蚀，以致最终BCB的刻蚀完全终止，所以需要在刻蚀选择比与BCB 的刻蚀速率的优化上做个平衡，即SF6和O2气体需要找到最佳的气体流量比，试验表明最佳的气体比一般在1:5甚至更高。除此以外，对器件中同时存在垂直器件和平面器件，即需要刻蚀的BCB孔槽的深度从～0.3μm变化到～2 μm时，需要考虑SiNx与BCB的刻蚀比例，因为在这样的结构刻蚀过程中，在较浅的孔槽已经刻蚀到SiNx的表面的时候，而较深的孔槽部分，还有相当一定深度的BCB孔槽需要刻蚀才能刻蚀到第一层SiNx介电层表面。工艺的开发需要满足 BCB与SiNx的刻蚀选择比远远大于BCB与SiO2的刻蚀选择来达到SiO2的刻蚀速率远远大于SiNx，即SiO2与SiNx的刻蚀选择比优化极其重要，
第三步SiO2与SiNx的同时刻蚀，需要保证SiNx的介电层刻蚀完成的同时，所有剩余的SiO2掩膜也一并全部被刻蚀掉。除此以外还需要考虑器件刻蚀工艺暴露的金属层溅射和氧化破坏最小，因为这两种效应都会影响导线连接的接触电阻，当接触电阻过高时会最终导致器件的连接失败。还有这步刻蚀的RF功率需要尽量小，防止在SiO2掩膜刻蚀完后，暴露的BCB表面由于过高的物理溅射效应，介电层表面粗燥，从而影响介电层的质量。其中Ar气体的添加可以用来平衡干法刻蚀中物理刻蚀与化学刻蚀的比重。
综上所述三步刻蚀工艺需要需要连续完成，且工艺在刻蚀选择比，刻蚀均匀性，刻蚀材料侧壁形貌等进行综合考虑和优化。需要提到的是光刻胶在进入到BCB刻蚀的时候，已经完全被刻蚀掉了，而在SiNx介电层刻蚀完成时，SiO2掩膜也被完全刻蚀掉了。这样的工艺路线设计节省了掩膜的去除步骤。
在双层介电层铺设和孔槽刻蚀完成后，需要用磁控溅射形成TiW/Au的导电种子层。选择磁控溅射是为了保证导线种子层的连续性，尤其是对较深的介电层孔槽的完整覆盖，以便为后续继续形成厚的金导电层提供保障。金属种子层溅射完成后，需要经过一步光刻工艺将最终的导线层需要铺设导线的地方暴露出来，把不需要铺设导线的地方用光刻胶覆盖住，这样经过导线金属的电镀和剥离工艺后，在需要铺设导线的地方形成了需要厚度的导电金属层，而不需要的地方仍然还是种子层。之后通过反向电镀和H2O2湿法刻蚀去除导线以外多余的金属种子层。
作为优选，步骤1中，用PECVD工艺在250～300℃温度下用SiH4、NH3和N2沉积厚度为500～1200 Å的第一SiNx介电层。
作为优选，步骤3中，用PECVD工艺在250～300℃温度下用SiH4、N2O和N2沉积厚度为2000～5000Å的SiO2刻蚀硬掩膜。
作为优选，步骤2具体为：a.以2000～5000rpm的转速旋转涂覆BCB有机介电层；b.将涂覆好的BCB有机介电层在80～150℃处理1～5分钟挥发溶剂；c.在惰性气体保护下温度为200～300℃交联固化处理0.5～1小时；制得的BCB有机介电层的厚度为2～4μm。
作为优选，步骤8制得的金属导电层的厚度为2～4μm，所述的金属为金。
在双层介电材料层间介电架构的可行性制造工艺的研发上，需要考虑是否能实现小尺寸的孔和槽的刻蚀及最终形成的孔和槽的尺寸是否满足设计需求，其侧壁形貌是否有利于后续工艺的导线铺设，最终工艺是否能满足规模化生产和良率的要求等。针对这些要求，此项工艺的开发难点除了前面提到的介电材料本身与器件对加工制造工艺温度和使用化学品的限制以外，还有：1）器件的电极不在同一平面，距离介电层的平整表面距离不同，使得刻蚀孔的深度不同，但是工艺需要同时刻蚀打通不同深度的孔或槽；2）需要考虑同时刻蚀穿包括掩膜在内的3到4层的材料结构层，在连续刻蚀过程中不影响已刻蚀完成介电层的孔和槽尺寸、表面形貌等对掩膜的选择，同时也对刻蚀工艺的研发提出了极高的要求，如需要考虑选择合适的掩膜材料，优化刻蚀工艺，正确评估湿法和干法刻蚀工艺的优缺点和可实现性，优化刻蚀工艺各种材料的刻蚀选择比和刻蚀材料的表面形貌。在这方面经过大量实验的验证，本发明提出了最优工艺路线，经过规模化产线验证可达到>95%的良率。
因此，本发明具有以下有益效果：本发明的半导体层间介电导线及制造方法能有效提高器件的成品率，有效提高器件性能的一致性，完全能满足化合物半导体集成芯片内单元器件日益微小化，不同结构组件的并行应用，连线更复杂、更密集，层次更多化合物半导体芯片层间介电导线连接的需求；
本发明中的制造方法可实现大规模产业化生产的双层层间介电导线连接结构的工艺制造方法，可行性强，良率高。该工艺制造方法应用了SiO2硬掩膜，能成功地实现高质量的层间介电导线连接；引入的电感耦合干法刻蚀可三种材料连续刻蚀，能够保证复杂的工艺要求，在介电层SiNx刻蚀结束时，完全去除了掩膜材料，减少了掩膜去除的步骤，简化工艺。
附图说明
图1～8为本发明制备方法中步骤1～9的示意图，其中图8为步骤8）和步骤9）的示意图；
图中：垂直结构异质结晶体管1，电容2，接地极3，SiNx介电层4，BCB有机介电层5，SiO2刻蚀硬掩膜6，光刻胶7，TiW/Au金属导线种子层8，金属导电层9。
具体实施方式
下面结合具体实施方式对本发明的技术方案作进一步的说明。
显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例1
如图1～8所示，一种化合物半导体层间介电导线，其包括由SiNx介电层4、BCB有机介电层5和金属导电层9依次组成的导线层；SiNx介电层的厚度为500～1200Å，BCB有机介电层的厚度为2～4μm，金属导电层为金导电层，其厚度为2～4μm；整个半导体器件中层间介电导线为包含一个导线层的层间介电导线。
一种化合物半导体层间介电导线的制备方法，包括以下步骤：
1）在化合物半导体衬底上用PECVD工艺沉积第一层SiNx介电层4；如图1所示；
具体地，用PECVD工艺在250～300℃温度下用SiH4、NH3和N2沉积厚度为500～1200 Å的第一层SiNx介电层4；
2）在SiNx介电层上用旋转涂布工艺涂布第二层BCB有机介电层5；如图2所示；
具体步骤为：a.以2000～5000rpm的转速旋转涂覆BCB有机介电层5；b.将涂覆好的BCB有机介电层在80～150℃处理1～5分钟挥发溶剂；c.在惰性气体保护下温度为200～300℃交联固化处理0.5～1小时；制得的BCB有机介电层的厚度为2～4μm；
3）在BCB有机介电层上用PECVD工艺沉积SiO2刻蚀硬掩膜6；如图3所示；
具体地，用PECVD工艺在250～300℃温度下用SiH4、N2O和N2沉积厚度为2000～5000Å的SiO2刻蚀硬掩膜；
4）在SiO2刻蚀硬掩膜上涂覆光刻胶7并用光刻工艺显影形成金属导线连接孔槽图形；如图4所示；
5）用电感耦合等离子体干法刻蚀形成导线连通的接线柱；如图5所示；
6）用磁控溅射工艺形成TiW/Au金属导线种子层8；如图6所示；
7）涂覆光刻胶7用光刻工艺显影形成金属导线图形；如图7所示；
8）用电镀工艺形成金金属导电层9，并用剥离工艺除去多余的金；金金属导电层的厚度为2～4μm；
9）用反向电镀和湿法刻蚀工艺除去金属导线种子层；步骤8、9如图8所示。
实施例2
如图1～8所示，一种化合物半导体层间介电导线，其包括由SiNx介电层4、BCB有机介电层5和金属导电层9依次组成的导线层；SiNx介电层的厚度为500～1200Å，BCB有机介电层的厚度为2～4μm，金属导电层为金导电层，其厚度为2～4μm；根据半导体器件需求的不同，在整个半导体器件中层间介电导线为包含多个导线层的层间介电导线。
一种化合物半导体层间介电导线的制备方法，包括以下步骤：
1）在化合物半导体衬底上用PECVD工艺沉积第一层SiNx介电层4；如图1所示；
具体地，用PECVD工艺在250～300℃温度下用SiH4、NH3和N2沉积厚度为500～1200 Å的第一SiNx介电层；
2）在SiNx介电层上用旋转涂布工艺涂布第二层BCB有机介电层5；如图2所示；
具体步骤为：a.以2000～5000rpm的转速旋转涂覆BCB有机介电层；b.将涂覆好的BCB有机介电层在80～150℃处理1～5分钟挥发溶剂；c.在惰性气体保护下温度为200～300℃交联固化处理0.5～1小时；制得的BCB有机介电层的厚度为2～4μm；
3）在BCB有机介电层上用PECVD工艺沉积SiO2刻蚀硬掩膜6；如图3所示；
具体地，用PECVD工艺在250～300℃温度下用SiH4、N2O和N2沉积厚度为2000～5000Å的SiO2刻蚀硬掩膜；
4）在SiO2刻蚀硬掩膜上涂覆光刻胶7并用光刻工艺显影形成金属导线连接孔槽图形；如图4所示；
5）用电感耦合等离子体干法刻蚀形成导线连通的接线柱；如图5所示；
6）用磁控溅射工艺形成TiW/Au金属导线种子层8；如图6所示；
7）涂覆光刻胶7并用光刻工艺显影形成金属导线图形；如图7所示；
8）用电镀工艺形成金金属导电层9，并用剥离工艺除去多余的金；金金属导电层的厚度为2～4μm；
9）用反向电镀和湿法刻蚀工艺除去金属导线种子层；步骤8、9如图8所示；
10）重复步骤1～9一次或多次再铺设一个或多个的导线层；具体重复次数由具体器件及需求所决定。
上述实施例均以制备好的垂直结构异质结晶体管1、电容2为例，并在其上进行制备相应的化合物半导体层间介电导线。
应当理解的是，对于本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种化合物半导体层间介电导线，其特征在于：
其包括由SiNx介电层、BCB有机介电层和金属导电层依次组成的导线层。
2.根据权利要求1所述的一种化合物半导体层间介电导线，其特征在于：
所述SiNx介电层的厚度为500～1200Å，BCB有机介电层的厚度为2～4μm，金属导电层的厚度为2～4μm。
3.根据权利要求1或2所述的一种化合物半导体层间介电导线，其特征在于：
其由一个或多个导线层组成。
4.根据权利要求1所述的一种化合物半导体层间介电导线，其特征在于：
所述的金属导电层为金导电层。
5.一种根据权利要求1所述的化合物半导体层间介电导线的制备方法，其特征在于包括以下步骤：
1）在化合物半导体衬底上用PECVD工艺沉积第一层SiNx介电层；
2）在SiNx介电层上用旋转涂布工艺涂布第二层BCB有机介电层；
3）在BCB有机介电层上用PECVD工艺沉积SiO2刻蚀硬掩膜；
4）在SiO2刻蚀硬掩膜上用光刻工艺显影形成金属导线连接孔槽图形；
5）用电感耦合等离子体干法刻蚀形成导线连通的接线柱；
6）用磁控溅射工艺形成TiW/Au金属导线种子层；
7）用光刻工艺显影形成金属导线图形；
8）用电镀工艺形成金属导电层，并用剥离工艺除去多余的金属；
9）用反向电镀和湿法刻蚀工艺除去金属导线种子层。
6.根据权利要求5所述的一种化合物半导体层间介电导线的制备方法，其特征在于还包括以下步骤：
10）重复步骤1～9一次或多次再铺设一个或多个的导线层。
7.根据权利要求5所述的一种化合物半导体层间介电导线的制备方法，其特征在于：
所述步骤1中，用PECVD工艺在250～300℃温度下用SiH4、NH3和N2沉积厚度为500～1200Å的第一SiNx介电层。
8.根据权利要求5所述的一种化合物半导体层间介电导线的制备方法，其特征在于：
所述步骤3中，用PECVD工艺在250～300℃温度下用SiH4、N2O和N2沉积厚度为2000～5000Å的SiO2刻蚀硬掩膜。
9.根据权利要求5所述的一种化合物半导体层间介电导线的制备方法，其特征在于：
所述步骤2具体为：a.以2000～5000rpm的转速旋转涂覆BCB有机介电层；b.将涂覆好的BCB有机介电层在80～150℃处理1～5分钟挥发溶剂；c.在惰性气体保护下温度为200～300℃交联固化处理0.5～1小时；制得的BCB有机介电层的厚度为2～4μm。
10.根据权利要求5所述的一种化合物半导体层间介电导线的制备方法，其特征在于：
所述步骤8制得的金属导电层的厚度为2～4μm，所述的金属为金。
CN201710345312.XA 2017-05-16 2017-05-16 一种化合物半导体层间介电导线及其制备方法 Pending CN107424978A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710345312.XA CN107424978A (zh) 2017-05-16 2017-05-16 一种化合物半导体层间介电导线及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710345312.XA CN107424978A (zh) 2017-05-16 2017-05-16 一种化合物半导体层间介电导线及其制备方法

Publications (1)

Publication Number Publication Date
CN107424978A true CN107424978A (zh) 2017-12-01

Family

ID=60424679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710345312.XA Pending CN107424978A (zh) 2017-05-16 2017-05-16 一种化合物半导体层间介电导线及其制备方法

Country Status (1)

Country Link
CN (1) CN107424978A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599345A (zh) * 2018-10-31 2019-04-09 厦门市三安集成电路有限公司 一种异质结双极型晶体管金属连线不易断裂的方法
CN115579299A (zh) * 2022-11-21 2023-01-06 常州承芯半导体有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1622709A (zh) * 2003-11-25 2005-06-01 三星Sdi株式会社 有机发光显示器
CN1885524A (zh) * 2005-06-24 2006-12-27 米辑电子股份有限公司 线路组件结构制造方法及其结构
CN103633062A (zh) * 2012-08-24 2014-03-12 稳懋半导体股份有限公司 化合物半导体集成电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1622709A (zh) * 2003-11-25 2005-06-01 三星Sdi株式会社 有机发光显示器
CN1885524A (zh) * 2005-06-24 2006-12-27 米辑电子股份有限公司 线路组件结构制造方法及其结构
CN103633062A (zh) * 2012-08-24 2014-03-12 稳懋半导体股份有限公司 化合物半导体集成电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599345A (zh) * 2018-10-31 2019-04-09 厦门市三安集成电路有限公司 一种异质结双极型晶体管金属连线不易断裂的方法
CN115579299A (zh) * 2022-11-21 2023-01-06 常州承芯半导体有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
JP2564474B2 (ja) 深い導電性フィードスルーの形成方法，および該方法に従って形成されたフィードスルーを含む配線層
JPH0360055A (ja) 集積回路の製造方法
TWI770051B (zh) 在半導體中的積體電路（ｉｃ）結構、使用於半導體的方法及製造互連件的方法
CN102130042A (zh) 一种通孔互连结构的制作方法
TW201023245A (en) Method of manufacturing a semiconductor device
CN106783120B (zh) 一种电子元件电极的制作方法及电子元件
CN105261657A (zh) 一种mis薄膜电容器的制造工艺
JPS61182245A (ja) 複数の半導体集積回路を接続する薄膜状の相互接続信号面を形成する方法及び素子
WO2004012254A1 (ja) 半導体装置の製造方法
JPH08293554A (ja) ３層の誘電体層を有する半導体デバイス構造およびその製造方法
JP2000286337A (ja) バイアと犠牲的エッチングセグメントのための二重ダマシーン不整列許容技術
JPH09283503A (ja) 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法
CN107424978A (zh) 一种化合物半导体层间介电导线及其制备方法
CN108461465A (zh) 一种硅通孔结构及其制备方法
US5661341A (en) Method of manufacturing a composite structure for use in electronic devices and structure, manufactured by said method
CN102354684B (zh) 布线结构的形成方法
CN102054755B (zh) 互连结构及其形成方法
CN109712931A (zh) 一种薄膜晶体管及其制作方法、显示面板
CN102420148B (zh) 一种基于聚酰亚胺基体的铝垫制备工艺
CN104600027B (zh) 一种tsv通孔的制备工艺
CN106229296A (zh) 阵列基板中金属层的形成方法以及tft阵列基板
CN104282620B (zh) 半导体互连结构的制作方法
JP3717073B2 (ja) 半導体装置の製造方法
CN105742227B (zh) 改善介质层中通孔和沟槽形貌的方法
CN113035729B (zh) 混合键合方法及键合用衬底

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171201

RJ01 Rejection of invention patent application after publication