CN108461465A - 一种硅通孔结构及其制备方法 - Google Patents

一种硅通孔结构及其制备方法 Download PDF

Info

Publication number
CN108461465A
CN108461465A CN201810416195.6A CN201810416195A CN108461465A CN 108461465 A CN108461465 A CN 108461465A CN 201810416195 A CN201810416195 A CN 201810416195A CN 108461465 A CN108461465 A CN 108461465A
Authority
CN
China
Prior art keywords
hole
conductive metal
organic polymer
thin film
polymer thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810416195.6A
Other languages
English (en)
Inventor
陈琳
喻琳杰
王天宇
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201810416195.6A priority Critical patent/CN108461465A/zh
Publication of CN108461465A publication Critical patent/CN108461465A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明属于三维封装技术领域，具体为一种硅通孔结构及其制备方法。结构包括：在晶圆的上表面形成的电极，晶圆的背面形成的通孔；在通孔侧壁及晶圆背面形成的作为绝缘介质层的有机聚合物薄膜；在通孔中填充有导电金属，导电金属与所述电极相接触。制备步骤为对已形成有电极的晶圆背面进行光刻和刻蚀，形成通孔；生长有机聚合物薄膜；在通孔侧壁和底部淀积填充导电金属，完成通孔的连接。本发明可以减少通孔填充后应力的集中，同时获得较好的侧壁形覆盖特性。通孔倒梯形结构的侧壁使得通孔在填充导电金属后不会形成空洞，并可以提高导电金属的电镀速率。

Description

一种硅通孔结构及其制备方法
技术领域
本发明属于三维封装技术领域，具体涉及一种硅通孔结构及其制备方法。
背景技术
随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素。为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术。其中三维封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被广泛应用于各种高速电路以及小型化系统中。
硅通孔技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出许多垂直互连通孔来实现不同芯片之间的电互连。硅通孔技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，是目前电子封装技术中最引人注目的一种技术。
发明内容
本发明的目的在于提供一种电学性能好、可靠性高，并能有效地提高封装密度的硅通孔结构及其制备方法。
本发明提出的硅通孔结构，其在晶圆的上表面形成有电极，晶圆的背面形成有通孔；在所述通孔侧壁及晶圆背面形成有作为绝缘介质层的有机聚合物薄膜；在所述通孔中填充有导电金属，所述导电金属与所述电极相接触。
本发明的硅通孔结构中，所述有机聚合物薄膜优选为聚对二甲苯或三甲基苯。
本发明的硅通孔结构中，所述通孔的孔径优选为60µm~100µm。
本发明的硅通孔结构中，所述通孔中填充的导电金属为铜
本发明的硅通孔结构中，所述通孔的截面优选为倒梯形。
本发明提供的硅通孔制备方法，具体步骤如下：
通孔刻蚀：对已形成有电极的晶圆背面进行光刻，获得通孔图形，刻蚀形成通孔，露出所述电极；
有机聚合物薄膜形成：在晶圆表面及通孔中形成有机聚合物薄膜作为绝缘介质层，并通过光刻和刻蚀去除所述通孔底部的有机聚合物薄膜；
以及导电金属填充：在通孔侧壁和底部淀积形成金属晶种层，填充导电金属，完成通孔的连接。
本发明的制备方法中，作为优选，所述通孔孔径为60µm~100µm。
本发明的制备方法中，作为优选，所述有机聚合物薄膜为聚对二甲苯或三甲基苯。
本发明的制备方法中，作为优选，所述金属晶种层为10-100nm的钛和100-500nm的铜，所述填充的导电金属为铜。更优选金属晶种层为30nm的钛和300nm的铜。
本发明的制备方法中，作为优选，在所述硅晶圆表面与电极间形成有二氧化硅层的情况下，所述刻蚀形成通孔的具体步骤为，采用深反应离子刻蚀方法刻蚀出通孔停止在二氧化硅层，然后以CF4作为主要刻蚀气体等离子体刻蚀去除通孔下方的二氧化硅层。
本发明的制备方法中，作为优选，以氧气作为主要刻蚀气体，采用等离子刻蚀方法刻蚀所述有机聚合物薄膜。
本发明的制备方法中，作为优选，采用化学气相淀积方法生长有机聚合物薄膜。
本发明的制备方法中，作为优选，所述通孔呈倒梯形。
本发明采用有机聚合物作为硅通孔的绝缘阻挡层，可以有效地减少通孔填充后应力的集中，同时利用化学气相淀积技术生长出的薄膜可以获得较好的侧壁形覆盖特性。通孔倒梯形结构的侧壁使得通孔在填充导电金属后不会形成空洞，并且可以提高导电金属的电镀速率。该方法使用深反应离子刻蚀技术的博世刻蚀工艺，可以用于刻蚀大深宽比的通孔，能有效地提高封装的密度，并且通孔的制备能够在较低的温度下进行，可以用于后通孔技术中。
附图说明
图1是本发明的硅通孔制备方法的流程图。
图2是光刻形成通孔图形后的器件结构示意图。
图3是刻蚀形成通孔后的器件结构示意图。
图4在形成有机聚合物薄膜后的器件结构示意图。
图5是去除通孔底部的有机聚合物薄膜后的器件结构示意图。
图6是形成晶种层后的器件结构示意图。
图7是填充导电金属后的器件结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“背面”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
图1是本发明的硅通孔制备方法的流程图。以下结合图1针对本发明的硅通孔制备方法的具体步骤进行说明。
步骤S1，对已形成有电极的晶圆背面进行光刻，获得通孔图形。然后，刻蚀形成通孔，露出所述电极。其中，通孔的孔径优选在60µm~100µm之间。通孔形状优选呈倒梯形，侧壁与底面的角度优选小于10°。
在具体的一例中，采用8英寸硅晶圆100，硅晶圆100的上表面形成有铝电极101。在形成电极前，在硅晶圆100的上表面形成厚度为200nm的氧化硅103，例如可以通过干氧氧化的方式形成。在硅晶圆100的背面旋涂正性光刻胶，进行曝光、显影后获得通孔的图形102。在图2中示出了光刻形成通孔图形后的器件结构示意图。接下来，采用深反应离子刻蚀方法刻蚀出通孔104并停止在氧化硅层103，在图3中示出了刻蚀形成通孔后的器件结构示意图。然后以CF4作为主要刻蚀气体等离子体刻蚀去除通孔104下方的氧化硅103，漏出通孔底部的铝电极101。
步骤S2，形成有机聚合物薄膜作为绝缘介质层，并通过光刻和刻蚀去除通孔底部的有机聚合物薄膜。其中，有机聚合物薄膜可以是聚对二甲苯、三甲基苯等。
在具体的一例中，采用化学气相淀积(CVD)方法形成有机聚合物薄膜105聚对二甲苯作为绝缘介质，其中，通孔底部薄膜厚度为2~4µm，通孔顶部薄膜厚度为5~8µm。在图4中示出了形成有机聚合物薄膜后的器件结构示意图。然后，在通孔104表面喷涂正性光刻胶106，进行曝光、显影露出通孔的底部，并以氧气为作为主要刻蚀气体采用等离子刻蚀方法刻蚀掉通孔104底部的聚对二甲苯105，露出铝电极，去除光刻胶。在图5中示出了去除通孔底部的有机聚合物薄膜后的器件结构示意图。
步骤S3，在通孔侧壁和底部淀积形成金属晶种层，然后填充导电金属，完成通孔的连接。
在具体的一例中，喷涂正性光刻胶106，进行曝光、显影，露出通孔以及背面的互连线部分。在通孔104中以及晶圆背面的互连线处采用物理气相淀积(PVD)溅射厚度为30nm的钛和厚度为300nm的铜作为晶种层107。在图6中示出了形成晶种层后的器件结构示意图。然后，电镀导电金属铜108填充通孔，并去除光刻胶，完成通孔的连接，所得结构如图7所示。
本发明的硅通孔结构，如图7所示，在晶圆100的上表面形成有电极101，晶圆100的背面形成有通孔，在通孔侧壁及晶圆背面形成有作为绝缘介质层的有机聚合物105，在通孔中填充有导电金属108，导电金属108与电极101相接触。其中，晶圆优选为8英寸硅晶圆。在具体的一例中，硅晶圆上表面形成有氧化硅，厚度优选为200nm。通孔的孔径优选在60um~100um之间。通孔形状优选呈倒梯形，侧壁与底面的角度优选小于10°。有机聚合物薄膜优选是聚对二甲苯、三甲基苯等。通孔底部的有机聚合物薄膜厚度优选为2~4µm，通孔顶部的有机聚合物薄膜厚度优选为5~8µm。
本发明采用有机聚合物作为硅通孔的绝缘阻挡层，可以有效地减少通孔填充后应力的集中，同时利用化学气相淀积技术生长出的薄膜可以获得较好的侧壁形覆盖特性。通孔倒梯形结构的侧壁使得通孔在填充导电金属后不会形成空洞，并且可以提高导电金属的电镀速率。该方法使用深反应离子刻蚀技术的博世刻蚀工艺，可以用于刻蚀大深宽比的通孔，能有效地提高封装的密度，并且通孔的制备能够在较低的温度下进行，可以用于后通孔技术中。
以上，针对本发明的硅通孔及其制备方法的具体实施方式进行了详细说明，但是本发明不限定于此。各步骤的具体实施方式根据情况可以不同。此外，部分步骤的顺序可以调换，部分步骤可以省略等。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (10)

1.一种硅通孔结构，其特征在于，包括：在晶圆的上表面形成的电极，晶圆的背面形成的通孔；在所述通孔侧壁及晶圆背面形成的作为绝缘介质层的有机聚合物薄膜；在所述通孔中填充有导电金属，所述导电金属与所述电极相接触。
2.根据权利要求1所述的硅通孔结构，其特征在于，所述有机聚合物薄膜为聚对二甲苯或三甲基苯。
3.根据权利要求2所述的硅通孔结构，其特征在于，所述通孔的孔径为60µm~100µm。
4.根据权利要求3所述的硅通孔结构，其特征在于，所述通孔中填充的导电金属为铜。
5.根据权利要求1-4之一所述的硅通孔结构，其特征在于，所述通孔的截面为倒梯形。
6.一种如权利要求1-5之一所述的硅通孔结构的制备方法，其特征在于，具体步骤为：
通孔刻蚀：对已形成有电极的晶圆背面进行光刻，获得通孔图形，刻蚀形成通孔，露出所述电极；
有机聚合物薄膜形成：在晶圆表面及通孔中形成有机聚合物薄膜作为绝缘介质层，并通过光刻和刻蚀去除所述通孔底部的有机聚合物薄膜；
以及导电金属填充：在通孔侧壁和底部淀积形成金属晶种层，填充导电金属，完成通孔的连接。
7.根据权利要求6所述的制备方法，其特征在于，所述金属晶种层为10-100nm的钛和100-500nm的铜，所述填充的导电金属为铜。
8.根据权利要求6所述的制备方法，其特征在于，在所述硅晶圆表面与电极间形成有二氧化硅层的情况下，所述刻蚀形成通孔的具体步骤为：采用深反应离子刻蚀方法刻蚀出通孔停止在二氧化硅层，然后以CF4作为刻蚀气体等离子体刻蚀去除通孔下方的二氧化硅层。
9.根据权利要求6、7或8所述的制备方法，其特征在于，所述形成有机聚合物薄膜，采用化学气相淀积方法。
10.根据权利要求9所述的制备方法，其特征在于，所述刻蚀有机聚合物薄膜，以氧气作为主要刻蚀气体，采用等离子刻蚀方法。
CN201810416195.6A 2018-05-03 2018-05-03 一种硅通孔结构及其制备方法 Pending CN108461465A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810416195.6A CN108461465A (zh) 2018-05-03 2018-05-03 一种硅通孔结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810416195.6A CN108461465A (zh) 2018-05-03 2018-05-03 一种硅通孔结构及其制备方法

Publications (1)

Publication Number Publication Date
CN108461465A true CN108461465A (zh) 2018-08-28

Family

ID=63215164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810416195.6A Pending CN108461465A (zh) 2018-05-03 2018-05-03 一种硅通孔结构及其制备方法

Country Status (1)

Country Link
CN (1) CN108461465A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081632A (zh) * 2019-12-12 2020-04-28 联合微电子中心有限责任公司 一种减小热应力的硅通孔结构及其制造方法
CN114910101A (zh) * 2022-04-29 2022-08-16 清华大学 多模式薄膜传感器的晶圆级集成方法及电子产品
US11605652B2 (en) 2019-05-21 2023-03-14 Au Optronics Corporation Array substrate

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483149A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种硅通孔互连结构的制备方法
CN101483150A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种加工硅通孔互连结构的工艺方法
CN102034756A (zh) * 2009-09-29 2011-04-27 中芯国际集成电路制造(上海)有限公司 图像传感器的互连封装方法
CN102130042A (zh) * 2010-12-14 2011-07-20 北京大学 一种通孔互连结构的制作方法
CN102337541A (zh) * 2011-09-23 2012-02-01 中国科学院上海微系统与信息技术研究所 一种制作锥形穿硅通孔时采用的刻蚀方法
CN102738112A (zh) * 2011-04-07 2012-10-17 欣兴电子股份有限公司 封装基板及其制法
CN103700595A (zh) * 2013-12-17 2014-04-02 中国电子科技集团公司第五十八研究所 一种晶圆级高深宽比tsv封装基板制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483149A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种硅通孔互连结构的制备方法
CN101483150A (zh) * 2009-02-13 2009-07-15 华中科技大学 一种加工硅通孔互连结构的工艺方法
CN102034756A (zh) * 2009-09-29 2011-04-27 中芯国际集成电路制造(上海)有限公司 图像传感器的互连封装方法
CN102130042A (zh) * 2010-12-14 2011-07-20 北京大学 一种通孔互连结构的制作方法
CN102738112A (zh) * 2011-04-07 2012-10-17 欣兴电子股份有限公司 封装基板及其制法
CN102337541A (zh) * 2011-09-23 2012-02-01 中国科学院上海微系统与信息技术研究所 一种制作锥形穿硅通孔时采用的刻蚀方法
CN103700595A (zh) * 2013-12-17 2014-04-02 中国电子科技集团公司第五十八研究所 一种晶圆级高深宽比tsv封装基板制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11605652B2 (en) 2019-05-21 2023-03-14 Au Optronics Corporation Array substrate
CN111081632A (zh) * 2019-12-12 2020-04-28 联合微电子中心有限责任公司 一种减小热应力的硅通孔结构及其制造方法
CN114910101A (zh) * 2022-04-29 2022-08-16 清华大学 多模式薄膜传感器的晶圆级集成方法及电子产品
CN114910101B (zh) * 2022-04-29 2024-04-23 清华大学 多模式薄膜传感器的晶圆级集成方法及电子产品

Similar Documents

Publication Publication Date Title
Nguyen et al. Through-wafer copper electroplating for three-dimensional interconnects
CN101066004B (zh) 具有被导电材料填充的通孔的基板的制造方法
CN103608913B (zh) 多孔基板中的通孔
US7932175B2 (en) Method to form a via
CN101483149B (zh) 一种硅通孔互连结构的制备方法
US7507637B2 (en) Method of manufacturing wafer level stack package
JP4035034B2 (ja) 半導体装置およびその製造方法
CN104025225B (zh) 储能结构、制造用于储能结构的支承结构的方法及包含储能结构的微电子组件和系统
CN110121766A (zh) 在混合键合半导体器件中形成引线的方法
CN108461465A (zh) 一种硅通孔结构及其制备方法
CN102246292A (zh) 在用于3d封装的晶片中电镀晶片贯通孔的方法
CN103779351B (zh) 三维封装结构及其制造方法
CN103474394B (zh) 免金属cmp的tsv工艺方法
CN103474365A (zh) 一种半导体封装方法
JP5708762B2 (ja) 貫通電極基板の製造方法
EP4086940A2 (en) Superconducting through substrate vias
CN112151496B (zh) 一种内嵌电感的tsv结构及其制备方法
CN112466842B (zh) 一种多功能tsv结构及其制备方法
JP5453763B2 (ja) 貫通電極基板の製造方法
WO2021253513A1 (zh) 一种用于三维集成电路封装的硅通孔结构及其制造方法
CN110379766B (zh) 一种倒金字塔型硅通孔垂直互联结构及制备方法
CN107424978A (zh) 一种化合物半导体层间介电导线及其制备方法
CN106252276A (zh) 基于tsv技术开关矩阵射频单元的制造方法
CN105405821A (zh) 一种晶圆级tsv封装结构及封装工艺
CN111933575A (zh) 穿硅通孔制造

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180828

WD01 Invention patent application deemed withdrawn after publication