CN112151496B - 一种内嵌电感的tsv结构及其制备方法 - Google Patents

一种内嵌电感的tsv结构及其制备方法 Download PDF

Info

Publication number
CN112151496B
CN112151496B CN202010944507.8A CN202010944507A CN112151496B CN 112151496 B CN112151496 B CN 112151496B CN 202010944507 A CN202010944507 A CN 202010944507A CN 112151496 B CN112151496 B CN 112151496B
Authority
CN
China
Prior art keywords
layer
tsv
copper
inductor
metal contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010944507.8A
Other languages
English (en)
Other versions
CN112151496A (zh
Inventor
朱宝
陈琳
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202010944507.8A priority Critical patent/CN112151496B/zh
Publication of CN112151496A publication Critical patent/CN112151496A/zh
Application granted granted Critical
Publication of CN112151496B publication Critical patent/CN112151496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Abstract

本发明公开了一种内嵌电感的TSV结构及其制备方法。在硅衬底中刻蚀形成通孔，在通孔内部交替沉积屏蔽介质和金属电极，其中电感由多层以S形相连接的金属电极构成；在电感表面依次沉积隔离介质、铜扩散阻挡层和铜籽晶层，并电镀铜金属层，其中铜扩散阻挡层、铜籽晶层和铜金属层构成TSV互连结构，用于连通上下芯片。TSV结构不仅充当芯片之间垂直互连的导电通道，同时还作为电感的基底，有效增大了电感值。

Description

一种内嵌电感的TSV结构及其制备方法
技术领域
本发明属于集成电路封装领域，具体涉及一种内嵌电感的TSV结构及其制备方法。
背景技术
随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素。为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术。其中三维封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被广泛应用于各种高速电路以及小型化系统中。硅通孔(TSV)技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出许多垂直互连TSV结构来实现不同芯片之间的电互连。TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，是目前电子封装技术中最引人注目的一种技术。
然而目前所制备的TSV结构，其功能局限在作为上下芯片之间的互连通道，并没有其它的功能。由于TSV结构具有较大的深宽比，所以具有较大的比表面积，这是制备高数值电感的良好基底。作为集成电路中一种重要的无源器件，电感可以用于制作滤波器和震荡器，这些器件都需要高电感值。
发明内容
本发明公开一种内嵌电感的TSV结构，包括：硅衬底，其形成有通孔；电感，由多层以S形相连接的金属电极构成，覆盖所述通孔表面；各层金属电感之间形成有屏蔽介质，且所述电感与所述通孔表面间形成有屏蔽介质；
TSV互连结构，包括铜扩散阻挡层、第一铜籽晶层以及铜金属层，形成在所述通孔的侧壁，其中，所述第一铜籽晶层覆盖所述铜扩散阻挡层表面；所述铜金属层覆盖所述第一铜籽晶层表面，并完全填充所述通孔；
第一隔离介质，形成在所述电感与所述TSV互连结构之间；
第一沟槽结构，贯穿所述第一隔离介质和各层金属电极和屏蔽介质，使底层金属电极漏出；第二沟槽结构，贯穿所述第一隔离介质，使顶层金属电极漏出；
电感的第一端金属接触，包括覆盖所述第一沟槽结构表面的第一粘附层，覆盖所述第一粘附层的第二铜籽晶层，以及覆盖所述第二铜籽晶层的第一端金属接触凸点；电感的第二端金属接触，包括覆盖所述第二沟槽结构表面的第一粘附层，覆盖所述第一粘附层的第二铜籽晶层，以及覆盖所述第二铜籽晶层的第二端金属接触凸点；
第二隔离介质，覆盖除TSV互连结构底部外的所述硅衬底的背面；
TSV互连结构的顶部金属接触，包括第一粘附层，第二铜籽晶层，和顶部金属接触凸点，覆盖所述TSV互连结构的顶部；TSV互连结构的底部金属接触，包括第二粘附层，第三铜籽晶层，和底部金属接触凸点，覆盖所述TSV互连结构的底部。
本发明的内嵌电感的TSV结构中，所述屏蔽介质为SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种。
本发明的内嵌电感的TSV结构中，所述金属电极为TaN、TiN、WN、MoN、Ni和Ru的至少一种。
本发明还公开一种内嵌电感的TSV结构制备方法，包括以下步骤：
刻蚀硅衬底形成硅盲孔，并在所述硅盲孔表面交替沉积多层屏蔽介质和金属电极，所述金属电极以S形相连接形成电感；
在上述结构表面形成第一隔离介质，并依次形成铜扩散阻挡层、第一铜籽晶层和铜金属层，其中，所述铜金属层完全填充所述硅盲孔内部间隙，所述铜扩散阻挡层、所述第一铜籽晶层和所述铜金属层构成TSV互连结构；
光刻、刻蚀形成第一沟槽结构和第二沟槽结构，其中，第一沟槽结构贯穿所述第一隔离介质和各层金属电极和屏蔽介质，使底层金属电极漏出，第二沟槽结构贯穿所述第一隔离介质，使顶层金属电极漏出；
在所述第一沟槽结构和所述第二沟槽结构中分别形成电感的第一端金属接触和第二端金属接触，同时在所述TSV互连结构的顶部形成TSV互连结构的顶部金属接触；
减薄硅衬底形成通孔，形成第二隔离介质，使其覆盖除TSV互连结构底部外的硅衬底的背面；在所述TSV互连结构的底部形成TSV互连结构的底部金属接触。
本发明的内嵌电感的TSV结构制备方法中，优选为，形成电感的第一端金属接触和第二端金属接触，以及TSV互连结构的顶部金属接触的步骤包括：
在所述第一沟槽结构和所述第二沟槽结构内部依次沉积第一粘附层和第二铜籽晶层，而且第二铜籽晶层完全填充所述第一沟槽结构和所述第二沟槽结构；
在第二铜籽晶层表面生长一层Ni薄膜，采用光刻和刻蚀工艺形成电感的第一端金属接触和第二端金属接触以及TSV互连结构的顶部金属接触的图案；
采用电镀工艺在第二铜籽晶层表面电镀形成CuSn材料；刻蚀去除所述Ni薄膜、部分所述第二铜籽晶层和部分所述第一粘附层，从而分别形成电感的第一端金属接触凸点和第二端金属接触凸点以及TSV互连结构的顶部金属接触凸点。
本发明的内嵌电感的TSV结构制备方法中，优选为，所述屏蔽介质为SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种。
本发明的内嵌电感的TSV结构制备方法中，优选为，所述金属电极为TaN、TiN、WN、MoN、Ni和Ru的至少一种。
附图说明
图1是内嵌电感的TSV结构制备方法的流程图。
图2-17是内嵌电感的TSV结构制备方法各步骤的结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。
以下结合附图2-17和实施例对本发明的技术方案做进一步的说明。图1是内嵌电感的TSV结构制备方法的流程图，图2-17示出了内嵌电感的TSV结构制备方法各步骤的结构示意图。如图1所示，具体制备步骤为：
步骤S1：刻蚀形成硅盲孔并在其表面交替沉积多层屏蔽介质和金属电极，形成电感。首先在硅衬底200上表面旋涂光刻胶，并通过曝光和显影工艺形成硅盲孔图案；然后以光刻胶为掩膜，通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，从而在硅衬底200上形成硅盲孔，所得结构如图2所示。
接着采用物理气相沉积方法在硅盲孔内部沉积第一层SiO2薄膜201、第一层金属Ni薄膜202和第二层SiO2薄膜201，其中SiO2薄膜201作为屏蔽介质，金属Ni薄膜202作为金属电极，所得结构如图3所示。
随后采用光刻和刻蚀工艺去除右侧部分第二层SiO2薄膜201，所得结构如图4所示。
进一步，采用物理气相沉积工艺在上述结构表面依次沉积第二层金属Ni薄膜202和第三层SiO2薄膜201，其中第一层金属Ni薄膜和第二层金属Ni薄膜在右侧连接到一起，所得结构如图5所示。
进一步，采用光刻和刻蚀工艺去除左侧部分第三层SiO2薄膜201和第二层金属Ni薄膜202，所得结构如图6所示。
进一步，采用物理气相沉积工艺在上述结构表面生长第三层金属Ni薄膜202，所得结构如图7所示。
最后采用光刻和蚀刻工艺去除左侧第二层SiO2薄膜201表面的第三层金属Ni薄膜202，从而左侧第二层SiO2薄膜201和第三层金属Ni薄膜202相连接，所得结构如图8所示。三层金属Ni薄膜以S形相连接并构成电感。
在本实施方式中采用SiO2薄膜作为屏蔽介质，Ni薄膜作为金属电极，但是本发明并不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为屏蔽介质；可以选择TaN、TiN、WN、MoN、Ni和Ru的至少一种作为金属电极。屏蔽介质和金属电极的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。此外，在本实施方式中，沉积三层金属电极并以S形连接构成电感，但是本发明不限定于此，可以根据所需求的电感值沉积所需要的层数。
步骤S2：在电感表面依次形成第一隔离介质、铜扩散阻挡层、第一铜籽晶层和铜金属层。首先采用化学沉积工艺在上述结构表面沉积一层SiO2薄膜作为第一隔离介质203；然后采用物理气相沉积工艺在第一隔离介质203表面依次沉积一层TaN薄膜和一层金属Co薄膜，分别作为铜扩散阻挡层204和第一铜籽晶层205；接着在铜籽晶层Co薄膜表面电镀金属铜材料作为铜金属层206，其中铜金属层206完全填充硅盲孔内部间隙，所得结构如图9所示。铜扩散阻挡层204、第一铜籽晶层205和铜金属层206构成TSV互连结构，用于垂直互连上下芯片。在本发明中采用SiO2薄膜作为第一隔离介质、TaN薄膜作为铜扩散阻挡层、金属Co作为铜籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第一隔离介质；可以选择可以选择TiN、TaN、ZrN、TiWN、MnSiO3中的至少一种作为铜扩散阻挡层；可以选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为铜籽晶层。
步骤S3：形成电感的两端金属接触以及TSV互连结构的顶部金属接触。首先采用化学机械抛光的方法去除顶部铜金属层206、第一铜籽晶层205和铜扩散阻挡层204，使得铜金属层206与第一隔离介质203齐平，所得结构如图10所示。
然后采用光刻和刻蚀工艺去除左侧部分第一隔离介质203和第二层SiO2薄膜201，从而露出第一层金属Ni薄膜202，形成第一沟槽结构；接着采用光刻和刻蚀工艺去除右侧部分第一隔离介质203，从而露出第三层金属Ni薄膜202，形成第二沟槽结构，所得结构如图11所示。
随后采用物理气相沉积工艺在第一和第二沟槽结构内部依次沉积一层Ti薄膜和一层Cu薄膜，分别作为第一粘附层207和第二铜籽晶层208，而且第二铜籽晶层208完全填充第一和第二沟槽结构，所得结构如图12所示。
进一步，采用物理气相沉积工艺在第二铜籽晶层208表面生长一层Ni薄膜209；接着采用光刻和刻蚀工艺形成电感的第一端和第二端金属接触以及TSV互连结构的顶部金属接触的图案，所得结构如图13所示。
进一步，以Cu薄膜为籽晶层，采用电镀工艺在其表面电镀CuSn材料，所得结构如图14所示；随后通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻去除Ni薄膜209、部分第二铜籽晶层208和部分第一粘附层207，从而分别形成电感的第一端金属接触凸点210和第二端金属接触凸点211以及TSV互连结构的顶部金属接触凸点212，所得结构如图15所示。在本发明中采用Ti薄膜作为第一粘附层，金属Cu薄膜作为第二铜籽晶层，但是本发明不限定于此，可以选择Ti、Ta中的至少一种作为第一粘附层；可以选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为第二铜籽晶层。第一粘附层和第二铜籽晶层的制备方法也可以选择化学气相沉积、电子束蒸发、脉冲激光沉积等工艺。
步骤S4：减薄硅衬底形成贯通硅衬底的TSV结构并形成TSV互连结构的底部金属接触。首先然后采用机械磨削加化学机械抛光的方法去除底部部分硅衬底200、部分SiO2薄膜201、部分金属Ni薄膜202、部分第一隔离介质203、部分铜扩散阻挡层204、部分第一铜籽晶层205、部分铜金属层206，直至获得所需厚度的硅衬底，而且硅盲孔上下贯通形成TSV，所得结构如图16所示。
然后采用化学气相沉积工艺在TSV结构的下表面沉积一层Si3N4薄膜作为第二隔离介质213，然后采用光刻和刻蚀工艺形成第二隔离介质213的图案，也就是第二隔离介质213只覆盖除了TSV互连结构(即铜扩散阻挡层204、第一铜籽晶层205以及铜金属层206)底部的其它区域。最后采用与形成TSV互连结构的顶部金属接触相同的工艺，在裸露的TSV互连结构底部依次沉积Ti薄膜和Cu薄膜，以及电镀CuSn材料，分别作为第二粘附层214、第三铜籽晶层215和底部金属接触凸点216，所得结构如图17所示。在本发明中采用Si3N4薄膜作为第二隔离介质，Ti薄膜作为第二粘附层，金属Cu薄膜作为第三铜籽晶层，但是本发明不限定于此，可以选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种作为第二隔离介质；可以选择Ti、Ta中的至少一种作为第二粘附层；可以选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种作为第三铜籽晶层。第二粘附层和第三铜籽晶层的制备方法也可以选择化学气相沉积、电子束蒸发、脉冲激光沉积等工艺。
如图17所示，该内嵌电感的TSV结构包括：
硅衬底200，形成有通孔；
多层SiO2薄膜201以及金属Ni薄膜202，其中，第一层屏蔽介质201覆盖TSV表面，各层SiO2薄膜201和金属Ni薄膜202交替堆叠在TSV的表面；各层金属Ni薄膜202以S形进行连接，构成电感。
第一隔离介质203、铜扩散阻挡层204、第一铜籽晶层205以及铜金属层206、第二隔离介质213，其中第一隔离介质203覆盖顶层金属Ni薄膜202和部分第二层SiO2薄膜201表面；铜扩散阻挡层204覆盖第一隔离介质203的侧壁；第一铜籽晶层205覆盖铜扩散阻挡层204表面；铜金属层206覆盖第一铜籽晶层205表面，并完全填充TSV；第二隔离介质213覆盖硅衬底200的背面、各层SiO2薄膜201的下表面、各层金属Ni薄膜202的下表面以及第一隔离介质203的下表面。为了引出第一层金属Ni薄膜202，TSV多功能结构上表面的第一隔离介质203和第二层金属Ni薄膜202在左侧的第一层金属Ni薄膜202表面形成第一沟槽结构；为了引出顶层金属电极202，TSV多功能结构上表面的第一隔离介质203在右侧的顶层金属Ni薄膜202表面形成第二沟槽结构。铜扩散阻挡层204、第一铜籽晶层205以及铜金属层206构成TSV互连结构，用于垂直互连上下芯片。
电感的第一端金属接触，包括覆盖第一沟槽结构表面的第一粘附层207，覆盖第一粘附层207的第二铜籽晶层208，以及覆盖第二铜籽晶层208的第一端金属接触凸点210；电感101的第二端金属接触，包括覆盖第二沟槽结构的第一粘附层207，覆盖第一粘附层207的第二铜籽晶层208，以及覆盖第二铜籽晶层208的第二端金属接触凸点211。
TSV互连结构的顶部金属接触，包括覆盖铜扩散阻挡层204、第一铜籽晶层205以及铜金属层206上表面的第一粘附层207，覆盖第一粘附层207的第二铜籽晶层208，以及覆盖第二铜籽晶层208的顶部金属接触凸点212；
TSV互连结构的底部金属接触，包括覆盖铜扩散阻挡层204、第一铜籽晶层205以及铜金属层206下表面的第二粘附层214，覆盖第二粘附层214的第三铜籽晶层215，以及覆盖第三铜籽晶层215的底部金属接触凸点216。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

Claims (7)

1.一种内嵌电感的TSV结构，其特征在于，
包括：
硅衬底(200)，其形成有通孔；
电感，由多层以S形相连接的金属电极构成，覆盖所述通孔表面；各层金属电感之间形成有屏蔽介质，且所述电感与所述通孔表面间形成有屏蔽介质；
TSV互连结构，包括铜扩散阻挡层(204)、第一铜籽晶层(205)以及铜金属层(206)，形成在所述通孔的侧壁，其中，所述第一铜籽晶层(205)覆盖所述铜扩散阻挡层(204)表面；所述铜金属层(206)覆盖所述第一铜籽晶层(205)表面，并完全填充所述通孔；
第一隔离介质(203)，形成在所述电感与所述TSV互连结构之间；
第一沟槽结构，贯穿所述第一隔离介质(203)和各层金属电极和屏蔽介质，使底层金属电极漏出；第二沟槽结构，贯穿所述第一隔离介质(203)，使顶层金属电极漏出；
电感的第一端金属接触，包括覆盖所述第一沟槽结构表面的第一粘附层(207)，覆盖所述第一粘附层(207)的第二铜籽晶层(208)，以及覆盖所述第二铜籽晶层(208)的第一端金属接触凸点(210)；
电感的第二端金属接触，包括覆盖所述第二沟槽结构表面的第一粘附层(207)，覆盖所述第一粘附层(207)的第二铜籽晶层(208)，以及覆盖所述第二铜籽晶层(208)的第二端金属接触凸点(211)；
第二隔离介质(213)，覆盖除TSV互连结构底部外的所述硅衬底(200)的背面；
TSV互连结构的顶部金属接触，包括第一粘附层(207)，第二铜籽晶层(208，和顶部金属接触凸点(212)，覆盖所述TSV互连结构的顶部；
TSV互连结构的底部金属接触，包括第二粘附层(214)，第三铜籽晶层(215)，和底部金属接触凸点(216)，覆盖所述TSV互连结构的底部。
2.根据权利要求1所述的内嵌电感的TSV结构，其特征在于，
所述屏蔽介质为SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种。
3.根据权利要求1所述的内嵌电感的TSV结构，其特征在于，
所述金属电极为TaN、TiN、WN、MoN、Ni和Ru的至少一种。
4.一种内嵌电感的TSV结构制备方法，其特征在于，
包括以下步骤：
刻蚀硅衬底(200)形成硅盲孔，并在所述硅盲孔表面交替沉积多层屏蔽介质和金属电极，所述金属电极以S形相连接形成电感；
在上述结构表面形成第一隔离介质(203)，并依次形成铜扩散阻挡层(204)、第一铜籽晶层(205)和铜金属层(206)，其中，所述铜金属层(206)完全填充所述硅盲孔内部间隙，所述铜扩散阻挡层(204)、所述第一铜籽晶层(205)和所述铜金属层(206)构成TSV互连结构；
光刻、刻蚀形成第一沟槽结构和第二沟槽结构，其中，第一沟槽结构贯穿所述第一隔离介质和各层金属电极和屏蔽介质，使底层金属电极漏出，第二沟槽结构贯穿所述第一隔离介质，使顶层金属电极漏出；
在所述第一沟槽结构和所述第二沟槽结构中分别形成电感的第一端金属接触和第二端金属接触，同时在所述TSV互连结构的顶部形成TSV互连结构的顶部金属接触；
减薄硅衬底形成通孔，形成第二隔离介质(213)，使其覆盖除TSV互连结构底部外的所述硅衬底(200)的背面；
在所述TSV互连结构的底部形成TSV互连结构的底部金属接触。
5.根据权利要求4所述的内嵌电感的TSV结构制备方法，其特征在于，
形成电感的第一端金属接触和第二端金属接触，以及TSV互连结构的顶部金属接触的步骤包括：
在所述第一沟槽结构和所述第二沟槽结构内部依次沉积第一粘附层(207)和第二铜籽晶层(208)，而且第二铜籽晶层(208)完全填充所述第一沟槽结构和所述第二沟槽结构；
在第二铜籽晶层(208)表面生长一层Ni薄膜(209)，采用光刻和刻蚀工艺形成电感的第一端金属接触和第二端金属接触以及TSV互连结构的顶部金属接触的图案；
采用电镀工艺在第二铜籽晶层(208)表面电镀形成CuSn材料；刻蚀去除所述Ni薄膜(209)、部分所述第二铜籽晶层(208)和部分所述第一粘附层(207)，从而分别形成电感的第一端金属接触凸点(210)和第二端金属接触凸点(211)以及TSV互连结构的顶部金属接触凸点(212)。
6.根据权利要求4所述的内嵌电感的TSV结构制备方法，其特征在于，
所述屏蔽介质为SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种。
7.根据权利要求4所述的内嵌电感的TSV结构制备方法，其特征在于，
所述金属电极为TaN、TiN、WN、MoN、Ni和Ru的至少一种。
CN202010944507.8A 2020-09-10 2020-09-10 一种内嵌电感的tsv结构及其制备方法 Active CN112151496B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010944507.8A CN112151496B (zh) 2020-09-10 2020-09-10 一种内嵌电感的tsv结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010944507.8A CN112151496B (zh) 2020-09-10 2020-09-10 一种内嵌电感的tsv结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112151496A CN112151496A (zh) 2020-12-29
CN112151496B true CN112151496B (zh) 2022-04-08

Family

ID=73890877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010944507.8A Active CN112151496B (zh) 2020-09-10 2020-09-10 一种内嵌电感的tsv结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112151496B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115802882A (zh) * 2021-09-10 2023-03-14 长鑫存储技术有限公司 半导体结构的形成方法及半导体结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683318A (zh) * 2012-05-25 2012-09-19 无锡纳能科技有限公司 硅电容器内部多层电极连接结构及连接方法
CN103155098A (zh) * 2010-10-05 2013-06-12 国际商业机器公司 用于提高可靠性的具有浮置导电板的3d过孔电容器
CN103367312A (zh) * 2011-12-27 2013-10-23 马克西姆综合产品公司 具有集成在其中的沟槽电容器结构的半导体装置
CN111095450A (zh) * 2018-08-21 2020-05-01 深圳市为通博科技有限责任公司 电容器及其加工方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2839811A1 (fr) * 2002-05-15 2003-11-21 St Microelectronics Sa Condensateur en tranchees dans un substrat avec deux electrodes flottantes et independantes du substrat
US9123706B2 (en) * 2011-12-21 2015-09-01 Intel Corporation Electroless filled conductive structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103155098A (zh) * 2010-10-05 2013-06-12 国际商业机器公司 用于提高可靠性的具有浮置导电板的3d过孔电容器
CN103367312A (zh) * 2011-12-27 2013-10-23 马克西姆综合产品公司 具有集成在其中的沟槽电容器结构的半导体装置
CN102683318A (zh) * 2012-05-25 2012-09-19 无锡纳能科技有限公司 硅电容器内部多层电极连接结构及连接方法
CN111095450A (zh) * 2018-08-21 2020-05-01 深圳市为通博科技有限责任公司 电容器及其加工方法

Also Published As

Publication number Publication date
CN112151496A (zh) 2020-12-29

Similar Documents

Publication Publication Date Title
CN111769097B (zh) 一种用于三维互连的硅通孔结构及其制造方法
JP5591780B2 (ja) 自己整合ウェハまたはチップ構造の製造方法
CN101091243B (zh) 单掩模通孔的方法和装置
US5196377A (en) Method of fabricating silicon-based carriers
US20050224921A1 (en) Method for bonding wafers to produce stacked integrated circuits
TWI447850B (zh) 直通基材穿孔結構及其製造方法
US20220375840A1 (en) Manufacture of electronic chips
CN112151496B (zh) 一种内嵌电感的tsv结构及其制备方法
CN112466846B (zh) 一种tsv结构及其制备方法
CN112018071B (zh) 一种多功能tsv结构及其制备方法
JP2004247549A (ja) 配線基板の作製方法および多層配線基板の作製方法
CN112466842B (zh) 一种多功能tsv结构及其制备方法
CN111769077B (zh) 一种用于三维集成电路封装的硅通孔结构及其制造方法
CN111769075B (zh) 一种用于系统级封装的tsv无源转接板及其制造方法
KR100763760B1 (ko) 반도체 소자 제조 방법
CN112466841B (zh) 一种内嵌电容器的tsv结构及其制备方法
CN113035797B (zh) 封装结构及其制造方法
CN113035810B (zh) 硅通孔结构、封装结构及其制造方法
CN112466840B (zh) 一种tsv结构及其制备方法
CN112466839B (zh) 一种锗硅-硅通孔结构及其制备方法
CN113035809B (zh) 硅通孔结构、封装结构及其制造方法
CN113035811B (zh) 硅通孔结构、封装结构及其制造方法
CN112466845B (zh) 一种硅通孔结构及其制备方法
CN113035829B (zh) Tsv无源转接板及其制造方法
CN112435984B (zh) 半导体衬底、制备方法以及电子元器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant