CN112466846B - 一种tsv结构及其制备方法 - Google Patents

一种tsv结构及其制备方法 Download PDF

Info

Publication number
CN112466846B
CN112466846B CN202011329699.8A CN202011329699A CN112466846B CN 112466846 B CN112466846 B CN 112466846B CN 202011329699 A CN202011329699 A CN 202011329699A CN 112466846 B CN112466846 B CN 112466846B
Authority
CN
China
Prior art keywords
layer
copper
metal
substrate structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011329699.8A
Other languages
English (en)
Other versions
CN112466846A (zh
Inventor
朱宝
陈琳
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202011329699.8A priority Critical patent/CN112466846B/zh
Publication of CN112466846A publication Critical patent/CN112466846A/zh
Application granted granted Critical
Publication of CN112466846B publication Critical patent/CN112466846B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种TSV结构及其制备方法，所述TSV结构包括：衬底结构；通孔结构，所述通孔结构设置在所述衬底结构内部并上下贯穿所述衬底结构；嵌入层，所述嵌入层设置在所述通孔结构内壁并插入所述衬底结构内部；化合物层，所述化合物层设置在所述通孔结构内壁，所述化合物层与所述嵌入层的接触部位设置有反应生成层；金属互连结构，所述金属互连结构设置在所述通孔结构内壁；其中，所述金属互连结构顶端设置有顶部金属接触层，所述金属互连结构底端设置有底部金属接触层，本发明的TSV结构不仅能够实现芯片之间的快速互连，而且具有良好的散热效果，有效提高了TSV结构的性能。

Description

一种TSV结构及其制备方法
技术领域
本发明涉及集成电路技术领域，尤其涉及一种TSV结构及其制备方法。
背景技术
随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素。
为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术，其中三维封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被广泛应用于各种高速电路以及小型化系统中。
硅通孔(Through Silicon Vias,TSV)技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出许多垂直互连TSV结构来实现不同芯片之间的电互连。TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，是目前电子封装技术中最引人注目的一种技术。
然而随着三维封装技术的不断发展，TSV的横向尺寸不断缩小，使得TSV的截面积减小，这意味着填充TSV的金属铜材料的电阻增大，从而流过TSV的电流所产生的热量增加，而且TSV的基底材料是硅，导致TSV内部所产生的热量无法通过硅基底快速、有效地散发出去，影响整个TSV结构的散热效果
因此，有必要提供一种新型的TSV结构及其制备方法以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种TSV结构及其制备方法，制备得到的TSV结构不仅能够实现芯片之间的快速互连，而且具有良好的散热效果。
为实现上述目的，本发明的所述一种TSV结构，包括：
衬底结构；
通孔结构，所述通孔结构设置在所述衬底结构内部并上下贯穿所述衬底结构；
嵌入层，所述嵌入层设置在所述通孔结构内壁并插入所述衬底结构内部；
化合物层，所述化合物层设置在所述通孔结构内壁，所述化合物层与所述嵌入层的接触部位设置有反应生成层；
金属互连结构，所述金属互连结构设置在所述通孔结构内壁；
其中，所述金属互连结构顶端设置有顶部金属接触层，所述金属互连结构底端设置有底部金属接触层。
本发明的有益效果在于：在上述的TSV结构中，通过金属互连结构上下两端的顶部金属接触层和底部金属接触层，使得整个TSV结构能够实现堆叠芯片的垂直互连，同时衬底结构中设置的多个嵌入层的导热率远大于衬底结构的导热率，从而显著提高TSV结构的散热效果，同时化合物层和反应生成层具有较高的导热率，进一步提高了TSV结构的散热效果。
进一步地，所述化合物层表面还设置有第一隔离介质，所述金属互连结构设置在所述第一隔离介质表面。其有益效果在于：第一隔离介质将金属互连结构和衬底结构之间隔离开来，保证了金属互连结构的性能稳定性。
进一步地，所述金属互连结构包括铜扩散阻挡层、铜籽晶层和铜金属层，所述铜籽晶层设置在所述铜扩散阻挡层表面，所述铜金属层设置在所述铜籽晶层表面。
进一步地，所述铜扩散阻挡层的高度、所述铜籽晶层的高度和所述铜金属层的高度均不超过所述第一隔离介质的高度。其有益效果在于：在保证金属互连结构性能的同时，通过降低铜扩散阻挡层的高度、所述铜籽晶层的高度和所述铜金属层的高度，不仅使得金属互连结构顶部表面平整，结构稳定，而且使得铜扩散阻挡层、铜籽晶层和铜金属层材料减少，有效节约了用料成本。
进一步地，所述顶部金属接触层包括覆盖在所述铜扩散阻挡层顶端、所述铜籽晶层顶端和所述铜金属层顶端的第一粘附层，所述第一粘附层表面设置有第一籽晶层，所述第一籽晶层顶端表面设置有顶部金属接触凸点，所述底部金属接触层包括覆盖在所述铜扩散阻挡层底端、所述铜籽晶层底端和所述铜金属层底端的第二粘附层，所述第二粘附层底部设置有第二籽晶层，所述第二籽晶层底部设置有底部金属接触凸点。其有益效果在于：顶部金属接触层和底部金属接触层分别设置在金属互连结构的上下两端，通过顶部金属接触凸点和底部金属接触凸点，以实现整个TSV结构与外部芯片之间的导通连接。
进一步地，所述衬底结构底部还设置有第二隔离介质，所述第二隔离介质表面设置有位于所述金属互连结构底部的底部凹槽，所述第一粘附层设置在所述底部凹槽内部。其有益效果在于：第二隔离介质对衬底结构底部起到保护作用，通过第一隔离介质和第二隔离介质的隔离作用，使得整个衬底结构与外部隔绝，对衬底结构起到了保护作用，保证了整个TSV结构的性能稳定。
本发明还提供了一种TSV结构的制备方法，包括如下步骤：
S1、选择衬底结构，并在所述衬底结构表面刻蚀形成盲孔结构，向所述盲孔结构中注入离子材料并进行初次退火处理，以在所述盲孔结构内壁形成多层嵌入层；
S2、在所述盲孔结构内壁生长一层中间层，并退火处理使得所述中间层分别与衬底结构和所述嵌入层反应生成化合物层与反应生成层；
S3、在所述盲孔结构内壁生成一层第一隔离介质，并在所述第一隔离介质表面形成金属互连结构；
S4、在所述金属互连结构顶端制备形成顶部金属接触层；
S5、减薄所述衬底结构底部使得所述盲孔结构贯穿所述衬底结构以形成通孔结构，并在所述衬底结构底部形成位于所述金属互连结构底部的底部金属接触层。
本方法的有益效果在于：通过在衬底结构内部形成多层嵌入层、并通过反应分别生成化合物层和反应生成层，而嵌入层、化合物层和反应生成层相较于衬底结构具有更高的导热率，使得整个TSV结构的散热性能提高。
进一步地，所述步骤S1的过程包括：
S11、选择硅衬底作为衬底结构，并在所述衬底结构表面定义出盲孔结构的图形；
S12、根据所述图形对所述衬底结构进行刻蚀以得到所述盲孔结构；
S13、采用离子注入方式向所述盲孔结构中注入碳离子，以使得碳离子在所述盲孔结构内向下扩散；
S14、降低所述碳离子的能量，并将降低能量后的所述碳离子再次注入到所述盲孔结构内部，重复注入过程并在每次注入时降低碳离子的能量，对衬底结构进行初次退火处理，以在所述盲孔结构内壁形成多层不同深度且插入所述衬底结构的嵌入层。其有益效果在于：通过注入碳离子到盲孔结构之中，从而在盲孔结构内部得到插入衬底结构内的多个嵌入层，通过嵌入层的高导热率以提高TSV结构的散热效果。
进一步地，所述嵌入层在所述盲孔结构内部的深度以及相邻的所述嵌入层之间的间隔均通过所述碳离子的能量和前后两次注入的能量差进行调节。其有益效果在于：根据需要的嵌入层的深度以及相邻嵌入层之间的距离，调节每次注入的碳离子的能量以及相邻两次注入碳离子的能量差，以制备得到满足要求的嵌入层。
进一步地，所述步骤S2的过程包括：
S21、在所述盲孔结构内壁和所述衬底结构顶端表面沉积处理以生长一层金属镍材料作为中间层；
S22、对所述衬底结构进行第二次退火处理，以使得所述中间层分别与所述衬底结构和所述嵌入层产生反应，分别生成化合物层和反应生成层。其有益效果在于：通过上述方式分别制备得到化合物层和反应生成层，使得整个TSV结构的横向尺寸能够恢复到之前的状态，保证了整个TSV结构的稳定性。
进一步地，所述步骤S3的过程包括：
S31、在所述化合物层和反应生成层表面沉积一层第一隔离介质；
S32、在所述第一隔离介质表面由内到外依次沉积一层铜扩散阻挡层和铜籽晶层；
S33、在所述铜籽晶层表面电镀一层铜金属层。
进一步地，所述步骤S4的过程包括：
S41、去除位于所述衬底结构顶部的所述铜金属层、所述铜籽晶层和所述铜扩散阻挡层，使得所述铜金属层的高度、所述铜籽晶层的高度和所述铜扩散阻挡层的高度均不超过所述第一隔离介质的高度；
S42、在所述衬底结构顶部表面、所述铜金属层顶部表面、所述铜籽晶层顶部表面和所述铜扩散阻挡层顶部沉积一层第一粘附层，并在所述第一粘附层表面沉积一层第一籽晶层；
S43、在所述第一籽晶层表面生长一层Ni薄膜作为过渡层，并在所述过渡层表面刻蚀形成位于所述金属互连结构顶端的顶部凹槽；
S44、在所述第一籽晶层表面电镀一层位于所述顶部凹槽内部的金属铜材料作为顶部金属接触凸点。
进一步地，所述步骤S5的过程包括：
S51、去除所述衬底结构底部以及局部化合物层、局部第一隔离介质、局部铜扩散阻挡层、局部铜籽晶层和局部铜金属层，使得所述衬底结构的厚度降低至所需厚度；
S52、在所述衬底结构底部沉积一层第二隔离介质，并在所述第二隔离介质上刻蚀得到位于所述金属互连结构底端的底部凹槽；
S53、在所述金属互连结构底部沉积一层位于所述底部凹槽的第二粘附层，所述第二粘附层覆盖所述铜金属层底部表面、所述铜籽晶层底部表面和所述铜扩散阻挡层底部表面；
S54、在所述第二粘附层底部表面沉积一层第二籽晶层，并在所述第二籽晶层表面电镀一层铜材料作为底部金属接触凸点。
附图说明
图1为本发明实施例的TSV结构的整体结构示意图；
图2为本发明实施例的制备方法的流程示意图；
图3为本发明实施例的制备方法在完成步骤S12后所得结构示意图；
图4为本发明实施例的制备方法在完成步骤S14后所得结构示意图；
图5为本发明实施例的制备方法在完成步骤S21后所得结构示意图；
图6为本发明实施例的制备方法在完成步骤S22后所得结构示意图；
图7为本发明实施例的制备方法在完成步骤S33后所得结构示意图；
图8为本发明实施例的制备方法在完成步骤S41后所得结构示意图；
图9为本发明实施例的制备方法在完成步骤S42后所得结构示意图；
图10为本发明实施例的制备方法在完成步骤S43后所得结构示意图；
图11为本发明实施例的制备方法在完成步骤S44后所得结构示意图；
图12为本发明实施例的制备方法在完成步骤S51后所得结构示意图；
图13为本发明实施例的制备方法在完成步骤S54后所得结构示意图；
图14为本发明实施例的制备方法的步骤S1的流程示意图；
图15为本发明实施例的制备方法的步骤S2的流程示意图；
图16为本发明实施例的制备方法的步骤S3的流程示意图；
图17为本发明实施例的制备方法的步骤S4的流程示意图；
图18为本发明实施例的制备方法的步骤S5的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种TSV结构，如图1所示，包括：
衬底结构200；
通孔结构，所述通孔结构设置在所述衬底结构200内部并上下贯穿所述衬底结构200；
嵌入层201，所述嵌入层201设置在所述通孔结构内壁并插入所述衬底结构200内部；
化合物层202，所述化合物层202设置在所述通孔结构内壁，所述化合物层202与所述嵌入层201的接触部位设置有反应生成层203；
金属互连结构101，所述金属互连结构101设置在所述通孔结构内壁；
其中，所述金属互连结构101顶端设置有顶部金属接触层102，所述金属互连结构101底端设置有底部金属接触层103。
在上述结构中，嵌入层201设置在通孔结构内部且插入衬底结构200内部，所述衬底结构200一般采用硅材料，由于嵌入层201的导热率远大于衬底结构200的导热率，使得整个TSV结构的散热性能大大提高。
进一步的，化合物层202和反应生成层203作为化合物材料，与衬底结构200的硅材料相比具有更大的导热率，并与嵌入层201结合之后使得TSV结构的导热率远大于衬底结构200，有效提高了整个TSV结构的散热性能，对TSV结构起到了良好的保护作用。
在一些实施例中，所述化合物层202表面还设置有第一隔离介质204，所述金属互连结构101设置在所述第一隔离介质204表面，其中，第一隔离介质204用于将衬底结构200和金属互连结构101之间隔离开来，保证金属互连结构101工作的稳定性。
在一些实施例中，所述金属互连结构101包括铜扩散阻挡层205、铜籽晶层206和铜金属层207，所述铜籽晶层206设置在所述铜扩散阻挡层205表面，所述铜金属层207设置在所述铜籽晶层206表面。
在一些实施例中，所述铜扩散阻挡层205的高度、所述铜籽晶层206的高度和所述铜金属层207的高度均不超过所述第一隔离介质204的高度，有效减少了铜扩散阻挡层205、铜籽晶层206和铜金属层207的材料使用，节约成本。
在一些实施例中，所述顶部金属接触层102包括覆盖在所述铜扩散阻挡层205顶端、所述铜籽晶层206顶端和所述铜金属层207顶端的第一粘附层208，所述第一粘附层208表面设置有第一籽晶层209，所述第一籽晶层209顶端表面设置有顶部金属接触凸点210，所述底部金属接触层103包括覆盖在所述铜扩散阻挡层205底端、所述铜籽晶层206底端和所述铜金属层207底端的第二粘附层212，所述第二粘附层212底部设置有第二籽晶层213，所述第二籽晶层213底部设置有底部金属接触凸点214。
在上述方案中，顶部金属接触层102通过顶部金属接触凸点210实现与第一籽晶层209和第一粘附层208的连接，从而使得顶部金属接触凸点210与金属互连结构101之间的导通连接，而底部金属接触层103通过底部金属接触凸点214实现与第二粘附层212和第二籽晶层213的连接，从而使得底部金属接触凸点214与所述金属互连结构101之间导通连接，即顶部金属接触凸点210和底部金属接触凸点214之间相互导通，从而使得整个TSV结构能够实现外部芯片之间的垂直互连。
在一些实施例中，所述衬底结构200底部还设置有第二隔离介质211，所述第二隔离介质211表面设置有位于所述金属互连结构101底部的底部凹槽104，所述第一粘附层设置在所述底部凹槽104内部，第二隔离介质211对于衬底结构200的底部具有良好的隔离保护作用，保证整个TSV结构在工作时性能稳定。
本发明还提供了一种用于上述TSV结构的制备方法，如图2所示，包括如下步骤：
S1、选择衬底结构，并在所述衬底结构表面刻蚀形成盲孔结构，向所述盲孔结构中注入离子材料并进行初次退火处理，以在所述盲孔结构内壁形成多层嵌入层。
在一些实施例中，如图14所示，所述步骤S1的过程包括：
S11、选择硅衬底作为衬底结构，并在所述衬底结构表面定义出盲孔结构的图形。
进一步的，选用硅衬底作为衬底结构200，通过旋涂光刻胶并通过曝光和显影工艺定义出盲孔结构的图形。
S12、根据所述图形对所述衬底结构进行刻蚀以得到所述盲孔结构。
进一步的，根据图形采用深度等离子体刻蚀工艺对硅衬底进行刻蚀形成盲孔结构，所得结构如图3所示。
S13、采用离子注入方式向所述盲孔结构中注入碳离子，以使得碳离子在所述盲孔结构内向下扩散。
在碳离子注入到盲孔结构之后，碳离子会自动向下扩散至一定深度。
S14、降低所述碳离子的能量，并将降低能量后的所述碳离子再次注入到所述盲孔结构内部，重复注入过程并在每次注入时降低碳离子的能量，对衬底结构进行初次退火处理，以在所述盲孔结构内壁形成多层不同深度且插入所述衬底结构的嵌入层。
进一步的，减少注入碳离子的能量并再次向衬底结构200中注入碳离子，由于能量减少，此时碳离子扩散的深度会降低；不断降低注入碳离子的能量并重复前述注入过程，从而在硅盲孔侧壁形成多层位于不同深度的碳离子。随后将衬底结构200放入管式炉中退火，使得所注入的碳离子与衬底结构200的硅材料发生反应生成碳化硅，即嵌入层201，所得结构如图4所示。
本实施方案中对衬底结构200进行刻蚀以得到盲孔结构100时，采用等离子体刻蚀工艺进行处理时采用的等离子体包括CF4、SF6中的至少一种。
需要说明的是，本实施方案中的盲孔结构和通孔结构本质上结构基本相同，盲孔结构是通孔结构未贯穿衬底结构时的状态结构。
在一些实施例中，所述嵌入层在所述盲孔结构内部的深度以及相邻的所述嵌入层之间的间隔均通过所述碳离子的能量和前后两次注入的能量差进行调节。
根据需要，调节碳离子的能量和前后两次注入的能量差，从而控制在盲孔结构100内壁生成的嵌入层201的深度和相邻嵌入层201之间的间距，以满足不同的制备要求。
S2、在所述盲孔结构内壁生长一层中间层，并进行第二次退火处理使得所述中间层分别与衬底结构和所述嵌入层反应生成化合物层与反应生成层。
在一些实施例中，如图15所示，所述步骤S2的过程包括：
S21、在所述盲孔结构内壁和所述衬底结构顶端表面沉积处理以生长一层金属镍材料作为中间层。
采用物理气相沉积工艺在硅盲孔表面生长一层金属镍材料作为中间层300，所得结构如图5所示。
S22、对所述衬底结构进行第二次退火处理，以使得所述中间层分别与所述衬底结构和所述嵌入层产生反应，分别生成化合物层和反应生成层。
将上述结构放入快速热退火炉中进行第二次退火处理，期间金属镍材料会向衬底结构200以及嵌入层201中扩散并与衬底结构200以及嵌入层201反应分别生成硅化镍以及镍硅碳化合物，即化合物层202和反应生成层203，所得结构如图6所示。
需要说明的是，所述中间层300还包括镍、钴、钛、铂中的至少一种。
进一步的，在上述制备过程中，由于当衬底结构200和嵌入层201与中间层300发生反应的时候，中间层会先向衬底结构200或者嵌入层201中扩散然后发生反应，因此反应后的整个TSV结构的横向尺寸可以恢复到生长中间层300之前的尺寸，从而不会影响后续第二隔离介质211和金属互连结构102的横向尺寸和截面积，保证了整个TSV结构具有良好的稳定性。
S3、在所述盲孔结构内壁生成一层第一隔离介质，并在所述第一隔离介质表面形成金属互连结构。
在一些实施例中，如图16所示，所述步骤S3的过程包括：
S31、在所述化合物层和反应生成层表面沉积一层第一隔离介质。
具体的，采用化学气相沉积方法在化合物层202和反应生成层203表面沉积一层SiO2薄膜作为第一隔离介质204。
S32、在所述第一隔离介质表面由内到外依次沉积一层铜扩散阻挡层和铜籽晶层。
具体的，采用物理气相沉积方法在第一隔离介质204表面依次沉积一层TaN薄膜和一层Co薄膜，分别作为铜扩散阻挡层205和铜籽晶层206。
S33、在所述铜籽晶层表面电镀一层铜金属层。
进一步的，在铜籽晶层Co薄膜表面电镀金属铜材料作为铜金属层207，其中铜金属层207完全填充盲孔结构内部间隙，所得结构如图7所示。
需要说明的是，所述第一隔离介质204包括SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种，所述铜扩散阻挡层205包括TiN、TaN、ZrN、TiWN、MnSiO3，所述铜籽晶层206包括Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种。
进一步的，第一隔离介质204、铜扩散阻挡层205和铜籽晶层206的生长方式可以选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种，上述方法均为现有技术中的沉积方法，此处不再赘述。
S4、在所述金属互连结构顶端制备形成顶部金属接触层。
在一些实施例中，如图17所示，所述步骤S4的过程包括：
S41、去除位于所述衬底结构顶部的所述铜金属层、所述铜籽晶层和所述铜扩散阻挡层，使得所述铜金属层的高度、所述铜籽晶层的高度和所述铜扩散阻挡层的高度均不超过所述第一隔离介质的高度。
具体的，采用化学机械抛光的方法去除顶部铜金属层207、铜籽晶层206和铜扩散阻挡层205，使得铜金属层207与第一隔离介质204齐平，所得结构如图8所示。
S42、在所述衬底结构顶部表面、所述铜金属层顶部表面、所述铜籽晶层顶部表面和所述铜扩散阻挡层顶部沉积一层第一粘附层，并在所述第一粘附层表面沉积一层第一籽晶层。
采用物理气相沉积工艺在上述结构的上表面依次沉积一层Ti薄膜和一层Cu薄膜，分别作为第一粘附层208和第一籽晶层209，所得结构如图9所示。
S43、在所述第一籽晶层表面生长一层Ni薄膜作为过渡层，并在所述过渡层表面刻蚀形成位于所述金属互连结构顶端的顶部凹槽。
采用物理气相沉积工艺在Cu薄膜209表面生长一层Ni薄膜作为过渡层301；接着采用光刻和刻蚀工艺形成顶部凹槽104，所得结构如图10所示。
S44、在所述第一籽晶层表面电镀一层位于所述顶部凹槽内部的金属铜材料作为顶部金属接触凸点。
进一步的，以Cu薄膜为第一籽晶层209，采用电镀工艺在第一籽晶层209表面电镀Cu材料，去除过渡层301、部分第一籽晶层209和部分第一粘附层208，从而使得电镀的Cu材料形成顶部金属接触凸点210，所得结构如图11所示。
需要说明的是，所述过渡层301的刻蚀去除方式包括干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻中的至少一种；所述第一粘附层208包括Ti、Ta中的至少一种；所述第一籽晶层209包括Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种。
其中，所述第一粘附层208和第一籽晶层209的制备工艺也可以选择化学气相沉积、电子束蒸发、脉冲激光沉积等工艺，由于上述选择的工艺为现有技术中的工艺，此处不再赘述。
S5、减薄所述衬底结构底部使得所述盲孔结构贯穿所述衬底结构以形成通孔结构，并在所述衬底结构底部形成位于所述金属互连结构底部的底部金属接触层。
在一些实施例中，如图18所示，所述步骤S5的过程包括：
S51、去除所述衬底结构底部以及局部化合物层、局部第一隔离介质、局部铜扩散阻挡层、局部铜籽晶层和局部铜金属层，使得所述衬底结构的厚度降低至所需厚度。
具体的，采用机械磨削加化学机械抛光的方法去除上述结构背面的部分衬底结构200、部分嵌入层201、部分第一隔离介质204、部分铜扩散阻挡层205、部分铜籽晶层206、部分铜金属层207，直至获得所需厚度的衬底结构，而且硅盲孔100上下贯通形成通孔结构，所得结构如图12所示。
S52、在所述衬底结构底部沉积一层第二隔离介质，并在所述第二隔离介质上刻蚀得到位于所述金属互连结构底端的底部凹槽。
具体的，采用化学气相沉积工艺在通孔结构的背面沉积一层Si3N4薄膜作为第二隔离介质211，然后采用光刻和刻蚀工艺形成第二隔离介质211表面的底部凹槽105，使得第二隔离介质211只覆盖除了衬底结构200、嵌入层201以及第一隔离介质204的下表面。
S53、在所述金属互连结构底部沉积一层位于所述底部凹槽的第二粘附层，所述第二粘附层覆盖所述铜金属层底部表面、所述铜籽晶层底部表面和所述铜扩散阻挡层底部表面。
S54、在所述第二粘附层底部表面沉积一层第二籽晶层，并在所述第二籽晶层表面电镀一层铜材料作为底部金属接触凸点。
进一步的，采用与形成顶部金属接触层102相同的工艺，在裸露的底部凹槽105依次沉积Ti薄膜和Cu薄膜，以及电镀Cu材料，分别作为第二粘附层212、第二籽晶层213和底部金属接触凸点214，所得结构如图13所示。
其中，所述第二隔离介质211包括SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种；所述第二粘附层212包括Ti、Ta中的至少一种，所述第二籽晶层包括Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种。
优选的是，第二粘附层212和第二籽晶层213的制备方法也可以选择化学气相沉积、电子束蒸发、脉冲激光沉积等工艺，由于上述选择的工艺为现有技术中的工艺，此处不再赘述。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (13)

1.一种TSV结构，其特征在于，包括：
衬底结构；
通孔结构，所述通孔结构设置在所述衬底结构内部并上下贯穿所述衬底结构；
嵌入层，所述嵌入层设置在所述通孔结构内壁并插入所述衬底结构内部；
化合物层，所述化合物层设置在所述通孔结构内壁，所述化合物层与所述嵌入层的接触部位设置有反应生成层；
金属互连结构，所述金属互连结构设置在所述通孔结构内壁；
其中，所述金属互连结构顶端设置有顶部金属接触层，所述金属互连结构底端设置有底部金属接触层。
2.根据权利要求1所述的TSV结构，其特征在于，所述化合物层表面还设置有第一隔离介质，所述金属互连结构设置在所述第一隔离介质表面。
3.根据权利要求2所述的TSV结构，其特征在于，所述金属互连结构包括铜扩散阻挡层、铜籽晶层和铜金属层，所述铜籽晶层设置在所述铜扩散阻挡层表面，所述铜金属层设置在所述铜籽晶层表面。
4.根据权利要求3所述的TSV结构，其特征在于，所述铜扩散阻挡层的高度、所述铜籽晶层的高度和所述铜金属层的高度均不超过所述第一隔离介质的高度。
5.根据权利要求3所述的TSV结构，其特征在于，所述顶部金属接触层包括覆盖在所述铜扩散阻挡层顶端、所述铜籽晶层顶端和所述铜金属层顶端的第一粘附层，所述第一粘附层表面设置有第一籽晶层，所述第一籽晶层顶端表面设置有顶部金属接触凸点，所述底部金属接触层包括覆盖在所述铜扩散阻挡层底端、所述铜籽晶层底端和所述铜金属层底端的第二粘附层，所述第二粘附层底部设置有第二籽晶层，所述第二籽晶层底部设置有底部金属接触凸点。
6.根据权利要求5所述的TSV结构，其特征在于，所述衬底结构底部还设置有第二隔离介质，所述第二隔离介质表面设置有位于所述金属互连结构底部的底部凹槽，所述第一粘附层设置在所述底部凹槽内部。
7.一种用于权利要求1至6任一所述TSV结构的制备方法，其特征在于，包括如下步骤：
S1、选择衬底结构，并在所述衬底结构表面刻蚀形成盲孔结构，向所述盲孔结构中注入离子材料并进行初次退火处理，以在所述盲孔结构内壁形成多层嵌入层；
S2、在所述盲孔结构内壁生长一层中间层，并退火处理使得所述中间层分别与衬底结构和所述嵌入层反应生成化合物层与反应生成层；
S3、在所述盲孔结构内壁生成一层第一隔离介质，并在所述第一隔离介质表面形成金属互连结构；
S4、在所述金属互连结构顶端制备形成顶部金属接触层；
S5、减薄所述衬底结构底部使得所述盲孔结构贯穿所述衬底结构以形成通孔结构，并在所述衬底结构底部形成位于所述金属互连结构底部的底部金属接触层。
8.根据权利要求7所述的TSV结构的制备方法，其特征在于，所述步骤S1的过程包括：
S11、选择硅衬底作为衬底结构，并在所述衬底结构表面定义出盲孔结构的图形；
S12、根据所述图形对所述衬底结构进行刻蚀以得到所述盲孔结构；
S13、采用离子注入方式向所述盲孔结构中注入碳离子，以使得碳离子在所述盲孔结构内向下扩散；
S14、降低所述碳离子的能量，并将降低能量后的所述碳离子再次注入到所述盲孔结构内部，重复所述步骤S13中的注入过程并在每次注入时降低碳离子的能量，对衬底结构进行初次退火处理，以在所述盲孔结构内壁形成多层不同深度且插入所述衬底结构的嵌入层。
9.根据权利要求8所述的TSV结构的制备方法，其特征在于，所述嵌入层在所述盲孔结构内部的深度以及相邻的所述嵌入层之间的间隔均通过所述碳离子的能量和前后两次注入的能量差进行调节。
10.根据权利要求8所述的TSV结构的制备方法，其特征在于，所述步骤S2的过程包括：
S21、在所述盲孔结构内壁和所述衬底结构顶端表面沉积处理以生长一层金属镍材料作为中间层；
S22、对所述衬底结构进行第二次退火处理，以使得所述中间层分别与所述衬底结构和所述嵌入层产生反应，分别生成化合物层和反应生成层。
11.根据权利要求10所述的TSV结构的制备方法，其特征在于，所述步骤S3的过程包括：
S31、在所述化合物层和反应生成层表面沉积一层第一隔离介质；
S32、在所述第一隔离介质表面由内到外依次沉积一层铜扩散阻挡层和铜籽晶层；
S33、在所述铜籽晶层表面电镀一层铜金属层。
12.根据权利要求11所述的TSV结构的制备方法，其特征在于，所述步骤S4的过程包括：
S41、去除位于所述衬底结构顶部的所述铜金属层、所述铜籽晶层和所述铜扩散阻挡层，使得所述铜金属层的高度、所述铜籽晶层的高度和所述铜扩散阻挡层的高度均不超过所述第一隔离介质的高度；
S42、在所述衬底结构顶部表面、所述铜金属层顶部表面、所述铜籽晶层顶部表面和所述铜扩散阻挡层顶部沉积一层第一粘附层，并在所述第一粘附层表面沉积一层第一籽晶层；
S43、在所述第一籽晶层表面生长一层Ni薄膜作为过渡层，并在所述过渡层表面刻蚀形成位于所述金属互连结构顶端的顶部凹槽；
S44、在所述第一籽晶层表面电镀一层位于所述顶部凹槽内部的金属铜材料作为顶部金属接触凸点。
13.根据权利要求12所述的TSV结构的制备方法，其特征在于，所述步骤S5的过程包括：
S51、去除所述衬底结构底部以及局部化合物层、局部第一隔离介质、局部铜扩散阻挡层、局部铜籽晶层和局部铜金属层，使得所述衬底结构的厚度降低至所需厚度；
S52、在所述衬底结构底部沉积一层第二隔离介质，并在所述第二隔离介质上刻蚀得到位于所述金属互连结构底端的底部凹槽；
S53、在所述金属互连结构底部沉积一层位于所述底部凹槽的第二粘附层，所述第二粘附层覆盖所述铜金属层底部表面、所述铜籽晶层底部表面和所述铜扩散阻挡层底部表面；
S54、在所述第二粘附层底部表面沉积一层第二籽晶层，并在所述第二籽晶层表面电镀一层铜材料作为底部金属接触凸点。
CN202011329699.8A 2020-11-24 2020-11-24 一种tsv结构及其制备方法 Active CN112466846B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011329699.8A CN112466846B (zh) 2020-11-24 2020-11-24 一种tsv结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011329699.8A CN112466846B (zh) 2020-11-24 2020-11-24 一种tsv结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112466846A CN112466846A (zh) 2021-03-09
CN112466846B true CN112466846B (zh) 2022-08-23

Family

ID=74799179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011329699.8A Active CN112466846B (zh) 2020-11-24 2020-11-24 一种tsv结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112466846B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115424990A (zh) * 2021-06-01 2022-12-02 长鑫存储技术有限公司 半导体结构及其制备方法
CN115588652A (zh) * 2021-07-05 2023-01-10 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449630A (en) * 1994-05-03 1995-09-12 United Microelectronics Corp. Method for fabricating a trench capacitor structure for dynamic random access memory integrated circuit
CN101996999A (zh) * 2010-08-24 2011-03-30 中国科学院上海微系统与信息技术研究所 一种具有扩展型沟槽的dram结构及其制作方法
CN111769097A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于三维互连的硅通孔结构及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
US11502017B2 (en) * 2018-12-10 2022-11-15 Intel Corporation Effective heat conduction from hotspot to heat spreader through package substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5449630A (en) * 1994-05-03 1995-09-12 United Microelectronics Corp. Method for fabricating a trench capacitor structure for dynamic random access memory integrated circuit
CN101996999A (zh) * 2010-08-24 2011-03-30 中国科学院上海微系统与信息技术研究所 一种具有扩展型沟槽的dram结构及其制作方法
CN111769097A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于三维互连的硅通孔结构及其制造方法

Also Published As

Publication number Publication date
CN112466846A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
CN111769097B (zh) 一种用于三维互连的硅通孔结构及其制造方法
US6566250B1 (en) Method for forming a self aligned capping layer
CN112466846B (zh) 一种tsv结构及其制备方法
US9761528B2 (en) Interconnection structure
US6811670B2 (en) Method for forming cathode contact areas for an electroplating process
US7436040B2 (en) Method and apparatus for diverting void diffusion in integrated circuit conductors
CN111769077B (zh) 一种用于三维集成电路封装的硅通孔结构及其制造方法
CN111769075B (zh) 一种用于系统级封装的tsv无源转接板及其制造方法
CN112151496B (zh) 一种内嵌电感的tsv结构及其制备方法
CN112466845B (zh) 一种硅通孔结构及其制备方法
CN112466842B (zh) 一种多功能tsv结构及其制备方法
TW200405440A (en) Dopant interface formation
CN111883479B (zh) 一种用于系统级封装的tsv有源转接板制备方法
CN112018071B (zh) 一种多功能tsv结构及其制备方法
TW201115683A (en) Enhanced electromigration performance of copper lines in metallization systems of semiconductor devices by surface alloying
TW202245300A (zh) 超導基板貫孔
CN109545741B (zh) 钨填充凹槽结构的方法
US5804504A (en) Method for forming wiring of semiconductor device
CN112466839B (zh) 一种锗硅-硅通孔结构及其制备方法
CN112435984B (zh) 半导体衬底、制备方法以及电子元器件
CN113035810B (zh) 硅通孔结构、封装结构及其制造方法
CN111900127B (zh) 一种用于三维系统级封装的tsv无源转接板制备方法
CN112466840B (zh) 一种tsv结构及其制备方法
KR20010065342A (ko) 반도체장치의 다층 금속배선 형성방법
JP2001250824A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant