CN112466840B - 一种tsv结构及其制备方法 - Google Patents

一种tsv结构及其制备方法 Download PDF

Info

Publication number
CN112466840B
CN112466840B CN202011327445.2A CN202011327445A CN112466840B CN 112466840 B CN112466840 B CN 112466840B CN 202011327445 A CN202011327445 A CN 202011327445A CN 112466840 B CN112466840 B CN 112466840B
Authority
CN
China
Prior art keywords
layer
copper
metal electrode
isolation medium
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011327445.2A
Other languages
English (en)
Other versions
CN112466840A (zh
Inventor
朱宝
陈琳
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202011327445.2A priority Critical patent/CN112466840B/zh
Publication of CN112466840A publication Critical patent/CN112466840A/zh
Application granted granted Critical
Publication of CN112466840B publication Critical patent/CN112466840B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种TSV结构及其制备方法，所述TSV结构包括：衬底结构；硅通孔，所述硅通孔设置在所述衬底结构内部且贯穿所述衬底结构；骨架结构，所述骨架结构设置在所述硅通孔内壁；电容器结构，所述电容器结构设置在所述骨架结构外表面，所述电容器结构位于所述硅通孔内部；铜互连结构，所述铜互连结构设置在所述硅通孔内部并贯穿所述衬底结构；其中，所述电容器结构上分别设置有第一顶部接触层和第一底部接触层，所述铜互连结构上下两端分别连接有第二顶部接触层和第二底部接触层，制备得到的结构能够用于芯片之间的导电互连，而且制备的电容器结构具有极高的电容密度，电容器结构和铜互连结构之间没有相互影响。

Description

一种TSV结构及其制备方法
技术领域
本发明涉及集成电路封装技术技术领域，尤其涉及一种TSV结构及其制备方法。
背景技术
随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素。为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术。其中三维封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被广泛应用于各种高速电路以及小型化系统中。硅通孔(TSV)技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出许多垂直互连TSV结构来实现不同芯片之间的电互连。TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，是目前电子封装技术中最引人注目的一种技术。
然而目前所制备的TSV结构，其功能局限在作为上下芯片之间的互连通道，并没有其它的功能。由于TSV结构具有较大的深宽比，所以具有较大的比表面积，这是制备高密度电容的良好基底。作为集成电路中一种重要的无源器件，电容器可以作为滤波电容、旁路电容、耦合电容或者能量存储电容，这些电容都需要高电容密度。
因此，有必要提供一种新型的TSV结构及其制备方法以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种TSV结构及其制备方法，制备得到的结构能够用于芯片之间的导电互连，而且制备的电容器结构具有极高的电容密度，且电容器结构和铜互连结构之间没有相互影响。
为实现上述目的，本发明的所述一种TSV结构，包括
衬底结构；
硅通孔，所述硅通孔设置在所述衬底结构内部且贯穿所述衬底结构；
骨架结构，所述骨架结构设置在所述硅通孔内壁；
电容器结构，所述电容器结构设置在所述骨架结构外表面，所述电容器结构位于所述硅通孔内部；
铜互连结构，所述铜互连结构设置在所述硅通孔内部并贯穿所述衬底结构；
其中，所述电容器结构上分别设置有第一顶部接触层和第一底部接触层，所述铜互连结构上下两端分别连接有第二顶部接触层和第二底部接触层。
本发明的有益效果在于：通过上述制备的结构作为芯片之间上下互连的导电通道，同时由于骨架结构和硅通孔内部具有较高的比表面积，使得制备的电容器结构具有极高的电容密度，有利于将上述电容器结构作为滤波、旁路、震荡以及能量存储应用器件，另一方面，制备得到的铜互连结构和电容器结构之间有效隔离，不易产生相互影响。
进一步的，所述骨架结构与所述硅通孔内壁之间还设置有一层第一隔离介质，所述电容器结构包括底部金属电极层、绝缘介质和顶部金属电极层，所述底部金属电极层覆盖所述骨架结构外表面和所述第一隔离介质外表面，所述绝缘介质覆盖在所述底部金属电极层外表面，所述顶部金属电极层覆盖在所述绝缘介质外表面。其有益效果在于：第一隔离介质对电容器结构进行隔离保护提高电容器结构的稳定性，同时底部金属电极层、绝缘介质和顶部金属电极层组成的电容器结构设置在骨架结构上，由于骨架结构具有较高的比表面积，使得电容器结构的电容密度增大，从而有利于将电容器结构作为滤波、旁路、震荡以及能量存储应用器件。
进一步的，所述顶部金属电极层外表面设置有一层第二隔离介质，所述铜互连结构包括设置在所述第二隔离介质外表面的铜扩散阻挡层，所述铜扩散阻挡层外表面设置有铜籽晶层，所述铜籽晶层外表面设置有铜金属层。其有益效果在于：在硅通孔内部的的铜扩散阻挡层、铜籽晶层和铜金属层作为铜互连结构，用于在整个TSV结构上实现芯片的上下导通，同时第二隔离介质将电容器结构与铜互连结构之间隔离开来，使得电容器结构和铜互连结构之间相互不会产生影响。
进一步的，所述铜扩散阻挡层的高度、所述铜籽晶层的高度和所述铜金属层的高度均不超过所述第二隔离介质的高度。其有益效果在于：使得整个铜互连结构顶部表面更加平整，提高了整个结构的稳定性。
进一步的，所述顶部金属电极层表面设置有第一凹槽，所述底部金属电极层表面设置有第二凹槽，所述第一凹槽贯穿所述第二隔离介质，所述第二凹槽分别贯穿所述第一隔离介质、所述顶部金属电极层和所述第二隔离介质，所述第一顶部接触层位于所述第一凹槽内，所述第一底部接触层位于所述第二凹槽内。其有益效果在于：方便后续第一底部接触层和第二顶部接触层的设置，提高了第一底部接触层和第二顶部接触层的稳定性。
进一步的，所述第一凹槽内和所述第二凹槽内均设置有第一粘附层，所述第一粘附层顶端设置有第一籽晶层，所述第一籽晶层设置在所述第一粘附层顶部，位于所述第一凹槽内部的第一粘附层底部表面与所述顶部金属电极层表面接触，位于所述第一凹槽上方的所述第一籽晶层顶部设置有第一顶部接触凸点，位于所述第二凹槽上方的的所述第一籽晶层顶部设置有第一底部接触凸点，所述铜互连结构顶部也依次设置有第一粘附层和第一籽晶层，位于所述铜互连结构顶部的所述第一籽晶层顶部设置有第二顶部接触凸点。其有益效果在于：第一顶部接触凸点作为第一顶部接触层的接触凸点，第一底部接触凸点作为第一底部接触层的接触凸点，而第二顶部接触凸点作为第二顶部接触层的接触凸点，通过上述的接触凸点使得整个TSV结构能够快速实现芯片之间的上下导电互连，方便TSV结构的稳定使用。
进一步的，所述衬底结构底部设置有第三隔离介质，所述第三隔离介质表面设置有位于所述铜互连结构底部的第三凹槽，所述第三凹槽内部从上到下依次设置有第二粘附层和第二籽晶层，所述第二籽晶层底部设置有第二底部接触凸点，且所述第二粘附层与所述铜扩散阻挡层、所述铜籽晶层和所述铜金属层均接触连接。其有益效果在于：通过第二粘附层分别与铜扩散阻挡层、所述铜籽晶层和所述铜金属层电接触，在第二粘附层和第二籽晶层的作用下，使得第二底部接触凸点通过铜互连结构与第二顶部接触凸点连接，配合第一顶部接触凸点和第一底部接触凸点，实现整个TSV结构的上下导电互连，可以用于芯片之间的上下连接，实现芯片之间的快速连接。
进一步的，所述骨架结构包括碳纳米管或氧化锌纳米线。
本发明还提供了一种TSV结构的制备方法，包括如下步骤：
S1、选择衬底结构，并在所述衬底结构上刻蚀形成底部未导通的硅通孔，在所述硅通孔内壁制备形成骨架结构；
S2、在所述骨架结构上制备得到电容器结构；
S3、在所述硅通孔内部制备得到铜互连结构；
S4、在所述电容器结构表面顶部制备得到与所述电容器结构连接的第一顶部接触层和第一底部接触层，在所述铜互连结构顶部制备得到与所述铜互连结构连接的第二顶部接触层；
S5、减薄所述衬底结构使得所述硅通孔完全导通，并在所述铜互连结构底部制备得到与所述铜互连结构连接的第二底部接触层。
本方法的有益效果在于：通过衬底结构上制备硅通孔，并在硅通孔内部得到骨架结构，以分别制备得到电容器结构和铜互连结构，由于骨架结构和硅通孔内部具有较高的比表面积，使得制备的电容器结构具有极高的电容密度，有利于将上述电容器结构作为滤波、旁路、震荡以及能量存储应用器件，另一方面，制备得到的铜互连结构和电容器结构之间有效隔离，不易产生相互影响，使得整个TSV结构作为芯片之间垂直互连的导电通道，提高了芯片芯片速度。
进一步的，所述步骤S1的过程包括：
S11、选择衬底结构，在所述衬底结构上定义出硅盲孔图案，并刻蚀所述硅盲孔图案以形成硅盲孔；
S12、在所述硅盲孔内壁沉积一层第一隔离介质，并在所述第一隔离介质表面沉积一层催化剂层，并去除位于衬底结构顶部和所述硅盲孔内底部的催化剂层；
S13、对所述衬底结构进行退火处理，形成催化剂阵列；
S14、在所述催化剂阵列上生长制备得到骨架结构，并去除位于所述骨架结构端部的催化剂阵列。其有益效果在于：通过先定义硅盲孔的方式以提高制备硅盲孔的准确性，为后续硅通孔的制备提供保证，同时在形成的催化剂阵列上制备得到骨架结构，骨架结构具有更高的比表面积，从而提高后续制备的电容器结构的电容密度，便于将电容器结构应用于各种不同的场合。
进一步的，所述步骤S13中退火处理过程的温度为400～600℃，退火时间为30～60s。
进一步的，所述步骤S14中所述骨架结构的制备过程包括：将制备得到的所述催化剂阵列放入沉积设备中，通入C2H2和NH3气体，并保持600-700℃的温度以通过化学气相沉积形成骨架结构。其有益效果在于：通过上述沉积方式在催化剂阵列上制备得到骨架结构，以使得得到的骨架结构具有良好的稳定性，以提高整个TSV结构的稳定性。
进一步的，所述步骤S2的过程包括：
S21、在所述第一隔离介质外壁和所述硅盲孔底部表面均分别沉积底部金属电极层、绝缘介质和顶部金属电极层；
S22、去除所述硅盲孔底部的所述底部金属电极层、绝缘介质、顶部金属电极层和第一隔离介质，以使得所述衬底结构在所述硅盲孔内部局部露出。其有益效果在于：通过在第一隔离介质表面沉积得到底部金属电极层、绝缘介质和顶部金属电极层，以制备得到电容器结构，底部金属电极层、绝缘介质和顶部金属电极层均通过第一隔离介质与骨架结构隔离开，保证电容器结构的稳定性。
进一步的，所述步骤S3的过程包括：
S31、在所述硅盲孔内部和所述顶部金属电极层顶部表面沉积一层第二隔离介质；
S32、所述第二隔离介质表面依次沉积一层铜扩散阻挡层、铜籽晶层和铜金属层，以使得所述硅盲孔内部完全填充。其有益效果在于：制备得到的铜扩散阻挡层、铜籽晶层和铜金属层形成铜互连结构，而且铜互连结构通过第二隔离介质与电容器结构之间隔离开来，从而避免电容器结构和铜互连结构之间产生相互影响。
进一步的，所述步骤S4的过程包括：
S41、去除位于顶部的所述铜金属层、所述铜籽晶层和所述铜扩散阻挡层，使得所述铜金属层、所述铜籽晶层、所述铜扩散阻挡层均与所述第二隔离介质表面齐平；
S42、刻蚀所述第二隔离介质得到第一凹槽，以使得所述顶部金属电极层表面局部露出；
S43、刻蚀所述第一隔离介质、所述顶部金属电极层和所述绝缘介质得到第二凹槽，以使得所述底部金属电极层局部露出；
S44、在所述第一凹槽和所述第二凹槽内部均分别沉积第一粘附层和第一籽晶层；
S45、在所述第一籽晶层表面沉积一层中间材料，并在所述中间材料表面刻蚀以分别得到所述第一顶部接触层的图案、所述第一底部接触层的图案和第二顶部接触层的图案；
S46、在所述所述第一顶部接触层的图案、所述第一底部接触层的图案和所述第二顶部接触层的图案均沉积一层金属凸点材料，以分别得到第一顶部接触凸点、第一底部接触凸点和第二顶部金属接触凸点，并去除所述中间材料，以得到所述第一顶部接触层、所述第一底部接触层和所述第二顶部接触层。其有益效果在于：通过刻蚀以分别得到第一凹槽和第二凹槽，沉积一层中间材料之后，在第一凹槽和第二凹槽内部分别沉积得到第一顶部接触层和第一底部接触层，同时在铜互连结构顶部沉积以得到第二顶部接触层，从而得到整个TSV结构顶部的金属凸点，便于实现TSV结构与外部芯片的导电连接。
进一步的，所述步骤S5的过程包括：
S51、去除所述衬底结构底部、局部所述第一隔离介质、局部所述底部金属电极层、局部第二隔离介质、局部铜扩散阻挡层和局部底部金属电极层，以使得所述硅盲孔结构导通形成上下贯通的硅通孔结构；
S52、在所述衬底结构底部沉积一层第三隔离介质，并刻蚀所述第三隔离介质得到第三凹槽，以使得所述第三隔离介质覆盖除了所述铜互连结构底部之外的其它区域；
S53、在所述第三凹槽内部依次沉积第二粘附层和第二籽晶层，并在所述第二籽晶层表面电镀一层金属材料作为第二底部接触凸点，以制备得到第二底部接触层。其有益效果在于：通过上述制备方式制备得到与铜互连结构导通的第二底部接触层，从而实现与第二顶部接触层的导通连接，以提高整个TSV结构与外部导电连接时的速度，便于实现芯片之间的导通连接。
附图说明
图1为本发明实施例的TSV结构整体结构示意图；
图2为本发明实施例的TSV结构的制备方法的流程图；
图3为本发明实施例的制备方法中步骤S11完成后所得结构示意图；
图4为本发明实施例的制备方法中步骤S12完成后所得结构示意图；
图5为本发明实施例的制备方法中步骤S13得到催化剂层后的结构示意图；
图6为本发明实施例的制备方法中步骤S13完成后所得结构示意图；
图7为本发明实施例的制备方法中步骤S14中形成骨架结构后的结构示意图；
图8为本发明实施例的制备方法中步骤S14完成后所得结构示意图；
图9为本发明实施例的制备方法中步骤S21完成后所得结构示意图；
图10为本发明实施例的制备方法中步骤S22完成后所得结构示意图；
图11为本发明实施例的制备方法中步骤S32完成后所得结构示意图；
图12为本发明实施例的制备方法中步骤S41完成后所得结构示意图；
图13为本发明实施例的制备方法中步骤S43完成后所得结构示意图；
图14为本发明实施例的制备方法中步骤S44完成后所得结构示意图；
图15为本发明实施例的制备方法中步骤S45完成后所得结构示意图；
图16为本发明实施例的制备方法中步骤S46完成后所得结构示意图；
图17为本发明实施例的制备方法中步骤S51完成后所得结构示意图；
图18为本发明实施例的制备方法中步骤S53完成后所得结构示意图；
图19为本发明实施例的制备方法中步骤S1的流程示意图；
图20为本发明实施例的制备方法中步骤S2的流程示意图；
图21为本发明实施例的制备方法中步骤S3的流程示意图；
图22为本发明实施例的制备方法中步骤S4的流程示意图；
图23为本发明实施例的制备方法中步骤S5的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，本发明的实施例提供了一种TSV结构，如图1所示，包括：
衬底结构200；
硅通孔100，所述硅通孔100设置在所述衬底结构200内部且贯穿所述衬底结构200；
骨架结构203，所述骨架结构203设置在所述硅通孔100内壁；
电容器结构101，所述电容器结构101设置在所述骨架结构203外表面，所述电容器结构101位于所述硅通孔100内部；
铜互连结构102，所述铜互连结构102设置在所述硅通孔100内部并贯穿所述衬底结构200；
其中，所述电容器结构101上分别设置有第一顶部接触层(图中未标示)和第一底部接触层(图中未标示)，所述铜互连结构102上下两端分别连接有第二顶部接触层(图中未标示)和第二底部接触层(图中未标示)。
在上述的TSV结构之中，电容器结构101设置在骨架结构203上，由于骨架结构203具有较高的比表面积，使得制备得到的电容器结构101具有更高的电容密度，有利于将电容器结构101作为滤波、旁路、震荡以及能量存储应用器件，同时铜互连结构102设置在硅通孔100内部，配合电容器结构101使得整个TSV结构能够实现芯片之间的快速互连，同时减小了结构尺寸，而且电容器结构101和铜互连结构102之间相互分隔，不易产生影响，提高了整个结构的稳定性。
在一些实施例中，所述骨架结构203与所述硅通孔100内壁之间还设置有一层第一隔离介质201，所述电容器结构101包括底部金属电极层204、绝缘介质205和顶部金属电极层206，所述底部金属电极层204覆盖所述骨架结构203外表面和所述第一隔离介质201外表面，所述绝缘介质205覆盖在所述底部金属电极层204外表面，所述顶部金属电极层206覆盖在所述绝缘介质205外表面，在得到电容器结构101的同时，通过第一隔离介质201将电容器结构101与骨架结构203之间分隔，在整个结构内部保证了电容器结构201的稳定性，同时电容器结构101内部的绝缘介质205具有绝缘保护作用，将顶部金属电极层206和底部金属电极层204之间绝缘分隔，避免出现相互干扰的影响。
在一些实施例中，所述顶部金属电极层206外表面设置有一层第二隔离介质207，所述铜互连结构102包括设置在所述第二隔离介质207外表面的铜扩散阻挡层208，所述铜扩散阻挡层208外表面设置有铜籽晶层209，所述铜籽晶层209外表面设置有铜金属层210，铜互连结构102和电容器结构101之间通过第二隔离介质207进行隔离保护，使得铜互连结构102和电容器结构101之间没有相互影响，保证两者工作时的稳定性和安全性。
进一步的，所述铜扩散阻挡层208的高度、所述铜籽晶层209的高度和所述铜金属层210的高度均不超过所述第二隔离介质207的高度，通过调节整个铜互连结构102内的铜扩散阻挡层208的高度、铜籽晶层209的高度和铜金属层210的高度，使得铜互连结构102的高度不超过第二隔离介质207，在保证铜互连结构102性能的同时，减少了整个TSV结构的高度和材料的消耗，以降低制造成本。
在一些实施例中，所述顶部金属电极层206表面设置有第一凹槽103，所述底部金属电极层表面设置有第二凹槽104，所述第一凹槽103贯穿所述第二隔离介质207，所述第二凹槽104分别贯穿所述第一隔离介质201、所述顶部金属电极层206和所述第二隔离介质207，所述第一顶部接触层位于所述第一凹槽103内，所述第一底部接触层位于所述第二凹槽104内，而通过第一凹槽103和第二凹槽104容纳第一顶部接触层，第二凹槽104容纳第一底部接触层，方便制备第一顶部接触层和第一底部接触层的同时，也提高了第一顶部接触层和第一底部接触层的稳定性。
在一些实施例中，所述第一凹槽103内和所述第二凹槽104内均设置有第一粘附层211，所述第一粘附层211顶端设置有第一籽晶层212，所述第一籽晶层211设置在所述第一粘附层212顶部，位于所述第一凹槽103内部的第一粘附层211底部表面与所述顶部金属电极层206表面接触，位于所述第一凹槽103上方的所述第一籽晶层212顶部设置有第一顶部接触凸点213，位于所述第二凹槽104上方的的所述第一籽晶层212顶部设置有第一底部接触凸点215，所述铜互连结构102顶部也依次设置有第一粘附层211和第一籽晶层212，位于所述铜互连结构102顶部的所述第一籽晶层211顶部设置有第二顶部接触凸点214。通过上述方式在第一凹槽103顶部得到第一顶部接触凸点213以实现与顶部金属电极层206的电连接，在第二凹槽104顶部得到第一底部接触凸点215以实现与底部金属电极层204的电连接，而位于铜互连结构102顶部的第二顶部接触凸点214实现与铜互连结构102的电连接，配合铜互连结构102底部的第二底部接触层，从而使得整个TSV结构能够实现上下芯片的导电互连，而且整个结构尺寸小、互连线短，有效改善了芯片速度，提高了低功耗性能。
在一些实施例中，所述衬底结构200底部设置有第三隔离介质216，所述第三隔离介质216表面设置有位于所述铜互连结构102底部的第三凹槽105，所述第三凹槽105内部从上到下依次设置有第二粘附层217和第二籽晶层218，所述第二籽晶层218底部设置有第二底部接触凸点219，且所述第二粘附层217与所述铜扩散阻挡层208、所述铜籽晶层209和所述铜金属层210均接触连接，在得到第二底部接触凸点219之后，由于第二粘附层217与铜扩散阻挡层208、所述铜籽晶层209和所述铜金属层210均接触连接，使得第二底部接触凸点219实现与铜互连结构102的导通连接，便于TSV结构实现芯片的上下导通连接。
在一些实施例中，所述骨架结构203包括碳纳米管或氧化锌纳米线，碳纳米管和氧化锌纳米线均具有较大的比表面积，从而使得在骨架结构203上制备的电容器结构101具有极高的电容密度，有利于将电容器结构101作为滤波、旁路、震荡以及能量存储应用器件。
本发明还提供了一种TSV结构的制备方法，如图2所示，包括如下步骤：
S1、选择衬底结构，并在所述衬底结构上刻蚀形成底部未导通的硅通孔，在所述硅通孔内壁制备形成骨架结构。
在一些实施例中，如图19所示，所述步骤S1的过程包括：
S11、选择衬底结构，在所述衬底结构上定义出硅盲孔图案，并刻蚀所述硅盲孔图案以形成硅盲孔。
在进一步的实施例中，首先在衬底结构200正面旋涂光刻胶，并通过曝光和显影工艺形成硅盲孔图案；然后以光刻胶为掩膜，通过干法蚀刻或者通过使用蚀刻剂溶液的湿法蚀刻进行图案化，从而在衬底结构200正面形成硅盲孔，其中硅盲孔为没有完全上下导通的硅通孔100，所得结构如图3所示。
需要说明的是，干法刻蚀包括离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀中的至少一种。
S12、在所述硅盲孔内壁沉积一层第一隔离介质，并在所述第一隔离介质表面沉积一层催化剂层，并去除位于衬底结构顶部和所述硅盲孔内底部的催化剂层。
在进一步的实施例中，采用化学气相沉积方法在硅盲孔内部沉积一层第一隔离介质201；随后采用物理气相沉积方法在第一隔离介质201表面沉积一层作为催化剂层202，所得结构如图4所示。
需要说明的是，第一隔离介质201选择SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种，所述催化剂层202采用金属镍薄膜，其中第一隔离介质201的制备还可以采用气液固工艺，由于上述的工艺采用的是现有技术中的方法，此处不再赘述。
S13、对所述衬底结构进行退火处理，形成催化剂阵列。
进一步的，采用光刻和刻蚀工艺去除衬底结构200上表面以及硅盲孔底部的催化剂层202，也就是只保留第一隔离介质201侧壁的催化剂层202，所得结构如图5所示。
之后将上述结构置于快速热退火炉中对催化剂层202进行退火，金属镍薄膜202在高温作用下发生团聚，形成相互独立分散的催化剂层阵列，所得结构如图6所示。
在一些实施例中，所述步骤S13中退火过程的温度为400～600℃，退火时间为30～60s。
S14、在所述催化剂阵列上生长制备得到骨架结构，并去除位于所述骨架结构端部的催化剂阵列。
在进一步的实施例中，将上述结构放入等离子体化学气相沉积设备腔体中，并通入C2H2和NH3；在600～700℃的温度范围内，并在催化剂层202的催化作用下形成骨架结构203，而且催化剂层202最终将位于骨架结构203的顶部，所得结构如图7所示，之后采用采用湿法刻蚀工艺去除催化剂层202，所得结构如图8所示。
在一些实施例中，骨架结构203的结构中，其中骨架的直径范围为200～500nm，长度范围为1～5μm，相邻骨架的间距范围为200～500nm。
S2、在所述骨架结构上制备得到电容器结构。
在一些实施例中，如图20所示，所述步骤S2的过程包括：
S21、在所述第一隔离介质外壁和所述硅盲孔底部表面均分别沉积底部金属电极层、绝缘介质和顶部金属电极层。
在进一步的实施例中，在第一隔离介质201以及硅盲孔的底部依次沉积一层TiN薄膜、一层Al2O3薄膜和一层TiN薄膜，分别作为底部金属电极层204、绝缘介质205和顶部金属电极层206，所得结构如图9所示。
其中，上述制备过程的沉积方式包括物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
优选的是，底部金属电极层204的厚度范围为50～100nm；绝缘介质205的厚度范围为10～20nm；顶部金属电极层206的厚度范围为100～200nm。
S22、去除所述硅盲孔底部的所述底部金属电极层、绝缘介质、顶部金属电极层和第一隔离介质，以使得所述衬底结构在所述硅盲孔内部局部露出。
在进一步的实施例中，采用光刻和刻蚀工艺依次去除硅盲孔底部的顶部金属电极层206、绝缘介质205、底部金属电极层204和第一隔离介质201，使得衬底结构200在硅盲孔内部露出，所得结构如图10所示。
需要说明的是，上述实施方案中采用Al2O3薄膜作为绝缘介质205，TiN薄膜作为底部金属电极层204和顶部金属电极层206，但是本发明的方案不限于此，所述绝缘介质204包括Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种；所述底部金属电极层204和顶部金属电极层206均包括TaN、TiN、WN、MoN、Ni和Ru中的至少一种。
S3、在所述硅通孔内部制备得到铜互连结构。
在一些实施例中，如图21所示，所述步骤S3的过程包括：
S31、在所述硅盲孔内部和所述顶部金属电极层顶部表面沉积一层第二隔离介质。
在进一步的实施例中，采用化学沉积工艺在骨架结构203和硅盲孔表面沉积一层第二隔离介质207，其中所述第二隔离介质207包括SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种。
S32、所述第二隔离介质表面依次沉积一层铜扩散阻挡层、铜籽晶层和铜金属层，以使得所述硅盲孔内部完全填充。
在进一步的实施例中，采用物理气相沉积工艺在第二隔离介质207表面依次沉积一层铜扩散阻挡层208和铜籽晶层209，在铜籽晶层209表面电镀金属铜材料作为铜金属层210，其中铜扩散阻挡层208、铜籽晶层209、铜金属层210完全填充硅盲孔内部间隙，所得结构如图11所示。
需要说明的是，所述铜扩散阻挡层208包括TiN、TaN、ZrN、TiWN、MnSiO3中的至少一种，所述铜籽晶层209包括Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种。
S4、在所述电容器结构表面顶部制备得到与所述电容器结构连接的第一顶部接触层和第一底部接触层，在所述铜互连结构顶部制备得到与所述铜互连结构连接的第二顶部接触层。
在一些实施例中，如图22所示，所述步骤S4的过程包括：
S41、去除位于顶部的所述铜金属层、所述铜籽晶层和所述铜扩散阻挡层，使得所述铜金属层、所述铜籽晶层、所述铜扩散阻挡层均与所述第二隔离介质表面齐平。
在进一步的实施例中，采用化学机械抛光的方法去除顶部铜金属层210、铜籽晶层209和铜扩散阻挡层208，使得铜金属层210与第二隔离介质207齐平，所得结构如图12所示。
S42、刻蚀所述第二隔离介质得到第一凹槽，以使得所述顶部金属电极层表面局部露出。
S43、刻蚀所述第一隔离介质、所述顶部金属电极层和所述绝缘介质得到第二凹槽，以使得所述底部金属电极层局部露出。
具体的，在上述步骤S42和S43中，采用光刻和刻蚀工艺去除左侧部分第二隔离介质207得到第一凹槽103，从而露出顶部金属电极层206；接着采用光刻和刻蚀工艺去除右侧部分第一隔离介质207、顶部金属电极206和绝缘介质205以得到第二凹槽104，从而露出底部金属电极层204，所得结构如图13所示。
S44、在所述第一凹槽和所述第二凹槽内部均分别沉积第一粘附层和第一籽晶层。
在进一步的实施例中，采用物理气相沉积工艺在上述结构的上表面依次沉积一层Ti薄膜和一层Cu薄膜，分别作为第一粘附层211和第一籽晶层212，所得结构如图14所示。
S45、在所述第一籽晶层表面沉积一层中间材料，并在所述中间材料表面刻蚀以分别得到所述第一顶部接触层的图案、所述第一底部接触层的图案和第二顶部接触层的图案。
具体的，采用物理气相沉积工艺在第一籽晶层212表面生长一层Ni薄膜作为中间材料；接着采用光刻和刻蚀工艺形成第一顶部接触层的图案、所述第一底部接触层的图案和第二顶部接触层的图案，所得结构如图15所示。
S46、在所述所述第一顶部接触层的图案、所述第一底部接触层的图案和所述第二顶部接触层的图案均沉积一层金属凸点材料，以分别得到第一顶部接触凸点、第一底部接触凸点和第二顶部金属接触凸点，并去除所述中间材料，以得到所述第一顶部接触层、所述第一底部接触层和所述第二顶部接触层。
在进一步的实施例中，采用电镀工艺在第一籽晶层212表面电镀Cu材料；随后通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻去除中间材料Ni薄膜213、部分第一籽晶层212和部分第一粘附层211，从而分别形成电容器结构101的第一顶部接触凸点213、电容器的第一底部接触凸点215以及铜互连结构102顶部的第二顶部接触凸点214，即第一粘附层211、第一籽晶层212和第一顶部接触凸点213作为第一顶部接触层，第一粘附层211、第一籽晶层212和第二顶部接触凸点214作为第二顶部接触层，第一粘附层211、第一籽晶层212和第一底部接触凸点215作为第一底部接触层，所得结构如图16所示。
其中，第一粘附层采用Ti或Ta材料，第一籽晶层采用Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种。
S5、减薄所述衬底结构使得所述硅通孔完全导通，并在所述铜互连结构底部制备得到与所述铜互连结构连接的第二底部接触层。
在一些实施例中，如图23所示，所述步骤S5的过程包括：
S51、去除所述衬底结构底部、局部所述第一隔离介质、局部所述底部金属电极层、局部第二隔离介质、局部铜扩散阻挡层和局部底部金属电极层，以使得所述硅盲孔结构导通形成上下贯通的硅通孔结构。
在进一步的实施例中，采用机械磨削加化学机械抛光的方法去除上述结构背面的部分衬底结构200、部分第一隔离介质201、部分底部金属电极层204、部分第一隔离介质207、部分铜扩散阻挡层208、部分铜籽晶层209、部分铜金属层210，直至获得所需厚度的衬底结构200，而且硅盲孔上下贯通形成硅通孔，以得到上下导通的TSV结构，所得结构如图17所示。
S52、在所述衬底结构底部沉积一层第三隔离介质，并刻蚀所述第三隔离介质得到第三凹槽，以使得所述第三隔离介质覆盖除了所述铜互连结构底部之外的其它区域。
在进一步的实施例中，采用化学气相沉积工艺在铜互连结构102的底部(即背面)沉积一层第三隔离介质216，然后采用光刻和刻蚀工艺在第三隔离介质216上刻蚀得到第三凹槽105，使得第三隔离介质216只覆盖除了铜互连结构102(即铜扩散阻挡层208、铜籽晶层209以及铜金属层210)底部的其它区域。
S53、在所述第三凹槽内部依次沉积第二粘附层和第二籽晶层，并在所述第二籽晶层表面电镀一层金属材料作为第二底部接触凸点，以制备得到第二底部接触层。
进一步的，采用与形成铜互连结构102顶部的第二顶部接触层相同的工艺，在裸露的铜互连结构102底部依次沉积Ti薄膜和Cu薄膜，以及电镀Cu材料，分别作为第二粘附层217、第二籽晶层218和金属接触凸点219，所得结构如图18所示。
需要说明的是，所述第三隔离介质216包括SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种，所述第二粘附层217也包括Ti、Ta中的至少一种，所述第二籽晶层218包括Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种，而且所述第二粘附层217和第二籽晶层218的制备方法包括化学气相沉积、电子束蒸发、脉冲激光沉积中的至少一种，上述制备方法的工艺均为现有技术中的方法，此处不再赘述。
通过上述方法制备得到的TSV结构，由于骨架结构203和硅通孔100内部具有较高的比表面积，使得制备的电容器结构101具有极高的电容密度，有利于将上述电容器结构101作为滤波、旁路、震荡以及能量存储应用器件，另一方面，制备得到的铜互连结构102和电容器结构101之间有效隔离，不易产生相互影响，使得整个TSV结构作为芯片之间垂直互连的导电通道，提高了芯片芯片速度。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (15)

1.一种TSV结构，其特征在于，包括：
衬底结构；
硅通孔，所述硅通孔设置在所述衬底结构内部且贯穿所述衬底结构；
骨架结构，所述骨架结构设置在所述硅通孔内壁，所述骨架结构包括碳纳米管或氧化锌纳米线；
电容器结构，所述电容器结构设置在所述骨架结构外表面，所述电容器结构位于所述硅通孔内部；
铜互连结构，所述铜互连结构设置在所述硅通孔内部并贯穿所述衬底结构；
其中，所述电容器结构上分别设置有第一顶部接触层和第一底部接触层，所述铜互连结构上下两端分别连接有第二顶部接触层和第二底部接触层。
2.根据权利要求1所述的TSV结构，其特征在于，所述骨架结构与所述硅通孔内壁之间还设置有一层第一隔离介质，所述电容器结构包括底部金属电极层、绝缘介质和顶部金属电极层，所述底部金属电极层覆盖所述骨架结构外表面和所述第一隔离介质外表面，所述绝缘介质覆盖在所述底部金属电极层外表面，所述顶部金属电极层覆盖在所述绝缘介质外表面。
3.根据权利要求2所述的TSV结构，其特征在于，所述顶部金属电极层外表面设置有一层第二隔离介质，所述铜互连结构包括设置在所述第二隔离介质外表面的铜扩散阻挡层，所述铜扩散阻挡层外表面设置有铜籽晶层，所述铜籽晶层外表面设置有铜金属层。
4.根据权利要求3所述的TSV结构，其特征在于，所述铜扩散阻挡层的高度、所述铜籽晶层的高度和所述铜金属层的高度均不超过所述第二隔离介质的高度。
5.根据权利要求3所述的TSV结构，其特征在于，所述顶部金属电极层表面设置有第一凹槽，所述底部金属电极层表面设置有第二凹槽，所述第一凹槽贯穿所述第二隔离介质，所述第二凹槽分别贯穿所述第一隔离介质、所述顶部金属电极层和所述第二隔离介质，所述第一顶部接触层位于所述第一凹槽内，所述第一底部接触层位于所述第二凹槽内。
6.根据权利要求5所述的TSV结构，其特征在于，所述第一凹槽内和所述第二凹槽内均设置有第一粘附层，所述第一粘附层顶端设置有第一籽晶层，所述第一籽晶层设置在所述第一粘附层顶部，位于所述第一凹槽内部的第一粘附层底部表面与所述顶部金属电极层表面接触，位于所述第一凹槽上方的所述第一籽晶层顶部设置有第一顶部接触凸点，位于所述第二凹槽上方的所述第一籽晶层顶部设置有第一底部接触凸点，所述铜互连结构顶部也依次设置有第一粘附层和第一籽晶层，位于所述铜互连结构顶部的所述第一籽晶层顶部设置有第二顶部接触凸点。
7.根据权利要求5所述的TSV结构，其特征在于，所述衬底结构底部设置有第三隔离介质，所述第三隔离介质表面设置有位于所述铜互连结构底部的第三凹槽，所述第三凹槽内部从上到下依次设置有第二粘附层和第二籽晶层，所述第二籽晶层底部设置有第二底部接触凸点，且所述第二粘附层与所述铜扩散阻挡层、所述铜籽晶层和所述铜金属层均接触连接。
8.一种TSV结构的制备方法，其特征在于，包括如下步骤：
S1、选择衬底结构，并在所述衬底结构上刻蚀形成底部未导通的硅通孔，在所述硅通孔内壁制备形成骨架结构；
S2、在所述骨架结构上制备得到电容器结构；
S3、在所述硅通孔内部制备得到铜互连结构；
S4、在所述电容器结构表面顶部制备得到与所述电容器结构连接的第一顶部接触层和第一底部接触层，在所述铜互连结构顶部制备得到与所述铜互连结构连接的第二顶部接触层；
S5、减薄所述衬底结构使得所述硅通孔完全导通，并在所述铜互连结构底部制备得到与所述铜互连结构连接的第二底部接触层。
9.根据权利要求8所述的TSV结构的制备方法，其特征在于，所述步骤S1的过程包括：
S11、选择衬底结构，在所述衬底结构上定义出硅盲孔图案，并刻蚀所述硅盲孔图案以形成硅盲孔；
S12、在所述硅盲孔内壁沉积一层第一隔离介质，并在所述第一隔离介质表面沉积一层催化剂层，并去除位于衬底结构顶部和所述硅盲孔内底部的催化剂层；
S13、对所述衬底结构进行退火处理，形成催化剂阵列；
S14、在所述催化剂阵列上生长制备得到骨架结构，并去除位于所述骨架结构端部的催化剂阵列。
10.根据权利要求9所述的TSV结构的制备方法，其特征在于，所述步骤S13中退火处理过程的温度为400～600℃，退火时间为30～60s。
11.根据权利要求9所述的TSV结构的制备方法，其特征在于，所述步骤S14中所述骨架结构的制备过程包括：将制备得到的所述催化剂阵列放入沉积设备中，通入C2H2和NH3气体，并保持600-700℃的温度以通过化学气相沉积形成骨架结构。
12.根据权利要求9所述的TSV结构的制备方法，其特征在于，所述步骤S2的过程包括：
S21、在所述第一隔离介质外壁和所述硅盲孔底部表面均分别沉积底部金属电极层、绝缘介质和顶部金属电极层；
S22、去除所述硅盲孔底部的所述底部金属电极层、绝缘介质、顶部金属电极层和第一隔离介质，以使得所述衬底结构在所述硅盲孔内部局部露出。
13.根据权利要求12所述的TSV结构的制备方法，其特征在于，所述步骤S3的过程包括：
S31、在所述硅盲孔内部和所述顶部金属电极层顶部表面沉积一层第二隔离介质；
S32、所述第二隔离介质表面依次沉积一层铜扩散阻挡层、铜籽晶层和铜金属层，以使得所述硅盲孔内部完全填充。
14.根据权利要求13所述的TSV结构的制备方法，其特征在于，所述步骤S4的过程包括：
S41、去除位于顶部的所述铜金属层、所述铜籽晶层和所述铜扩散阻挡层，使得所述铜金属层、所述铜籽晶层、所述铜扩散阻挡层均与所述第二隔离介质表面齐平；
S42、刻蚀所述第二隔离介质得到第一凹槽，以使得所述顶部金属电极层表面局部露出；
S43、刻蚀所述第一隔离介质、所述顶部金属电极层和所述绝缘介质得到第二凹槽，以使得所述底部金属电极层局部露出；
S44、在所述第一凹槽和所述第二凹槽内部均分别沉积第一粘附层和第一籽晶层；
S45、在所述第一籽晶层表面沉积一层中间材料，并在所述中间材料表面刻蚀以分别得到所述第一顶部接触层的图案、所述第一底部接触层的图案和第二顶部接触层的图案；
S46、在所述所述第一顶部接触层的图案、所述第一底部接触层的图案和所述第二顶部接触层的图案均沉积一层金属凸点材料，以分别得到第一顶部接触凸点、第一底部接触凸点和第二顶部金属接触凸点，并去除所述中间材料，以得到所述第一顶部接触层、所述第一底部接触层和所述第二顶部接触层。
15.根据权利要求14所述的TSV结构的制备方法，其特征在于，所述步骤S5的过程包括：
S51、去除所述衬底结构底部、局部所述第一隔离介质、局部所述底部金属电极层、局部第二隔离介质、局部铜扩散阻挡层和局部底部金属电极层，以使得所述硅盲孔结构导通形成上下贯通的硅通孔结构；
S52、在所述衬底结构底部沉积一层第三隔离介质，并刻蚀所述第三隔离介质得到第三凹槽，以使得所述第三隔离介质覆盖除了所述铜互连结构底部之外的其它区域；
S53、在所述第三凹槽内部依次沉积第二粘附层和第二籽晶层，并在所述第二籽晶层表面电镀一层金属材料作为第二底部接触凸点，以制备得到第二底部接触层。
CN202011327445.2A 2020-11-24 2020-11-24 一种tsv结构及其制备方法 Active CN112466840B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011327445.2A CN112466840B (zh) 2020-11-24 2020-11-24 一种tsv结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011327445.2A CN112466840B (zh) 2020-11-24 2020-11-24 一种tsv结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112466840A CN112466840A (zh) 2021-03-09
CN112466840B true CN112466840B (zh) 2022-10-21

Family

ID=74799710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011327445.2A Active CN112466840B (zh) 2020-11-24 2020-11-24 一种tsv结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112466840B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094039A (ja) * 1999-09-21 2001-04-06 Seiko Epson Corp 絶縁膜の形成方法および半導体チップの接続方法ならびに半導体チップの製造方法、半導体装置、接続用基板、電子機器
CN107978463A (zh) * 2017-12-08 2018-05-01 天津工业大学 一种超级电容器用碳@二氧化锰复合多孔纳米纤维的制备方法
CN108028245A (zh) * 2015-09-23 2018-05-11 南洋理工大学 半导体器件及形成其的方法
CN111769097A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于三维互连的硅通孔结构及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8501587B2 (en) * 2009-01-13 2013-08-06 Taiwan Semiconductor Manufacturing Company, Ltd. Stacked integrated chips and methods of fabrication thereof
WO2018034667A1 (en) * 2016-08-18 2018-02-22 Intel Corporation Systems and methods for improved through-silicon-vias

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094039A (ja) * 1999-09-21 2001-04-06 Seiko Epson Corp 絶縁膜の形成方法および半導体チップの接続方法ならびに半導体チップの製造方法、半導体装置、接続用基板、電子機器
CN108028245A (zh) * 2015-09-23 2018-05-11 南洋理工大学 半导体器件及形成其的方法
CN107978463A (zh) * 2017-12-08 2018-05-01 天津工业大学 一种超级电容器用碳@二氧化锰复合多孔纳米纤维的制备方法
CN111769097A (zh) * 2020-06-18 2020-10-13 复旦大学 一种用于三维互连的硅通孔结构及其制造方法

Also Published As

Publication number Publication date
CN112466840A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
CN111769097B (zh) 一种用于三维互连的硅通孔结构及其制造方法
US9087878B2 (en) Device with through-silicon via (TSV) and method of forming the same
TWI594444B (zh) 太陽能電池及背接觸式太陽能電池
CN112018070B (zh) 一种纳米电容三维集成结构及其制备方法
CN111095450A (zh) 电容器及其加工方法
TWI505359B (zh) 半導體元件及其製造方法
US20020105405A1 (en) Method of fabricating silver inductor
CN110622297B (zh) 硅通孔的超导金属
CN112466846B (zh) 一种tsv结构及其制备方法
CN112466840B (zh) 一种tsv结构及其制备方法
CN112466842B (zh) 一种多功能tsv结构及其制备方法
CN112018071B (zh) 一种多功能tsv结构及其制备方法
CN112151496B (zh) 一种内嵌电感的tsv结构及其制备方法
CN111769077B (zh) 一种用于三维集成电路封装的硅通孔结构及其制造方法
CN113948841B (zh) 微同轴传输结构及其制备方法、电子设备
US9029257B2 (en) Semiconductor constructions and methods of planarizing across a plurality of electrically conductive posts
CN112466841B (zh) 一种内嵌电容器的tsv结构及其制备方法
CN111769075B (zh) 一种用于系统级封装的tsv无源转接板及其制造方法
WO2021138839A1 (zh) 电容器及其制作方法
CN111864063A (zh) 三维电容制备方法
CN111864064A (zh) 三维电容
CN112466845B (zh) 一种硅通孔结构及其制备方法
CN112435984B (zh) 半导体衬底、制备方法以及电子元器件
CN112466839B (zh) 一种锗硅-硅通孔结构及其制备方法
CN112151539B (zh) 一种高存储容量纳米电容三维集成结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant