CN112466841B - 一种内嵌电容器的tsv结构及其制备方法 - Google Patents

一种内嵌电容器的tsv结构及其制备方法 Download PDF

Info

Publication number
CN112466841B
CN112466841B CN202011329628.8A CN202011329628A CN112466841B CN 112466841 B CN112466841 B CN 112466841B CN 202011329628 A CN202011329628 A CN 202011329628A CN 112466841 B CN112466841 B CN 112466841B
Authority
CN
China
Prior art keywords
layer
copper
metal electrode
silicon
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011329628.8A
Other languages
English (en)
Other versions
CN112466841A (zh
Inventor
朱宝
陈琳
孙清清
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Fudan University
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University, Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Fudan University
Priority to CN202011329628.8A priority Critical patent/CN112466841B/zh
Publication of CN112466841A publication Critical patent/CN112466841A/zh
Application granted granted Critical
Publication of CN112466841B publication Critical patent/CN112466841B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种内嵌电容器的TSV结构及其制备方法，所述TSV结构包括：衬底结构；硅通孔，所述硅通孔贯穿所述衬底结构；电容器结构，所述电容器结构设置在所述衬底结构内部，且所述电容器结构设置在所述硅通孔结构的内壁；铜互连结构，所述铜互连结构安装在所述硅通孔内部；其中，所述电容器结构上设置有第一顶部接触层和第一底部接触层，所述铜互连结构顶端设置有第二顶部接触层，所述铜互连结构底端设置有第二底部接触层，本发明的TSV结构实现了芯片之间的垂直互连，同时能够得到更高电容密度的电容器。

Description

一种内嵌电容器的TSV结构及其制备方法
技术领域
本发明涉及集成电路封装技术领域，尤其涉及一种内嵌电容器的TSV结构及其制备方法。
背景技术
随着集成电路工艺技术的高速发展，微电子封装技术逐渐成为制约半导体技术发展的主要因素，为了实现电子封装的高密度化，获得更优越的性能和更低的总体成本，技术人员研究出一系列先进的封装技术。其中三维封装技术具有良好的电学性能以及较高的可靠性，同时能实现较高的封装密度，被广泛应用于各种高速电路以及小型化系统中。
硅通孔(TSV)技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出许多垂直互连TSV结构来实现不同芯片之间的电互连。TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能。
然而目前所制备的TSV结构，其功能局限在作为上下芯片之间的互连通道，并没有其它的功能，由于TSV结构具有较大的深宽比，所以具有较大的比表面积，这是制备高密度电容的良好基底。作为集成电路中一种重要的无源器件，电容器可以作为滤波电容、旁路电容、耦合电容或者能量存储电容，这些电容都需要高电容密度。
因此，有必要提供一种新型的内嵌电容器的TSV结构及其制备方法以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种内嵌电容器的TSV结构及其制备方法，制得的TSV结构实现芯片之前的垂直互连，同时能够得到更高电容密度的电容器。
为实现上述目的，本发明的所述一种内嵌电容器的TSV结构，包括：
衬底结构；
硅通孔，所述电容器结构设置在所述硅通孔结构的内壁；
电容器结构，所述电容器结构设置在所述硅通孔的内壁；
铜互连结构，所述铜互连结构安装在所述硅通孔内部；
其中，所述电容器结构上分别设置有第一顶部接触层和第一底部接触层，所述铜互连结构顶端设置有第二顶部接触层，所述铜互连结构底端设置有第二底部接触层。
其有益效果在于：上述的TSV结构不仅可以作为芯片垂直互连的导电通道，同时作为高密度电容器的基底，同时具有更高密度的电容器结构，以使得电容器结构作为滤波、旁路、震荡以及能量存储应用器件，同时在TSV结构内部制得的电容器结构和铜互联结构之间进行有效隔离，避免相互之间产生干扰影响，有效提高了TSV结构的性能。
进一步的，所述电容器结构包括叠层结构、底部金属电极层、绝缘介质和顶部金属电极层，所述叠层结构包括金属铝层和阳极氧化铝层，所述阳极氧化铝层设置在所述金属铝层表面，所述底部金属电极层设置在所述阳极氧化铝层表面，所述绝缘介质设置在所述底部金属电极层表面，所述顶部金属电极层设置在所述绝缘介质表面，所述底部金属电极层覆盖所述衬底结构上表面和所述阳极氧化铝层朝向所述硅通孔的一侧表面，且所述底部金属电极层与所述金属铝层顶部表面接触连接。
其有益效果在于：通过在衬底结构内部的叠层结构内壁沉积底部金属电极层、绝缘介质和顶部金属电极层以作为电容器结构，有效提高了整个TSV结构的电容量。
进一步的，所述硅通孔内壁和所述顶部金属电极层的顶层表面均设置有第一隔离介质，所述铜互连结构包括铜扩散阻挡层、第一铜籽晶层和铜金属层，所述铜扩散阻挡层、所述第一铜籽晶层和所述铜金属层依次设置在所述第一隔离介质表面，所述铜扩散阻挡层、所述第一铜籽晶层和所述铜金属层均位于所述硅通孔内部且完全填充所述硅通孔，且所述铜扩散阻挡层的高度、所述第一铜籽晶层的高度和所述铜金属层的高度均不超过所述第一隔离介质的高度。其有益效果在于：通过在衬底结构的硅通孔内壁制备得到铜互连结构，并通过第一隔离介质将电容器结构与铜互联结构隔离开来，从而有效避免电容器结构和铜互连结构之间产生干扰影响，有效提高整个TSV结构的性能稳定性，同时得到铜互连结构的整个TSV结构作为垂直互连的导电通道，具有良好的导电性能。
进一步的，所述衬底结构底部设置有第二隔离介质，所述第二隔离介质覆盖所述衬底结构底部、所述金属铝层底部、所述阳极氧化铝层底部、所述底部金属电极层底部、所述绝缘介质底部、所述顶部金属电极层底部以及所述第一隔离介质底端表面。其有益效果在于：通过第二隔离介质分别将电容器结构底部的材料层隔离开，从而有效避免整个TSV结构内部的电容器结构被外部所影响。
进一步的，所述顶部金属电极层表面一侧设置有第一凹槽，所述底部金属电极层表面另一侧设置有第二凹槽，所述第一凹槽贯穿所述第一隔离介质以使得所述顶部金属电极层表面露出，所述第二凹槽贯穿所述顶部金属电极层和所述第一隔离介质以使得所述底部金属电极层表面露出。其有益效果在于：通过设置第一凹槽和第二凹槽，使得第一凹槽和第二凹槽内部沉积的材料结构能够将电容器结构引出，从而与外部实现电连接，便于实现芯片之间的电连接。
进一步的，所述第二隔离介质上设置有第三凹槽，所述第三凹槽贯穿所述第二隔离介质以使得所述铜扩散阻挡层、第一铜籽晶层和铜金属层露出。其有益效果在于：通过设置第三凹槽，以便于后续沉积材料层以将铜互连结构引出，实现TSV结构与外部芯片之间的导电连接。
进一步的，所述第一顶部接触层包括设置在所述第一凹槽内部的第一粘附层，位于所述第一凹槽内部的第一粘附层顶部表面依次设置有第一籽晶层和第一顶部接触凸点，所述第一底部接触层包括设置在所述第二凹槽内部的第一粘附层，位于所述第二凹槽内部的第一粘附层顶部表面依次设置有第一籽晶层和第一底部接触凸点，所述第二顶部接触层包括设置在所述铜互连结构顶部的所述第一粘附层，位于所述铜互连结构顶部的所述第一粘附层表面也依次设置有第一籽晶层和第二顶部接触凸点，位于所述铜互连结构顶部的所述第一粘附层底部表面分别与所述铜扩散阻挡层、所述第一铜籽晶层、铜金属层接触连接。其有益效果在于：通过第一顶部接触层的第一顶部接触凸点、第一底部接触层的第一底部接触凸点和第二顶部接触层的第二顶部接触凸点作为整个TSV结构的电接触部位，以便于实现电连接。
进一步的，所述第二底部接触层包括设置在所述铜互连结构底部的第二粘附层和设置在所述第二粘附层底部表面的第二籽晶层，所述第二粘附层贯穿所述第二隔离介质并分别与所述铜扩散阻挡层、所述第一铜籽晶层、所述铜金属层接触连接，所述第二籽晶层底面设置有第二底部接触凸点。其有益效果在于：第二底部接触凸点TSV结构底部的电接触部位，第一顶部接触凸点、第一底部接触凸点、第二顶部接触凸点作为TSV结构顶部的电接触部位，从而通过TSV结构以实现芯片之间的导通连接。
本发明还提供了一种内嵌电容器的TSV结构的制备方法，包括：
选择衬底结构，并刻蚀所述衬底结构以形成硅盲孔，并在所述硅盲孔结构内部形成叠层结构；
在所述叠层结构内部制备电容器结构；
在所述叠层结构表面和所述硅盲孔内表面沉积铜互连结构；
在所述电容器结构上制备得到第一顶部接触层和第一底部接触层；
在所述铜互连结构顶端制备得到第二顶部接触层，减薄所述衬底结构以使得所述硅盲孔导通以得到硅通孔，使得所述铜互连结构贯穿所述衬底结构，并在所述铜互连结构底部制备得到第二底部接触层。
本发明的有益效果在于：通过在衬底结构上分别制备得到电容器结构和铜互连结构，从而使得整个TSV结构可以作为芯片之间垂直互连的导电通道，而且制得的电容器结构具有更好的电容密度，能够有效应用于滤波、旁路、震荡以及能量存储应用器件，而且整个TSV结构在实现芯片之间垂直互连时，电容器结构和铜互连结构之间隔离开来，相互之间没有影响，避免了TSV结构内部出现不稳定的情况，有效提高了整个TSV结构的性能。
进一步的，所述衬底结构结构以形成硅盲孔，并在所述硅盲孔结构内部形成叠层结构的具体过程包括：
选择衬底结构，并在所述衬底结构上定义出硅盲孔图案的位置和大小；
根据所述硅盲孔图案的位置和大小，在所述衬底结构上刻蚀以得到硅盲孔；
在所述硅盲孔内壁沉积一层金属铝层，去除位于硅盲孔底部和所述衬底结构上表面的金属铝层，并对所述金属铝层进行阳极氧化以得到阳极氧化铝层，以得到所述叠层结构。
其有益效果在于：通过刻蚀得到硅盲孔，以便于得到后续的硅通孔，同时在硅盲孔内部依次沉积金属铝层和阳极氧化铝层，以得到所述叠层结构，从而将得到的叠层结构作为电容器结构的基本骨架，便于后续制备电容器结构。
进一步的，所述所述在所述叠层结构内部制备电容器结构的具体过程包括：
在所述阳极氧化铝层外壁和所述硅盲孔底部依次沉积一层底部金属电极层、绝缘介质和顶部金属电极层，并使得所述底部金属电极层覆盖所述衬底结构上表面和所述阳极氧化铝层朝向所述硅盲孔的一侧表面，且所述底部金属电极层与所述金属铝层顶部表面接触连接；
刻蚀所述硅盲孔底部的所述底部金属电极层、所述绝缘介质和所述顶部金属电极层，直至所述硅盲孔底部的衬底结构露出，分别得到位于所述硅盲孔内壁电容器结构。
其有益效果在于：通过在叠层结构的阳极氧化铝层外壁和硅盲孔外壁依次沉积底部金属电极层、绝缘介质和顶部金属电极层，并通过刻蚀的方式去除硅盲孔底部部分使得衬底结构露出，从而将两侧的底部金属电极层、绝缘介质和顶部金属电极层分隔开，使得两侧的底部金属电极层、绝缘介质和顶部金属电极层分别通过两侧的叠层结构形成电容器结构。
进一步的，所述在所述叠层结构表面和所述硅盲孔内表面沉积铜互连结构的具体过程包括：
在所述顶部金属电极层表面沉积一层第一隔离介质；
在所述第一隔离介质表面由内到外依次沉积铜扩散阻挡层、第一铜籽晶层和铜金属层，并使得所述铜扩散阻挡层、所述第一铜籽晶层和所述铜金属层将所述硅盲孔内部完全填充，使得所述铜扩散阻挡层、所述第一铜籽晶层和所述铜金属层构成所述铜互连结构。
其有益效果在于：通过沉积铜扩散阻挡层、第一铜籽晶层和铜金属层以制备得到稳定的铜互连结构，同时利用第一隔离介质将电容器结构与铜互连结构分隔开来，避免对铜互连结构产生干扰影响。
进一步的，所述在所述电容器结构上制备得到第一顶部接触层和第一底部接触层的具体过程包括：
去除所述铜扩散阻挡层顶部、所述第一铜籽晶层顶部和所述铜金属层顶部，使得所述铜扩散阻挡层顶部表面、所述第一铜籽晶层顶部表面、所述铜金属层顶部表面均与所述第一隔离介质顶部表面齐平；
刻蚀位于左侧部分的所述第一隔离介质以得到第一凹槽，并使得所述顶部金属电极层露出；
刻蚀位于右侧部分的所述第一隔离介质、所述顶部金属电极层和所述绝缘介质以得到第二凹槽，并使得所述底部金属电极层露出；
在所述第一凹槽和所述第二凹槽内部沉积一层第一粘附层，并使得所述第一粘附层覆盖所述衬底结构上表面，在所述第一粘附层上表面沉积一层第一籽晶层；
在所述第一籽晶层上表面沉积一层牺牲层，并刻蚀所述牺牲层位于所述第一凹槽顶部、所述第二凹槽顶部、所述铜互连结构顶部的区域；
在每一个位于所述金属接触区域内的所述第一籽晶层表面沉积一层铜材料，并以刻蚀方式去除所述牺牲层、局部第一籽晶层和局部第一粘附层，以使得所述第一隔离介质露出，分别得到位于所述第一凹槽顶部的第一顶部接触凸点、位于所述第二凹槽顶部的第一底部接触凸点和位于所述铜互连结构顶部的第二顶部接触凸点。
其有益效果在于：通过上述方式分别制备得到第一顶部接触层的第一顶部接触凸点、第一底部接触层的第一底部接触凸点和第二顶部接触层的第二顶部接触凸点，从而整个TSV结构将第一顶部接触凸点、第一底部接触凸点、第二顶部接触凸点作为与外部芯片连接的接触部位，在实现芯片之间电连接的同时，对设置在衬底结构内部的电容器结构和铜互连结构起到了良好的保护作用。
进一步的，所述在所述铜互连结构顶端制备得到第二顶部接触层，减薄所述衬底结构以使得所述硅盲孔导通以得到硅通孔，使得所述铜互连结构贯穿所述衬底结构，并在所述铜互连结构底部制备得到第二底部接触层的具体过程包括：
去除所述衬底结构底部以及位于所述衬底结构内部的材料以降低所述衬底结构的厚度至所需厚度，同时使得所述硅盲孔导通为硅通孔；
在所述衬底结构底部沉积一层第二隔离介质，并在所述第二隔离介质表面刻蚀出位于所述铜互连结构底部且与所述铜互连结构宽度相同的沟槽；
在所述沟槽内部由内到外依次沉积第二粘附层、第二籽晶层，在所述第二籽晶层表面电镀一层铜材料作为第二底部接触凸点。
其有益效果在于：通过贯穿硅盲孔以得到硅通孔，并在铜互连结构底部刻蚀并沉积第二粘附层、第二籽晶层，并在第二籽晶层上电镀铜材料得到第二底部金属触点，配合第一顶部接触凸点、第一底部接触凸点、第二顶部接触凸点，使得整个TSV结构能够直接实现芯片之间的导电互连，方便使用。
附图说明
图1为本发明的TSV结构整体结构示意图；
图2为本发明的制备方法的整体工作流程示意图；
图3为本发明的制备方法在完成步骤S12后得到的结构示意图；
图4为本发明的制备方法的步骤S13在沉积金属铝层后得到的结构示意图；
图5为本发明的制备方法的步骤S13在沉积阳极氧化铝层后得到的结构示意图；
图6为本发明的制备方法的步骤S13在去除衬底结构上表面及硅盲孔底部的金属铝层201后得到的结构示意图；
图7为本发明的制备方法的在完成步骤S21后得到的结构示意图；
图8为本发明的制备方法的在完成步骤S22后得到的结构示意图；
图9为本发明的制备方法的在完成步骤S32后得到的结构示意图；
图10为本发明的制备方法的在完成步骤S41后得到的结构示意图；
图11为本发明的制备方法的在完成步骤S42后得到的结构示意图；
图12为本发明的制备方法的在完成步骤S44后得到的结构示意图；
图13为本发明的制备方法的在完成步骤S45后得到的结构示意图；
图14为本发明的制备方法的在完成步骤S46后得到的结构示意图；
图15为本发明的制备方法的在完成步骤S51后得到的结构示意图；
图16为本发明的制备方法的在完成步骤S52后得到的结构示意图；
图17为本发明的制备方法的步骤S1的具体工作过程示意图；
图18为本发明的制备方法的步骤S2的具体工作过程示意图；
图19为本发明的制备方法的步骤S3的具体工作过程示意图；
图20为本发明的制备方法的步骤S4的具体工作过程示意图；
图21为本发明的制备方法的步骤S5的具体工作过程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
针对现有技术存在的问题，如图1所示，本发明的实施例提供了一种一种内嵌电容器的TSV结构，包括：
衬底结构200；
硅通孔100，所述硅通孔贯穿所述衬底结构；
电容器结构101，所述电容器结构101分别设置在所述硅通孔100的左右两侧；
铜互连结构102，所述铜互连结构安装在所述硅通孔100内部；
其中，所述电容器结构101上设置有第一顶部接触层(图中未标示)和第一底部接触层(图中未标示)，所述铜互连结构102顶端设置有第二顶部接触层(图中未标示)，所述铜互连结102构底端设置有第二底部接触层(图中未标示)。
硅通孔(TSV)技术是三维集成电路中堆叠芯片实现互连的一种新技术，通过在硅圆片上制作出许多垂直互连TSV结构来实现不同芯片之间的电互连。TSV技术能够使芯片在三维方向堆叠的密度最大、芯片之间的互连线最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能。
上述结构的TSV结构，不仅可以作为芯片垂直互连的导电通道，同时作为高密度电容器的基底，而且内部具有更高密度的电容器结构，以使得电容器结构作为滤波、旁路、震荡以及能量存储应用器件，同时在TSV结构内部制得的电容器结构和铜互联结构之间进行有效隔离，避免相互之间产生干扰影响，有效提高了TSV结构的性能。
在一些实施例中，所述电容器结构101包括叠层结构(图中未标示)、底部金属电极层203、绝缘介质204和顶部金属电极层205，所述叠层结构包括金属铝层201和阳极氧化铝层202，所述阳极氧化铝层202设置在所述金属铝层201表面，所述底部金属电极层203设置在所述阳极氧化铝层202表面，所述绝缘介质204设置在所述底部金属电极层203表面，所述顶部金属电极层205设置在所述绝缘介质204表面，所述底部金属电极层203覆盖所述衬底结构200上表面和所述阳极氧化铝层202朝向所述硅通孔的一侧表面，且所述底部金属电极层203与所述金属铝层201顶部表面接触连接。
通过两侧的叠层结构(图中未标示)、底部金属电极层203、绝缘介质204和顶部金属电极层205形成电容器结构101，在提高整个TSV结构电能容量的同时，避免了电容器结构101被外界干扰，保证了整个TSV结构的性能。
在进一步的实施例中，所述硅通孔内壁和所述顶部金属电极层205的顶层表面均设置有第一隔离介质206，所述铜互连结构102包括铜扩散阻挡层207、第一铜籽晶层208和铜金属层209，所述铜扩散阻挡层207、所述第一铜籽晶层208和所述铜金属层209依次设置在所述第一隔离介质206表面，所述铜扩散阻挡层207、所述第一铜籽晶层208和所述铜金属层209均位于所述硅通孔内部且完全填充所述硅通孔，且所述铜扩散阻挡层207的高度、所述第一铜籽晶层208的高度和所述铜金属层209的高度均不超过所述第一隔离介质206的高度。
在通过铜扩散阻挡层207、第一铜籽晶层208和铜金属层209形成铜互连结构102的同时，通过第一隔离介质206将铜互连结构102与电容器结构101之间分隔开，避免产生干扰影响，保证TSV结构内部的电容器结构和铜互连结构之间能够正常工作，提高了整个TSV结构的稳定性。
在一些实施例中，所述衬底结构200底部设置有第二隔离介质216，所述第二隔离介质216覆盖所述衬底结构200底部、所述金属铝层201底部、所述阳极氧化铝层202底部、所述底部金属电极层203底部、所述绝缘介质204底部、所述顶部金属电极层205底部以及所述第一隔离介质206底端表面。
同时第二隔离介质216将所述金属铝层201底部、所述阳极氧化铝层202底部、所述底部金属电极层203底部、所述绝缘介质204底部、所述顶部金属电极层205隔离开来，使得第二隔离介质216从底部将电容器结构101与铜互连结构102之间从底部分隔开，进一步避免了出现相互干扰的情况。
在一些实施例中，所述顶部金属电极层205表面一侧设置有第一凹槽(图中未标示)，所述底部金属电极层203表面另一侧设置有第二凹槽(图中未标示)，所述第一凹槽贯穿所述第一隔离介质206以使得所述顶部金属电极层205表面露出，所述第二凹槽贯穿所述顶部金属电极层205和所述第一隔离介质206以使得所述底部金属电极层203表面露出。
在一些实施例中，所述第二隔离介质216上设置有第三凹槽(图中未标示)，所述第三凹槽贯穿所述第二隔离介质216以使得所述铜扩散阻挡层207、第一铜籽晶层208和铜金属层209露出。
通过分别设置第一凹槽、第二凹槽和第三凹槽，方便后续设置第一顶部接触层、第一底部接触层和第二底部接触层，同时也保证了设置的第一顶部接触层、第一底部接触层和第二底部接触层的稳定性。
在一些实施例中，所述第一顶部接触层包括设置在所述第一凹槽内部的第一粘附层210，位于所述第一凹槽内部的第一粘附层210顶部表面依次设置有第一籽晶层211和第一顶部接触凸点213，所述第一底部接触层包括设置在所述第二凹槽内部的第一粘附层210，位于所述第二凹槽内部的第一粘附层顶部210表面依次设置有第一籽晶层211和第一底部接触凸点215，所述第二顶部接触层包括设置在所述铜互连结构102顶部的所述第一粘附层210，位于所述铜互连结构102顶部的所述第一粘附层210表面也依次设置有第一籽晶层211和第二顶部接触凸点214，且位于所述铜互连结构102顶部的所述第一粘附层210底部分别与所述铜扩散阻挡层207、所述第一铜籽晶层208、铜金属层209接触连接。
在一些实施例中，所述第二底部接触层包括设置在所述铜互连结构102底部的第二粘附层217，所述第二粘附层底部表面的第二籽晶层218，所述第二粘附层217贯穿所述第二隔离介质216并分别与所述铜扩散阻挡层207、所述第一铜籽晶层208、所述铜金属层209接触连接，所述第二籽晶层218底面设置有第二底部接触凸点219。
通过设置上述结构，使得第一顶部接触凸点213与电容器结构101的顶部金属电极层205电连接，而第一底部接触凸点215则与电容器结构101的底部金属电极层203电连接，而第二顶部接触凸点213则与铜互连结构102顶部电连接，第二底部接触凸点219则直接与铜互连结构102底部电连接，从而便于整个TSV结构通过第一顶部接触凸点213、第一底部接触凸点215、第二顶部接触凸点213和第二底部接触凸点219实现芯片之间的导电互通连接。
本发明还提供了一种内嵌电容器的TSV结构的制备方法，如图2所示，包括如下步骤：
S1、选择衬底结构，并刻蚀所述衬底结构以形成硅盲孔，并在所述硅盲孔结构内部形成叠层结构。
需要说明的是，上述的硅盲孔是未导通衬底结构的硅通孔，
在一些实施例中，如图17所示，所述步骤S1的具体过程包括：
S11、选择衬底结构，并在所述衬底结构上定义出硅盲孔图案的位置和大小。
优选的，本方案选择硅衬底作为衬底结构200，在具体定义硅盲孔的图案的位置和大小时，通过在衬底结构200正面旋涂光刻胶，并通过曝光和显影工艺形成硅盲孔图案，上述的定义过程为现有技术中的常规手段，此处不再赘述。
S12、根据所述硅盲孔图案的位置和大小，在所述衬底结构上刻蚀以得到硅盲孔。
而在获得硅盲孔的图案之后，则根据硅盲孔图案的位置和大小，通过刻蚀的方式，在衬底结构200上刻蚀得到硅盲孔，所得结构如图3所示。
需要说明的是，在对衬底结构200进行刻蚀的时候，具体以光刻胶为掩膜，通过干法刻蚀或者湿法刻蚀进行刻蚀，干法刻蚀包括如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀中的至少一种，而湿法刻蚀通过采用蚀刻剂溶液进行刻蚀，本方案的刻蚀方式对此不作限定，能够实现刻蚀的均可以应用于本技术方案之中。
S13、在所述硅盲孔内壁沉积一层金属铝层，去除位于硅盲孔底部和所述衬底结构上表面的金属铝层，并对所述金属铝层进行阳极氧化以得到阳极氧化铝层，以得到所述叠层结构。
具体的，通过物理气相沉积方法在硅盲孔内部沉积一层金属铝薄膜作为金属铝层201，所得结构如图4所示。
之后采用光刻和刻蚀工艺去除衬底结构200上表面以及硅盲孔底部的金属铝层201，所得结构如图5所示，并将得到的结构放置在酸洗腐蚀溶液中对金属铝层201的侧面进行阳极氧化，从而在金属铝层201表面得到一层阳极氧化铝层202，所得结构如图6所示。
优选的，制得的金属铝层201的厚度为1.5～6μm，优选为3μm。
进一步优选的，制得的阳极氧化铝层202的厚度范围为200～500nm，优选为350nm，深度范围为1～5μm，优选为3μm。
需要说明的是，在制备阳极氧化铝层202的时候，采用的酸洗腐蚀溶液选择磷酸、硫酸和草酸中的至少一种，可以通过调节腐蚀电压、电流以及腐蚀时间来控制阳极氧化铝层的孔径和深度。
S2、在所述叠层结构内部制备电容器结构。
在一些实施例中，如图18所示，所述步骤S2的具体过程包括：
S21、在所述阳极氧化铝层外壁和所述硅盲孔底部依次沉积一层底部金属电极层、绝缘介质和顶部金属电极层，并使得所述底部金属电极层覆盖所述衬底结构上表面和所述阳极氧化铝层朝向所述硅盲孔的一侧表面，且所述底部金属电极层与所述金属铝层顶部表面接触连接。
在一些实施例中，所述顶部金属电极层和所述底部金属电极层采用TaN、TiN、WN、MoN、Ni和Ru中的至少一种，本实施例中选择TiN薄膜材料作为顶部金属电极层和所述底部金属电极层。
在又一些实施例中，所述绝缘介质采用Al2O3、ZrO2、TiO2、HfO2、La2O3、HfZrO、HfAlO、HfTiO中的至少一种，本实施例中选择Al2O3薄膜作为绝缘介质。
进一步的，底部金属电极层203的厚度范围为50～100nm；优选为75nm；
绝缘介质204的厚度范围为10～20nm；优选为15nm；
顶部金属电极层205的厚度范围为100～200nm；优选为150nm。
具体操作时，首先采用物理气相沉积方法在衬底结构200上表面、金属铝层201表面、阳极氧化铝层202的内部以及硅盲孔的底部依次沉积一层TiN薄膜、一层Al2O3薄膜和一层TiN薄膜，分别作为底部金属电极层203、绝缘介质204和顶部金属电极层205，所得结构如图7所示。
S22、刻蚀所述硅盲孔底部的所述底部金属电极层、所述绝缘介质和所述顶部金属电极层，直至所述硅盲孔底部的衬底结构露出，分别得到位于所述硅盲孔内壁的电容器结构。
具体的，采用光刻和刻蚀工艺依次去除硅盲孔底部的顶部金属电极层205、绝缘介质204和底部金属电极层203，直至所述硅盲孔底部的衬底结构露出，从而得到电容器结构101，所得结构如图8所示。
其中，绝缘介质204、底部金属电极层203和顶部金属电极层205的生长方式选择物理气相沉积、化学气相沉积、原子层沉积和脉冲激光沉积中的至少一种。
S3、在所述叠层结构表面和所述硅盲孔内表面沉积铜互连结构。
在一些实施例中，如图19所示，所述步骤S3的具体过程包括：
S31、在所述顶部金属电极层表面沉积一层第一隔离介质。
在一些实施例中，第一隔离介质206包括SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种，本实施例中选择SiO2薄膜作为第一隔离介质206。
S32、在所述第一隔离介质表面由内到外依次沉积铜扩散阻挡层、第一铜籽晶层和铜金属层，并使得所述铜扩散阻挡层、所述第一铜籽晶层和所述铜金属层将所述硅盲孔内部完全填充，使得所述铜扩散阻挡层、所述第一铜籽晶层和所述铜金属层构成所述铜互连结构。
在一些实施例中，铜扩散阻挡层207选择TiN、TaN、ZrN、TiWN、MnSiO3中的至少一种，本实施例选择TaN薄膜作为铜扩散阻挡层207。
在又一些实施例中，铜籽晶层208选择Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种，本实施例中选择Co薄膜作为铜籽晶层208。
具体的，采用化学沉积工艺在阳极氧化铝层202和硅盲孔表面沉积一层SiO2薄膜作为第一隔离介质206；然后采用物理气相沉积工艺在SiO2薄膜表面依次沉积一层TaN薄膜和一层金属Co薄膜，分别作为铜扩散阻挡层207和铜籽晶层208；接着在第一铜籽晶层208表面电镀金属铜材料作为铜金属层209，其中铜金属层209完全填充硅盲孔内部间隙，所得结构如图9所示。使得铜扩散阻挡层207、第一铜籽晶层208和铜金属层209构成铜互连结构102，用于垂直互上下芯片。
S4、在所述电容器结构上制备得到第一顶部接触层和第一底部接触层。
在一些实施例中，如图20所示，所述步骤S4的具体过程包括：
S41、去除所述铜扩散阻挡层顶部、所述第一铜籽晶层顶部和所述铜金属层顶部，使得所述铜扩散阻挡层顶部表面、所述第一铜籽晶层顶部表面、所述铜金属层顶部表面均与所述第一隔离介质顶部表面齐平。
具体采用化学机械抛光的方式去除顶部的顶部铜金属层209、铜籽晶层208和铜扩散阻挡层207，使得使得所述铜扩散阻挡层207顶部表面、所述第一铜籽晶层208顶部表面、所述铜金属层209顶部表面均与所述第一隔离介质206顶部表面齐平，所得结构如图10所示。
S42、刻蚀位于左侧部分的所述第一隔离介质以得到第一凹槽，并使得所述顶部金属电极层露出。
S43、刻蚀位于右侧部分的所述第一隔离介质、所述顶部金属电极层和所述绝缘介质以得到第二凹槽，并使得所述底部金属电极层露出。
在完成上述步骤之后，所得结构具体如图11所示。
S44、在所述第一凹槽和所述第二凹槽内部沉积一层第一粘附层，并使得所述第一粘附层覆盖所述衬底结构上表面，在所述第一粘附层上表面沉积一层第一籽晶层。
具体的，第一粘附层和第一籽晶层的沉积方式八廓物理气相沉积、化学气相沉积、电子束蒸发、脉冲激光沉积中的任意一种，根据实际需要进行选择。
在沉积得到第一粘附层210和第一籽晶层211之后，所得结构如图12所示。
S45、在所述第一籽晶层上表面沉积一层牺牲层，并刻蚀所述牺牲层位于所述第一凹槽顶部、所述第二凹槽顶部、所述铜互连结构顶部的区域。
具体的，牺牲层212采用Ni薄膜材料，在第一籽晶层211表面沉积一层Ni薄膜作为牺牲层212之后，刻蚀所述牺牲层位于所述第一凹槽顶部、所述第二凹槽顶部、所述铜互连结构102顶部的区域之后，得到的结构如图13所示。
S46、在每一个位于所述金属接触区域内的所述第一籽晶层表面沉积一层铜材料，并以刻蚀方式去除所述牺牲层、局部第一籽晶层和局部第一粘附层，以使得所述第一隔离介质露出，分别得到位于所述第一凹槽顶部的第一顶部接触凸点、位于所述第二凹槽顶部的第一底部接触凸点和位于所述铜互连结构顶部的第二顶部接触凸点。完成后所得结构如图14所示。
上述步骤S41至S46在具体进行操作时，首先采用化学机械抛光的方法去除顶部铜金属层209、铜籽晶层208和铜扩散阻挡层207，使得铜金属层209与第一隔离介质206齐平；然后采用光刻和刻蚀工艺去除左侧部分第一隔离介质206，从而露出顶部金属电极205；接着采用光刻和刻蚀工艺去除右侧部分第一隔离介质206、顶部金属电极层205和绝缘介质204，从而露出底部金属电极层203；随后采用物理气相沉积工艺在上述结构的上表面依次沉积一层Ti薄膜和一层Cu薄膜，分别作为第一粘附层210和第一籽晶层211，所得结构如图12所示；进一步，采用物理气相沉积工艺在第一籽晶层211表面生长一层Ni薄膜作为牺牲层212；接着采用光刻和刻蚀工艺形成第一顶部接触层、第一底部接触层和第二顶部接触层的图案，所得结构如图13所示。
进一步，以Cu薄膜为第一籽晶层，采用电镀工艺在第一籽晶层211表面电镀Cu材料；随后通过干法蚀刻，如离子铣蚀刻、等离子蚀刻、反应离子蚀刻、激光烧蚀，或者通过使用蚀刻剂溶液的湿法蚀刻去除牺牲层212、部分第一籽晶层211和部分第一粘附层210，从而分别形成电容器结构的第一顶部接触凸点213、第一底部接触凸点215以及铜互连结构的第二顶部接触凸点214，所得结构如图14所示。
S5、在所述铜互连结构顶端制备得到第二顶部接触层，减薄所述衬底结构以使得所述硅盲孔导通以得到硅通孔，使得所述铜互连结构贯穿所述衬底结构，并在所述铜互连结构底部制备得到第二底部接触层。
在一些实施例中，如图21所示，所述步骤S5的具体过程包括：
S51、去除所述衬底结构底部以及位于所述衬底结构内部的材料以降低所述衬底结构的厚度至所需厚度，同时使得所述硅盲孔导通为硅通孔。
具体的，通过机械磨削和化学抛光的方法去除部分衬底结构200底部、部分金属铝层201底部、部分阳极氧化铝层202底部、部分底部金属电极层203底部、部分绝缘介质204底部、部分顶部金属电极层205底部、部分第一隔离介质206底部、部分铜扩散阻挡层207底部、部分铜籽晶层208底部和部分铜金属层209底部，在减小衬底结构200厚度的同时，得到所需厚度和结构的新的衬底结构200，所得结构如图15所示。
S52、在所述衬底结构底部沉积一层第二隔离介质，并在所述第二隔离介质表面刻蚀出位于所述铜互连结构底部且与所述铜互连结构宽度相同的沟槽。
即在衬底结构200底部沉积一层第二隔离介质216，并且使得第二隔离介质216覆盖除了铜互连结构102的其他区域，即第二隔离介质216不覆盖铜互连结构102底部的铜扩散阻挡层207、铜籽晶层208、铜金属层209。
S52、在所述沟槽内部由内到外依次沉积第二粘附层、第二籽晶层，在所述第二籽晶层表面电镀一层铜材料作为第二底部接触凸点。
具体采用与步骤S46中相同的工艺在所述沟槽内部依次沉积第二粘附层217、第二籽晶层218，并在第二籽晶层218表面电镀一层铜材料作为第二底部接触凸点219，所得结构如图16所示。
需要说明的是，所述第二隔离介质216采用SiO2、Si3N4、SiON、SiCOH、SiCOFH中的至少一种，本实施例中采用Si3N4薄膜作为第二隔离介质216；所述第二粘附层217采用Ti、Ta材料中的一种，本实施例中具体采用Ti薄膜材料；所述第二籽晶层218采用Cu、Ru、Co、RuCo、CuRu、CuCo中的至少一种，本实施例中采用Cu薄膜材料。
进一步的，所述第二粘附层217和第二籽晶层218的制备方法采用物理气相沉积、化学气相沉积、电子束蒸发、脉冲激光沉积中的任意一种，本方案对此不作限定，任何能够实现上述制备过程的方法均可以应用于本方案，对此不作限定。
需要说明的是，上述方案中的工艺为现有技术中的常用技术手段，本技术方案不涉及对所用到工艺的改进，此处不再赘述。
虽然在上文中详细说明了本发明的实施方式，但是对于本领域的技术人员来说显而易见的是，能够对这些实施方式进行各种修改和变化。但是，应理解，这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且，在此说明的本发明可有其它的实施方式，并且可通过多种方式实施或实现。

Claims (12)

1.一种内嵌电容器的TSV结构，其特征在于，包括：
衬底结构；
硅通孔，所述硅通孔贯穿所述衬底结构；
电容器结构，所述电容器结构设置在所述硅通孔结构的内壁，所述电容器结构包括叠层结构、底部金属电极层、绝缘介质和顶部金属电极层，所述叠层结构包括金属铝层和阳极氧化铝层，所述阳极氧化铝层设置在所述金属铝层表面，所述底部金属电极层设置在所述阳极氧化铝层表面，所述绝缘介质设置在所述底部金属电极层表面，所述顶部金属电极层设置在所述绝缘介质表面，所述底部金属电极层覆盖所述衬底结构上表面和所述阳极氧化铝层朝向所述硅通孔的一侧表面，且所述底部金属电极层与所述金属铝层顶部表面接触连接；
铜互连结构，所述铜互连结构安装在所述硅通孔内部；
其中，所述电容器结构上分别设置有第一顶部接触层和第一底部接触层，所述铜互连结构顶端设置有第二顶部接触层，所述铜互连结构底端设置有第二底部接触层。
2.根据权利要求1所述的内嵌电容器的TSV结构，其特征在于，所述硅通孔内壁和所述顶部金属电极层的顶层表面均设置有第一隔离介质，所述铜互连结构包括铜扩散阻挡层、第一铜籽晶层和铜金属层，所述铜扩散阻挡层、所述第一铜籽晶层和所述铜金属层依次设置在所述第一隔离介质表面，所述铜扩散阻挡层、所述第一铜籽晶层和所述铜金属层均位于所述硅通孔内部且完全填充所述硅通孔，且所述铜扩散阻挡层的高度、所述第一铜籽晶层的高度和所述铜金属层的高度均不超过所述第一隔离介质的高度。
3.根据权利要求2所述的内嵌电容器的TSV结构，其特征在于，所述衬底结构底部设置有第二隔离介质，所述第二隔离介质覆盖所述衬底结构底部、所述金属铝层底部、所述阳极氧化铝层底部、所述底部金属电极层底部、所述绝缘介质底部、所述顶部金属电极层底部以及所述第一隔离介质底端表面。
4.根据权利要求3所述的内嵌电容器的TSV结构，其特征在于，所述顶部金属电极层表面设置有第一凹槽，所述底部金属电极层表面设置有第二凹槽，所述第一凹槽贯穿所述第一隔离介质以使得所述顶部金属电极层表面露出，所述第二凹槽贯穿所述顶部金属电极层和所述第一隔离介质以使得所述底部金属电极层表面露出。
5.根据权利要求3所述的内嵌电容器的TSV结构，其特征在于，所述第二隔离介质上设置有第三凹槽，所述第三凹槽贯穿所述第二隔离介质以使得所述铜扩散阻挡层、第一铜籽晶层和铜金属层露出。
6.根据权利要求4所述的内嵌电容器的TSV结构，其特征在于，所述第一顶部接触层包括设置在所述第一凹槽内部的第一粘附层，位于所述第一凹槽内部的第一粘附层顶部表面依次设置有第一籽晶层和第一顶部接触凸点，所述第一底部接触层包括设置在所述第二凹槽内部的第一粘附层，位于所述第二凹槽内部的第一粘附层顶部表面依次设置有第一籽晶层和第一底部接触凸点，所述第二顶部接触层包括设置在所述铜互连结构顶部的第一粘附层，位于所述铜互连结构顶部的所述第一粘附层顶部表面依次设置有第一籽晶层和第二顶部接触凸点，且位于所述铜互连结构顶部的所述第一粘附层底部表面分别与所述铜扩散阻挡层、所述第一铜籽晶层、铜金属层接触连接。
7.根据权利要求5所述的内嵌电容器的TSV结构，其特征在于，所述第二底部接触层包括设置在所述铜互连结构底部的第二粘附层和设置在所述第二粘附层底部表面的第二籽晶层，所述第二粘附层贯穿所述第二隔离介质并分别与所述铜扩散阻挡层、所述第一铜籽晶层、所述铜金属层接触连接，所述第二籽晶层底面设置有第二底部接触凸点。
8.一种内嵌电容器的TSV结构的制备方法，其特征在于，包括：
选择衬底结构，并在所述衬底结构上定义出硅盲孔图案的位置和大小；
根据所述硅盲孔图案的位置和大小，在所述衬底结构上刻蚀以得到硅盲孔；
在所述硅盲孔内壁沉积一层金属铝层，去除位于硅盲孔底部和所述衬底结构上表面的金属铝层，并对所述金属铝层进行阳极氧化以得到阳极氧化铝层，以得到叠层结构；
在所述叠层结构内部制备电容器结构；
在所述叠层结构表面和所述硅盲孔内表面沉积铜互连结构；
在所述电容器结构上制备得到第一顶部接触层和第一底部接触层；
在所述铜互连结构顶端制备得到第二顶部接触层，减薄所述衬底结构以使得所述硅盲孔导通以得到硅通孔，使得所述铜互连结构贯穿所述衬底结构，并在所述铜互连结构底部制备得到第二底部接触层。
9.根据权利要求8所述的内嵌电容器的TSV结构的制备方法，其特征在于，所述在所述叠层结构内部制备电容器结构的具体过程包括：
在所述阳极氧化铝层外壁和所述硅盲孔底部依次沉积一层底部金属电极层、绝缘介质和顶部金属电极层，并使得所述底部金属电极层覆盖所述衬底结构上表面和所述阳极氧化铝层朝向所述硅盲孔的一侧表面，且所述底部金属电极层与所述金属铝层顶部表面接触连接；
刻蚀所述硅盲孔底部的所述底部金属电极层、所述绝缘介质和所述顶部金属电极层，直至所述硅盲孔底部的衬底结构露出，得到位于所述硅盲孔内壁的电容器结构。
10.根据权利要求9所述的内嵌电容器的TSV结构的制备方法，其特征在于，所述在所述叠层结构表面和所述硅盲孔内表面沉积铜互连结构的具体过程包括：
在所述顶部金属电极层表面沉积一层第一隔离介质；
在所述第一隔离介质表面由内到外依次沉积铜扩散阻挡层、第一铜籽晶层和铜金属层，并使得所述铜扩散阻挡层、所述第一铜籽晶层和所述铜金属层将所述硅盲孔内部完全填充，使得所述铜扩散阻挡层、所述第一铜籽晶层和所述铜金属层构成所述铜互连结构。
11.根据权利要求10所述的内嵌电容器的TSV结构的制备方法，其特征在于，所述在所述电容器结构上制备得到第一顶部接触层和第一底部接触层的具体过程包括：
去除所述铜扩散阻挡层顶部、所述第一铜籽晶层顶部和所述铜金属层顶部，使得所述铜扩散阻挡层顶部表面、所述第一铜籽晶层顶部表面、所述铜金属层顶部表面均与所述第一隔离介质顶部表面齐平；
刻蚀位于左侧部分的所述第一隔离介质以得到第一凹槽，并使得所述顶部金属电极层露出；
刻蚀位于右侧部分的所述第一隔离介质、所述顶部金属电极层和所述绝缘介质以得到第二凹槽，并使得所述底部金属电极层露出；
在所述第一凹槽和所述第二凹槽内部沉积一层第一粘附层，并使得所述第一粘附层覆盖所述衬底结构上表面，在所述第一粘附层上表面沉积一层第一籽晶层；
在所述第一籽晶层上表面沉积一层牺牲层，并刻蚀所述牺牲层位于所述第一凹槽顶部、所述第二凹槽顶部、所述铜互连结构顶部的区域；
在每一个位于金属接触区域内的所述第一籽晶层表面沉积一层铜材料，并以刻蚀方式去除所述牺牲层、局部第一籽晶层和局部第一粘附层，以使得所述第一隔离介质露出，分别得到位于所述第一凹槽顶部的第一顶部接触凸点、位于所述第二凹槽顶部的第一底部接触凸点和位于所述铜互连结构顶部的第二顶部接触凸点。
12.根据权利要求11所述的内嵌电容器的TSV结构的制备方法，其特征在于，所述在所述铜互连结构顶端制备得到第二顶部接触层，减薄所述衬底结构以使得所述硅盲孔导通以得到硅通孔，使得所述铜互连结构贯穿所述衬底结构，并在所述铜互连结构底部制备得到第二底部接触层的具体过程包括：
去除所述衬底结构底部以及位于所述衬底结构内部的材料以降低所述衬底结构的厚度至所需厚度，同时使得所述硅盲孔导通为硅通孔；
在所述衬底结构底部沉积一层第二隔离介质，并在所述第二隔离介质表面刻蚀出位于所述铜互连结构底部且与所述铜互连结构宽度相同的沟槽；
在所述沟槽内部由内到外依次沉积第二粘附层、第二籽晶层，在所述第二籽晶层表面电镀一层铜材料作为第二底部接触凸点。
CN202011329628.8A 2020-11-24 2020-11-24 一种内嵌电容器的tsv结构及其制备方法 Active CN112466841B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011329628.8A CN112466841B (zh) 2020-11-24 2020-11-24 一种内嵌电容器的tsv结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011329628.8A CN112466841B (zh) 2020-11-24 2020-11-24 一种内嵌电容器的tsv结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112466841A CN112466841A (zh) 2021-03-09
CN112466841B true CN112466841B (zh) 2022-09-27

Family

ID=74798631

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011329628.8A Active CN112466841B (zh) 2020-11-24 2020-11-24 一种内嵌电容器的tsv结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112466841B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028245A (zh) * 2015-09-23 2018-05-11 南洋理工大学 半导体器件及形成其的方法
CN108461288A (zh) * 2018-02-28 2018-08-28 成都宇鑫洪科技有限公司 一种外方内圆陶瓷片式电容及其制备方法
CN111971791A (zh) * 2019-03-19 2020-11-20 深圳市汇顶科技股份有限公司 电容器及其制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201532247A (zh) * 2013-10-16 2015-08-16 Conversant Intellectual Property Man Inc 形成嵌入動態隨機存取記憶體電容器的成本效益佳的方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028245A (zh) * 2015-09-23 2018-05-11 南洋理工大学 半导体器件及形成其的方法
CN108461288A (zh) * 2018-02-28 2018-08-28 成都宇鑫洪科技有限公司 一种外方内圆陶瓷片式电容及其制备方法
CN111971791A (zh) * 2019-03-19 2020-11-20 深圳市汇顶科技股份有限公司 电容器及其制作方法

Also Published As

Publication number Publication date
CN112466841A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
CN111769097B (zh) 一种用于三维互连的硅通孔结构及其制造方法
CN111968980B (zh) 一种存储器件的制造方法及其电容器
CN112018070B (zh) 一种纳米电容三维集成结构及其制备方法
CN110785840A (zh) 电容器及其制作方法
CN111095450A (zh) 电容器及其加工方法
CN111968981B (zh) 一种fcob存储器件的制造方法及其电容器
CN109585163A (zh) 电容器及其制造方法
CN112151536B (zh) 一种纳米电容三维集成结构及其制备方法
US20210020737A1 (en) Capacitor and method for producing the same
CN112466841B (zh) 一种内嵌电容器的tsv结构及其制备方法
CN112018071B (zh) 一种多功能tsv结构及其制备方法
US11063113B2 (en) Capacitor and method for fabricating the same
CN112466842B (zh) 一种多功能tsv结构及其制备方法
CN112151496B (zh) 一种内嵌电感的tsv结构及其制备方法
WO2020181527A1 (zh) 电容器及其制作方法
CN112466840B (zh) 一种tsv结构及其制备方法
CN112151535B (zh) 一种硅基纳米电容三维集成结构及其制备方法
US11239308B2 (en) Capacitor and method for producing capacitor
CN111769075B (zh) 一种用于系统级封装的tsv无源转接板及其制造方法
CN111769077B (zh) 一种用于三维集成电路封装的硅通孔结构及其制造方法
WO2021138839A1 (zh) 电容器及其制作方法
CN113206196A (zh) 基于硅通孔技术的三维mim电容器及其制备方法
CN112151539B (zh) 一种高存储容量纳米电容三维集成结构及其制备方法
CN112201655B (zh) 一种纳米电容三维集成结构及其制作方法
CN111882017B (zh) 一种rfid芯片与超级电容三维集成系统及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant